WO2010110489A1 - Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 - Google Patents

Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 Download PDF

Info

Publication number
WO2010110489A1
WO2010110489A1 PCT/JP2010/055986 JP2010055986W WO2010110489A1 WO 2010110489 A1 WO2010110489 A1 WO 2010110489A1 JP 2010055986 W JP2010055986 W JP 2010055986W WO 2010110489 A1 WO2010110489 A1 WO 2010110489A1
Authority
WO
WIPO (PCT)
Prior art keywords
iii nitride
group iii
nitride semiconductor
substrate
layer
Prior art date
Application number
PCT/JP2010/055986
Other languages
English (en)
French (fr)
Other versions
WO2010110489A9 (ja
Inventor
隆一 鳥羽
雅仁 宮下
達憲 豊田
嘉孝 門脇
Original Assignee
Ｄｏｗａホールディングス株式会社
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｄｏｗａホールディングス株式会社, Ｄｏｗａエレクトロニクス株式会社 filed Critical Ｄｏｗａホールディングス株式会社
Priority to KR1020117024798A priority Critical patent/KR101321654B1/ko
Priority to EP10756280.3A priority patent/EP2413350A4/en
Priority to CN201080021400.0A priority patent/CN102714145B/zh
Priority to US13/259,788 priority patent/US8878189B2/en
Publication of WO2010110489A1 publication Critical patent/WO2010110489A1/ja
Publication of WO2010110489A9 publication Critical patent/WO2010110489A9/ja
Priority to US13/750,826 priority patent/US20130137246A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Definitions

  • the present invention relates to a group III nitride semiconductor growth substrate, a group III nitride semiconductor epitaxial substrate, a group III nitride semiconductor device, a group III nitride semiconductor free-standing substrate, and a method for manufacturing these.
  • a group III nitride semiconductor element composed of a group III nitride semiconductor made of a compound of Al, Ga, etc. and N is widely used as a light emitting element or an electronic device element.
  • a group III nitride semiconductor is currently generally formed by MOCVD on a crystal growth substrate made of, for example, sapphire.
  • the group III nitride semiconductor and the crystal growth substrate have greatly different lattice constants, dislocation occurs due to the difference in the lattice constant, and the group III nitride grown on the crystal growth substrate. There exists a problem that the crystal quality of a semiconductor layer will fall.
  • a method of growing a GaN layer on a sapphire substrate through a low-temperature polycrystalline or amorphous buffer layer has been widely used.
  • the thermal conductivity of the sapphire substrate is small and the current cannot flow due to insulation, the n-electrode and the p-electrode are formed on one side of the sapphire substrate so that the current flows.
  • heat dissipation is bad, it is unsuitable for preparation of a high output light emitting diode (LED).
  • a method such as a laser lift-off method is employed in which a GaN layer is irradiated and thermally decomposed into Ga and nitrogen to peel off the sapphire substrate and the group III nitride semiconductor layer.
  • Patent Documents 1 to 3 disclose techniques for growing a GaN layer on a sapphire substrate via a metal nitride layer. According to this method, the dislocation density of the GaN layer can be reduced as compared with the above technique, and a high-quality GaN layer can be grown. This is because the difference in lattice constant and thermal expansion coefficient between the GaN layer and the CrN layer, which is a metal nitride layer, is relatively small.
  • the CrN layer can be selectively etched with a chemical etching solution, and is useful in a process using a chemical lift-off method.
  • a nitride semiconductor device for generating light in a shorter wavelength region than blue for example, a wavelength of 400 nm or less
  • the shorter the wavelength of light to be generated the more Al x Ga 1 of the nitride semiconductor device.
  • -X It is necessary to increase the Al composition x of the N layer.
  • the growth temperature of Al x Ga 1-x N whose Al composition generally exceeds 30 atomic% exceeds about 1050 ° C., which is the melting point of CrN.
  • the object of the present invention is to solve the above-mentioned problems, and not only for AlGaN, GaN, and GaInN having a growth temperature of 1050 ° C. or lower, but also for Al x Ga 1-x N having a high growth temperature and a high Al composition.
  • the gist of the present invention is as follows.
  • a group III nitride semiconductor growth comprising a crystal growth substrate made of a group III nitride semiconductor including at least a surface portion of Al and a scandium nitride film formed on the surface portion. substrate.
  • the scandium nitride film includes a plurality of triangular pyramid-shaped microcrystalline portions, and the plurality of microcrystalline portions are uniformly formed on the surface portion.
  • Group III nitride semiconductor growth substrate as described in any one of (7).
  • a Group III nitride comprising at least one Group III nitride semiconductor layer on the Group III nitride semiconductor growth substrate according to any one of (1) to (8) above Semiconductor epitaxial substrate.
  • the maximum temperature for heating the metal layer is in the range of 850 to 1300 ° C., and the heating time at 850 ° C. or higher is 1 to 120 minutes.
  • III according to (12) or (13) A method for manufacturing a substrate for group nitride semiconductor growth.
  • the group III nitride semiconductor layer and the crystal growth substrate by selectively etching the scandium nitride film. It was separated by Mika Le liftoff method for producing a group III nitride semiconductor device characterized by comprising the step of obtaining the group III nitride semiconductor device.
  • the initial growth layer includes a first buffer layer and a second buffer layer grown on the first buffer layer, and the growth temperature of the first buffer layer is in a range of 900 to 1260 ° C.
  • a step of epitaxially growing a layer, and a step of selectively etching the scandium nitride film to separate the group III nitride semiconductor layer and the crystal growth substrate by chemical lift-off to obtain a group III nitride semiconductor free-standing substrate A method for manufacturing a group III nitride semiconductor free-standing substrate, comprising:
  • the group III nitride semiconductor growth substrate of the present invention comprises a crystal growth substrate made of a group III nitride semiconductor including at least a surface portion of Al, and a scandium nitride film formed on the surface portion. Without significantly impairing the crystallinity of the group III nitride semiconductor layer Al x Ga y In 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) formed thereafter, and The group III nitride semiconductor layer can be easily peeled off from the crystal growth substrate by chemical lift-off.
  • the group III nitride semiconductor layer can be easily peeled from the crystal growth substrate by using an acidic solution as an etching solution.
  • an acidic solution for example, an aqueous hydrochloric acid solution, an aqueous nitric acid solution, a mixed acid of sulfuric acid and nitric acid, an organic acid, or the like can be used, and an acidic solution in which only ScN is dissolved without dissolving the supporting substrate and electrode material used. Can be appropriately selected.
  • the group III nitride semiconductor growth substrate by using the group III nitride semiconductor growth substrate, it is possible to remove the substrate by chemical lift-off, and the group III nitridation exceeds the wavelength limitation when using a CrN material. Covers the entire wavelength band (200 nm to 1.5 ⁇ m) that can be covered with a semiconductor material, in other words, Al x Ga y In including AlN grown at a high temperature of 1200 ° C. or higher to InN grown at around 500 ° C.
  • a group III nitride semiconductor epitaxial substrate with good crystallinity which can cover the growth temperature range of the entire composition range of 1 -xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1),
  • a group III nitride semiconductor device and a group III nitride semiconductor free-standing substrate can be provided.
  • a group III nitride semiconductor growth substrate that can easily remove the group III nitride semiconductor layer from the crystal growth substrate by chemical lift-off without significantly impairing the properties.
  • the present invention provides a wavelength that can be covered with a group III nitride semiconductor material by exceeding the wavelength limit when using a CrN material by performing chemical lift-off using the group III nitride semiconductor growth substrate.
  • a group III nitride semiconductor epitaxial substrate, a group III nitride semiconductor element, and a group III nitride semiconductor free-standing substrate with good crystallinity covering the entire band (200 nm to 1.5 ⁇ m) can be efficiently manufactured.
  • the group III nitride semiconductor epitaxial substrate in the present invention refers to a group III nitride semiconductor layer obtained by growing at least one group III nitride semiconductor layer on the group III nitride semiconductor growth substrate.
  • a semiconductor element refers to a group III nitride semiconductor epitaxial substrate that has been subjected to a device process such as electrode deposition, and an element separated, and a group III nitride semiconductor free-standing substrate is at least A group III nitride semiconductor layer having a thickness of 50 ⁇ m or more is grown on the group III nitride semiconductor growth substrate, and then the group III nitride semiconductor growth substrate is peeled off.
  • FIG. 1 schematically shows a cross-sectional structure of a group III nitride semiconductor growth substrate according to the present invention.
  • a group III nitride semiconductor growth substrate 1 shown in FIG. 1 is a group III nitride semiconductor including at least a surface portion, and in FIG. 1, a surface portion 2 containing at least Al.
  • a crystal growth substrate 3 having this surface portion, and a surface A nitride film 4 made of scandium nitride formed on the portion 2 and adopting such a configuration increases the crystallinity of the group III nitride semiconductor layer formed above the scandium nitride film 4.
  • the crystal growth substrate 3 can be peeled off from the group III nitride semiconductor layer by chemical lift-off without damage.
  • the hatching in a figure is given for convenience for description.
  • the group III nitride semiconductor growth substrate 1 is formed of at least one layer of Al x Ga 1-x N (0 ⁇ x ⁇ 1) formed on the scandium nitride film 4, and two buffer layers in FIG. It is preferable to further include an initial growth layer 5 composed of 5a and 5b. This is to improve the crystallinity of the nitride semiconductor layer grown thereon.
  • the Al composition of these buffer layers can be appropriately selected according to the material formed thereon. A small amount of In may be included.
  • the crystal growth substrate 3 is, for example, a template having a group III nitride semiconductor 2 containing at least Al on a base substrate 6 made of a material used for growing a group III nitride semiconductor such as sapphire, Si, SiC, or GaN or AlGaN.
  • a substrate, a single crystal substrate of group III nitride semiconductor 2, or a surface nitrided sapphire substrate formed by nitriding the surface of sapphire can be used.
  • FIG. 1 shows a case where the crystal growth substrate 3 is an AlN template substrate having an AlN single crystal layer 2 on a sapphire substrate 6.
  • the surface portion 2 made of a group III nitride semiconductor containing at least Al has an effect of reducing crystal defects in the AlGaN layer grown thereabove.
  • Crystal growth substrate 3 at least the surface portion 2, Al composition more preferably consists of more than 50 atomic% Al x Ga 1-x N (0.5 ⁇ x ⁇ 1), 80 atomic% or more Al x More preferably, it consists of Ga 1-x N (0.8 ⁇ x ⁇ 1). This is because homoepitaxial growth occurs when the Al composition of the group III nitride semiconductor layer grown upward is approximately equal, and a layer having good crystallinity with low dislocation defect density can be grown.
  • the Al composition of the group III nitride semiconductor layer grown upward is higher than that of the group III nitride semiconductor layer, the effect of further reducing dislocation can be expected by compressive stress, and the growth temperature is the highest among group III nitride semiconductor materials
  • the surface portion 2 is most preferably made of AlN because it does not deteriorate during the growth of the group III nitride semiconductor layer grown thereon.
  • the scandium nitride (ScN) film 4 can be obtained by nitriding a metal Sc film.
  • the ScN material has an excellent physical property that it has a high melting point and can be dissolved and removed using various acidic solutions as etching solutions.
  • the ScN crystal has a rock salt structure, but when at least the surface portion 2 of the crystal growth substrate 3 is made of a group III nitride semiconductor material containing Al, the same three crystal structures as those of the group III nitride semiconductor containing Al are included. They are arranged in the (111) plane orientation having a rotational axis, and the lattice constant and linear expansion coefficient of the a axis are close to those of the group III nitride semiconductor containing Al.
  • the thickness of the scandium nitride film 4 is preferably 3 to 100 nm. If it is less than 3 nm, the scandium nitride film 4 is too thin to make it difficult for the etching solution to enter, or the thickness of the metal Sc layer becomes discontinuous due to nitriding, and the surface of the crystal growth substrate, which is the underlying substrate, is exposed In some cases, the group III nitride semiconductor layer grows directly on the crystal growth substrate, making chemical lift-off difficult.
  • the scandium nitride film 4 can be formed by forming a metal Sc layer on the crystal growth substrate 3 using a method such as a sputtering method or a vacuum deposition method, and performing nitriding treatment.
  • a group III nitride semiconductor epitaxial growth substrate according to the present invention is provided by providing at least one group III nitride semiconductor layer on a group III nitride semiconductor growth substrate 1 having the above-described configuration. Can be obtained.
  • a group III nitride semiconductor free-standing substrate and a group III nitride semiconductor device according to the present invention can be obtained using the group III nitride semiconductor growth substrate 1 having the above-described configuration. it can.
  • a substrate for group III nitride semiconductor growth 1 of the present invention is a single metal layer made of Sc material on a crystal growth substrate 3 made of a group III nitride semiconductor including at least a surface portion 2 containing Al. And forming the scandium nitride film 4 by nitriding the metal layer.
  • the group III nitride semiconductor layer formed thereabove is formed.
  • the crystal growth substrate 3 can be peeled off from the group III nitride semiconductor layer by chemical lift-off without greatly deteriorating the crystallinity.
  • the base substrate 6 for example, sapphire, Si, SiC, GaN, AlGaN, AlN or the like can be used.
  • sapphire or Si can be suitably used from the viewpoint of substrate procurement cost.
  • the metal layer made of Sc material can be formed by sputtering. A vapor deposition method may be used, but a sputtering method is more preferable.
  • the nitriding treatment of the Sc material includes ammonia and a mixed gas containing one or two of inert gas (one or more selected from rare gases such as N2, Ar, He, Ne) and hydrogen gas, or This can be done by heating in ammonia gas.
  • the Sc material Since the Sc material has sublimability, it is preferable to start flowing the mixed gas or ammonia gas from a temperature lower than the sublimation temperature in the temperature raising process. As a result, Sc is nitrided to become ScN, which is a stable material even at high temperatures.
  • the mixed gas or ammonia gas may start to flow from room temperature. However, if the mixed gas or ammonia gas starts to flow from around 500 ° C., which is the decomposition temperature of ammonia, waste of ammonia gas can be prevented and the cost is reduced. This is preferable.
  • the maximum temperature of the heating temperature (base substrate surface temperature) is preferably 850 to 1300 ° C. When the temperature is lower than 850 ° C., nitriding may not be sufficiently performed.
  • the equipment life may be shortened by increasing the temperature.
  • the heating is preferably performed at a temperature of 850 ° C. or higher for 1 to 120 minutes. If it is less than 1 minute, nitriding may not be sufficient, and if it exceeds 120 minutes, there is no particular effect, which is disadvantageous in terms of productivity.
  • the kind of the inert gas is not particularly limited, and N, Ar, or the like can be used.
  • the concentration of ammonia gas is preferably in the range of 0.01 to 100% by volume. If the amount is less than the lower limit, nitriding may not be sufficient.
  • the concentration of ammonia gas is too high, the surface roughness after nitriding may increase, and the concentration of ammonia gas is more preferably 0.01 to 90% by volume. Further, the mixed gas may contain 20% by volume or less of hydrogen. Even if the above nitridation is not sufficient, a group III nitride semiconductor can be grown if it can be confirmed that at least the surface of the Sc material is ScN arranged in the (111) plane orientation.
  • the growth temperature is preferably in the range of 900 to 1300 ° C. in order to improve the crystallinity of the group II1 nitride semiconductor layer formed thereafter.
  • the initial growth layer can be grown by a known growth method such as MOCVD method, HVPE method (hydride vapor phase epitaxy method), PLD method (pulse laser deposition method).
  • III nitride semiconductor growth substrate 1 according to the present invention can be manufactured using the method described above.
  • the Group III nitride semiconductor epitaxial substrate 8 of the present invention is manufactured at least above the Group III nitride semiconductor growth substrate 1 produced by the above-described method.
  • the step of epitaxially growing a single group III nitride semiconductor layer 7 and having such a configuration temperature limitation (wavelength limitation) when using a CrN material to remove a crystal growth substrate 3 described later by chemical lift-off. 3)
  • a group III nitride semiconductor epitaxial substrate with good crystallinity that covers the growth temperature zone of the group III nitride semiconductor material in the entire composition range can be manufactured.
  • the group III nitride semiconductor layer 7 includes growth using a MOCVD method, an HVPE method, a PLD method, an MBE method or the like at a maximum temperature of 900 to 1300 ° C.
  • the growth temperature is preferably in the range of 900 to 1300 ° C.
  • the initial growth layer 5 may be a single layer, but two or more layers are preferable from the viewpoint of improving the crystallinity of the group III nitride semiconductor layer 7 formed thereafter.
  • the first growth layer 5 includes a first buffer layer 5a and a second buffer layer 5b grown on the first buffer layer 5a.
  • the growth temperature of the first buffer layer 5a is 900 to 1260 ° C.
  • the growth temperature of the second buffer layer 5b is in the range of 1000 to 1300 ° C., and the growth temperature of the first buffer layer 5a is preferably lower than the growth temperature of the second buffer layer 5b.
  • the second buffer layer 5b is formed.
  • the buffer layer may have three or more layers. In that case, it is preferable to increase the growth temperature sequentially.
  • the growth temperature is preferably in the range of 1000 to 1300 ° C.
  • the group III nitride semiconductor epitaxial substrate 8 according to the present invention can be manufactured using the method described above.
  • the manufacturing method of the group III nitride semiconductor device 9 of the present invention is applied to the group III nitride semiconductor epitaxial substrate 8 produced by the method described above.
  • the step of element isolation of at least one group III nitride semiconductor layer 7, the step of forming the support substrate 10 on the group III nitride semiconductor layer 7 side, and the scandium nitride film 4 are selectively etched to obtain III Group nitride semiconductor layer 7 (in the case shown in FIG.
  • group III nitride semiconductor layer 7 and buffer layer 5 are separated by chemical lift-off, and group III nitride semiconductor device 9
  • group III nitride semiconductor device 9 By adopting such a configuration, a temperature limit (wavelength limit) when a CrN material is used to remove the crystal growth substrate 3 by chemical lift-off. Beyond, covering the growth temperature zones of the group III nitride semiconductor material of the total composition range can crystallinity efficiently produced good III nitride semiconductor device.
  • At least one group III nitride semiconductor layer 7 is, for example, an n-AlGaN layer 11, an AlInGaN-based quantum well active layer 12, and a p-AlGaN layer 13 as shown in FIGS. 2 (a) and 2 (b). be able to.
  • the order in which the group III nitride semiconductor layers 11, 12 and 13 are stacked may be reversed.
  • the support substrate 10 is preferably formed using a material having heat dissipation properties.
  • the group III nitride semiconductor device 9 according to the present invention can be manufactured using the method described above.
  • At least one group III nitride semiconductor layer is epitaxially grown above the group III nitride semiconductor growth substrate produced by the above-described method. And a step of selectively etching the scandium nitride film 4 to separate the group III nitride semiconductor layer and the crystal growth substrate by chemical lift-off to obtain a group III nitride semiconductor free-standing substrate.
  • the growth temperature range of the group III nitride semiconductor material in the entire composition range exceeds the temperature limit (wavelength limit) when using the CrN material to remove the crystal growth substrate 3 by chemical lift-off.
  • a group III nitride semiconductor free-standing substrate that covers and has good crystallinity can be efficiently manufactured.
  • the thickness of the group III nitride semiconductor layer is 50 ⁇ m or more. This is to ensure handling.
  • the group III nitride semiconductor free-standing substrate according to the present invention can be manufactured using the method described above.
  • Example 1 An AlN single crystal layer (thickness: 1 ⁇ m) was grown on sapphire by MOCVD to produce an AlN (0001) template substrate as a nitride semiconductor growth substrate.
  • a film of Sc was formed by sputtering using the thickness shown in Table 1, and then placed in the MOCVD apparatus, and a mixed gas of nitrogen gas and ammonia gas was shown in Table 1.
  • the temperature was raised to the temperature shown in Table 1 (substrate surface temperature), and this temperature was maintained at 200 Torr for 10 minutes to perform nitriding. Then, it cooled to room temperature over 70 minutes, took out from the MOCVD apparatus, and obtained five samples of samples 1-1 to 1-5.
  • FIG. 3 shows measurement results, in which the horizontal axis represents an angle of 2 ⁇ , and the vertical axis represents the intensity of diffracted X-rays.
  • Samples 1-1 to 1-4 in addition to diffraction peaks from sapphire and AlN of the AlN template used as the base substrate, diffraction peaks of Sc111 (111) and (222) are seen. From this result, it was found that the Sc film is nitrided and ScN has a crystal orientation of (111).
  • the triangular pyramid group is composed of two types of base directions, and the base direction is along the ⁇ 1-100> direction group of the underlying AlN (0001). Further, the surfaces other than the bottom surface of the triangular pyramid are substantially ⁇ 100 ⁇ planes.
  • Example 2 Similarly to Example 1, a single metal layer having the metal species and thickness shown in Table 2 was formed on an AlN (0001) template substrate by sputtering. The sample thus formed was subjected to nitriding treatment in the same manner as in Example 1 under the conditions shown in Table 2. However, Sample 2-2 is a comparative example in which nitriding is not performed, and heat treatment was performed in hydrogen gas. Thereafter, a buffer layer (1 ⁇ m) made of an AlN material was further formed using the MOCVD method under the conditions shown in Table 2 to obtain Samples 2-1 to 2-3. The source gas for Al is TMA.
  • Table 3 shows the results of the X-ray rocking curve measurement for the AlN (0002) and (10-12) planes and the evaluation of surface flatness by AFM for the AlN buffer layers of Samples 2-1 to 2-3. Show. The full width at half maximum of the X-ray rocking curve of Sample 2-1 in which the metal nitride layer is ScN is substantially equal to Sample 2-3 in which the metal nitride layer is CrN, as shown in Table 3, and Sample 2- The crystallinity of the AlN buffer layer 1 was almost the same as that of the sample 2-3 and was good.
  • a 850 ⁇ m SiO 2 pattern was formed on Samples 2-1 to 2-3 as a mask, and the AlN buffer layer was etched by dry etching to form a groove portion exposing the metal nitride layer. Thereafter, a bonding layer containing Au was formed on the AlN buffer layer and bonded to the support substrate.
  • a material resistant to an aqueous solution during etching was selected. The combination of the supporting substrate and the etching solution is as shown in the following conditions 1 to 4.
  • Example 3 As in Example 1, a Sc metal layer having a thickness shown in Table 5 was formed on an AlN (0001) template substrate by sputtering, and then nitriding was performed under the conditions shown in Table 5. One or two buffer layers made of an AlN material were formed on the sample thus formed under the conditions shown in Table 5 to obtain Samples 3-1, 3-2.
  • the film forming conditions other than those listed in Table 5 are the same as in Example 2.
  • Example 4 As in Example 1, a 15-nm thick Sc metal layer was formed on an AlN (0001) template substrate having a diameter of 2 inches by sputtering, and then the MOCVD apparatus was used with a pressure of 200 Torr and a substrate temperature of 1150 ° C. A nitriding treatment was performed for a minute. At this time, the mixing ratio of NH 3 and N 2 was 30 and 70 in volume%, respectively. After the nitriding process, the substrate temperature is lowered to 1020 ° C., and AlN is grown on the 80 nm scandium nitride film as a first buffer layer under the condition of a pressure of 10 Torr, and then the substrate temperature is raised to 1200 ° C. As a layer, an AlN layer was grown to 920 nm. The V / III ratio during AlN growth was 120, and the growth rate was about 1000 nm / hr.
  • the n-type AlGaN cladding layer is 2.5 ⁇ m in an MOCVD furnace, the AlInGaN / AlGaN MQW (multiple quantum well) light emitting layer, the p-AlGaN electron blocking layer, the p-AlGaN cladding layer / contact layer (total thickness of the p-type layer) Of 0.25 ⁇ m), an ultraviolet LED structure epitaxial substrate was obtained.
  • the epitaxial layer of this epitaxial substrate was grooved up to the AlN template portion by dry etching in a grid pattern and primarily separated into individual LED chips.
  • an Rh ohmic electrode was formed on the p-type contact layer, it was joined to the low resistivity p-type Si substrate via the AuSu based bonding layer by a vacuum heating press method.
  • the scandium nitride film was selectively dissolved using hydrochloric acid, and the growth substrate and the LED structure epitaxial portion were separated and transferred to the Si support substrate side.
  • An ohmic electrode serving as a positive electrode is formed on the back side of the Si substrate.
  • At least a part of the AlN layer was removed by dry etching, and a Ti / Al based ohmic electrode was formed on the exposed n-type AlGaN cladding layer. Dicing was performed along the primary separation groove with a blade dicer and separated into LED chips. When the characteristics of the obtained vertical structure ultraviolet LED were evaluated, an emission spectrum having a peak wavelength of 326 nm was shown as shown in FIG. The light output was 2.5 mW when the forward drive current If was 20 mA, which was a very good result for this wavelength band. When Cr was used, the substrate temperature at 1200 ° C. was recorded before the epitaxial growth of the ultraviolet LED structure, and the subsequent processes were not completed, and an LED having this wavelength could not be produced.
  • Example 5 As in Example 1, a 15-nm thick Sc metal layer was formed on an AlN (0001) template substrate having a diameter of 2 inches by sputtering, and then the MOCVD apparatus was used with a pressure of 200 Torr and a substrate temperature of 1150 ° C. A nitriding treatment was performed for a minute. At this time, the mixing ratio of NH 3 and N 2 was 30 and 70 in volume%, respectively. After the nitriding process, the substrate temperature is lowered to 1020 ° C., and AlN is grown on the 80 nm scandium nitride film as a first buffer layer under the condition of a pressure of 10 Torr, and then the substrate temperature is raised to 1200 ° C. As a layer, an AlN layer was grown to 920 nm. The V / III ratio during AlN growth was 120, and the growth rate was about 1000 nm / hr.
  • the source gas for Al is TMA.
  • the supply amount of TMA was doubled while maintaining the V / III ratio, and an AlN layer having a thickness of 100 ⁇ m was formed over 48 hours.
  • the scandium nitride film was selectively etched, the growth AlN template substrate was peeled off, and an AlN single crystal self-supporting substrate having a diameter of 2 inches was obtained.
  • Example 6 As in Example 1, a 20 nm thick Sc metal layer was formed on an AlN (0001) template substrate having a diameter of 2 inches using a sputtering method, and then the MOCVD apparatus was used at a pressure of 200 Torr and a substrate temperature of 1200 ° C. A nitriding treatment was performed for a minute. After the nitriding treatment, the substrate temperature was lowered to 900 ° C., GaN layer initial growth was performed for 10 minutes, and then GaN thick film growth (about 7 ⁇ m thickness) was performed for 2 hours at a substrate temperature of 1040 ° C.
  • the sample was set in an HVPE furnace and heated to a substrate temperature of 1040 ° C. at a temperature rising rate of 20 ° C./min.
  • the temperature of the Ga source portion is heated to 850 ° C.
  • the flow rate of the atmospheric gas was 300 sccm for N 2 and 100 sccm for H 2
  • NH 3 was set to 1000 sccm from the point of time when the temperature of the sample reached 600 ° C.
  • the supply of HCl was stopped, the growth was terminated, and cooling was performed at a cooling rate of 25 ° C./min.
  • the substrate temperature reached 600 ° C.
  • the supply of NH 3 gas was stopped.
  • the sample is immersed in hydrochloric acid, the scandium nitride film is selectively etched, the growth AlN template substrate is peeled off, and a GaN single crystal having a diameter of 2 inches and a thickness of 163 ⁇ m is self-supporting. A substrate was obtained.
  • the group III nitride semiconductor growth substrate of the present invention comprises a crystal growth substrate made of a group III nitride semiconductor including at least a surface portion of Al, and a scandium nitride film formed on the surface portion. Without significantly impairing the crystallinity of the group III nitride semiconductor layer Al x Ga y In 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) formed thereafter, and The group III nitride semiconductor layer can be easily peeled off from the crystal growth substrate by chemical lift-off.
  • the group III nitride semiconductor layer can be easily peeled from the crystal growth substrate by using an acidic solution as an etching solution.
  • an acidic solution for example, an aqueous hydrochloric acid solution, an aqueous nitric acid solution, a mixed acid of sulfuric acid and nitric acid, an organic acid, or the like can be used, and an acidic solution in which only ScN is dissolved without dissolving the supporting substrate and electrode material used. Can be appropriately selected.
  • the group III nitride semiconductor growth substrate by using the group III nitride semiconductor growth substrate, it is possible to remove the substrate by chemical lift-off, and the group III nitridation exceeds the wavelength limitation when using a CrN material. Covers the entire wavelength band (200 nm to 1.5 ⁇ m) that can be covered with a physical semiconductor material, in other words, Al x Ga y containing AlN grown at a high temperature of 1200 ° C. or higher to InN grown at around 500 ° C.
  • Group III nitride semiconductor epitaxial substrate with good crystallinity that can cover the growth temperature range of the entire composition range of In 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1)
  • a group III nitride semiconductor device and a group III nitride semiconductor free-standing substrate can be provided.
  • a group III nitride semiconductor growth substrate that can easily remove the group III nitride semiconductor layer from the crystal growth substrate by chemical lift-off without significantly impairing the properties.
  • the present invention provides a wavelength that can be covered with a group III nitride semiconductor material by exceeding the wavelength limit when using a CrN material by performing chemical lift-off using the group III nitride semiconductor growth substrate.
  • a group III nitride semiconductor epitaxial substrate, a group III nitride semiconductor element, and a group III nitride semiconductor free-standing substrate with good crystallinity covering the entire band (200 nm to 1.5 ⁇ m) can be efficiently manufactured.
  • Group III nitride semiconductor growth substrate 1
  • Surface portion 3
  • Crystal growth substrate 4
  • Scandium nitride film 5
  • Initial growth layer 5a
  • First buffer layer 5b
  • Second buffer layer 6
  • Base substrate 7
  • Group III nitride semiconductor layer 8
  • Group III nitride Semiconductor epitaxial substrate 9
  • Support substrate 11 n-AlGaN layer 12 AlInGaN-based quantum well active layer 13 p-AlGaN layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAlxGa1-xNにおい ても結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体 自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製 造する方法を提供する。　少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板と、前記表面部分上に形成さ れたスカンジウム窒化物膜とを具えることを特徴とする。

Description

ＩＩＩ族窒化物半導体成長用基板、ＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板、ならびに、これらの製造方法
　本発明は、ＩＩＩ族窒化物半導体成長用基板、ＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板、ならびに、これらの製造方法に関する。
　一般に、Ａｌ、ＧａなどとＮとの化合物からなるＩＩＩ族窒化物半導体で構成される例えばＩＩＩ族窒化物半導体素子は、発光素子または電子デバイス用素子として広く用いられている。このようなＩＩＩ族窒化物半導体は、現在、例えばサファイアからなる結晶成長基板上に、ＭＯＣＶＤ法により形成されるのが一般的である。
　しかしながら、ＩＩＩ族窒化物半導体と結晶成長基板（一般にはサファイア）とは、格子定数が大きく異なるため、この格子定数の差に起因する転位が生じ、結晶成長基板上に成長させたＩＩＩ族窒化物半導体層の結晶品質が低下してしまうという問題がある。
　この問題を解決するため、従来、例えばサファイア基板上に、低温多結晶または非晶質状態のバッファ層を介してＧａＮ層を成長させる方法が広く用いられていた。しかし、サファイア基板の熱伝導率が小さいこと、絶縁性で電流を流せないため、サファイア基板の片面にｎ電極とｐ電極とを形成して電流を流す構成を取るため、大電流を流しにくく、また放熱性が悪いため高出力の発光ダイオード（ＬＥＤ）の作成には不適である。
　このため、導電性で熱伝導率が大きい別の支持基板に貼り替えて、縦方向に電流を流せる構造とし、ＧａＮのエネルギーギャップよりも大きな量子エネルギーを持つレーザー光を、サファイア基板上に形成されているＧａＮ層に照射してＧａと窒素に熱分解させ、サファイア基板とＩＩＩ族窒化物半導体層とを剥がすレーザーリフトオフ法などの方法が採られている。
　また、他の従来技術としては、特許文献１~３に、サファイア基板上に、金属窒化物層を介してＧａＮ層を成長させる技術が開示されている。この方法によれば、ＧａＮ層の転位密度を上記技術と比較して低減することができ、高品質のＧａＮ層を成長させることが可能である。これは、金属窒化物層であるＣｒＮ層等とＧａＮ層との格子定数および熱膨張係数の差が比較的小さいためである。また、このＣｒＮ層は、化学エッチング液で選択的にエッチングすることができ、ケミカルリフトオフ法を用いるプロセスにおいて有用である。
　しかしながら、青色よりも短波長領域（例えば波長が４００ｎｍ以下）の光を発生させるための窒化物半導体素子において、発生させるべき光の波長を短波長化するほど、窒化物半導体素子のＡｌｘＧａ１−ｘＮ層のＡｌ組成ｘを大きくする必要がある。概ねＡｌ組成が３０原子％を超えるＡｌｘＧａ１−ｘＮの成長温度は、ＣｒＮの融点である１０５０℃程度を超える。このため、ＣｒＮ層上に概ねＡｌ組成が３０原子％を超えるＡｌｘＧａ１−ｘＮを含むＩＩＩ族窒化物半導体層を成長させると、高温度環境下でＣｒＮが溶融し、偏在等により、化学エッチングで除去することが困難となり、ケミカルリフトオフが困難となる。このことは、ケミカルリフトオフ法を採用する場合、ＣｒＮ層は、窒化物半導体素子のＡｌｘＧａ１−ｘＮ層のＡｌ組成ｘの値は、概ね０．３以下の場合にしか使用できず、製造する発光素子には波長制限があることを示す。したがって、素子形成プロセスでケミカルリフトオフ法を採用する場合には、成長温度が高い高Ａｌ組成のＡｌｘＧａ１−ｘＮを成長させるためのバッファ層としては、ＣｒＮを用いることはできず、１０５０℃を超える高温の熱処理をおこなっても、化学エッチングにより除去が容易で、ケミカルリフトオフ法に適した材料が求められていた。
　ＣｒＮの代わりに、高融点の金属を使用することも考えられるが、高融点の金属（Ｚｒ、Ｈｆ等）は、化学エッチングで溶解除去するには、腐食性が強いフッ酸系エッチング液を使用する必要がある。ケミカルリフトオフの際、前記のフッ酸系エッチング液を使用した場合には、基板や電極等に対する腐食性が強く、その保護対策が必要であり、その分、製造コストが高くなり、製造工程の自由度が低くなることが考えられた。
ＷＯ２００６／１２６３３０号公報 特開２００８−９１７２８号公報 特開２００８−９１７２９号公報
　本発明の目的は、上述した問題を解決し、成長温度が１０５０℃以下のＡｌＧａＮやＧａＮやＧａＩｎＮだけでなく、成長温度が高い高Ａｌ組成のＡｌｘＧａ１−ｘＮにおいても、デバイス製造工程でケミカルリフトオフ法を採用することが可能である、結晶性の良いＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子、ＩＩＩ族窒化物半導体自立基板およびこれらを製造するためのＩＩＩ族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供することにある。
　上記目的を達成するため、本発明の要旨構成は以下の通りである。
　（１）少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板と、前記表面部分上に形成されたスカンジウム窒化物膜とを具えることを特徴とするＩＩＩ族窒化物半導体成長用基板。
　（２）前記スカンジウム窒化物膜は、面方位が｛１１１｝の結晶方位をもつことを特徴とする上記（１）に記載のＩＩＩ族窒化物半導体成長用基板。
　（３）前記ＩＩＩ族窒化物半導体の表面の面方位が｛０００１｝である上記（１）または（２）に記載のＩＩＩ族窒化物半導体成長用基板。
　（４）前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層をさらに具える上記（１）、（２）または（３）に記載のＩＩＩ族窒化物半導体成長用基板。
　（５）前記スカンジウム窒化物膜の厚さは、３~１００ｎｍである上記（１）~（４）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板。
　（６）前記結晶成長基板のベース基板が、サファイア、Ｓｉ、ＳｉＣ、ＧａＮのいずれかであることを特徴とする上記（１）~（５）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板。
　（７）前記少なくとも表面部分が、ＡｌＮからなる上記（１）~（６）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板。
　（８）前記スカンジウム窒化物膜は、三角錐形状の複数の微結晶部からなり、該複数の微結晶部が前記表面部分上に一様に形成されていることを特徴とする上記（１）~（７）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板。
　（９）上記（１）~（８）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板上に、少なくとも一層のＩＩＩ族窒化物半導体層を具えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
　（１０）上記（１）~（８）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板を用いて作製することを特徴とするＩＩＩ族窒化物半体自立基板。
　（１１）上記（１）~（８）のいずれか一に記載のＩＩＩ族窒化物半導体成長用基板を用いて作製することを特徴とするＩＩＩ族窒化物半導体素子。
　（１２）少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成する工程とを具えることを特徴とするＩＩＩ族窒化物半導体成長用基板の製造方法。
　（１３）前記アンモニアガスを含む雰囲気ガスが、不活性ガスおよび水素ガスから選ばれる１種以上をさらに含む混合ガスである上記（１２）に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
　（１４）前記金属層を加熱する際の最高温度は８５０~１３００℃の範囲であり、かつ８５０℃以上での加熱時間が１~１２０分である上記（１２）または（１３）に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
　（１５）前記窒化処理を施す工程の後、前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える上記（１２）、（１３）または（１４）に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
　（１６）少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、ＩＩＩ族窒化物半導体成長用基板を作製する工程と、前記ＩＩＩ族窒化物半導体成長用基板の上方に、少なくとも一層のＩＩＩ族窒化物半導体層をエピタキシャル成長させてＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程と、前記少なくとも一層のＩＩＩ族窒化物半導体層を素子分離する工程と、前記ＩＩＩ族窒化物半導体層側に支持基板を形成する工程と、前記スカンジウム窒化物膜を選択エッチングすることにより、前記ＩＩＩ族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体素子を得る工程とを具えることを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
　（１７）前記ＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程において、前記ＩＩＩ族窒化物半導体層を最高温度９００~１３００℃の範囲で成長させることを含む上記（１６）に記載のＩＩＩ族窒化物半導体素子の製造方法。
　（１８）前記窒化処理を施した後、前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える上記（１６）または（１７）に記載のＩＩＩ族窒化物半導体素子の製造方法。
　（１９）前記初期成長層が、第１バッファ層および該第１バッファ層上に成長された第２バッファ層からなり、前記第１バッファ層の成長温度が９００~１２６０℃の範囲で、前記第２バッファ層の成長温度が１０３０~１３００℃の範囲で、かつ前記第１バッファ層の成長温度が前記第２バッファ層の成長温度と等しいか低い上記（１８）に記載のＩＩＩ族窒化物半導体素子の製造方法。
　（２０）少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、ＩＩＩ族窒化物半導体成長用基板を作製する工程と、前記ＩＩＩ族窒化物半導体成長用基板の上方に、少なくとも一層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、前記スカンジウム窒化物膜を選択エッチングすることにより、前記ＩＩＩ族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体自立基板を得る工程とを具えることを特徴とするＩＩＩ族窒化物半導体自立基板の製造方法。
　（２１）前記ＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程において、前記ＩＩＩ族窒化物半導体層を最高温度９００~１３００℃の範囲で成長させることを含む上記（２０）に記載のＩＩＩ族窒化物半導体自立基板の製造方法。
　本発明のＩＩＩ族窒化物半導体成長用基板は、少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板と、表面部分上に形成されたスカンジウム窒化物膜とを具えることにより、その後形成されるＩＩＩ族窒化物半導体層ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の結晶性を大きく損なうことなく、かつ、結晶成長基板からＩＩＩ族窒化物半導体層をケミカルリフトオフにより容易に剥離することができる。
　さらに、ケミカルリフトオフの際、酸性溶液をエッチング液として用いることにより結晶成長基板からＩＩＩ族窒化物半導体層を容易に剥離することができる。エッチング液としては、例えば塩酸水溶液、硝酸水溶液、硫酸と硝酸の混酸、有機酸等を使用することができ、用いる支持基板や電極材などは溶けずに、ＳｃＮのみが溶解されるような酸性溶液を適宜選択することができる。
　また、本発明によれば、上記ＩＩＩ族窒化物半導体成長用基板を用いることにより、ケミカルリフトオフにより基板除去が可能であり、かつ、ＣｒＮ材料を用いた場合の波長制限を超えて、ＩＩＩ族窒化物半導体材料でカバーできる波長帯全域（２００ｎｍ~１．５μｍ）をカバーする、言い換えれば、１２００℃以上の高温で成長されるＡｌＮから５００℃前後で成長されるＩｎＮまでを含むＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の全組成域の成長温度帯をカバーできる、結晶性が良好なＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板を提供することができる。
　さらに、本発明によれば、少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、前記金属層に対して窒化処理を施す工程とを具えることにより、その後形成されるＩＩＩ族窒化物半導体層ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の結晶性を大きく損なうことなく、かつ、結晶成長基板からＩＩＩ族窒化物半導体層をケミカルリフトオフにより容易に剥離することができるＩＩＩ族窒化物半導体成長用基板を製造することができる。
　加えて、本発明は、上記ＩＩＩ族窒化物半導体成長用基板を用いて、ケミカルリフトオフを行うことにより、ＣｒＮ材料を用いた場合の波長制限を超えて、ＩＩＩ族窒化物半導体材料でカバーできる波長帯全域（２００ｎｍ~１．５μｍ）をカバーする、結晶性が良好なＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板を効率よく製造することができる。
本発明に従う窒化物半導体用基板の断面構造を示す模式図である。 本発明に従う窒化物半導体素子構造体の製造工程を示す模式図である。 Ｘ線回折装置による２θ／ωスキャン測定の結果を示すグラフである。 本発明に従う試料の表面ＳＥＭ写真である。 本発明に従う試料の表面ＳＥＭ写真である。 本発明に従う試料の表面ＳＥＭ写真である。 本発明に従う試料の表面ＳＥＭ写真である。 本発明に従う試料のＡＦＭによる表面高さ像である。 本発明に従う試料の発光スペクトルを示すグラフである。
　次に、本発明のＩＩＩ族窒化物半導体成長用基板の実施形態について図面を参照しながら説明する。ここで、本発明におけるＩＩＩ族窒化物半導体エピタキシャル基板とは、上記ＩＩＩ族窒化物半導体成長用基板上に、少なくとも１層のＩＩＩ族窒化物半導体層を成長させたものをいい、ＩＩＩ族窒化物半導体素子とは、上記ＩＩＩ族窒化物半導体エピタキシャル基板に対して、電極蒸着などのデバイスプロセスを施したもの、および、素子分離したものをいい、そして、ＩＩＩ族窒化物半導体自立基板とは、少なくとも５０μｍ以上の厚さのＩＩＩ族窒化物半導体層を上記ＩＩＩ族窒化物半導体成長用基板上に成長させた後、このＩＩＩ族窒化物半導体成長用基板を剥がして得られたものをいう。図１は、この発明に従うＩＩＩ族窒化物半導体成長用基板の断面構造を模式的に示したものである。
　図１に示すＩＩＩ族窒化物半導体成長用基板１は、少なくとも表面部分、図１では表面部分２が少なくともＡｌを含むＩＩＩ族窒化物半導体であり、この表面部分を有する結晶成長基板３と、表面部分２上に形成されたスカンジウム窒化物からなる窒化物膜４とを具え、かかる構成を採用することにより、スカンジウム窒化物膜４の上方に形成されるＩＩＩ族窒化物半導体層の結晶性を大きく損なわず、かつ、ＩＩＩ族窒化物半導体層から結晶成長基板３をケミカルリフトオフにより剥離することを可能にしたものである。なお、図中のハッチングは、説明のため、便宜上施したものである。
　ＩＩＩ族窒化物半導体成長用基板１は、前記スカンジウム窒化物膜４上に形成された、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層、図１では２層のバッファ層５ａ，５ｂからなる初期成長層５をさらに具えるのが好ましい。その上に成長させる窒化物半導体層結晶性を向上させるためである。これらバッファ層のＡｌ組成は、その上に形成される材料に応じて適宜選択することができる。なお少量のＩｎを含んでいても良い。
　結晶成長基板３は、例えば、サファイア、Ｓｉ、ＳｉＣ若しくはＧａＮやＡｌＧａＮのようなＩＩＩ族窒化物半導体の成長に用いられる材料のベース基板６上に少なくともＡｌを含むＩＩＩ族窒化物半導体２を有するテンプレート基板、ＩＩＩ族窒化物半導体２の単結晶基板、または、サファイアの表面を窒化して形成される表面窒化サファイア基板とすることができる。図１は、結晶成長基板３が、サファイア基板６上にＡｌＮ単結晶層２を有するＡｌＮテンプレート基板である場合を示したものである。この少なくともＡｌを含むＩＩＩ族窒化物半導体からなる表面部分２は、この上方に成長させるＡｌＧａＮ層の結晶欠陥を低減させる効果を有する。
　結晶成長基板３は、少なくとも表面部分２が、Ａｌ組成が５０原子％以上のＡｌｘＧａ１−ｘＮ（０．５≦ｘ≦１）からなるのがより好ましく、８０原子％以上のＡｌｘＧａ１−ｘＮ（０．８≦ｘ≦１）からなるのがさらに好ましい。上方に成長させるＩＩＩ族窒化物半導体層のＡｌ組成と同等程度の場合、ホモエピタキシャル成長となり、転位欠陥密度の少ない良好な結晶性を持つ層を成長させることができるためである。また、上方に成長させるＩＩＩ族窒化物半導体層のＡｌ組成よりも高くすると、圧縮応力によりさらに転位低減の効果を期待できること、および、ＩＩＩ族窒化物半導体材料の中で成長温度が最も高く、その上に成長させるＩＩＩ族窒化物半導体層の成長時に劣化しないことから、表面部分２はＡｌＮからなるのがもっとも好ましい。
　スカンジウム窒化物（ＳｃＮ）膜４は、金属Ｓｃ膜を窒化処理することにより得ることができる。ＳｃＮ材料は、高融点であり、かつ、多様な酸性溶液をエッチング液として用いて溶解除去が可能であるという優れた物性を有する。また、ＳｃＮ結晶は、岩塩構造であるが、結晶成長基板３の少なくとも表面部分２をＡｌを含むＩＩＩ族窒化物半導体材料とした場合、このＡｌを含むＩＩＩ族窒化物半導体の結晶構造と同じ三回回転軸を有する（１１１）面方位に配列し、ａ軸の格子定数および線膨張係数が前記Ａｌを含むＩＩＩ族窒化物半導体のものと近くなる。ＣｒＮを用いた場合と異なり、サファイア基板上にＡｌを含むＩＩＩ族窒化物半導体材料を介さず直接ＳｃＮを形成した場合は、ＳｃＮとサファイアとの格子定数差が大きいためにＳｃＮの配向性が悪く、その上に良質なＩＩＩ族窒化物半導体層を成長させることは困難である。
　スカンジウム窒化物膜４の厚さは、３~１００ｎｍとするのが好ましい。３ｎｍ未満であると、スカンジウム窒化物膜４が薄すぎてエッチング液が入り込みにくくなったり、あるいは、金属Ｓｃ層の厚さが窒化処理によって不連続状態となり、下地基板である結晶成長基板表面が露出して、結晶成長基板上にＩＩＩ族窒化物半導体層が直接成長したりして、ケミカルリフトオフが困難となる場合がある。一方、１００ｎｍを超えると、スカンジウム窒化物膜自体の固相エピによる高結晶化が望めず、その上のＩＩＩ族窒化物半導体層の結晶性が悪化し、欠陥が増加する可能性があるためである。また、このスカンジウム窒化物膜４は、スパッタ法や真空蒸着法などの方法を用いて結晶成長基板３上に金属Ｓｃ層を形成し、窒化処理することにより形成させることができる。
　図１には示されないが、上述した構成を有するＩＩＩ族窒化物半導体成長用基板１上に、少なくとも一層のＩＩＩ族窒化物半導体層を具えることにより、本発明に従うＩＩＩ族窒化物半導体エピタキシャル成長基板を得ることができる。
　同様に、図１には示されないが、上述した構成を有するＩＩＩ族窒化物半導体成長用基板１を用いて、本発明に従うＩＩＩ族窒化物半導体自立基板およびＩＩＩ族窒化物半導体素子を得ることができる。
　次に、本発明のＩＩＩ族窒化物半導体成長用基板の製造方法の実施形態について図面を参照しながら説明する。
　本発明のＩＩＩ族窒化物半導体成長用基板１は、図１に示すように、少なくとも表面部分２がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板３上にＳｃ材料からなる単一金属層を形成する工程と、前記金属層を窒化処理することにより、スカンジウム窒化物膜４を形成する工程とを具え、かかる構成を採用することにより、その上方に形成されるＩＩＩ族窒化物半導体層の結晶性を大きく損なうことなくかつ、ＩＩＩ族窒化物半導体層から結晶成長基板３をケミカルリフトオフにより剥離することを可能にしたものである。
　ベース基板６は、例えばサファイア、Ｓｉ、ＳｉＣ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等を使用することができる。基板調達コストの観点から、特にサファイアまたはＳｉが好適に使用できる。Ｓｃ材料からなる金属層は、スパッタ法で形成することができる。蒸着法でもよいがスパッタ法がより好適である。
　Ｓｃ材料の窒化処理は、アンモニアを含み、かつ、不活性ガス（Ｎ２、Ａｒ、Ｈｅ、Ｎｅなどの希ガスから選ばれる１種以上）と水素ガスの１種または２種を含む混合ガス、またはアンモニアガス中で加熱することにより行うことが出来る。Ｓｃ材料は昇華性をもつため、昇温過程において、昇華温度よりも低い温度から前記混合ガスまたはアンモニアガスを流し始めることが好ましい。これによりＳｃが窒化されてＳｃＮとなることにより高温でも安定した材料となる。また、室温から前記混合ガスまたはアンモニアガスを流し始めても良いが、アンモニアの分解温度である５００℃付近から前記混合ガスまたはアンモニアガスを流し始めると、アンモニアガスの浪費を防ぐことができてコスト低下に繋がり好ましい。加熱温度（ベース基板表面温度）は、最高温度が８５０~１３００℃とすることが好ましい。８５０℃未満の場合、窒化が十分にできない場合があり、１３００℃超の場合には、高温とすることにより、設備寿命が短くなる場合がある。前記加熱は、８５０℃以上である時間が、１~１２０分の範囲であることが好ましい。１分未満では、窒化が十分にできない場合があり、１２０分超としても特に効果はなく、生産性の点で不利になる。不活性ガスの種類は特に限定なく、Ｎ、Ａｒ等を使用することができる。アンモニアガスの濃度は、０．０１~１００容量％の範囲が好ましい。前記下限値未満では、窒化が十分にできない場合がある。アンモニアガスの濃度が高すぎる場合、窒化処理後の表面の表面粗さが大きくなる場合があり、アンモニアガスの濃度は、０．０１~９０容量％が更に好ましい。また、前記混合ガスには、水素を２０容量％以下含んでもよい。
　なお、上記の窒化が十分でない条件であっても、Ｓｃ材料の少なくとも表面が（１１１）面方位に配列したＳｃＮであることが確認できれば、ＩＩＩ族窒化物半導体を成長させることは可能である。
　スカンジウム窒化物膜４上に、ＡｌｘＧａ１−ｘＮ材料（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層５を形成する工程をさらに具えるのが好ましい。その後形成されるＩＩ１族窒化物半導体層の結晶性向上のためであって、その成長温度は、９００~１３００℃の範囲とするのが好ましい。尚、前記初期成長層は、ＭＯＣＶＤ法、ＨＶＰＥ法（ハイドライドベーパーフェーズエピタキシー法）、ＰＬＤ法（パルス　レーザー　ディポジション法）等の公知の成長法で成長することができる。
　本発明に従うＩＩＩ窒化物半導体成長用基板１は、上述した方法を用いて製造することができる。
　次に、図２（ａ）に示すように、本発明のＩＩＩ族窒化物半導体エピタキシャル基板８の製造方法は、上述した方法で作製されたＩＩＩ族窒化物半導体成長用基板１の上方に、少なくとも一層のＩＩＩ族窒化物半導体層７をエピタキシャル成長させる工程を具え、かかる構成を有することにより、後述する結晶成長用基板３をケミカルリフトオフにより除去するためにＣｒＮ材料を用いた場合の温度制限（波長制限）を超えて、全組成域のＩＩＩ族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なＩＩＩ族窒化物半導体エピタキシャル基板を製造することができるものである。
　ＩＩＩ族窒化物半導体層７は、最高温度９００~１３００℃の範囲で、ＭＯＣＶＤ法、ＨＶＰＥ法、ＰＬＤ法、ＭＢＥ法等を用いて成長させることを含むのが好ましい。
　スカンジウム窒化物膜４上に、ＡｌｘＧａ１−ｘＮ材料（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層５を形成する工程をさらに具えるのが好ましい。その後形成されるＩＩＩ族窒化物半導体層７の結晶性向上のためであって、その成長温度は、９００~１３００℃の範囲とするのが好ましい。
　初期成長層５は、一層とすることもできるが、二層以上とすることがその後形成されるＩＩＩ族窒化物半導体層７の結晶性向上の観点からは好ましい。初期成長層５を二層とする場合、第１バッファ層５ａおよびこの第１バッファ層５ａ上に成長された第２バッファ層５ｂからなり、第１バッファ層５ａの成長温度が９００~１２６０℃の範囲で、第２バッファ層５ｂの成長温度が１０００~１３００℃の範囲で、かつ第１バッファ層５ａの成長温度が第２バッファ層５ｂの成長温度よりも小さいのが好ましい。第１のバッファ層５ａを成長させる成長初期の段階において、比較的低い温度で成長させることにより多数の成長初期核の形成を促して結晶性の向上を図り、その後の第２のバッファ層５ｂを成長させる際に成長温度を高くすることにより多数の初期核の間にできた溝・窪みを埋めることにより、結晶性の向上とともに平坦性を向上させるためである。また、バッファ層は３層以上としてもよく、その場合は、成長温度を順次高くしていくのが好ましい。初期成長層５を一層とする場合には、成長温度を１０００~１３００℃の範囲とすることが好ましい。
　本発明に従うＩＩＩ族窒化物半導体エピタキシャル基板８は、上述した方法を用いて製造することができる。
　次に、本発明のＩＩＩ族窒化物半導体素子９の製造方法は、図２（ａ）および図２（ｂ）に示すように、上述した方法で作成されたＩＩＩ族窒化物半導体エピタキシャル基板８に対し、少なくとも一層のＩＩＩ族窒化物半導体層７を素子分離する工程と、ＩＩＩ族窒化物半導体層７側に支持基板１０を形成する工程と、スカンジウム窒化物膜４を選択エッチングすることにより、ＩＩＩ族窒化物半導体層７（図２（ｂ）に示す場合にはＩＩＩ族窒化物半導体層７およびバッファ層５）と結晶成長基板３とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体素子９を得る工程とを具え、かかる構成を採用することにより、結晶成長用基板３をケミカルリフトオフにより除去するためにＣｒＮ材料を用いた場合の温度制限（波長制限）を超えて、全組成域のＩＩＩ族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なＩＩＩ族窒化物半導体素子を効率よく製造することができる。
　少なくとも一層のＩＩＩ族窒化物半導体層７は、図２（ａ）および図２（ｂ）に示すように、例えばｎ−ＡｌＧａＮ層１１、ＡｌＩｎＧａＮ系量子井戸活性層１２、ｐ−ＡｌＧａＮ層１３とすることができる。なお、これらＩＩＩ族窒化物半導体層１１、１２および１３の導電型の積層順序は逆であってもよい。また、支持基板１０は、放熱性を有する材料を用いて形成するのが好ましい。
　本発明に従うＩＩＩ族窒化物半導体素子９は、上述した方法を用いて製造することができる。
　次に、本発明のＩＩＩ族窒化物半導体自立基板の製造方法は、上述した方法で作製されたＩＩＩ族窒化物半導体成長用基板の上方に、少なくとも一層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、スカンジウム窒化物膜４を選択エッチングすることにより、ＩＩＩ族窒化物半導体層と結晶成長基板とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体自立基板を得る工程とを具え、かかる構成を採用することにより、結晶成長用基板３をケミカルリフトオフにより除去するためにＣｒＮ材料を用いた場合の温度制限（波長制限）を超えて、全組成域のＩＩＩ族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なＩＩＩ族窒化物半導体自立基板を効率よく製造することができる。
　ＩＩＩ族窒化物半導体層の厚さは、５０μｍ以上とする。ハンドリング性確保のためである。
　本発明に従うＩＩＩ族窒化物半導体自立基板は、上述した方法を用いて製造することができる。
　なお、上述したところは、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。
　（実施例１）
　サファイア上に、ＭＯＣＶＤ法を用いてＡｌＮ単結晶層（厚さ：１μｍ）を成長させて、窒化物半導体成長用基板としてＡｌＮ（０００１）テンプレート基板を作製した。得られたＡｌＮテンプレート基板上に、スパッタ法を用いて、Ｓｃを表１に示す厚さで成膜し、その後、ＭＯＣＶＤ装置内に設置して、窒素ガスおよびアンモニアガスの混合ガスを表１に記載の流量で流し、この雰囲気下で表１の温度（基板表面温度）まで昇温し、圧力２００Ｔｏｒｒにて、この温度を１０分間保持して窒化処理を施した。その後、室温まで７０分かけて冷却して、ＭＯＣＶＤ装置から取り出し、試料１−１~１−５の５試料を得た。
Figure JPOXMLDOC01-appb-T000001
　（評価）
　前記５試料に対して、スカンジウム窒化物膜の結晶化および結晶方位を確認するため、Ｘ線回折装置により、２θ／ωスキャン測定をそれぞれ行った。図３は測定結果であり、横軸が２θの角度、縦軸は回折Ｘ線の強度を示す。試料１−１~１−４では、下地基板として用いたＡｌＮテンプレートのサファイアおよびＡｌＮからの回折ピークの他に、ＳｃＮの（１１１）および（２２２）の回折ピークが見られる。この結果から、Ｓｃ膜は窒化されており、面方位が（１１１）の結晶方位をもつＳｃＮとなっていることが分かった。
　窒化処理温度が８３０℃と低い試料１−５では、ＳｃＮ（１１１）及び（２２２）のＸ線回折ピークは認められず、（１１１）配向のＳｃＮが形成していなかった。
　また、試料１−１~１−４の表面を走査型電子顕微鏡（ＳＥＭ）にて１０万倍で観察した結果を図４~図７に示す。特に図４では、スカンジウム窒化物膜の表面に三角錐形状の複数の凸部が存在し、各凸部はほぼ一様な大きさであり、隙間無く並んでいた。このような凸部は下地基板の表面全面に一様に分布していた。三角錐群は底辺の向きが二種類のもので構成されており、底辺の方向は下地のＡｌＮ（０００１）の＜１−１００＞方向群に沿ったものとなっている。また、三角錐の底面以外の面は略｛１００｝面で構成されている。
　試料１−１~１−４を下記のエッチング液に室温で浸漬したところ、前記４試料いずれについても、全てのエッチング液によりＳｃＮ膜を除去できることを確認した。
　記
　＜エッチング液＞
　フッ酸（４６％）、バッファードフッ酸（ＮＨ４ＨＦ２：１７．１％、ＮＨＦ４：１８．９％）、硝酸（６１％）、塩酸（３６％）、硫酸（９６％）、硫酸と硝酸の混酸（前記硫酸：前記硝酸＝９：１）、リンゴ酸、クエン酸、酒石酸　（％は質量％）
　このように、本願のＳｃＮ膜は、幅広い酸溶液により除去可能であり、使用する支持基板、電極、接合材料に応じて選択することができる。
　（実施例２）
　実施例１と同様にＡｌＮ（０００１）テンプレート基板上に、スパッタ法を用いて、表２に示す金属種および厚さの単一金属層を成膜した。このようにして形成した試料に対し、実施例１と同様にして、表２の条件で窒化処理を施した。ただし、試料２−２は窒化をしない比較例であり、水素ガス中で熱処理を行った。その後、引き続きＭＯＣＶＤ法を用い表２に示す条件で、ＡｌＮ材料からなるバッファ層（１μｍ）をさらに成膜し、試料２−１~２−３を得た。Ａｌの原料ガスはＴＭＡである。
Figure JPOXMLDOC01-appb-T000002
　（評価）
　試料２−１~２−３のＡｌＮバッファ層に対し、ＡｌＮの（０００２）面および（１０−１２）面に対するＸ線ロッキングカーブ測定、ＡＦＭによる表面平坦性の評価を行った結果を表３に示す。金属窒化物層がＳｃＮである試料２−１のＸ線ロッキングカーブの半値幅は、表３に示すように、金属窒化物層がＣｒＮである試料２−３とほぼ同等であり、試料２−１のＡｌＮバッファ層の結晶性は、試料２−３とほぼ同等であり、良好であった。
　試料２−１~２−３にマスクとして□８５０μｍのＳｉＯ２パターンを形成し、ドライエッチングにより、ＡｌＮバッファ層をエッチングし、金属窒化物層を露出した溝部を形成した。その後ＡｌＮバッファ層上にＡｕを含む接合層を形成し、支持基板に接合した。支持基板はエッチングの際の水溶液に耐性のある材料を選択した。支持基板およびエッチング液の組み合わせは下記条件１~４に示すとおりである。
　記
　条件１　フッ酸：ＨＦ（４６質量％）を含む水溶液　（支持基板：Ｍｏ、接合層：Ａｕ−Ｓｎ）
　条件２　硝酸：ＨＮＯ３（６１質量％）を含む水溶液　（支持基板：Ｓｉ、接合層：Ａｕ−Ａｕ）
　条件３　塩酸：ＨＣｌ（３６質量％）を含む水溶液　（支持基板：Ｓｉ、接合層：Ａｕ−Ａｕ）
　条件４　Ｃｒエッチング液：（ＮＨ４）２Ｃｅ（ＮＯ３）６（１４質量％）、ＨＮＯ３（３質量％）を含む水溶液
　（支持基板：Ｓｉ、接合層：Ａｕ−Ａｕ）
　これら条件１~４において水溶液の温度は２５℃とし、試料２−１~２−３を２４時間浸漬した。
　結果を表４に示す。表４において、ＡｌＮバッファ層と成長用基板を分離できた場合は○とし、分離できなかった場合は×とした。試料２−１では全ての条件でリフトオフが可能である。試料２−２では金属Ｓｃが昇華したことで被エッチング層である金属層が無くなり、ＡｌＮテンプレート上に直接ＡｌＮバッファ層が形成したため、リフトオフできなかったと推定される。試料２−３では高温下でＣｒＮが溶解し、表面全体を覆うことができなくなり、部分的にＡｌＮテンプレート上に直接ＡｌＮバッファ層が形成されたため、リフトオフできなかったと推定される。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　（実施例３）
　実施例１と同様にＡｌＮ（０００１）テンプレート基板上に、スパッタ法を用いて、表５に示す厚さのＳｃ金属層を成膜下後、表５に示す条件で、窒化処理をおこなった。このようにして形成した試料に、表５に示す条件下でＡｌＮ材料からなるバッファ層を１層または２層成膜し、試料３−１、３−２を得た。なお、表５に記載された以外の成膜条件は、実施例２と同様である。
Figure JPOXMLDOC01-appb-T000005
　（評価）
　試料３−１のＡＦＭの試料表面写真を図８に示す。原子ステップが観察され、原子レベルで平坦なＡｌＮ層が得られていることがわかる。一方、試料３−２については、表面の荒れによる凹凸が大きく、ＡＦＭによる測定が困難であった。
　試料３−１、３−２のＡｌＮバッファ層に対し、試料２−１~２−３の場合と同様の方法で、Ｘ線ロッキングカーブの評価を行った結果、およびＡＦＭにより測定したＲａの結果を表６に示す。金属層の上のＡｌＮバッファ層が２層である試料３−１では、ＡｌＮバッファ層が１層である試料３−２と比較して、Ｒａが大きく改善した。ＡｌＮバッファ層を２層とすることにより、ＡｌＮバッファ層の表面平坦性を向上することが可能となる。
Figure JPOXMLDOC01-appb-T000006
　（実施例４）
　実施例１と同様に直径２インチのＡｌＮ（０００１）テンプレート基板上に、スパッタ法を用いて１５ｎｍ厚みのＳｃ金属層を成膜した後、ＭＯＣＶＤ装置内で圧力２００Ｔｏｒｒ、基板温度１１５０℃にて１０分間の窒化処理を行った。この時、ＮＨ３とＮ２の混合比はそれぞれ体積％で３０、７０とした。
　窒化処理後基板温度を１０２０℃まで降温し、圧力１０Ｔｏｒｒの条件下で、第１バッファ層としてＡｌＮを８０ｎｍスカンジウム窒化物膜上に成長した後、基板温度を１２００℃まで昇温し、第２バッファ層としてＡｌＮ層を９２０ｎｍ成長させた。ＡｌＮ成長時のＶ／ＩＩＩ比は１２０とし、成長速度は約１０００ｎｍ／ｈｒとした。
　引続き、ＭＯＣＶＤ炉でｎ型ＡｌＧａＮクラッド層を２．５μｍ、ＡｌＩｎＧａＮ／ＡｌＧａＮのＭＱＷ（多重量子井戸）発光層、ｐ−ＡｌＧａＮ電子ブロック層、ｐ−ＡｌＧａＮクラッド層・コンタクト層（ｐ型層のトータル厚みは０．２５μｍ）を成長し紫外ＬＥＤ構造エピタキシャル基板を得た。
　このエピタキシャル基板のエピタキシャル層を、碁盤目状にドライエッチングでＡｌＮテンプレート部まで溝加工し、個々のＬＥＤチップに一次分離した。次いで、ｐ型コンタクト層にＲｈ系オーミック電極を形成した後、ＡｕＳｕ系接合層を介して低抵抗率ｐ型Ｓｉ基板と真空加熱プレス法で接合した。溝加工部をエッチングチャンネルとして、塩酸を用いてスカンジウム窒化物膜を選択的に溶解し、成長用基板とＬＥＤ構造エピタキシャル部を分離させＳｉ支持基板側に移し替えた。なお、Ｓｉ基板の裏面側に正極となるオーミック電極が形成されている。
　ＡｌＮ層の少なくとも一部をドライエッチングで除去し、露出したｎ型ＡｌＧａＮクラッド層部にＴｉ／Ａｌ系のオーミック電極を形成した。一次分離溝に沿ってブレードダイサーによりダイシングし、ＬＥＤチップに個片化した。得られた縦型構造紫外ＬＥＤの特性を評価したところ、図９に示すようにピーク波長が３２６ｎｍの発光スペクトルを示した。また、光出力は順方向駆動電流Ｉｆが２０ｍＡの時に２．５ｍＷと、この波長帯としては非常に良好な結果となった。なお、Ｃｒを用いた場合は、紫外ＬＥＤ構造エピタキシャル成長に至る前に１２００℃の基板温度を履歴してしまい、それ以降のプロセスに至らず、この波長のＬＥＤはできなかった。
　（実施例５）
　実施例１と同様に直径２インチのＡｌＮ（０００１）テンプレート基板上に、スパッタ法を用いて１５ｎｍ厚みのＳｃ金属層を成膜した後、ＭＯＣＶＤ装置内で圧力２００Ｔｏｒｒ、基板温度１１５０℃にて１０分間の窒化処理を行った。この時、ＮＨ３とＮ２の混合比はそれぞれ体積％で３０、７０とした。
　窒化処理後基板温度を１０２０℃まで降温し、圧力１０Ｔｏｒｒの条件下で、第１バッファ層としてＡｌＮを８０ｎｍスカンジウム窒化物膜上に成長した後、基板温度を１２００℃まで昇温し、第２バッファ層としてＡｌＮ層を９２０ｎｍ成長させた。ＡｌＮ成長時のＶ／ＩＩＩ比は１２０とし、成長速度は約１０００ｎｍ／ｈｒとした。Ａｌの原料ガスはＴＭＡである。
　さらに基板温度を１２５０℃まで昇温した後、Ｖ／ＩＩＩ比を保ちつつＴＭＡの供給量を２倍とし、厚さ１００μｍのＡｌＮ層を４８時間かけて成膜した。冷却し、取り出し後、塩酸に浸漬することより、スカンジウム窒化物膜を選択的にエッチングし、成長用のＡｌＮテンプレート基板を剥離して、直径２インチのＡｌＮ単結晶の自立基板を得た。
[規則91に基づく訂正 26.03.2010]　
　（実施例６）
　実施例１と同様に直径２インチのＡｌＮ（０００１）テンプレート基板上に、スパッタ法を用いて２０ｎｍ厚みのＳｃ金属層を成膜下後、ＭＯＣＶＤ装置内で圧力２００Ｔｏｒｒ、基板温度１２００℃にて１０分間の窒化処理を行った。
　窒化処理後基板温度を９００℃まで降温し、１０分間のＧａＮ層初期成長を行った後、基板温度１０４０℃にて２時間のＧａＮ厚膜成長（約７μｍ厚み）を行った。冷却し、取り出し後、ＨＶＰＥ炉に当該試料をセットし２０℃／分の昇温速度で基板温度１０４０℃まで昇温した。なお、基板加熱と並行してＧａ原料ソース部の温度を８５０℃まで加熱しておく。なお雰囲気ガスの流量は、Ｎ２が３００ｓｃｃｍ、Ｈ２が１００ｓｃｃｍで、試料昇温中６００℃となった時点からＮＨ３を１０００ｓｃｃｍとした。基板温度１０４０℃で約５分間系の温度安定を待ち、Ｇａソース部に４０ｓｃｃｍの流量でＨＣｌを供給開始し、ＧａＮの成長を開始した。２時間後ＨＣｌの供給を停止し、成長を終了し、２５℃／分の冷却速度で冷却を行った。基板温度が６００℃と成った時点でＮＨ３ガスの供給を停止した。冷却終了、取り出して当該試料を塩酸に浸漬することより、スカンジウム窒化物膜を選択的にエッチングし、成長用のＡｌＮテンプレート基板を剥離して、直径２インチ、厚さ１６３μｍのＧａＮ単結晶の自立基板を得た。
　以上、実施の形態および実施例において具体例を示しながら本発明を詳細に説明したが、本発明は上記発明の実施の形態および実施例に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
　本発明のＩＩＩ族窒化物半導体成長用基板は、少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板と、表面部分上に形成されたスカンジウム窒化物膜とを具えることにより、その後形成されるＩＩＩ族窒化物半導体層ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の結晶性を大きく損なうことなく、かつ、結晶成長基板からＩＩＩ族窒化物半導体層をケミカルリフトオフにより容易に剥離することができる。
　さらに、ケミカルリフトオフの際、酸性溶液をエッチング液として用いることにより結晶成長基板からＩＩＩ族窒化物半導体層を容易に剥離することができる。エッチング液としては、例えば塩酸水溶液、硝酸水溶液、硫酸と硝酸の混酸、有機酸等を使用することができ、用いる支持基板や電極材などは溶けずに、ＳｃＮのみが溶解されるような酸性溶液を適宜選択することができる。
　また、本発明によれば、上記ＩＩＩ族窒化物半導体成長用基板を用いることにより、ケミカルリフトオフにより基板除去が可能であり、かつ、ＣｒＮ材料を用いた場合の波長制限を超えて、ＩＩＩ族窒化物半導体材料でカバーできる波長帯全域（２００ｎｍ~１．５μｍ）をカバーする、言い換えれば、１２００℃以上の高温での成長されるＡｌＮから５００℃前後で成長されるＩｎＮまでを含むＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の全組成域の成長温度帯をカバーできる、結晶性が良好なＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板を提供することができる。
　さらに、本発明によれば、少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、前記金属層に対して窒化処理を施す工程とを具えることにより、その後形成されるＩＩＩ族窒化物半導体層ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の結晶性を大きく損なうことなく、かつ、結晶成長基板からＩＩＩ族窒化物半導体層をケミカルリフトオフにより容易に剥離することができるＩＩＩ族窒化物半導体成長用基板を製造することができる。
　加えて、本発明は、上記ＩＩＩ族窒化物半導体成長用基板を用いて、ケミカルリフトオフを行うことにより、ＣｒＮ材料を用いた場合の波長制限を超えて、ＩＩＩ族窒化物半導体材料でカバーできる波長帯全域（２００ｎｍ~１．５μｍ）をカバーする、結晶性が良好なＩＩＩ族窒化物半導体エピタキシャル基板、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体自立基板を効率よく製造することができる。
　１　　　　　　　ＩＩＩ族窒化物半導体成長用基板
　２　　　　　　　表面部分
　３　　　　　　　結晶成長基板
　４　　　　　　　スカンジウム窒化物膜
　５　　　　　　　初期成長層
　５ａ　　　　　　第１バッファ層
　５ｂ　　　　　　第２バッファ層
　６　　　　　　　ベース基板
　７　　　　　　　ＩＩＩ族窒化物半導体層
　８　　　　　　　ＩＩＩ族窒化物半導体エピタキシャル基板
　９　　　　　　　ＩＩＩ族窒化物半導体素子
　１０　　　　　　支持基板
　１１　　　　　　ｎ−ＡｌＧａＮ層
　１２　　　　　　ＡｌＩｎＧａＮ系量子井戸活性層
　１３　　　　　　ｐ−ＡｌＧａＮ層

Claims (21)

  1. 　少なくともＡｌを含むＩＩＩ族窒化物半導体からなる表面部分を有する結晶成長基板と、
    　前記表面部分上に形成されたスカンジウム窒化物膜と
    を具えることを特徴とするＩＩＩ族窒化物半導体成長用基板。
  2. 　前記スカンジウム窒化物膜は、面方位が｛１１１｝の結晶方位をもつことを特徴とする請求項１に記載のＩＩＩ族窒化物半導体成長用基板。
  3. 　前記ＩＩＩ族窒化物半導体の表面の面方位が｛０００１｝である請求項１または２に記載のＩＩＩ族窒化物半導体成長用基板。
  4. 　前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層をさらに具える請求項１、２または３に記載のＩＩＩ族窒化物半導体成長用基板。
  5. 　前記スカンジウム窒化物膜の厚さは、３~１００ｎｍである請求項１~４のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板。
  6. 　前記結晶成長基板のベース基板が、サファイア、Ｓｉ、ＳｉＣ、ＧａＮのいずれかであることを特徴とする請求項１~５のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板。
  7. 　前記少なくとも表面部分が、ＡｌＮからなる請求項１~６のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板。
  8. 　前記スカンジウム窒化物膜は、三角錐形状の複数の微結晶部を有し、該複数の微結晶部が前記表面部分上に一様に形成されていることを特徴とする請求項１~７のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板。
  9. 　請求項１~８のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板上に、少なくとも一層のＩＩＩ族窒化物半導体層を具えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
  10. 　請求項１~８のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板を用いて作製することを特徴とするＩＩＩ族窒化物半導体自立基板。
  11. 　請求項１~８のいずれか一項に記載のＩＩＩ族窒化物半導体成長用基板を用いて作製することを特徴とするＩＩＩ族窒化物半導体素子。
  12. 　少なくともＡｌを含むＩＩＩ族窒化物半導体からなる表面部分を有する結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、
    　アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成する工程と
    を具えることを特徴とするＩＩＩ族窒化物半導体成長用基板の製造方法。
  13. 　前記アンモニアガスを含む雰囲気ガスが、不活性ガスおよび水素ガスから選ばれる１種以上をさらに含む混合ガスである請求項１２に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
  14. 　前記金属層を加熱する際の最高温度は８５０~１３００℃の範囲であり、かつ８５０℃以上での加熱時間が１~１２０分である請求項１２または１３に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
  15. 　前記窒化処理を施す工程の後、前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える請求項１２、１３または１４に記載のＩＩＩ族窒化物半導体成長用基板の製造方法。
  16. 　少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、
    　アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、ＩＩＩ族窒化物半導体成長用基板を作製する工程と、
    　前記ＩＩＩ族窒化物半導体成長用基板の上方に、少なくとも一層のＩＩＩ族窒化物半導体層をエピタキシャル成長させてＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程と、
    　前記少なくとも一層のＩＩＩ族窒化物半導体層を素子分離する工程と、
    　前記ＩＩＩ族窒化物半導体層側に支持基板を形成する工程と、
    　前記スカンジウム窒化物膜を選択エッチングすることにより、前記ＩＩＩ族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体素子を得る工程と
    を具えることを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  17. 　前記ＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程において、前記ＩＩＩ族窒化物半導体層を最高温度９００~１３００℃の範囲で成長させることを含む請求項１６に記載のＩＩＩ族窒化物半導体素子の製造方法。
  18. 　前記窒化処理を施した後、前記スカンジウム窒化物膜上に、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える請求項１６または１７に記載のＩＩＩ族窒化物半導体素子の製造方法。
  19. 　前記初期成長層が、第１バッファ層および該第１バッファ層上に成長された第２バッファ層からなり、前記第１バッファ層の成長温度が９００~１２６０℃の範囲で、前記第２バッファ層の成長温度が１０３０~１３００℃の範囲で、かつ前記第１バッファ層の成長温度が前記第２バッファ層の成長温度と等しいか低い請求項１８に記載のＩＩＩ族窒化物半導体素子の製造方法。
  20. 　少なくとも表面部分がＡｌを含むＩＩＩ族窒化物半導体からなる結晶成長基板上に、Ｓｃ材料からなる金属層を形成する工程と、
    　アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、ＩＩＩ族窒化物半導体成長用基板を作製する工程と、
    　前記ＩＩＩ族窒化物半導体成長用基板の上方に、少なくとも一層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、
    　前記スカンジウム窒化物膜を選択エッチングすることにより、前記ＩＩＩ族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、ＩＩＩ族窒化物半導体自立基板を得る工程と
    を具えることを特徴とするＩＩＩ族窒化物半導体自立基板の製造方法。
  21. 　前記ＩＩＩ族窒化物半導体エピタキシャル基板を作製する工程において、前記ＩＩＩ族窒化物半導体層を最高温度９００~１３００℃の範囲で成長させることを含む請求項２０に記載のＩＩＩ族窒化物半導体自立基板の製造方法。
PCT/JP2010/055986 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 WO2010110489A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020117024798A KR101321654B1 (ko) 2009-03-27 2010-03-25 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
EP10756280.3A EP2413350A4 (en) 2009-03-27 2010-03-25 GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
CN201080021400.0A CN102714145B (zh) 2009-03-27 2010-03-25 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
US13/259,788 US8878189B2 (en) 2009-03-27 2010-03-25 Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
US13/750,826 US20130137246A1 (en) 2009-03-27 2013-01-25 Method of producing group iii nitride semiconductor growth substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009080242 2009-03-27
JP2009-080242 2009-03-27
JP2010-069413 2010-03-25
JP2010069413A JP4597259B2 (ja) 2009-03-27 2010-03-25 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/750,826 Division US20130137246A1 (en) 2009-03-27 2013-01-25 Method of producing group iii nitride semiconductor growth substrate

Publications (2)

Publication Number Publication Date
WO2010110489A1 true WO2010110489A1 (ja) 2010-09-30
WO2010110489A9 WO2010110489A9 (ja) 2012-03-01

Family

ID=42781174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055986 WO2010110489A1 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Country Status (7)

Country Link
US (2) US8878189B2 (ja)
EP (1) EP2413350A4 (ja)
JP (1) JP4597259B2 (ja)
KR (1) KR101321654B1 (ja)
CN (1) CN102714145B (ja)
TW (1) TWI479541B (ja)
WO (1) WO2010110489A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP6017834B2 (ja) 2012-05-16 2016-11-02 Ｄｏｗａエレクトロニクス株式会社 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
JP5876386B2 (ja) * 2012-07-19 2016-03-02 日本電信電話株式会社 窒化物半導体装置の製造方法
EP2779213B1 (en) * 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
JP2015153826A (ja) * 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
KR102534857B1 (ko) * 2016-02-12 2023-05-19 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
GB2552526A (en) * 2016-07-28 2018-01-31 Siemens Ag Electrochemical method of ammonia generation
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
CN107681025B (zh) * 2017-09-12 2020-07-28 西安交通大学 一种GaN基白光LED外延结构及制备方法
KR102374879B1 (ko) * 2017-12-19 2022-03-15 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
CN109545913A (zh) * 2018-10-30 2019-03-29 江苏晶曌半导体有限公司 一种Si衬底大功率绿光LED外延结构的优化方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法
CN113921665B (zh) * 2021-12-14 2022-04-12 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
CN114220889B (zh) * 2021-12-14 2024-04-30 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
WO2024094613A1 (en) * 2022-11-03 2024-05-10 Ams-Osram International Gmbh Method for manufacturing a semiconductor device and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
WO2006126330A1 (ja) 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2008091728A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法及び半導体基板
JP2008091729A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP2008100860A (ja) 2006-10-17 2008-05-01 Sumitomo Metal Mining Co Ltd 単結晶窒化アルミニウム積層基板の製造方法
JP5060875B2 (ja) 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150875A (ja) * 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
WO2006126330A1 (ja) 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2008091728A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法及び半導体基板
JP2008091729A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2413350A4

Also Published As

Publication number Publication date
CN102714145A (zh) 2012-10-03
TWI479541B (zh) 2015-04-01
KR101321654B1 (ko) 2013-10-23
WO2010110489A9 (ja) 2012-03-01
JP2010251736A (ja) 2010-11-04
US20120061683A1 (en) 2012-03-15
TW201041016A (en) 2010-11-16
JP4597259B2 (ja) 2010-12-15
EP2413350A1 (en) 2012-02-01
US8878189B2 (en) 2014-11-04
US20130137246A1 (en) 2013-05-30
EP2413350A4 (en) 2013-10-23
KR20110130502A (ko) 2011-12-05
CN102714145B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
JP4597259B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2011042542A (ja) Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP4554469B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP4809471B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP5254263B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2014224020A (ja) ＧａＮ自立基板の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
JP2008218655A (ja) 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
JP2005191286A (ja) 窒化物半導体結晶成長用基体、窒化物半導体積層体、窒化物半導体自立基板及びそれらの製造方法
JP2005317560A (ja) エピタキシャル基板を製造する方法、ｉｉｉ族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびｉｉｉ族窒化物半導体デバイス
JP2011222778A (ja) 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080021400.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10756280

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13259788

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13259788

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2010756280

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010756280

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117024798

Country of ref document: KR

Kind code of ref document: A