JP2005317560A - エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス - Google Patents
エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス Download PDFInfo
- Publication number
- JP2005317560A JP2005317560A JP2004130218A JP2004130218A JP2005317560A JP 2005317560 A JP2005317560 A JP 2005317560A JP 2004130218 A JP2004130218 A JP 2004130218A JP 2004130218 A JP2004130218 A JP 2004130218A JP 2005317560 A JP2005317560 A JP 2005317560A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- epitaxial
- nitride semiconductor
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】より少ない結晶欠陥のIII族窒化物半導体エピタキシャル膜をAlXGa1−XN基板上に形成できるエピタキシャル基板を製造する方法を提供する。
【解決手段】 エピタキシャル基板を製造する方法では、AlXGa1−XN基板21(0<X≦1)の研磨された主面1a上に、AlY1GaY2In1−Y1−Y2N非晶質膜23(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)が形成される。AlY1GaY2In1−Y1−Y2N非晶質膜23を形成した後に、AlY1GaY2In1−Y1−Y2N非晶質膜23に熱処理25を施してAlY3GaY4In1−Y3−Y4N単結晶膜27(0≦Y3≦1、0≦Y4≦1、0≦Y3+Y4≦1)が形成される。AlY1GaY2In1−Y1−Y2N単結晶膜27を形成した後に、AlZ1GaZ2In1−Z1−Z2N膜29(0≦Z1≦1、0≦Z2≦1、0≦Z1+Z2≦1)がエピタキシャル成長される。
【選択図】 図2
【解決手段】 エピタキシャル基板を製造する方法では、AlXGa1−XN基板21(0<X≦1)の研磨された主面1a上に、AlY1GaY2In1−Y1−Y2N非晶質膜23(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)が形成される。AlY1GaY2In1−Y1−Y2N非晶質膜23を形成した後に、AlY1GaY2In1−Y1−Y2N非晶質膜23に熱処理25を施してAlY3GaY4In1−Y3−Y4N単結晶膜27(0≦Y3≦1、0≦Y4≦1、0≦Y3+Y4≦1)が形成される。AlY1GaY2In1−Y1−Y2N単結晶膜27を形成した後に、AlZ1GaZ2In1−Z1−Z2N膜29(0≦Z1≦1、0≦Z2≦1、0≦Z1+Z2≦1)がエピタキシャル成長される。
【選択図】 図2
Description
本発明は、エピタキシャル基板を製造する方法、III族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびIII族窒化物半導体デバイスに関する。
文献1には、GaN単結晶基板が記載されている。GaN単結晶基板の研磨された表面は、アンモニア(NH3)ガスを含む混合ガス雰囲気中、摂氏1020度以上の基板温度で10分以上熱処理されている。このGaN単結晶基板の表面には、研磨により微細な欠陥が多数形成されているけれども、熱処理の後にはGaN単結晶基板の表面が平坦化されている。この平坦化は、GaN単結晶基板の表面において熱処理によって生じる原子の再配列によって得られる。原子の再配列によって、このGaN単結晶基板上に形成するエピタキシャル層の表面を平坦にすることが可能である。
特開2003−327497号公報
高電子移動度トランジスタ等のデバイスには、同じIII族窒化物であり、且つGaN単結晶基板より絶縁性に優れるAlXGa1−XN基板(0<X≦1、AlN単結晶基板など)の方が好ましい。
AlN基板といったAlXGa1−XN基板(0<X≦1)の表面は研磨されている。この研磨により、AlXGa1−XN基板の表面には多数の研磨キズが残っている。このAlXGa1−XN基板上に、AlYGaZIn1−Y−ZN膜といったIII族窒化物膜をエピタキシャル成長すると、AlYGaZIn1−Y−ZN膜の表面には、上記の研磨キズに起因する結晶欠陥が形成される。この膜上に形成されるIII族窒化物半導体膜は、上記結晶欠陥に起因する多数の貫通転位を含む。つまり、下地の窒化物膜の結晶欠陥は、その上に形成される窒化物膜に引き継がれる。このような結晶欠陥は、デバイスの特性が悪化する原因となる。より少ない結晶欠陥を有するエピタキシャル膜をAlXGa1−XN基板上に形成することが求められている。
本発明は、このような事情を鑑みて為されたものであり、より少ない結晶欠陥のエピタキシャル膜を形成できるエピタキシャル基板を製造する方法、このエピタキシャル基板を用いてIII族窒化物半導体デバイスを製造する方法を提供することにあり、また、より少ない結晶欠陥を有しておりAlXGa1−XN基板上に形成されたエピタキシャル膜を含むエピタキシャル基板、およびエピタキシャル基板を用いるIII族窒化物半導体デバイスを提供することにある。
本発明の一側面によれば、III族窒化物半導体のエピタキシャル基板を製造する方法が提供される。この方法は、(a)AlXGa1−XN基板(0<X≦1)の研磨された主面上に、AlY1GaY2In1−Y1−Y2N非晶質膜(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)を形成するステップと、(b)前記AlY1GaY2In1−Y1−Y2N非晶質膜に熱処理を施してAlY3GaY4In1−Y3−Y4N単結晶膜(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を形成するステップと、(c)前記AlY3GaY4In1−Y3−Y4N単結晶膜を形成した後に、AlZ1GaZ2In1−Z1−Z2N膜(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)をエピタキシャル成長するステップとを備える。
既に説明したように、研磨されたAlXGa1−XN基板(0<X≦1)の主面は、多数の研磨傷を有している。AlY1GaY2In1−Y1−Y2N非晶質膜を熱処理してAlY3GaY4In1−Y3−Y4N単結晶膜を形成するので、AlY3GaY4In1−Y3−Y4N単結晶膜は研磨傷を埋めることができ、AlZ1GaZ2In1−Z1−Z2N膜の表面が平坦化されることができる。この方法によれば、AlXGa1−XN基板上に直接にIII族窒化物膜を成長するとき、研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N膜の表面に発生しにくい。
本発明の方法では、前記AlY1GaY2In1−Y1−Y2N非晶質膜の成長温度は摂氏200度以上であるようにしてもよい。この方法によれば、成長温度が摂氏200度より低いと、結晶化可能なAlY1GaY2In1−Y1−Y2N非晶質膜が適切に成長されない。
また、本発明の方法では、前記AlY1GaY2In1−Y1−Y2N非晶質膜の成長温度は摂氏700度以下であることが好ましい。成長温度が摂氏700度より高いと、形成された窒化物領域は部分的に結晶領域を含む。
本発明の方法では、前記熱処理の温度は摂氏800度以上であるようにしてもよい。熱処理の温度が摂氏800度より低いと、AlY1GaY2In1−Y1−Y2N非晶質膜が十分に結晶化されない。
また、本発明の方法では、前記熱処理の温度は摂氏1200度以下であるようにしてもよい。熱処理の温度が摂氏1200度より高いと、成長された窒化物領域が分解して、AlY3GaY4In1−Y3−Y4N膜の表面モフォロジが悪くなる。
本発明の方法では、前記熱処理の時間は10分以上であることが好ましい。この方法によれば、熱処理の時間が10分より短いと、AlY1GaY2In1−Y1−Y2N非晶質III族窒化物膜が十分に結晶化されない。
また、本発明の方法では、前記熱処理の時間は30分以下であるようにしてもよい。熱処理の時間が30分を超えると、AlY1GaY2In1−Y1−Y2N非晶質膜が分解して表面モフォロジが悪くなる。
本発明の方法では、前記AlZ1GaZ2In1−Z1−Z2N膜の成長温度は、摂氏900度以上であることが好ましい。成長温度が摂氏900度より低いと、高品質のAlZ1GaZ2In1−Z1−Z2N膜をエピタキシャル成長することができない。
また、本発明の方法では、前記AlZ1GaZ2In1−Z1−Z2N膜の成長温度は、摂氏1200度以下であるようにしてもよい。成長温度が摂氏1200度より高いと、AlZ1GaZ2In1−Z1−Z2N膜が分解して表面モフォロジが悪くなる。
本発明の方法では、前記AlY1GaY2In1−Y1−Y2N膜の厚さは20ナノメートル以上であるようにしてもよい。AlY1GaY2In1−Y1−Y2N膜の厚さが20ナノメートルより小さいと、基板の主面全体を十分に覆うことができず、この膜上にAlZ1GaZ2In1−Z1−Z2N膜をエピタキシャルに成長すると、結晶性の良くない膜が成長される。
また、本発明の方法では、前記AlY1GaY2In1−Y1−Y2N膜の厚さは200ナノメートル以下であるようにしてもよい。AlY1GaY2In1−Y1−Y2N膜の厚さが200ナノメートルより大きいと、窒化物膜の結晶性が悪化する。
本発明の別の側面によれば、III族窒化物半導体デバイスを製造する方法が提供される。この方法は、(a)上記のエピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を準備するステップと、(b)前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、(c)前記エピタキシャル基板上に電極を形成するステップとを備える。
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜を形成できる。
本発明の更なる別の側面によれば、エピタキシャル基板は、(a)研磨された表面を有するAlXGa1−XN基板(0<X≦1)を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第1の平均自乗平方根粗さを有しており、(b)前記AlXGa1−XN基板上に設けられたAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)を備え、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の表面は、第2の平均自乗平方根粗さを有しており、(c)前記AlXGa1−XN基板と前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間に設けられており、前記研磨キズを埋め込み前記第2の平均自乗平方根粗さを前記第1の平均自乗平方根粗さより小さくするAlY3GaY4In1−Y3−Y4N単結晶化膜(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を備え、前記AlY3GaY4In1−Y3−Y4N単結晶化膜は、熱処理されたAlY1GaY2In1−Y1−Y2N非晶質膜(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)であることを特徴とする。
このエピタキシャル基板は、多数の研磨傷を有する研磨されたAlXGa1−XN基板(0<X≦1)を用いる。AlXGa1−XN基板とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間に、AlY1GaY2In1−Y1−Y2N非晶質膜を熱処理して形成されたAlY3GaY4In1−Y3−Y4N単結晶化膜を設けることによって、研磨キズを埋め込むことで第2の平均自乗平方根粗さを第1の平均自乗平方根粗さより小さくしている。研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N膜の表面に発生しにくいので、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル基板が得られる。
本発明のエピタキシャル基板では、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の前記第2の平均自乗平方根粗さは、0.2ナノメートル以下とすることが好ましい。
このエピタキシャル基板によれば、AlXGa1−XN基板とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間のAlY3GaY4In1−Y3−Y4N層がAlXGa1−XN基板表面の研磨キズを埋めるので、AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の表面を平坦化することが可能である。AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の表面の平均自乗平方根粗さを0.2ナノメートル以下にすると、良好な特性を持つデバイスを作製できる。
本発明のエピタキシャル基板では、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の貫通転位密度は1×106cm―2以下であることが好ましい。
このエピタキシャル基板によれば、AlXGa1−XN基板とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間にAlY3GaY4In1−Y3−Y4N単結晶化膜を設けるので、貫通転位密度は1×106cm―2以下にできる。貫通転位密度を1×106cm−2以下に抑えることで優れた特性を持つデバイスを作製できる。
本発明のエピタキシャル基板では、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜のX線回折の半値幅は200秒以下であることが好ましい。
このエピタキシャル基板によれば、AlXGa1−XN基板とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間にAlY3GaY4In1−Y3−Y4N単結晶化膜を設けるので、X線回折の半値幅は200秒以下にできる。X線回折の半値幅を200秒以下に抑えることで優れた特性を持つデバイスを作製できる。
本発明のエピタキシャル基板では、前記AlY3GaY4In1−Y3−Y4N膜の厚さは20ナノメートル以上であり、前記AlY3GaY4In1−Y3−Y4N膜の厚さは200ナノメートル以下であることが好ましい。
このエピタキシャル基板によれば、AlY3GaY4In1−Y3−Y4N膜の厚さが20ナノメートルより小さいと、基板の主面全体を十分に覆うことができず、この膜上にAlZ1GaZ2In1−Z1−Z2N膜をエピタキシャル成長すると、結晶性の良い膜が得られない。AlY3GaY4In1−Y3−Y4N膜の厚さが200ナノメートルより大きいと、結晶性の良くないAlZ3GaZ4In1−Z3−Z4N膜が成長される。
本発明の更なる別の側面によれば、III族窒化物半導体デバイスを製造する方法が提供される。この方法は、(a)上記のエピタキシャル基板を準備するステップと、(b)前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、(c)前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップとを備える。
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜を形成できる。
本発明の更なる別の側面によれば、III族窒化物半導体デバイスは、(a)研磨された表面を有するAlXGa1−XN支持基体(0<X≦1)を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第1の平均自乗平方根粗さを有しており、(b)前記AlXGa1−XN支持基体上に設けられたAlZ1GaZ2In1−Z1−Z2Nエピタキシャル層(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)を備え、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル層の表面は、第2の平均自乗平方根粗さを有しており、(c)前記AlXGa1−XN支持基体と前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル層との間に設けられており、前記研磨キズを埋め込み前記第2の平均自乗平方根粗さを前記第1の平均自乗平方根粗さより小さくするAlY3GaY4In1−Y3−Y4N単結晶化層(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を備え、前記AlY3GaY4In1−Y3−Y4N単結晶化層は、熱処理されたAlY1GaY2In1−Y1−Y2N非晶質層(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)であることを特徴とする。
このIII族窒化物半導体デバイスは、多数の研磨傷を有する研磨されたAlXGa1−XN基板(0<X≦1)を用いる。AlXGa1−XN基板とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間に、AlY1GaY2In1−Y1−Y2N非晶質膜を熱処理して形成されたAlY3GaY4In1−Y3−Y4N単結晶化層を設けることによって、研磨キズを埋め込むことで第2の平均自乗平方根粗さを第1の平均自乗平方根粗さより小さくできる。研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N膜の表面に発生しにくいので、III族窒化物半導体デバイスは、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル層を用いて提供される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、より少ない結晶欠陥を有するエピタキシャル膜をAlXGa1−XN基板上に形成できるエピタキシャル基板を製造する方法、このエピタキシャル基板を用いてIII族窒化物半導体デバイスを製造する方法を提供することができ、また、より少ない結晶欠陥を有しておりAlXGa1−XN基板上に形成されたエピタキシャル膜を含むエピタキシャル基板、およびエピタキシャル基板を用いるIII族窒化物半導体デバイスを提供することができる。
添付図面を参照しながら、本発明のエピタキシャル基板を製造する方法、III族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびIII族窒化物半導体デバイスに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1(A)、図1(B)、図1(C)および図1(D)は、第1の実施の形態に係るIII族窒化物膜を含むエピタキシャル基板を製造する方法を示す図面である。図1(A)を参照すると、研磨された主面を有するAlXGa1−XN基板1(0<X≦1)が準備される。AlXGa1−XN基板1の主面1aは研磨されているので、多数の研磨キズ1bを有する。引き続く説明では、必要に応じて、AlXGa1−XN基板としては、例えば窒化アルミニウム(AlN)基板が参照される。
図1(A)、図1(B)、図1(C)および図1(D)は、第1の実施の形態に係るIII族窒化物膜を含むエピタキシャル基板を製造する方法を示す図面である。図1(A)を参照すると、研磨された主面を有するAlXGa1−XN基板1(0<X≦1)が準備される。AlXGa1−XN基板1の主面1aは研磨されているので、多数の研磨キズ1bを有する。引き続く説明では、必要に応じて、AlXGa1−XN基板としては、例えば窒化アルミニウム(AlN)基板が参照される。
図1(A)に示されるように、AlXGa1−XN基板1の研磨された主面1a上に、例えば、有機金属気相成長(MOVPE)法を用いてIII族窒化物膜を成長する。本実施の形態では、有機金属気相成長装置3のリアクタにAlXGa1−XN基板1を配置する。AlXGa1−XN基板1上にIII族窒化物膜を成長するに先立って、AlXGa1−XN基板1のサーマルクリーニングを行う。サーマルクリーニングは、アンモニア(NH3)ガス含む混合ガス雰囲気にして行う。基板温度は、摂氏1000度以上が好ましく、本実施例では摂氏1150度を用いる。
サーマルクリーニングの後に、図1(B)に示されるように、非晶質のAlY1GaY2In1−Y1−Y2N膜5(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)を形成する。基板温度の摂氏1150度から下げる。本実施例では、基板温度は、例えば摂氏500度である。有機金属気相成長装置3のリアクタに、トリメチルアルミニウム(TMA)およびアンモニアを供給する。本実施例では、AlN基板上にはAlN非晶質膜が成長される。
AlY1GaY2In1−Y1−Y2N非晶質膜5の成長温度は摂氏700度以下であることが好ましい。成長温度が摂氏700度より高いと、形成された窒化物領域は部分的に結晶領域を含む。また、AlY1GaY2In1−Y1−Y2N非晶質膜5の成長温度は摂氏200度以上であることが好ましい。成長温度が摂氏200度より低いと、結晶化可能なAlY1GaY2In1−Y1−Y2N非晶質膜が適切に成長されない。
また、AlY1GaY2In1−Y1−Y2N非晶質膜5の厚さは20ナノメートル以上であることが好ましい。AlY1GaY2In1−Y1−Y2N膜5の厚さが20ナノメートルより小さいと、基板1の主面1aの全体を十分に覆うことができず、この膜5上にIII族窒化物半導体膜をエピタキシャルに成長すると、良質なエピタキシャル膜が形成されない。AlY1GaY2In1−Y1−Y2N非晶質膜5の厚さは200ナノメートル以下であることが好ましい。AlY1GaY2In1−Y1−Y2N膜の厚さが200ナノメートルより大きいと、引き続く工程において成長されるエピタキシャル膜の結晶性が悪化する。
図1(C)に示されるように、非晶質窒化物膜を成長した後に、AlY1GaY2In1−Y1−Y2N非晶質膜5に熱処理を施して、AlY3GaY4In1−Y3−Y4N単結晶膜7(0≦Y3≦1、0≦Y4≦1、0≦Y3+Y4≦1)を形成する。有機金属気相成長装置3に水素ガスやアンモニアガスを含む混合ガスを供給してリアクタ内に混合ガス雰囲気を形成する。基板温度の摂氏500度から上げて、例えば摂氏1170度にする。この温度を約20分程度保つ。AlXGa1−XN基板1上のAlY1GaY2In1−Y1−Y2N非晶質膜5が結晶化されて、AlY3GaY4In1−Y3−Y4N単結晶膜7が形成される。本実施例では、AlN基板上のAlN非晶質膜が結晶化されて、AlN単結晶膜が形成される。
熱処理の温度は、摂氏1200度以下であることが好ましい。熱処理の温度が摂氏1200度より高いと、成長された窒化物半導体層が分解してAlY3GaY4In1−Y3−Y4N膜7の表面モフォロジが悪くなる。また、熱処理の温度は、摂氏800度以上であることが好ましい。熱処理の温度が摂氏800度より低いと、AlY1GaY2In1−Y1−Y2N非晶質膜5が十分に結晶化されない。
熱処理の時間は、10分以上であることが好ましい。熱処理の時間が10分より短いと、AlY1GaY2In1−Y1−Y2N非晶質膜5が十分に結晶化されない。また、熱処理の時間は、30分以下であることが好ましい。熱処理の時間が30分を超えると、AlY1GaY2In1−Y1−Y2N非晶質膜5が分解して表面モフォロジが悪くなる。
図1(D)に示されるように、AlY3GaY4In1−Y3−Y4N単結晶膜7を形成した後に、AlZ1GaZ2In1−Z1−Z2N膜9(0≦Z1≦1、0≦Z2≦1、0≦Z1+Z2≦1)を形成する。基板温度の摂氏500度から上げて、例えば摂氏1170度にする。有機金属気相成長装置3のリアクタに、トリメチルアルミニウム(TMA)およびアンモニアを供給する。AlY3GaY4In1−Y3−Y4N単結晶膜7上には、AlZ1GaZ2In1−Z1−Z2N膜9がエピタキシャル成長される。
AlZ1GaZ2In1−Z1−Z2N膜9の成長温度は、摂氏900度以上であることが好ましい。成長温度が摂氏900度より低いと、高品質のAlZ1GaZ2In1−Z1−Z2N膜9をエピタキシャル成長することができない。AlZ1GaZ2In1−Z1−Z2N膜9の成長温度は、摂氏1200度以下であることが好ましい。成長温度が摂氏1200度より高いと、AlZ1GaZ2In1−Z1−Z2N膜9が分解して表面モフォロジが悪くなる。
一実施例のエピタキシャル基板は、下記の
AlXGa1−XN基板1:絶縁性AlN単結晶基板
AlY1GaY2In1−Y1−Y2N非晶質膜5:アンドープAlN非晶質膜
膜厚100ナノメートル
AlY3GaY4In1−Y3−Y4N単結晶膜7:アンドープAlN単結晶膜
膜厚100ナノメートル
AlZ1GaZ2In1−Z1−Z2N膜9:アンドープAlNエピタキシャル膜
膜厚2マイクロメートル
を用いる。AlY1GaY2In1−Y1−Y2N非晶質膜としては、AlN膜に加えて、GaN膜、AlGaN膜、InGaN膜およびAlGaInN膜といったIII族窒化物膜を用いることができる。同様に、AlZ1GaZ2In1−Z1−Z2N膜としては、AlN膜に加えて、GaN膜、AlGaN膜、InGaN膜およびAlGaInN膜といったIII族窒化物膜を用いることができる。
AlXGa1−XN基板1:絶縁性AlN単結晶基板
AlY1GaY2In1−Y1−Y2N非晶質膜5:アンドープAlN非晶質膜
膜厚100ナノメートル
AlY3GaY4In1−Y3−Y4N単結晶膜7:アンドープAlN単結晶膜
膜厚100ナノメートル
AlZ1GaZ2In1−Z1−Z2N膜9:アンドープAlNエピタキシャル膜
膜厚2マイクロメートル
を用いる。AlY1GaY2In1−Y1−Y2N非晶質膜としては、AlN膜に加えて、GaN膜、AlGaN膜、InGaN膜およびAlGaInN膜といったIII族窒化物膜を用いることができる。同様に、AlZ1GaZ2In1−Z1−Z2N膜としては、AlN膜に加えて、GaN膜、AlGaN膜、InGaN膜およびAlGaInN膜といったIII族窒化物膜を用いることができる。
以上説明したように、これらの工程によってエピタキシャル基板11が提供される。研磨されたAlXGa1−XN基板1の主面1aは、多数の研磨傷1bを有している。AlY1GaY2In1−Y1−Y2N非晶質膜5を熱処理してAlY3GaY4In1−Y3−Y4N単結晶化膜7を形成するので、AlY3GaY4In1−Y3−Y4N単結晶化膜7は研磨傷を埋める。これによって、AlZ1GaZ2In1−Z1−Z2N膜9の表面が平坦になる。この方法によれば、AlXGa1−XN基板1上に直接にIII族窒化物膜を成長するとき、研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N膜9の表面に発生しにくい。
図2(A)〜図2(D)並びに図2(E)および図2(F)を参照して、本実施の形態を説明する。図2(A)、図2(B)、図2(C)および図2(D)は、非晶質膜を形成する工程を含むIII族窒化物エピタキシャル基板を製造する方法を模式的に示す図面であり、図2(E)および図2(F)は、非晶質膜を形成しないエピタキシャル基板を製造する方法を模式的に示す図面である。
図2(A)を参照すると、有機金属気相成長装置においてサーマルクリーニングが為されたAlN単結晶基板21が示されている。この基板21の表面21aには研磨キズ21bがある。図2(B)に示されるように、AlN単結晶基板21上に非晶質のAlN膜23を堆積する。この後に、非晶質AlN膜23に熱処理25を施して、非晶質AlN膜23をエピタキシャル膜27に変える。エピタキシャル膜27の表面27aには、図2(C)に示されるように、基板21の研磨キズ21bに対応する欠陥が生じない。エピタキシャル膜27上に半導体膜を堆積すると、図2(D)に示されるように、良質のエピタキシャル膜29が成長される。
図2(E)にもAlN単結晶基板21が示されている。AlN単結晶基板21には、有機金属気相成長装置においてサーマルクリーニングが施されている。図2(F)に示されるように、この基板21の表面21aに直接にエピタキシャル膜31を堆積すると、エピタキシャル膜31の表面31aには、基板21の研磨キズ21bに対応する欠陥31bが生じる。
以上説明したように、本実施の形態によれば、より少ない結晶欠陥を有するエピタキシャル膜をAlXGa1−XN基板上に形成できるエピタキシャル基板を製造する方法が提供される。
図1(D)に示されるように、エピタキシャル基板11は、AlXGa1−XN基板1と、AlY3GaY4In1−Y3−Y4N単結晶膜7と、AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜9とを有している。AlY3GaY4In1−Y3−Y4N単結晶膜7は、AlXGa1−XN基板1とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜9との間に設けられている。AlXGa1−XN基板1の研磨された表面1aは第1の平均自乗平方根粗さを有しており、AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜9の表面9aは、第2の平均自乗平方根粗さを有している。例えば、AlXGa1−XN基板1の平均自乗平方根粗さは1ナノメートル程度である。AlXGa1−XN基板1の表面には、研磨キズ等があるので、平均自乗平方根粗さは比較的大きい。
AlY3GaY4In1−Y3−Y4N単結晶化膜7は、AlY1GaY2In1−Y1−Y2N非晶質膜5を熱処理することによって形成されており、これによって研磨キズ1bを埋め込み、AlY3GaY4In1−Y3−Y4N単結晶膜7の表面を平坦にしている。これ故に、AlXGa1−XN基板1とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜9との間にAlY3GaY4In1−Y3−Y4N単結晶膜7を設けると、第2の平均自乗平方根粗さを第1の平均自乗平方根粗さより小さくできる。研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N膜の表面に発生しにくいので、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル基板が得られる。
このエピタキシャル基板11では、AlXGa1−XN基板1とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜9との間にAlY3GaY4In1−Y3−Y4N単結晶膜7を設けるので、エピタキシャル膜9の平均自乗平方根粗さが0.2ナノメートル以下にできる。この値であれば、優れた結晶性のエピタキシャル膜を成長できる。加えて、このAlY3GaY4In1−Y3−Y4N単結晶膜7を用いると、エピタキシャル膜9の貫通転位密度は1×106cm―2以下にでき、またエピタキシャル膜9のX線回折半値幅は200秒以下にできる。
AlY3GaY4In1−Y3−Y4Nエピタキシャル膜の厚さは20ナノメートル以上であれば、AlXGa1−XN基板1の研磨キズを埋め込むことができる。また、AlY3GaY4In1−Y3−Y4Nエピタキシャル膜の厚さは200ナノメートル以下であれば、単結晶膜7上に形成されるエピタキシャル膜の結晶性が良好である。
(第2の実施の形態)
引き続いて、エピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を用いて、高移動度トランジスタといったIII族窒化物半導体デバイスを製造する方法を説明する。
引き続いて、エピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を用いて、高移動度トランジスタといったIII族窒化物半導体デバイスを製造する方法を説明する。
図3(A)に示されるように、エピタキシャル基板11上にIII族窒化物半導体(AlU1GaU2In1−U1−U2N)膜41を形成する。エピタキシャル基板11の表面には、AlXGa1−XN基板1の研磨キズに関連する凹みが無いので、平坦なIII族窒化物半導体(AlU1GaU2In1−U1−U2N)膜41がエピタキシャル成長される。本実施例では、トリメチルガリウム(TMG)およびアンモニアを有機金属気相成長装置3のリアクタに供給して、例えばGaN半導体膜をエピタキシャル基板11上に堆積する。成膜温度は、例えば摂氏1150度である。GaN半導体膜の厚さは、例えば30ナノメートルである。
次いで、図3(B)に示されるように、III族窒化物半導体膜41上に別のIII族窒化物半導体(AlV1GaV2In1−V1−V2N)膜43を形成する。III族窒化物半導体膜41の表面には、AlXGa1−XN基板1の研磨キズに関連する凹みが無いので、平坦なIII族窒化物半導体(AlV1GaV2In1−V1−V2N)膜43がエピタキシャル成長される。本実施例では、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)およびアンモニアを有機金属気相成長装置3のリアクタに供給して、例えばAlGaN膜をエピタキシャル基板11上に堆積する。成膜温度は、例えば摂氏1150度である。AlGaN半導体膜の厚さは、例えば25ナノメートルである。
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板11上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜41、43を形成できる。基板のサーマルクリーニングから全てのエピタキシャル膜が作製されるまで、チャンバに大気が入ることなく処理がされることが好ましい。
図3(C)に示されるように、III族窒化物半導体膜43上に、ソース電極45、ドレイン電極47およびゲート電極49を形成する。ソース電極45およびドレイン電極47は、例えばTi/Al電極とすることができ、ゲート電極49は、例えばNi/Au電極とすることができる。半導体デバイスのための基板生産物51が完成された。
これらの電極を形成した後に、基板生産物51をCUT1およびCUT2で切断して半導体チップを形成する。個々のIII族窒化物半導体デバイス53には、例えば高移動度トランジスタ55が設けられている。
このIII族窒化物半導体デバイス53によれば、研磨されたAlXGa1−XN支持基体(0<X≦1)の主面には、多数の研磨傷が残っている。AlY3GaY4In1−Y3−Y4N非晶質半導体膜を熱処理して形成されたAlY3GaY4In1−Y3−Y4N単結晶半導体層が、AlXGa1−XN支持基体とAlZ1GaZ2In1−Z1−Z2Nエピタキシャル層との間に設けられているので、研磨キズを埋め込むことによって第2の平均自乗平方根粗さを第1の平均自乗平方根粗さより小さくするように働く。故に、研磨傷に対応する窪みがAlZ1GaZ2In1−Z1−Z2N層の表面にない。III族窒化物半導体デバイスは、平坦性が優れる共に結晶欠陥が低減されたAlN層、GaN半導体層およびAlGaN半導体層といったエピタキシャル層で構成されるので、高性能なトランジスタが提供される。
以上説明したように、研磨された表面を有するAlXGa1−XN単結晶基板上に半導体デバイスのためのエピタキシャル半導体膜を直接に形成すると、研磨キズに起因する窪みが形成され、および/又は貫通転位が生じる。この窪みおよび貫通転位のために、ゲート電極でのリーク電流が増加するなどのデバイス特性が損なわれる。しかしながら、AlXGa1−XN単結晶基板上にアモルファスAlW1GaW2In1−W1−W2N領域を形成すると共に該アモルファスAlW1GaW2In1−W1−W2N領域を熱処理してAlXGa1−XN単結晶基板上にAlW3GaW4In1−W3−W4N単結晶領域を形成すると、この半導体単結晶領域の表面は、基板表面の研磨キズが埋め込まれて該基板表面よりもより平坦になり、良好なデバイスを作製することができる。
アモルファスAlW1GaW2In1−W1−W2N領域を熱処理することによって、AlW3GaW4In1−W3−W4N単結晶領域は、AlXGa1−XN単結晶基板の原子配列を引き継いだエピタキシャル膜にアモルファス膜から変わる。このエピタキシャル膜の表面は、基板表面の凹凸とは独立したものとなる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、高移動度トランジスタ(HEMT)について例示的に説明しているけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。ヘテロ接合バイポーラトランジスタ(HBT)および発光ダイオード(LED)等も同様に作製できる。また、本実施の形態では、有機金属気相成長法を用いてIII族窒化物半導体膜を堆積したけれども、III族窒化物半導体膜は、別の成長法を用いて堆積されることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
1…AlXn1−XN基板、1a…AlXn1−XN基板主面、1b…研磨キズ、3…有機金属気相成長装置、5…AlY1GaY2In1−Y1−Y2N非晶質膜、7…AlY3GaY4In1−Y3−Y4N単結晶膜、9…AlZ1GaZ2In1−Z1−Z2N膜、11…エピタキシャル基板、21…AlN単結晶基板、21a…基板の表面、23…非晶質AlN膜、27…エピタキシャル膜、21b…研磨キズ、29…エピタキシャル膜、31…別のエピタキシャル膜、31a…エピタキシャル膜の表面、41…III族窒化物半導体(AlU1GaU2In1−U1−U2N)膜、43…III族窒化物半導体(AlV1GaV2In1−V1−V2N)膜、45…ソース電極、47…ドレイン電極、49…ゲート電極、51…基板生産物、53…III族窒化物半導体デバイス、55…高移動度トランジスタ
Claims (14)
- III族窒化物のエピタキシャル基板を製造する方法であって、
AlXGa1−XN基板(0<X≦1)の研磨された主面上に、AlY1GaY2In1−Y1−Y2N非晶質膜(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)を形成するステップと、
前記AlY1GaY2In1−Y1−Y2N非晶質膜に熱処理を施してAlY3GaY4In1−Y3−Y4N単結晶膜(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を形成するステップと、
前記AlY3GaY4In1−Y3−Y4N単結晶膜を形成した後に、AlZ1GaZ2In1−Z1−Z2N膜(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)をエピタキシャル成長するステップと
を備える、ことを特徴とする方法。 - 前記AlY1GaY2In1−Y1−Y2N非晶質膜の成長温度は摂氏700度以下であり、
前記AlY1GaY2In1−Y1−Y2N非晶質膜の成長温度は摂氏200度以上である、ことを特徴とする請求項1に記載された方法。 - 前記熱処理の温度は摂氏1200度以下であり、
前記熱処理の温度は摂氏800度以上である、ことを特徴とする請求項1または請求項2に記載された方法。 - 前記熱処理の時間は10分以上であり、
前記熱処理の時間は30分以下である、ことを特徴とする請求項1から請求項3のいずれか一項に記載された方法。 - 前記AlZ1GaZ2In1−Z1−Z2N膜の成長温度は、摂氏900度以上であり、
前記AlZ1GaZ2In1−Z1−Z2N膜の成長温度は、摂氏1200度以下である、ことを特徴とする請求項1から請求項4のいずれか一項に記載された方法。 - 前記AlY1GaY2In1−Y1−Y2N膜の厚さは20ナノメートル以上であり、
前記AlY1GaY2In1−Y1−Y2N膜の厚さは200ナノメートル以下である、ことを特徴とする請求項1から請求項5のいずれか一項に記載された方法。 - III族窒化物半導体デバイスを製造する方法であって、
請求項1から請求項6のいずれか一項に記載されたエピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を準備するステップと、
前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、
前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップと
を備えることを特徴とする方法。 - 研磨された表面を有するAlXGa1−XN基板(0<X≦1)を備え、該研磨された表面は複数の研磨キズを有しており、該研磨された表面は第1の平均自乗平方根粗さを有しており、
前記AlXGa1−XN基板上に設けられたAlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)を備え、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の表面は、第2の平均自乗平方根粗さを有しており、
前記AlXGa1−XN基板と前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜との間に設けられており、前記研磨キズを埋め込んでおり前記第2の平均自乗平方根粗さを前記第1の平均自乗平方根粗さより小さくするAlY3GaY4In1−Y3−Y4N単結晶化膜(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を備え、前記AlY3GaY4In1−Y3−Y4N単結晶化膜は、AlY1GaY2In1−Y1−Y2N非晶質膜(0≦Y1≦1、0≦Y2≦1、0≦Y1+Y2≦1)を熱処理することで形成される、ことを特徴とするエピタキシャル基板。 - 前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の前記第2の平均自乗平方根粗さは0.2ナノメートル以下である、ことを特徴とする請求項8に記載されたエピタキシャル基板。
- 前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜の貫通転位密度は1×106cm―2以下である、ことを特徴とする請求項8または請求項9に記載されたエピタキシャル基板。
- 前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル膜のX線回折の半値幅は200秒以下である、ことを特徴とする請求項8から請求項10のいずれかに記載されたエピタキシャル基板。
- 前記AlY3GaY4In1−Y3−Y4N膜の厚さは20ナノメートル以上であり、
前記AlY3GaY4In1−Y3−Y4N膜の厚さは200ナノメートル以下である、ことを特徴とする請求項8から請求項11のいずれか一項に記載されたエピタキシャル基板。 - III族窒化物半導体デバイスを製造する方法であって、
請求項8から請求項12のいずれか一項に記載されたエピタキシャル基板を準備するステップと、
前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、
前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップと
を備えることを特徴とする方法。 - 研磨された表面を有するAlXGa1−XN支持基体(0<X≦1)を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第1の平均自乗平方根粗さを有しており、
前記AlXGa1−XN支持基体上に設けられたAlZ1GaZ2In1−Z1−Z2Nエピタキシャル層(0≦Z1≦1、0≦Z2≦1、Z1+Z2≦1)を備え、前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル層の表面は、第2の平均自乗平方根粗さを有しており、
前記AlXGa1−XN支持基体と前記AlZ1GaZ2In1−Z1−Z2Nエピタキシャル層との間に設けられており、前記研磨キズを埋め込み前記第2の平均自乗平方根粗さを前記第1の平均自乗平方根粗さより小さくするAlY3GaY4In1−Y3−Y4N単結晶化層(0≦Y3≦1、0≦Y4≦1、Y3+Y4≦1)を備え、前記AlY3GaY4In1−Y3−Y4N単結晶化層は、AlY1GaY2In1−Y1−Y2N非晶質層(0≦Y1≦1、0≦Y2≦1、Y1+Y2≦1)を熱処理することで形成されることを特徴とするIII族窒化物半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130218A JP2005317560A (ja) | 2004-04-26 | 2004-04-26 | エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130218A JP2005317560A (ja) | 2004-04-26 | 2004-04-26 | エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317560A true JP2005317560A (ja) | 2005-11-10 |
Family
ID=35444697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004130218A Pending JP2005317560A (ja) | 2004-04-26 | 2004-04-26 | エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317560A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015012403A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
WO2021172531A1 (ja) * | 2020-02-27 | 2021-09-02 | 国立大学法人三重大学 | 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法 |
-
2004
- 2004-04-26 JP JP2004130218A patent/JP2005317560A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015012403A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
JPWO2015012403A1 (ja) * | 2013-07-26 | 2017-03-02 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
WO2021172531A1 (ja) * | 2020-02-27 | 2021-09-02 | 国立大学法人三重大学 | 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4597259B2 (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
JP3821232B2 (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法 | |
US8216869B2 (en) | Group III nitride semiconductor and a manufacturing method thereof | |
JP2004039810A (ja) | Iii族窒化物半導体基板およびその製造方法 | |
JP2006347863A (ja) | 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子 | |
JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
JP2007258230A (ja) | 半導体基板及び半導体装置 | |
JP4331906B2 (ja) | Iii族窒化物膜の製造方法 | |
KR20130113452A (ko) | Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판 | |
JP2003257854A (ja) | 結晶の製造方法 | |
JP2007053251A (ja) | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 | |
JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
US8736025B2 (en) | III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity | |
JP5814131B2 (ja) | 構造体、及び半導体基板の製造方法 | |
JP2012174705A (ja) | 窒化物半導体デバイス用エピタキシャルウエハとその製造方法 | |
JP2005317560A (ja) | エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス | |
JP2004172645A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JP5684551B2 (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
WO2003056073A1 (fr) | Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication | |
JP2010278470A (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
JP2010524267A (ja) | (al,in,ga,b)nの堆積の方法 | |
JP2005045153A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
KR100590444B1 (ko) | 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법 | |
JP4425871B2 (ja) | Iii族窒化物膜の製造用下地膜の製造方法 | |
JP2005033132A (ja) | GaN基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Effective date: 20070802 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081216 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |