JP2010251736A - Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 - Google Patents

Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 Download PDF

Info

Publication number
JP2010251736A
JP2010251736A JP2010069413A JP2010069413A JP2010251736A JP 2010251736 A JP2010251736 A JP 2010251736A JP 2010069413 A JP2010069413 A JP 2010069413A JP 2010069413 A JP2010069413 A JP 2010069413A JP 2010251736 A JP2010251736 A JP 2010251736A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
iii nitride
group iii
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010069413A
Other languages
English (en)
Other versions
JP4597259B2 (ja
Inventor
Ryuichi Toba
隆一 鳥羽
Masahito Miyashita
雅仁 宮下
Tatsunori Toyoda
達憲 豊田
Yoshitaka Kadowaki
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Holdings Co Ltd
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to PCT/JP2010/055986 priority Critical patent/WO2010110489A1/ja
Application filed by Dowa Holdings Co Ltd, Dowa Electronics Materials Co Ltd filed Critical Dowa Holdings Co Ltd
Priority to KR1020117024798A priority patent/KR101321654B1/ko
Priority to CN201080021400.0A priority patent/CN102714145B/zh
Priority to US13/259,788 priority patent/US8878189B2/en
Priority to EP10756280.3A priority patent/EP2413350A4/en
Priority to JP2010069413A priority patent/JP4597259B2/ja
Priority to TW099109069A priority patent/TWI479541B/zh
Publication of JP2010251736A publication Critical patent/JP2010251736A/ja
Application granted granted Critical
Publication of JP4597259B2 publication Critical patent/JP4597259B2/ja
Priority to US13/750,826 priority patent/US20130137246A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAlxGa1-xNにおいても結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供する。
【解決手段】少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板と、前記表面部分上に形成されたスカンジウム窒化物膜とを具えることを特徴とする。
【選択図】図1

Description

本発明は、III族窒化物半導体成長用基板、III族窒化物半導体エピタキシャル基板、III族窒化物半導体素子およびIII族窒化物半導体自立基板、ならびに、これらの製造方法に関する。
一般に、Al、GaなどとNとの化合物からなるIII族窒化物半導体で構成される例えばIII族窒化物半導体素子は、発光素子または電子デバイス用素子として広く用いられている。このようなIII族窒化物半導体は、現在、例えばサファイアからなる結晶成長基板上に、MOCVD法により形成されるのが一般的である。
しかしながら、III族窒化物半導体と結晶成長基板(一般にはサファイア)とは、格子定数が大きく異なるため、この格子定数の差に起因する転位が生じ、結晶成長基板上に成長させたIII族窒化物半導体層の結晶品質が低下してしまうという問題がある。
この問題を解決するため、従来、例えばサファイア基板上に、低温多結晶または非晶質状態のバッファ層を介してGaN層を成長させる方法が広く用いられていた。しかし、サファイア基板の熱伝導率が小さいこと、絶縁性で電流を流せないため、サファイア基板の片面にn電極とp電極とを形成して電流を流す構成を取るため、大電流を流しにくく、また放熱性が悪いため高出力の発光ダイオード(LED)の作成には不適である。
このため、導電性で熱伝導率が大きい別の支持基板に貼り替えて、縦方向に電流を流せる構造とし、GaNのエネルギーギャップよりも大きな量子エネルギーを持つレーザー光を、サファイア基板上に形成されているGaN層に照射してGaと窒素に熱分解させ、サファイア基板とIII族窒化物半導体層とを剥がすレーザーリフトオフ法などの方法が採られている。
また、他の従来技術としては、特許文献1〜3に、サファイア基板上に、金属窒化物層を介してGaN層を成長させる技術が開示されている。この方法によれば、GaN層の転位密度を上記技術と比較して低減することができ、高品質のGaN層を成長させることが可能である。これは、金属窒化物層であるCrN層等とGaN層との格子定数および熱膨張係数の差が比較的小さいためである。また、このCrN層は、化学エッチング液で選択的にエッチングすることができ、ケミカルリフトオフ法を用いるプロセスにおいて有用である。
しかしながら、青色よりも短波長領域(例えば波長が400nm以下)の光を発生させるための窒化物半導体素子において、発生させるべき光の波長を短波長化するほど、窒化物半導体素子のAlxGa1-xN層のAl組成xを大きくする必要がある。概ねAl組成が30原子%を超えるAlxGa1-xNの成長温度は、CrNの融点である1050℃程度を超える。このため、CrN層上に概ねAl組成が30原子%を超えるAlxGa1-xNを含むIII族窒化物半導体層を成長させると、高温度環境下でCrNが溶融し、偏在等により、化学エッチングで除去することが困難となり、ケミカルリフトオフが困難となる。このことは、ケミカルリフトオフ法を採用する場合、CrN層は、窒化物半導体素子のAlxGa1-xN層のAl組成xの値は、概ね0.3以下の場合にしか使用できず、製造する発光素子には波長制限があることを示す。したがって、素子形成プロセスでケミカルリフトオフ法を採用する場合には、成長温度が高い高Al組成のAlxGa1-xNを成長させるためのバッファ層としては、CrNを用いることはできず、1050℃を超える高温の熱処理をおこなっても、化学エッチングにより除去が容易で、ケミカルリフトオフ法に適した材料が求められていた。
CrNの代わりに、高融点の金属を使用することも考えられるが、高融点の金属(Zr、Hf等)は、化学エッチングで溶解除去するには、腐食性が強いフッ酸系エッチング液を使用する必要がある。ケミカルリフトオフの際、前記のフッ酸系エッチング液を使用した場合には、基板や電極等に対する腐食性が強く、その保護対策が必要であり、その分、製造コストが高くなり、製造工程の自由度が低くなることが考えられた。
WO2006/126330号公報 特開2008−91728号公報 特開2008−91729号公報
本発明の目的は、上述した問題を解決し、成長温度が1050℃以下のAlGaNやGaNやGaInNだけでなく、成長温度が高い高Al組成のAlxGa1-xNにおいても、デバイス製造工程でケミカルリフトオフ法を採用することが可能である、結晶性の良いIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子、III族窒化物半導体自立基板およびこれらを製造するためのIII族窒化物半導体成長用基板、ならびに、これらを効率よく製造する方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)少なくともAlを含むIII族窒化物半導体からなる表面部分を有する結晶成長基板と、前記表面部分上に形成されたスカンジウム窒化物膜と、該スカンジウム窒化物膜上に形成されたAl x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層とを具えることを特徴とするIII族窒化物半導体成長用基板。
(2)前記スカンジウム窒化物膜は、面方位が{111}の結晶方位をもつことを特徴とする上記(1)に記載のIII族窒化物半導体成長用基板。
(3)前記III族窒化物半導体の表面の面方位が{0001}である上記(1)または(2)に記載のIII族窒化物半導体成長用基板。
)前記スカンジウム窒化物膜の厚さは、3〜100nmである上記(1)〜(3)のいずれか一に記載のIII族窒化物半導体成長用基板。
)前記結晶成長基板のベース基板が、サファイア、Si、SiC、GaNのいずれかであることを特徴とする上記(1)〜(4)のいずれか一に記載のIII族窒化物半導体成長用基板。
)前記少なくとも表面部分が、AlNからなる上記(1)〜(5)のいずれか一に記載のIII族窒化物半導体成長用基板。
)前記スカンジウム窒化物膜は、三角錐形状の複数の微結晶部を有し、該複数の微結晶部が前記表面部分上に一様に形成されていることを特徴とする上記(1)〜(6)のいずれか一に記載のIII族窒化物半導体成長用基板。
上記(1)〜(7)のいずれか一に記載のIII族窒化物半導体成長用基板上に、少なくとも一層のIII族窒化物半導体層を具えることを特徴とするIII族窒化物半導体エピタキシャル基板。
上記(1)〜(7)のいずれか一に記載のIII族窒化物半導体成長用基板を用いて作製することを特徴とするIII族窒化物半導体自立基板。
10上記(1)〜(7)のいずれか一に記載のIII族窒化物半導体成長用基板を用いて作製することを特徴とするIII族窒化物半導体素子。
11)少なくともAlを含むIII族窒化物半導体からなる表面部分を有する結晶成長基板上に、Sc材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成する工程と、前記スカンジウム窒化物膜上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程とを具えることを特徴とするIII族窒化物半導体成長用基板の製造方法。
12)前記アンモニアガスを含む雰囲気ガスが、不活性ガスおよび水素ガスから選ばれる1種以上をさらに含む混合ガスである上記(11)に記載のIII族窒化物半導体成長用基板の製造方法。
13)前記金属層を加熱する際の最高温度は850〜1300℃の範囲であり、かつ850℃以上での加熱時間が1〜120分である上記(11)または(12)に記載のIII族窒化物半導体成長用基板の製造方法。
14)少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、該スカンジウム窒化物膜上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成してIII族窒化物半導体成長用基板を作製する工程と、前記III族窒化物半導体成長用基板の上方に、少なくとも一層のIII族窒化物半導体層をエピタキシャル成長させてIII族窒化物半導体エピタキシャル基板を作製する工程と、前記少なくとも一層のIII族窒化物半導体層を素子分離する工程と、前記III族窒化物半導体層側に支持基板を形成する工程と、前記スカンジウム窒化物膜を選択エッチングすることにより、前記III族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、III族窒化物半導体素子を得る工程とを具えることを特徴とするIII族窒化物半導体素子の製造方法。
15)前記III族窒化物半導体エピタキシャル基板を作製する工程において、前記III族窒化物半導体層を最高温度900〜1300℃の範囲で成長させることを含む上記(14)に記載のIII族窒化物半導体素子の製造方法。
16)前記初期成長層が、第1バッファ層および該第1バッファ層上に成長された第2バッファ層からなり、前記第1バッファ層の成長温度が900〜1260℃の範囲で、前記第2バッファ層の成長温度が1030〜1300℃の範囲で、かつ前記第1バッファ層の成長温度が前記第2バッファ層の成長温度と等しいか低い上記(14)または(15)に記載のIII族窒化物半導体素子の製造方法。
17)少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、該スカンジウム窒化物膜上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成してIII族窒化物半導体成長用基板を作製する工程と、前記III族窒化物半導体成長用基板の上方に、少なくとも一層のIII族窒化物半導体層をエピタキシャル成長させる工程と、前記スカンジウム窒化物膜を選択エッチングすることにより、前記III族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、III族窒化物半導体自立基板を得る工程とを具えることを特徴とするIII族窒化物半導体自立基板の製造方法。
18)前記III族窒化物半導体エピタキシャル基板を作製する工程において、前記III族窒化物半導体層を最高温度900〜1300℃の範囲で成長させることを含む上記(17)に記載のIII族窒化物半導体自立基板の製造方法。
本発明のIII族窒化物半導体成長用基板は、少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板と、表面部分上に形成されたスカンジウム窒化物膜と、該スカンジウム窒化物膜上に形成されたAl x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層とを具えることにより、その後形成されるIII族窒化物半導体層AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の結晶性を大きく損なうことなく、かつ、結晶成長基板からIII族窒化物半導体層をケミカルリフトオフにより容易に剥離することができる。
さらに、ケミカルリフトオフの際、酸性溶液をエッチング液として用いることにより結晶成長基板からIII族窒化物半導体層を容易に剥離することができる。エッチング液としては、例えば塩酸水溶液、硝酸水溶液、硫酸と硝酸の混酸、有機酸等を使用することができ、用いる支持基板や電極材などは溶けずに、ScNのみが溶解されるような酸性溶液を適宜選択することができる。
また、本発明によれば、上記III族窒化物半導体成長用基板を用いることにより、ケミカルリフトオフにより基板除去が可能であり、かつ、CrN材料を用いた場合の波長制限を超えて、III族窒化物半導体材料でカバーできる波長帯全域(200nm〜1.5μm)をカバーする、言い換えれば、1200℃以上の高温で成長されるAlNから500℃前後で成長されるInNまでを含むAlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の全組成域の成長温度帯をカバーできる、結晶性が良好なIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子およびIII族窒化物半導体自立基板を提供することができる。
さらに、本発明によれば、少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、前記金属層に対して窒化処理を施してスカンジウム窒化物膜を形成する工程と、前記スカンジウム窒化物膜上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程とを具えることにより、その後形成されるIII族窒化物半導体層AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の結晶性を大きく損なうことなく、かつ、結晶成長基板からIII族窒化物半導体層をケミカルリフトオフにより容易に剥離することができるIII族窒化物半導体成長用基板を製造することができる。
加えて、本発明は、上記III族窒化物半導体成長用基板を用いて、ケミカルリフトオフを行うことにより、CrN材料を用いた場合の波長制限を超えて、III族窒化物半導体材料でカバーできる波長帯全域(200nm〜1.5μm)をカバーする、結晶性が良好なIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子およびIII族窒化物半導体自立基板を効率よく製造することができる。
本発明に従う窒化物半導体用基板の断面構造を示す模式図である。 本発明に従う窒化物半導体素子構造体の製造工程を示す模式図である。 X線回折装置による2θ/ωスキャン測定の結果を示すグラフである。 本発明に従う試料の表面SEM写真である。 本発明に従う試料の表面SEM写真である。 本発明に従う試料の表面SEM写真である。 本発明に従う試料の表面SEM写真である。 本発明に従う試料のAFMによる表面高さ像である。 本発明に従う試料の発光スペクトルを示すグラフである。
次に、本発明のIII族窒化物半導体成長用基板の実施形態について図面を参照しながら説明する。ここで、本発明におけるIII族窒化物半導体エピタキシャル基板とは、上記III族窒化物半導体成長用基板上に、少なくとも1層のIII族窒化物半導体層を成長させたものをいい、III族窒化物半導体素子とは、上記III族窒化物半導体エピタキシャル基板に対して、電極蒸着などのデバイスプロセスを施したもの、および、素子分離したものをいい、そして、III族窒化物半導体自立基板とは、少なくとも50μm以上の厚さのIII族窒化物半導体層を上記III族窒化物半導体成長用基板上に成長させた後、このIII族窒化物半導体成長用基板を剥がして得られたものをいう。図1は、この発明に従うIII族窒化物半導体成長用基板の断面構造を模式的に示したものである。
図1に示すIII族窒化物半導体成長用基板1は、少なくとも表面部分、図1では表面部分2が少なくともAlを含むIII族窒化物半導体であり、この表面部分を有する結晶成長基板3と、表面部分2上に形成されたスカンジウム窒化物からなる窒化物膜4と、スカンジウム窒化物膜4上に形成されたAl x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層5(図1では2層のバッファ層5a,5b)とを具え、かかる構成を採用することにより、スカンジウム窒化物膜4の上方に形成されるIII族窒化物半導体層の結晶性を大きく損なわず、かつ、III族窒化物半導体層から結晶成長基板3をケミカルリフトオフにより剥離することを可能にしたものである。なお、図中のハッチングは、説明のため、便宜上施したものである。
本発明に従うIII族窒化物半導体成長用基板1は、前記スカンジウム窒化物膜4上に形成された、AlxGa1-xN(0≦x≦1)からなる少なくとも一層、図1では2層のバッファ層5a,5bからなる初期成長層5をさらに具えるその上に成長させる窒化物半導体層結晶性を向上させるためである。これらバッファ層のAl組成は、その上に形成される材料に応じて適宜選択することができる。なお少量のInを含んでいても良い。
結晶成長基板3は、例えば、サファイア、Si、SiC若しくはGaNやAlGaNのようなIII族窒化物半導体の成長に用いられる材料のベース基板6上に少なくともAlを含むIII族窒化物半導体2を有するテンプレート基板、III族窒化物半導体2の単結晶基板、または、サファイアの表面を窒化して形成される表面窒化サファイア基板とすることができる。図1は、結晶成長基板3が、サファイア基板6上にAlN単結晶層2を有するAlNテンプレート基板である場合を示したものである。この少なくともAlを含むIII族窒化物半導体からなる表面部分2は、この上方に成長させるAlGaN層の結晶欠陥を低減させる効果を有する。
結晶成長基板3は、少なくとも表面部分2が、Al組成が50原子%以上のAlxGa1-xN(0.5≦x≦1)からなるのがより好ましく、80原子%以上のAlxGa1-xN(0.8≦x≦1)からなるのがさらに好ましい。上方に成長させるIII族窒化物半導体層のAl組成と同等程度の場合、ホモエピタキシャル成長となり、転位欠陥密度の少ない良好な結晶性を持つ層を成長させることができるためである。また、上方に成長させるIII族窒化物半導体層のAl組成よりも高くすると、圧縮応力によりさらに転位低減の効果を期待できること、および、III族窒化物半導体材料の中で成長温度が最も高く、その上に成長させるIII族窒化物半導体層の成長時に劣化しないことから、表面部分2はAlNからなるのがもっとも好ましい。
スカンジウム窒化物(ScN)膜4は、金属Sc膜を窒化処理することにより得ることができる。ScN材料は、高融点であり、かつ、多様な酸性溶液をエッチング液として用いて溶解除去が可能であるという優れた物性を有する。また、ScN結晶は、岩塩構造であるが、結晶成長基板3の少なくとも表面部分2をAlを含むIII族窒化物半導体材料とした場合、このAlを含むIII族窒化物半導体の結晶構造と同じ三回回転軸を有する(111)面方位に配列し、a軸の格子定数および線膨張係数が前記Alを含むIII族窒化物半導体のものと近くなる。CrNを用いた場合と異なり、サファイア基板上にAlを含むIII族窒化物半導体材料を介さず直接ScNを形成した場合は、ScNとサファイアとの格子定数差が大きいためにScNの配向性が悪く、その上に良質なIII族窒化物半導体層を成長させることは困難である。
スカンジウム窒化物膜4の厚さは、3〜100nmとするのが好ましい。3nm未満であると、スカンジウム窒化物膜4が薄すぎてエッチング液が入り込みにくくなったり、あるいは、金属Sc層の厚さが窒化処理によって不連続状態となり、下地基板である結晶成長基板表面が露出して、結晶成長基板上にIII族窒化物半導体層が直接成長したりして、ケミカルリフトオフが困難となる場合がある。一方、100nmを超えると、スカンジウム窒化物膜自体の固相エピによる高結晶化が望めず、その上のIII族窒化物半導体層の結晶性が悪化し、欠陥が増加する可能性があるためである。また、このスカンジウム窒化物膜4は、スパッタ法や真空蒸着法などの方法を用いて結晶成長基板3上に金属Sc層を形成し、窒化処理することにより形成させることができる。
図1には示されないが、上述した構成を有するIII族窒化物半導体成長用基板1上に、少なくとも一層のIII族窒化物半導体層を具えることにより、本発明に従うIII族窒化物半導体エピタキシャル成長基板を得ることができる。
同様に、図1には示されないが、上述した構成を有するIII族窒化物半導体成長用基板1を用いて、本発明に従うIII族窒化物半導体自立基板およびIII族窒化物半導体素子を得ることができる。
次に、本発明のIII族窒化物半導体成長用基板の製造方法の実施形態について図面を参照しながら説明する。
本発明に従うIII族窒化物半導体成長用基板1の製造方法は、図1に示すように、少なくとも表面部分2がAlを含むIII族窒化物半導体からなる結晶成長基板3上にSc材料からなる単一金属層を形成する工程と、前記金属層を窒化処理することにより、スカンジウム窒化物膜4を形成する工程と、スカンジウム窒化物膜4上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層5を形成する工程とを具え、かかる構成を採用することにより、その上方に形成されるIII族窒化物半導体層の結晶性を大きく損なうことなくかつ、III族窒化物半導体層から結晶成長基板3をケミカルリフトオフにより剥離することを可能にしたものである。
ベース基板6は、例えばサファイア、Si、SiC、GaN、AlGaN、AlN等を使用することができる。基板調達コストの観点から、特にサファイアまたはSiが好適に使用できる。Sc材料からなる金属層は、スパッタ法で形成することができる。蒸着法でもよいがスパッタ法がより好適である。
Sc材料の窒化処理は、アンモニアを含み、かつ、不活性ガス(N2、Ar、He、Neなどの希ガスから選ばれる1種以上)と水素ガスの1種または2種を含む混合ガス、またはアンモニアガス中で加熱することにより行うことが出来る。Sc材料は昇華性をもつため、昇温過程において、昇華温度よりも低い温度から前記混合ガスまたはアンモニアガスを流し始めることが好ましい。これによりScが窒化されてScNとなることにより高温でも安定した材料となる。また、室温から前記混合ガスまたはアンモニアガスを流し始めても良いが、アンモニアの分解温度である500℃付近から前記混合ガスまたはアンモニアガスを流し始めると、アンモニアガスの浪費を防ぐことができてコスト低下に繋がり好ましい。加熱温度(ベース基板表面温度)は、最高温度が850〜1300℃とすることが好ましい。850℃未満の場合、窒化が十分にできない場合があり、1300℃超の場合には、高温とすることにより、設備寿命が短くなる場合がある。前記加熱は、850℃以上である時間が、1〜120分の範囲であることが好ましい。1分未満では、窒化が十分にできない場合があり、120分超としても特に効果はなく、生産性の点で不利になる。不活性ガスの種類は特に限定なく、N、Ar等を使用することができる。アンモニアガスの濃度は、0.01〜100容量%の範囲が好ましい。前記下限値未満では、窒化が十分にできない場合がある。アンモニアガスの濃度が高すぎる場合、窒化処理後の表面の表面粗さが大きくなる場合があり、アンモニアガスの濃度は、0.01〜90容量%が更に好ましい。また、前記混合ガスには、水素を20容量%以下含んでもよい。
なお、上記の窒化が十分でない条件であっても、Sc材料の少なくとも表面が(111)面方位に配列したScNであることが確認できれば、III族窒化物半導体を成長させることは可能である。
本発明に従うIII族窒化物半導体成長用基板の製造方法は、スカンジウム窒化物膜4上に、AlxGa1-xN材料(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層5を形成する工程をさらに具えるその後形成されるIII族窒化物半導体層の結晶性向上のためであって、その成長温度は、900〜1300℃の範囲とするのが好ましい。尚、前記初期成長層は、MOCVD法、HVPE法(ハイドライドベーパーフェーズエピタキシー法)、PLD法(パルス レーザー ディポジション法)等の公知の成長法で成長することができる。
本発明に従うIII窒化物半導体成長用基板1は、上述した方法を用いて製造することができる。
次に、図2(a)に示すように、本発明のIII族窒化物半導体エピタキシャル基板8の製造方法は、上述した方法で作製されたIII族窒化物半導体成長用基板1の上方に、少なくとも一層のIII族窒化物半導体層7をエピタキシャル成長させる工程を具え、かかる構成を有することにより、後述する結晶成長用基板3をケミカルリフトオフにより除去するためにCrN材料を用いた場合の温度制限(波長制限)を超えて、全組成域のIII族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なIII族窒化物半導体エピタキシャル基板を製造することができるものである。
III族窒化物半導体層7は、最高温度900〜1300℃の範囲で、MOCVD法、HVPE法、PLD法、MBE法等を用いて成長させることを含むのが好ましい。
本発明に従うIII族窒化物半導体成長用基板の製造方法は、スカンジウム窒化物膜4上に、AlxGa1-xN材料(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層5を形成する工程をさらに具えるその後形成されるIII族窒化物半導体層7の結晶性向上のためであって、その成長温度は、900〜1300℃の範囲とするのが好ましい。
初期成長層5は、一層とすることもできるが、二層以上とすることがその後形成されるIII族窒化物半導体層7の結晶性向上の観点からは好ましい。初期成長層5を二層とする場合、第1バッファ層5aおよびこの第1バッファ層5a上に成長された第2バッファ層5bからなり、第1バッファ層5aの成長温度が900〜1260℃の範囲で、第2バッファ層5bの成長温度が1000〜1300℃の範囲で、かつ第1バッファ層5aの成長温度が第2バッファ層5bの成長温度よりも小さいのが好ましい。第1のバッファ層5aを成長させる成長初期の段階において、比較的低い温度で成長させることにより多数の成長初期核の形成を促して結晶性の向上を図り、その後の第2のバッファ層5bを成長させる際に成長温度を高くすることにより多数の初期核の間にできた溝・窪みを埋めることにより、結晶性の向上とともに平坦性を向上させるためである。また、バッファ層は3層以上としてもよく、その場合は、成長温度を順次高くしていくのが好ましい。初期成長層5を一層とする場合には、成長温度を1000〜1300℃の範囲とすることが好ましい。
本発明に従うIII族窒化物半導体エピタキシャル基板8は、上述した方法を用いて製造することができる。
次に、本発明のIII族窒化物半導体素子9の製造方法は、図2(a)および図2(b)に示すように、上述した方法で作成されたIII族窒化物半導体エピタキシャル基板8に対し、少なくとも一層のIII族窒化物半導体層7を素子分離する工程と、III族窒化物半導体層7側に支持基板10を形成する工程と、スカンジウム窒化物膜4を選択エッチングすることにより、III族窒化物半導体層7(図2(b)に示す場合にはIII族窒化物半導体層7およびバッファ層5)と結晶成長基板3とをケミカルリフトオフにより分離して、III族窒化物半導体素子9を得る工程とを具え、かかる構成を採用することにより、結晶成長用基板3をケミカルリフトオフにより除去するためにCrN材料を用いた場合の温度制限(波長制限)を超えて、全組成域のIII族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なIII族窒化物半導体素子を効率よく製造することができる。
少なくとも一層のIII族窒化物半導体層7は、図2(a)および図2(b)に示すように、例えばn-AlGaN層11、AlInGaN系量子井戸活性層12、p-AlGaN層13とすることができる。なお、これらIII族窒化物半導体層11、12および13の導電型の積層順序は逆であってもよい。また、支持基板10は、放熱性を有する材料を用いて形成するのが好ましい。
本発明に従うIII族窒化物半導体素子9は、上述した方法を用いて製造することができる。
次に、本発明のIII族窒化物半導体自立基板の製造方法は、上述した方法で作製されたIII族窒化物半導体成長用基板の上方に、少なくとも一層のIII族窒化物半導体層をエピタキシャル成長させる工程と、スカンジウム窒化物膜4を選択エッチングすることにより、III族窒化物半導体層と結晶成長基板とをケミカルリフトオフにより分離して、III族窒化物半導体自立基板を得る工程とを具え、かかる構成を採用することにより、結晶成長用基板3をケミカルリフトオフにより除去するためにCrN材料を用いた場合の温度制限(波長制限)を超えて、全組成域のIII族窒化物半導体材料の成長温度帯をカバーする、結晶性が良好なIII族窒化物半導体自立基板を効率よく製造することができる。
III族窒化物半導体層の厚さは、50μm以上とする。ハンドリング性確保のためである。
本発明に従うIII族窒化物半導体自立基板は、上述した方法を用いて製造することができる。
なお、上述したところは、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。
実験例1)
サファイア上に、MOCVD法を用いてAlN単結晶層(厚さ:1μm)を成長させて、窒化物半導体成長用基板としてAlN(0001)テンプレート基板を作製した。得られたAlNテンプレート基板上に、スパッタ法を用いて、Scを表1に示す厚さで成膜し、その後、MOCVD装置内に設置して、窒素ガスおよびアンモニアガスの混合ガスを表1に記載の流量で流し、この雰囲気下で表1の温度(基板表面温度)まで昇温し、圧力200Torrにて、この温度を10分間保持して窒化処理を施した。その後、室温まで70分かけて冷却して、MOCVD装置から取り出し、試料1−1〜1−5の5試料を得た。
(評価)
前記5試料に対して、スカンジウム窒化物膜の結晶化および結晶方位を確認するため、X線回折装置により、2θ/ωスキャン測定をそれぞれ行った。図3は測定結果であり、横軸が2θの角度、縦軸は回折X線の強度を示す。試料1−1〜1−4では、下地基板として用いたAlNテンプレートのサファイアおよびAlNからの回折ピークの他に、ScNの(111)および(222)の回折ピークが見られる。この結果から、Sc膜は窒化されており、面方位が(111)の結晶方位をもつScNとなっていることが分かった。
窒化処理温度が830℃と低い試料1−5では、ScN(111)及び(222)のX線回折ピークは認められず、(111)配向のScNが形成していなかった。
また、試料1−1〜1−4の表面を走査型電子顕微鏡(SEM)にて10万倍で観察した結果を図4〜図7に示す。特に図4では、スカンジウム窒化物膜の表面に三角錐形状の複数の凸部が存在し、各凸部はほぼ一様な大きさであり、隙間無く並んでいた。このような凸部は下地基板の表面全面に一様に分布していた。三角錐群は底辺の向きが二種類のもので構成されており、底辺の方向は下地のAlN(0001)の<1-100>方向群に沿ったものとなっている。また、三角錐の底面以外の面は略{100}面で構成されている。
試料1−1〜1−4を下記のエッチング液に室温で浸漬したところ、前記4試料いずれについても、全てのエッチング液によりScN膜を除去できることを確認した。

<エッチング液>
フッ酸(46%)、バッファードフッ酸(NH4HF2:17.1%、NHF4:18.9%)、硝酸(61%)、塩酸(36%)、硫酸(96%)、硫酸と硝酸の混酸(前記硫酸:前記硝酸=9:1)、リンゴ酸、クエン酸、酒石酸 (%は質量%)
このように、本願のScN膜は、幅広い酸溶液により除去可能であり、使用する支持基板、電極、接合材料に応じて選択することができる。
実験例2)
実験例1と同様にAlN(0001)テンプレート基板上に、スパッタ法を用いて、表2に示す金属種および厚さの単一金属層を成膜した。このようにして形成した試料に対し、実験例1と同様にして、表2の条件で窒化処理を施した。ただし、試料2−2は窒化をしない比較例であり、水素ガス中で熱処理を行った。その後、引き続きMOCVD法を用い表2に示す条件で、AlN材料からなるバッファ層(1μm)をさらに成膜し、試料2−1〜2−3を得た。Alの原料ガスはTMAである。
(評価)
試料2−1〜2−3のAlNバッファ層に対し、AlNの(0002)面および(10-12)面に対するX線ロッキングカーブ測定、AFMによる表面平坦性の評価を行った結果を表3に示す。金属窒化物層がScNである試料2−1のX線ロッキングカーブの半値幅は、表3に示すように、金属窒化物層がCrNである試料2−3とほぼ同等であり、試料2−1のAlNバッファ層の結晶性は、試料2−3とほぼ同等であり、良好であった。
試料2−1〜2−3にマスクとして□850μmのSiO2パターンを形成し、ドライエッチングにより、AlNバッファ層をエッチングし、金属窒化物層を露出した溝部を形成した。その後AlNバッファ層上にAuを含む接合層を形成し、支持基板に接合した。支持基板はエッチングの際の水溶液に耐性のある材料を選択した。支持基板およびエッチング液の組み合わせは下記条件1〜4に示すとおりである。

条件1 フッ酸:HF(46質量%)を含む水溶液 (支持基板:Mo、接合層:Au−Sn)
条件2 硝酸:HNO3(61質量%)を含む水溶液 (支持基板:Si、接合層:Au−Au)
条件3 塩酸:HCl(36質量%)を含む水溶液 (支持基板:Si、接合層:Au−Au)
条件4 Crエッチング液:(NH4)2Ce(NO3)6(14質量%)、HNO3(3質量%)を含む水溶液
(支持基板:Si、接合層:Au−Au)
これら条件1〜4において水溶液の温度は25℃とし、試料2−1〜2−3を24時間浸漬した。
結果を表4に示す。表4において、AlNバッファ層と成長用基板を分離できた場合は○とし、分離できなかった場合は×とした。試料2−1では全ての条件でリフトオフが可能である。試料2−2では金属Scが昇華したことで被エッチング層である金属層が無くなり、AlNテンプレート上に直接AlNバッファ層が形成したため、リフトオフできなかったと推定される。試料2−3では高温下でCrNが溶解し、表面全体を覆うことができなくなり、部分的にAlNテンプレート上に直接AlNバッファ層が形成されたため、リフトオフできなかったと推定される。
実験例3)
実験例1と同様にAlN(0001)テンプレート基板上に、スパッタ法を用いて、表5に示す厚さのSc金属層を成膜した後、表5に示す条件で、窒化処理をおこなった。このようにして形成した試料に、表5に示す条件下でAlN材料からなるバッファ層を1層または2層成膜し、試料3−1、3−2を得た。なお、表5に記載された以外の成膜条件は、実験例2と同様である。
(評価)
試料3−1のAFMの試料表面写真を図8に示す。原子ステップが観察され、原子レベルで平坦なAlN層が得られていることがわかる。一方、試料3−2については、表面の荒れによる凹凸が大きく、AFMによる測定が困難であった。
試料3−1、3−2のAlNバッファ層に対し、試料2−1〜2−3の場合と同様の方法で、X線ロッキングカーブの評価を行った結果、およびAFMにより測定したRaの結果を表6に示す。金属層の上のAlNバッファ層が2層である試料3−1では、AlNバッファ層が1層である試料3−2と比較して、Raが大きく改善した。AlNバッファ層を2層とすることにより、AlNバッファ層の表面平坦性を向上することが可能となる。
実験例4)
実験例1と同様に直径2インチのAlN(0001)テンプレート基板上に、スパッタ法を用いて15nm厚みのSc金属層を成膜した後、MOCVD装置内で圧力200Torr、基板温度1150℃にて10分間の窒化処理を行った。この時、NH3とN2の混合比はそれぞれ体積%で30、70とした。
窒化処理後基板温度を1020℃まで降温し、圧力10Torrの条件下で、第1バッファ層としてAlNを80nmスカンジウム窒化物膜上に成長した後、基板温度を1200℃まで昇温し、第2バッファ層としてAlN層を920nm成長させた。AlN成長時のV/III比は120とし、成長速度は約1000nm/hrとした。
引続き、MOCVD炉でn型AlGaNクラッド層を2.5μm、AlInGaN/AlGaNのMQW(多重量子井戸)発光層、p−AlGaN電子ブロック層、p−AlGaNクラッド層・コンタクト層(p型層のトータル厚みは0.25μm)を成長し紫外LED構造エピタキシャル基板を得た。
このエピタキシャル基板のエピタキシャル層を、碁盤目状にドライエッチングでAlNテンプレート部まで溝加工し、個々のLEDチップに一次分離した。次いで、p型コンタクト層にRh系オーミック電極を形成した後、AuSu系接合層を介して低抵抗率p型Si基板と真空加熱プレス法で接合した。溝加工部をエッチングチャンネルとして、塩酸を用いてスカンジウム窒化物膜を選択的に溶解し、成長用基板とLED構造エピタキシャル部を分離させSi支持基板側に移し替えた。なお、Si基板の裏面側に正極となるオーミック電極が形成されている。
AlN層の少なくとも一部をドライエッチングで除去し、露出したn型AlGaNクラッド層部にTi/Al系のオーミック電極を形成した。一次分離溝に沿ってブレードダイサーによりダイシングし、LEDチップに個片化した。得られた縦型構造紫外LEDの特性を評価したところ、図9に示すようにピーク波長が326nmの発光スペクトルを示した。また、光出力は順方向駆動電流Ifが20mAの時に2.5mWと、この波長帯としては非常に良好な結果となった。なお、Crを用いた場合は、紫外LED構造エピタキシャル成長に至る前に1200℃の基板温度を履歴してしまい、それ以降のプロセスに至らず、この波長のLEDはできなかった。
実験例5)
実験例1と同様に直径2インチのAlN(0001)テンプレート基板上に、スパッタ法を用いて15nm厚みのSc金属層を成膜した後、MOCVD装置内で圧力200Torr、基板温度1150℃にて10分間の窒化処理を行った。この時、NH3とN2の混合比はそれぞれ体積%で30、70とした。
窒化処理後基板温度を1020℃まで降温し、圧力10Torrの条件下で、第1バッファ層としてAlNを80nmスカンジウム窒化物膜上に成長した後、基板温度を1200℃まで昇温し、第2バッファ層としてAlN層を920nm成長させた。AlN成長時のV/III比は120とし、成長速度は約1000nm/hrとした。Alの原料ガスはTMAである。
さらに基板温度を1250℃まで昇温した後、V/III比を保ちつつTMAの供給量を2倍とし、厚さ100μmのAlN層を48時間かけて成膜した。冷却し、取り出し後、塩酸に浸漬することより、スカンジウム窒化物膜を選択的にエッチングし、成長用のAlNテンプレート基板を剥離して、直径2インチのAlN単結晶の自立基板を得た。
実験例6)
実験例1と同様に直径2インチのAlN(0001)テンプレート基板上に、スパッタ法を用いて20nm厚みのSc金属層を成膜した後、MOCVD装置内で圧力200Torr、基板温度1200℃にて10分間の窒化処理を行った。
窒化処理後基板温度を900℃まで降温し、10分間のGaN層初期成長を行った後、基板温度1040℃にて2時間のGaN厚膜成長(約7μm厚み)を行った。冷却し、取り出し後、HVPE炉に当該試料をセットし20℃/分の昇温速度で基板温度1040℃まで昇温した。なお、基板加熱と並行してGa原料ソース部の温度を850℃まで加熱しておく。なお雰囲気ガスの流量は、N2が300sccm、H2が100sccmで、試料昇温中600℃となった時点からNH3を1000sccmとした。基板温度1040℃で約5分間系の温度安定を待ち、Gaソース部に40sccmの流量でHClを供給開始し、GaNの成長を開始した。2時間後HClの供給を停止し、成長を終了し、25℃/分の冷却速度で冷却を行った。基板温度が600℃と成った時点でNH3ガスの供給を停止した。冷却終了、取り出して当該試料を塩酸に浸漬することより、スカンジウム窒化物膜を選択的にエッチングし、成長用のAlNテンプレート基板を剥離して、直径2インチ、厚さ163μmのGaN単結晶の自立基板を得た。
以上、実施の形態および実験例において具体例を示しながら本発明を詳細に説明したが、本発明は上記発明の実施の形態および実験例に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
本発明のIII族窒化物半導体成長用基板は、少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板と、表面部分上に形成されたスカンジウム窒化物膜と、該スカンジウム窒化物膜上に形成されたAl x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層とを具えることにより、その後形成されるIII族窒化物半導体層AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の結晶性を大きく損なうことなく、かつ、結晶成長基板からIII族窒化物半導体層をケミカルリフトオフにより容易に剥離することができる。
さらに、ケミカルリフトオフの際、酸性溶液をエッチング液として用いることにより結晶成長基板からIII族窒化物半導体層を容易に剥離することができる。エッチング液としては、例えば塩酸水溶液、硝酸水溶液、硫酸と硝酸の混酸、有機酸等を使用することができ、用いる支持基板や電極材などは溶けずに、ScNのみが溶解されるような酸性溶液を適宜選択することができる。
また、本発明によれば、上記III族窒化物半導体成長用基板を用いることにより、ケミカルリフトオフにより基板除去が可能であり、かつ、CrN材料を用いた場合の波長制限を超えて、III族窒化物半導体材料でカバーできる波長帯全域(200nm〜1.5μm)をカバーする、言い換えれば、1200℃以上の高温での成長されるAlNから500℃前後で成長されるInNまでを含むAlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の全組成域の成長温度帯をカバーできる、結晶性が良好なIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子およびIII族窒化物半導体自立基板を提供することができる。
さらに、本発明によれば、少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、前記金属層に対して窒化処理を施してスカンジウム窒化物膜を形成する工程と、前記スカンジウム窒化物膜上に、Al x Ga 1-x N(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程とを具えることにより、その後形成されるIII族窒化物半導体層AlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)の結晶性を大きく損なうことなく、かつ、結晶成長基板からIII族窒化物半導体層をケミカルリフトオフにより容易に剥離することができるIII族窒化物半導体成長用基板を製造することができる。
加えて、本発明は、上記III族窒化物半導体成長用基板を用いて、ケミカルリフトオフを行うことにより、CrN材料を用いた場合の波長制限を超えて、III族窒化物半導体材料でカバーできる波長帯全域(200nm〜1.5μm)をカバーする、結晶性が良好なIII族窒化物半導体エピタキシャル基板、III族窒化物半導体素子およびIII族窒化物半導体自立基板を効率よく製造することができる。
1 III族窒化物半導体成長用基板
2 表面部分
3 結晶成長基板
4 スカンジウム窒化物膜
5 初期成長層
5a 第1バッファ層
5b 第2バッファ層
6 ベース基板
7 III族窒化物半導体層
8 III族窒化物半導体エピタキシャル基板
9 III族窒化物半導体素子
10 支持基板
11 n-AlGaN層
12 AlInGaN系量子井戸活性層
13 p-AlGaN層

Claims (21)

  1. 少なくともAlを含むIII族窒化物半導体からなる表面部分を有する結晶成長基板と、
    前記表面部分上に形成されたスカンジウム窒化物膜と
    を具えることを特徴とするIII族窒化物半導体成長用基板。
  2. 前記スカンジウム窒化物膜は、面方位が{111}の結晶方位をもつことを特徴とする請求項1に記載のIII族窒化物半導体成長用基板。
  3. 前記III族窒化物半導体の表面の面方位が{0001}である請求項1または2に記載のIII族窒化物半導体成長用基板。
  4. 前記スカンジウム窒化物膜上に、AlxGa1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層をさらに具える請求項1、2または3に記載のIII族窒化物半導体成長用基板。
  5. 前記スカンジウム窒化物膜の厚さは、3〜100nmである請求項1〜4のいずれか一項に記載のIII族窒化物半導体成長用基板。
  6. 前記結晶成長基板のベース基板が、サファイア、Si、SiC、GaNのいずれかであることを特徴とする請求項1〜5のいずれか一項に記載のIII族窒化物半導体成長用基板。
  7. 前記少なくとも表面部分が、AlNからなる請求項1〜6のいずれか一項に記載のIII族窒化物半導体成長用基板。
  8. 前記スカンジウム窒化物膜は、三角錐形状の複数の微結晶部を有し、該複数の微結晶部が前記表面部分上に一様に形成されていることを特徴とする請求項1〜7のいずれか一項に記載のIII族窒化物半導体成長用基板。
  9. 請求項1〜8のいずれか一項に記載のIII族窒化物半導体成長用基板上に、少なくとも一層のIII族窒化物半導体層を具えることを特徴とするIII族窒化物半導体エピタキシャル基板。
  10. 請求項1〜8のいずれか一項に記載のIII族窒化物半導体成長用基板を用いて作製することを特徴とするIII族窒化物半導体自立基板。
  11. 請求項1〜8のいずれか一項に記載のIII族窒化物半導体成長用基板を用いて作製することを特徴とするIII族窒化物半導体素子。
  12. 少なくともAlを含むIII族窒化物半導体からなる表面部分を有する結晶成長基板上に、Sc材料からなる金属層を形成する工程と、
    アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成する工程と
    を具えることを特徴とするIII族窒化物半導体成長用基板の製造方法。
  13. 前記アンモニアガスを含む雰囲気ガスが、不活性ガスおよび水素ガスから選ばれる1種以上をさらに含む混合ガスである請求項12に記載のIII族窒化物半導体成長用基板の製造方法。
  14. 前記金属層を加熱する際の最高温度は850〜1300℃の範囲であり、かつ850℃以上での加熱時間が1〜120分である請求項12または13に記載のIII族窒化物半導体成長用基板の製造方法。
  15. 前記窒化処理を施す工程の後、前記スカンジウム窒化物膜上に、AlxGa1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える請求項12、13または14に記載のIII族窒化物半導体成長用基板の製造方法。
  16. 少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、
    アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、III族窒化物半導体成長用基板を作製する工程と、
    前記III族窒化物半導体成長用基板の上方に、少なくとも一層のIII族窒化物半導体層をエピタキシャル成長させてIII族窒化物半導体エピタキシャル基板を作製する工程と、
    前記少なくとも一層のIII族窒化物半導体層を素子分離する工程と、
    前記III族窒化物半導体層側に支持基板を形成する工程と、
    前記スカンジウム窒化物膜を選択エッチングすることにより、前記III族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、III族窒化物半導体素子を得る工程と
    を具えることを特徴とするIII族窒化物半導体素子の製造方法。
  17. 前記III族窒化物半導体エピタキシャル基板を作製する工程において、前記III族窒化物半導体層を最高温度900〜1300℃の範囲で成長させることを含む請求項16に記載のIII族窒化物半導体素子の製造方法。
  18. 前記窒化処理を施した後、前記スカンジウム窒化物膜上に、AlxGa1-xN(0≦x≦1)からなる少なくとも一層のバッファ層からなる初期成長層を形成する工程をさらに具える請求項16または17に記載のIII族窒化物半導体素子の製造方法。
  19. 前記初期成長層が、第1バッファ層および該第1バッファ層上に成長された第2バッファ層からなり、前記第1バッファ層の成長温度が900〜1260℃の範囲で、前記第2バッファ層の成長温度が1030〜1300℃の範囲で、かつ前記第1バッファ層の成長温度が前記第2バッファ層の成長温度と等しいか低い請求項18に記載のIII族窒化物半導体素子の製造方法。
  20. 少なくとも表面部分がAlを含むIII族窒化物半導体からなる結晶成長基板上に、Sc材料からなる金属層を形成する工程と、
    アンモニアガスを含む雰囲気ガス中で、前記金属層を加熱して、窒化処理を施してスカンジウム窒化物膜を形成し、III族窒化物半導体成長用基板を作製する工程と、
    前記III族窒化物半導体成長用基板の上方に、少なくとも一層のIII族窒化物半導体層をエピタキシャル成長させる工程と、
    前記スカンジウム窒化物膜を選択エッチングすることにより、前記III族窒化物半導体層と前記結晶成長基板とをケミカルリフトオフにより分離して、III族窒化物半導体自立基板を得る工程と
    を具えることを特徴とするIII族窒化物半導体自立基板の製造方法。
  21. 前記III族窒化物半導体エピタキシャル基板を作製する工程において、前記III族窒化物半導体層を最高温度900〜1300℃の範囲で成長させることを含む請求項20に記載のIII族窒化物半導体自立基板の製造方法。
JP2010069413A 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 Active JP4597259B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020117024798A KR101321654B1 (ko) 2009-03-27 2010-03-25 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
CN201080021400.0A CN102714145B (zh) 2009-03-27 2010-03-25 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
US13/259,788 US8878189B2 (en) 2009-03-27 2010-03-25 Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same
EP10756280.3A EP2413350A4 (en) 2009-03-27 2010-03-25 GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
PCT/JP2010/055986 WO2010110489A1 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010069413A JP4597259B2 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
TW099109069A TWI479541B (zh) 2009-03-27 2010-03-26 A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
US13/750,826 US20130137246A1 (en) 2009-03-27 2013-01-25 Method of producing group iii nitride semiconductor growth substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009080242 2009-03-27
JP2010069413A JP4597259B2 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010191049A Division JP2010278470A (ja) 2009-03-27 2010-08-27 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Publications (2)

Publication Number Publication Date
JP2010251736A true JP2010251736A (ja) 2010-11-04
JP4597259B2 JP4597259B2 (ja) 2010-12-15

Family

ID=42781174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069413A Active JP4597259B2 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Country Status (7)

Country Link
US (2) US8878189B2 (ja)
EP (1) EP2413350A4 (ja)
JP (1) JP4597259B2 (ja)
KR (1) KR101321654B1 (ja)
CN (1) CN102714145B (ja)
TW (1) TWI479541B (ja)
WO (1) WO2010110489A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022584A (ja) * 2012-07-19 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置の製造方法
JP2014209576A (ja) * 2013-03-12 2014-11-06 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 半導体ウェハ、および半導体ウェハの作製のためのプロセス
US8921227B2 (en) 2012-05-16 2014-12-30 Dowa Electronics Materials Co., Ltd. Semiconductor device assembly and semiconductor device and method of manufacturing the same
JP2019047090A (ja) * 2017-09-07 2019-03-22 豊田合成株式会社 Iii族窒化物半導体素子の製造方法および基板の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201326A (ja) * 2012-03-26 2013-10-03 Hitachi Cable Ltd 窒化ガリウム基板及びエピタキシャルウェハ
JP2015153826A (ja) * 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
KR102534857B1 (ko) * 2016-02-12 2023-05-19 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
GB2552526A (en) * 2016-07-28 2018-01-31 Siemens Ag Electrochemical method of ammonia generation
EP3539155A4 (en) * 2016-11-10 2020-06-17 The Government of the United States of America, as represented by the Secretary of the Navy SCANDIUM-CONTAINING III-N ETCH STOP LAYERS FOR THE SELECTIVE ETCHING OF III-NITRIDES AND RELATED MATERIALS
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法
CN107681025B (zh) * 2017-09-12 2020-07-28 西安交通大学 一种GaN基白光LED外延结构及制备方法
US20210151314A1 (en) * 2017-12-19 2021-05-20 Sumco Corporation Method for manufacturing group iii nitride semiconductor substrate
CN109545913A (zh) * 2018-10-30 2019-03-29 江苏晶曌半导体有限公司 一种Si衬底大功率绿光LED外延结构的优化方法
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技(上海)有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技(上海)有限公司 自支撑氮化镓层及其制作方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法
CN114220889B (zh) * 2021-12-14 2024-04-30 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
CN113921665B (zh) * 2021-12-14 2022-04-12 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
WO2024094613A1 (en) * 2022-11-03 2024-05-10 Ams-Osram International Gmbh Method for manufacturing a semiconductor device and semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Iii族窒化物半導体およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
JP2000150875A (ja) 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Iii族窒化物半導体基板およびその製造方法
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
CN102634849B (zh) 2005-04-04 2016-02-17 东北技术使者株式会社 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP4236122B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP4236121B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP2008100860A (ja) 2006-10-17 2008-05-01 Sumitomo Metal Mining Co Ltd 単結晶窒化アルミニウム積層基板の製造方法
JP5060875B2 (ja) 2007-08-28 2012-10-31 Dowaエレクトロニクス株式会社 Iii族窒化物半導体とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Iii族窒化物半導体およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921227B2 (en) 2012-05-16 2014-12-30 Dowa Electronics Materials Co., Ltd. Semiconductor device assembly and semiconductor device and method of manufacturing the same
JP2014022584A (ja) * 2012-07-19 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置の製造方法
JP2014209576A (ja) * 2013-03-12 2014-11-06 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 半導体ウェハ、および半導体ウェハの作製のためのプロセス
JP2019047090A (ja) * 2017-09-07 2019-03-22 豊田合成株式会社 Iii族窒化物半導体素子の製造方法および基板の製造方法

Also Published As

Publication number Publication date
KR20110130502A (ko) 2011-12-05
JP4597259B2 (ja) 2010-12-15
CN102714145B (zh) 2015-07-08
TW201041016A (en) 2010-11-16
EP2413350A4 (en) 2013-10-23
KR101321654B1 (ko) 2013-10-23
US20130137246A1 (en) 2013-05-30
EP2413350A1 (en) 2012-02-01
TWI479541B (zh) 2015-04-01
US8878189B2 (en) 2014-11-04
US20120061683A1 (en) 2012-03-15
WO2010110489A9 (ja) 2012-03-01
WO2010110489A1 (ja) 2010-09-30
CN102714145A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3631724B2 (ja) Iii族窒化物半導体基板およびその製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP2006290671A (ja) Iii−v族窒化物半導体結晶の製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2007053251A (ja) Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP4809471B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP5430467B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体自立基板、iii族窒化物半導体素子、ならびに、これらの製造方法
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP4786587B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP5684551B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP4757834B2 (ja) Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2005317560A (ja) エピタキシャル基板を製造する方法、iii族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびiii族窒化物半導体デバイス
JP2011222778A (ja) 積層体の製造方法、iii族窒化物単結晶自立基板の製造方法、および、積層体
JP2012121772A (ja) 窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100921

R150 Certificate of patent or registration of utility model

Ref document number: 4597259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250