JP2014022584A - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2014022584A
JP2014022584A JP2012160244A JP2012160244A JP2014022584A JP 2014022584 A JP2014022584 A JP 2014022584A JP 2012160244 A JP2012160244 A JP 2012160244A JP 2012160244 A JP2012160244 A JP 2012160244A JP 2014022584 A JP2014022584 A JP 2014022584A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
semiconductor device
layer
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012160244A
Other languages
English (en)
Other versions
JP5876386B2 (ja
Inventor
Noriyuki Watanabe
則之 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012160244A priority Critical patent/JP5876386B2/ja
Publication of JP2014022584A publication Critical patent/JP2014022584A/ja
Application granted granted Critical
Publication of JP5876386B2 publication Critical patent/JP5876386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】窒化物半導体の積層構造からなる窒化物半導体装置を、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製できるようにする。
【解決手段】半導体積層構造103と第1基板101とを分離層102で分離し(第4工程)、次に、半導体積層構造103に残っている分離層102に第3基板105を貼り付ける(第4工程)。次いで、半導体積層構造103より第2基板104を剥離する(第5工程)。この後、第3基板105の上に配置されている半導体積層構造103より窒化物半導体装置を作製する(第6工程)。
【選択図】 図1E

Description

本発明は、窒化物半導体から構成された窒化物半導体装置の製造方法に関する。
GaNをはじめとした窒化物半導体は、III族元素の混合比を変えることで0.7〜6.2eVという広範な範囲のエネルギーギャップを有する材料を得ることができるという特徴を有している。このバンドギャップ範囲は、いわゆる可視光の領域を完全に含んでおり、こうした特徴を生かしてLEDなどに応用され、信号機や様々なディスプレイを構成する素子の材料として広く一般に使われている。また、特に、エネルギーギャップの大きい範囲に属する窒化物半導体は、高耐圧が要求される高出力トランジスタ・ダイオードへの応用が期待され、開発が進められている。
GaN系高出力トランジスタをはじめとした窒化物半導体素子を製造するにあたり、まず始めに半導体積層構造を基板上に形成するが、この際に用いられる基板としては、サファイア基板,SiC基板,あるいはSi基板といった、窒化物以外の材料から構成された基板を用いるのが一般的である。特に、高出力トランジスタの場合、放熱性とコストの観点からSi基板上に積層構造を形成することが広く行われている。しかしながら、Si基板と窒化物半導体の熱膨張率の不整合に起因し、積層構造形成後の、基板の反りやゆがみなどの基板形状の制御は困難である。特に、高出力トランジスタ用の積層構造は、高耐圧にするために素子の全積層層厚を数μm程度にする必要があり、基板形状制御はより難しくなる(非特許文献1,非特許文献2参照)。
また、Si基板上にGaN系積層構造を形成する場合、格子不整合に起因した転位の発生も不可避である。転位の存在が素子の特性にどのように影響するかは必ずしも明らかではないが、特に高電流が流れることになる高出力トランジスタや高出力ダイオードにおいては転位の存在が素子の安定動作に悪影響を与えることになりかねない。
N. Ikeda et al. , "Over 1.7 kV normally-off GaN hybrid MOS-HFETs with a lower on-resistance on a Si substrate", Proceedings of the 23rd International Symposium on Power Semiconductor Devices & IC's, pp.284-287, 2011. T.Sugahara et al. , "Role of AlN/GaN Multilayer in Crack-Free GaN Layer Growth on 5"φ Si (111) Substrate", Japanese Journal of Applied Physics, vol.43, No.12B, pp.L 1595-L 1597, 2004.
上述した各問題点を解消するためには、近年開発が進められてきているGaN基板を用いることが効果的である。GaN基板を用いることにより、基板と積層構造との熱膨張係数に起因した基板形状制御の困難さは解消され、また、格子不整合に起因した転位の発生もない。しかしながら、現状、GaN基板は、高価であり、製造コストが高くなるという不利な点がある。
以上に説明したように、現状では、窒化物半導体の積層構造からなる窒化物半導体装置を、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製することができないという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体の積層構造からなる窒化物半導体装置を、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製できるようにすることを目的とする。
本発明に係る窒化物半導体装置の製造方法は、GaNからなる第1基板の上に六方晶系の窒化ホウ素またはInNxy(0≦x,y≦1、xおよびyは同時に0ではない)からなる分離層を形成する第1工程と、分離層の上に窒化物半導体からなる複数の半導体層を結晶成長して半導体積層構造を形成する第2工程と、半導体積層構造の上に第2基板を貼り付ける第3工程と、半導体積層構造と第1基板とを分離層で分離する第4工程と、分離層に第3基板を貼り付ける第4工程と、半導体積層構造より第2基板を剥離する第5工程と、第3基板の上に配置されている半導体積層構造より窒化物半導体装置を作製する第6工程とを少なくとも備える。例えば、第3基板は、金属または導電性シリコンから構成されていればよい。
以上説明したことにより、本発明によれば、窒化物半導体の積層構造からなる窒化物半導体装置が、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製できるようになるという優れた効果が得られる。
図1Aは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Bは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Cは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Dは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Eは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Fは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図1Gは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Aは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Bは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Cは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Dは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Eは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Fは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。 図2Gは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
はじめに、本発明の実施の形態1について、図1A〜図1Gを用いて説明する。図1A〜図1Gは、本発明の実施の形態1における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
まず、図1Aに示すように、GaNからなる第1基板101の上に六方晶系の窒化ホウ素からなる分離層102を形成する(第1工程)。例えば、第1基板101の上に、よく知られた有機金属気相成長法により、トリエチルボロンおよびアンモニアをソースガスとして窒化ホウ素を堆積させればよい。このとき、基板温度条件は1080℃とすればよい。なお、分離層102の形成前に、第1基板101の表面を、有機金属気相成長装置の反応炉内の圧力を39999.6Pa(300Torr)とした水素ガス雰囲気で、基板温度を1080℃に加熱することによるサーマルクリーニングを行っておくとよい。
次に、図1Bに示すように、分離層102の上に窒化物半導体からなる複数の半導体層をエピタキシャル成長して半導体積層構造103を形成する(第2工程)。例えば、有機金属気相成長法により、GaNの層およびAlGaNの層を形成する。なお、六方晶系の窒化ホウ素からなる分離層102の上に有機金属気相成長法により形成した上述の窒化物半導体の層は、+c軸方向に結晶成長し、成長している表面がIII族極性面となる。窒化物半導体の(0001)面である+c面がIII族極性面であり、これに対向する−c面がN極性面である。GaNからなる第1基板101の上に、六方晶系の窒化ホウ素からなる分離層102を介して半導体積層構造103をエピタキシャル成長するので、格子不整合に起因した転位は発生せず、基板と積層構造との熱膨張係数に起因した基板形状制御の困難もない。
次に、図1Cに示すように、半導体積層構造103の上に第2基板104を貼り付ける(第3工程)。例えば、有機系の接着剤を用いて貼り付ければよい。このような接着剤を用いることで、後の工程で、第2基板104が剥がし易いものとなる。第2基板104は、例えば、ガラス、石英、シリコンなど、高い機械強度を有し、また、製造工程においてハンドリングが容易であり、安価な材料の基板を用いればよい。
次に、図1Dに示すように、半導体積層構造103と第1基板101とを分離層102で分離する(第4工程)。六方晶系の窒化ホウ素は、グラファイトと同様に、六角形の頂点にホウ素と窒素とが交互に配置されて構成された六角網面の層が積層された構造を有し、各層間は、弱いファンデルワールス力で結合されている。このため、六方晶系の窒化ホウ素は、機械加工が容易であり、分離層102で分離が可能である。例えば、半導体積層構造103を貼り付けている第2基板104を第1基板101側より引き離すことで、半導体積層構造103と第1基板101とが、分離層102で容易に分離する。分離した第1基板101は、表面を清浄化する処理などをした後、再度利用する。このように、第1基板101は、再利用できるので、製造コストを抑制できるようになる。
次に、図1Eに示すように、半導体積層構造103に残っている分離層102に第3基板105を貼り付ける(第4工程)。例えば、第3基板105は、金属や導電性Siなどの導電性が高く、かつ放熱性に優れた材料から構成されていればよい。また、熱伝導性が高く、耐熱性に優れた接着剤を用いて貼り付けるとよい。例えば、金属シートや低温はんだを用い、これら材料の融点近傍まで加熱することで貼り付ければよい。次いで、図1Fに示すように、半導体積層構造103より第2基板104を剥離する(第5工程)。例えば、第2基板104の貼り付に用いた有機系の接着剤を、有機溶剤などにより溶解することで第2基板104を取り除けばよい。
次に、第3基板105の上に配置されている半導体積層構造103より窒化物半導体装置を作製する(第6工程)。例えば、公知のリソグラフィー技術により形成したレジストパターンをマスクとしたエッチングにより窒化物半導体層を所望の形状にパターニングし、また、所望とする箇所に電極を形成するなどの公知の素子製造技術により、窒化物半導体FETを作製する。
この窒化物半導体FETは、図1Gに示すように、GaNからなるチャネル層131およびAlGaNからなる障壁層132のへテロ構造を備え、障壁層132の上に、ソース電極134およびドレイン電極135が形成され、さらに、ソース電極134およびドレイン電極135の間に、絶縁層133を介してゲート電極136が設けられている。
また、ゲート電極136の下方の障壁層132は薄く、これ以外の領域の障壁層132は厚く形成されている。チャネル層131のゲート電極136の下方の領域においては、キャリアとなる電子が空乏した電子空乏領域が存在する状態となり、これ以外の領域においては、キャリアとして2次元電子が存在する状態となり、トランジスタの動作が可能となる。
上述したように、実施の形態1によれば、窒化物半導体の積層構造からなる窒化物半導体装置が、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製できるようになる。また、窒化物半導体装置を構成する半導体積層構造の下部に高エネルギーギャップを有する窒化ホウ素からなる分離層102が配置されているので、より高耐圧化が可能となり高出力動作にとって優位な素子ができる。
また、窒化物半導体装置が配置される第3基板は、様々な材料から構成することが容易に可能であり、放熱性に優れた材料から構成することも可能である。従って、窒化物半導体装置の動作領域の直下に放熱性の優れた基板を配置することが可能となり、高出力動作で問題になる素子の発熱による動作不安定化を抑制することが容易に実現できる。
[実施の形態2]
次に、本発明の実施の形態2について、図2A〜図2Gを用いて説明する。図2A〜図2Gは、本発明の実施の形態2における窒化物半導体装置の製造方法を説明するための各工程における状態を示す断面図である。
まず、図2Aに示すように、GaNからなる第1基板201の上に、酸素および窒素の少なくとも1つとInとの化合物からなるIn化合物(InNxy、0≦x,y≦1、xおよびyは同時に0ではない)からなる分離層202を形成する(第1工程)。分離層202は、例えば、酸化インジウム(In23)、窒化インジウムであればよい。分離層202は、酸窒化インジウムから構成してもよい。
分離層202は、例えば、スパッタ法により形成してもよく、また、窒化インジウムであれば、分子線エピタキシー法などの気相成長法により形成してもよい。また、金属インジウムを蒸着法で堆積した後、酸素雰囲気で加熱して金属インジウムを酸化させて酸化インジウムとし、分離層202を形成してもよい。
次に、図2Bに示すように、分離層202の上に窒化物半導体からなる複数の半導体層をエピタキシャル成長して半導体積層構造203を形成する(第2工程)。例えば、有機金属気相成長法により、GaNの層およびAlGaNの層を形成する。GaNからなる第1基板201の上に、上述したIn化合物からなる分離層202を介して半導体積層構造203をエピタキシャル成長するので、格子不整合に起因した転位は発生せず、基板と積層構造との熱膨張係数に起因した基板形状制御の困難もない。
ここで、上述したような気相成長による半導体積層構造203のエピタキシャル成長では、基板を加熱することになるが、この加熱温度を、少なくとも1層目の窒化物半導体層が分離層202を覆うまでは、窒化物半導体層の形成雰囲気で分離層202が蒸発する温度より低い温度条件とすることが重要となる。例えば、GaNをエピタキシャル成長する場合、分離層202の融点以下であっても、分離層202が蒸発(気化)する場合がある。このため、GaNの層が分離層202を覆う状態となるまでは、分離層202が蒸発する温度より低い温度条件としておく。また、全ての分離層202が覆われる状態とした後は、より高温の条件として各窒化物半導体層のエピタキシャル成長を行うことが可能となる。成長温度をより高い温度とすることで、成長速度をより速くすることが可能となる。
次に、図2Cに示すように、半導体積層構造203の上に第2基板204を貼り付ける(第3工程)。例えば、有機系の接着剤を用いて貼り付ければよい。このような接着剤を用いることで、後の工程で、第2基板204が剥がし易いものとなる。第2基板204は、例えば、ガラス、石英、シリコンなど、高い機械強度を有し、また、製造工程においてハンドリングが容易であり、安価な材料の基板を用いればよい。
次に、図2Dに示すように、半導体積層構造203と第1基板201とを分離層202で分離する(第4工程)。例えば、加熱することで分離層202を選択的に融解させ、半導体積層構造203より第1基板201を剥離する。例えば、第1基板201の裏面側から、分離層202で吸収される波長の高出力のレーザー(例えばエキシマレーザー)を照射することで、分離層202を選択的に融解させることができる(レーザーリフトオフ)。
レーザー照射による基板剥離は、サファイア基板上に成長したGaN厚膜を剥離する手法としてよく知られている。この場合、例えば、融点2500℃のGaNを融解させるため、レーザー照射パワーを非常に大きくする必要がある。これに対し、分離層202を構成するIn化合物は、比較的低温で融解するので、必要なレーザー照射パワーを低くすることができる。例えば、窒化インジウムの融点は1100℃であり、酸化インジウムの融点は2000℃であり、酸窒化インジウムの融点は、窒化インジウムと酸化インジウムとの間の値となる。
なお、図2Cでは、融解させた分離層202は、半導体積層構造203の側に存在するものとして示しているが、図示していないが、第1基板201の側にも存在する。以上のようにして分離した第1基板201は、表面を清浄化する処理などをした後、再度利用する。このように、第1基板201は、再利用できるので、製造コストを抑制できるようになる。
次に、図2Eに示すように、半導体積層構造203に残っている分離層202に第3基板205を貼り付ける(第4工程)。例えば、第3基板205は、金属や導電性Siなどの導電性が高く、かつ放熱性に優れた材料から構成されていればよい。なお、この貼り付けでは、接着剤は特に必要がない。残っている分離層202を接着層として利用すればよい。例えば、加圧しながら熱処理することで、第3基板205を貼り付ければよい。次いで、図2Fに示すように、半導体積層構造203より第2基板204を剥離する(第5工程)。例えば、第2基板204の貼り付けに用いた有機系の接着剤を、有機溶剤などにより溶解することで第2基板204を取り除けばよい。
次に、第3基板205の上に配置されている半導体積層構造203より窒化物半導体装置を作製する(第6工程)。例えば、公知のリソグラフィー技術により形成したレジストパターンをマスクとしたエッチングにより窒化物半導体層を所望の形状にパターニングし、また、所望とする箇所に電極を形成するなどの公知の素子製造技術により、窒化物半導体FETを作製する。
この窒化物半導体FETは、図2Gに示すように、GaNからなるチャネル層231およびAlGaNからなる障壁層232のへテロ構造を備え、障壁層232の上に、ソース電極234およびドレイン電極235が形成され、さらに、ソース電極234およびドレイン電極235の間に、絶縁層233を介してゲート電極236が設けられている。
また、ゲート電極236の下方の障壁層232は薄く、これ以外の領域の障壁層232は厚く形成されている。チャネル層231のゲート電極236の下方の領域においては、キャリアとなる電子が空乏した電子空乏領域が存在する状態となり、これ以外の領域においては、キャリアとして2次元電子が存在する状態となり、トランジスタの動作が可能となる。
上述したように、実施の形態2によれば、窒化物半導体の積層構造からなる窒化物半導体装置が、容易に基板形状制御ができ、転移の少ない状態で、低コストで作製できるようになる。また、In化合物からなる分離層202は、接地電極として機能させることが可能であり、接地電位が安定し、窒化物半導体装置の高出力動作時の電位揺らぎによる動作不安定化をも抑制することが可能となる。
また、窒化物半導体装置が配置される第3基板は、様々な材料から構成することが容易に可能であり、放熱性に優れた材料から構成することも可能である。従って、窒化物半導体装置の動作領域の直下に放熱性の優れた基板を配置することが可能となり、高出力動作で問題になる素子の発熱による動作不安定化を抑制することが容易に実現できる。
以上に説明したように、本発明では、GaN基板上に高出力素子用の半導体積層構造を形成した後に、この半導体積層構造をGaN基板から剥離して他の基板へ転写し、残ったGaN基板を高出力素子用積層構造形成用基板として再利用し、高価格なGaN基板のコストを実質的に下げることを可能とした。
本発明では、特に基板から半導体積層構造を剥離するにあたり、剥離用の分離層を、窒化ホウ素、もしくは、InNxy(0≦x,y≦1、ただしx,yは同時に0ではない)から構成している。なお、窒化ホウ素およびInNxyとを組み合わせた層を用いるようにしてもよい。GaN基板の上に、窒化ホウ素の層を形成し、次いで、InNxyの層を形成し、これらで分離層とすればよい。この構成では、窒化ホウ素の層で容易にGaN基板を分離し、InNxyの層は、接地電極として機能させることができる。
また、窒化ホウ素は他の窒化物半導体に比べてエネルギーギャップが大きい特徴を有する。従って、GaN基板から剥離した際に、半導体積層構造下面に残存する窒化ホウ素の層は、表面保護層として有効に働く。さらに、高出力素子に要求される高耐圧特性に対しても、エネルギーギャップが大きいほど高耐圧化に優位であることから、作製しようとしている高出力素子の特性向上にも寄与することが期待される。
また、InNxyは、導電性に優れた金属的な振る舞いを示す特徴を有する。従って、基板から剥離した際に積層構造下面に残存するInNxyの層は素子裏面に形成された接地電極として機能させることができる。高出力素子の安定動作のためには、良好な接地電極を形成することで接地電位を安定させることが有用である。InNxyを用いることで、特段追加の工程を要することなく、良好な接地電極を形成することができ、安定な素子動作を実現することが可能となる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、半導体積層構造を構成する窒化物半導体は、GaN,AlGaNに限るものではなく、他の窒化物半導体を用いるようにしてもよい。また、窒化物半導体の層は、有機金属気相成長法に限らず、分子線エピタキシー法,ハイドライド気相成長法などの気相成長法により形成してもよい。また、半導体積層構造より作製する窒化物半導体装置としてFETを例にしたが、これに限るものではなく、他の窒化物半導体装置でもよい。
また、In化合物(In窒化酸化物)による分離層を用いる場合、分離層は、GaN基板の表面を覆って形成する必要はなく、島状の層に形成されていてもよい。島状の層とした分離層の上に、例えば、GaNをエピタキシャル成長させると、まず、分離層の各島の部分が核となり、島状の部分の表面にGaNがエピタキシャル成長する。この成長を続けると、GaNはGaN基板の平面方向に成長していき、分離層の各島部に成長していたGaNが、各々接触し、連続したGaN層となる。引き続き成長を続けると、表面が平坦な状態にGaN層が形成されるようになる。このように分離層を形成しても、半導体積層構造と第1基板とは、分離層で分離可能である。
101…第1基板、102…分離層、103…半導体積層構造、104…第2基板、105…第3基板、131…第3基板、132…障壁層、133…絶縁層、134…ソース電極、135…ドレイン電極、136…ゲート電極。

Claims (2)

  1. GaNからなる第1基板の上に六方晶系の窒化ホウ素またはInNxy(0≦x,y≦1、xおよびyは同時に0ではない)からなる分離層を形成する第1工程と、
    前記分離層の上に窒化物半導体からなる複数の半導体層を結晶成長して半導体積層構造を形成する第2工程と、
    前記半導体積層構造の上に第2基板を貼り付ける第3工程と、
    前記半導体積層構造と前記第1基板とを前記分離層で分離する第4工程と、
    前記分離層に第3基板を貼り付ける第4工程と、
    前記半導体積層構造より前記第2基板を剥離する第5工程と、
    前記第3基板の上に配置されている前記半導体積層構造より半導体装置を作製する第6工程と
    を少なくとも備えることを特徴とする窒化物半導体装置の製造方法。
  2. 請求項1記載の窒化物半導体装置の製造方法において、
    前記第3基板は、金属または導電性シリコンから構成されていることを特徴とする窒化物半導体装置の製造方法。
JP2012160244A 2012-07-19 2012-07-19 窒化物半導体装置の製造方法 Active JP5876386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160244A JP5876386B2 (ja) 2012-07-19 2012-07-19 窒化物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160244A JP5876386B2 (ja) 2012-07-19 2012-07-19 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014022584A true JP2014022584A (ja) 2014-02-03
JP5876386B2 JP5876386B2 (ja) 2016-03-02

Family

ID=50197130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160244A Active JP5876386B2 (ja) 2012-07-19 2012-07-19 窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5876386B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528570A (ja) * 2016-08-11 2019-10-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 成長基板上にエピタキシャル層を生成する方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2007332012A (ja) * 2006-06-19 2007-12-27 Hitachi Cable Ltd 半導体ウェハの製造方法
JP2010251736A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JP2011522436A (ja) * 2008-06-02 2011-07-28 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
JP2006344618A (ja) * 2005-06-07 2006-12-21 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法
JP2007332012A (ja) * 2006-06-19 2007-12-27 Hitachi Cable Ltd 半導体ウェハの製造方法
JP2011522436A (ja) * 2008-06-02 2011-07-28 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
JP2010251736A (ja) * 2009-03-27 2010-11-04 Dowa Holdings Co Ltd Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019528570A (ja) * 2016-08-11 2019-10-10 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 成長基板上にエピタキシャル層を生成する方法

Also Published As

Publication number Publication date
JP5876386B2 (ja) 2016-03-02

Similar Documents

Publication Publication Date Title
US10892333B2 (en) Method of making a gallium nitride device
WO2016013658A1 (ja) 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP5433909B2 (ja) GaN系半導体素子の製造方法
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
CN111223929B (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
JP2012243792A (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系高電子移動度トランジスタおよびその製造方法
JP2013084781A (ja) 半導体積層構造の製造方法
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
JP2015032797A (ja) 窒化物半導体装置とその製造方法
JP5596653B2 (ja) 電界効果トランジスタおよびその製造方法
JP2019186316A (ja) トランジスタの製造方法
JP5262201B2 (ja) 半導体装置の製造方法
JP2016197737A (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
JP5876386B2 (ja) 窒化物半導体装置の製造方法
CN116314349A (zh) 具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
WO2021234813A1 (ja) 電界効果トランジスタの作製方法
KR20130008281A (ko) 파워소자의 제조방법
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法
TWI703243B (zh) 單晶三族氮化物的形成方法
JP5370441B2 (ja) 窒化ガリウム系hemtの製造方法及び窒化ガリウム系hemt
JP5596652B2 (ja) 窒化物半導体装置およびその製造方法
CN112259604B (zh) 一种氮化镓复合基板、氮化镓器件及其制备方法
KR102396072B1 (ko) GaN계 전자 소자의 오믹 접촉 형성 방법 및 이에 따라 제조된 GaN계 전자 소자의 오믹 접촉

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160121

R150 Certificate of patent or registration of utility model

Ref document number: 5876386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150