JP2019528570A - 成長基板上にエピタキシャル層を生成する方法 - Google Patents

成長基板上にエピタキシャル層を生成する方法 Download PDF

Info

Publication number
JP2019528570A
JP2019528570A JP2019507863A JP2019507863A JP2019528570A JP 2019528570 A JP2019528570 A JP 2019528570A JP 2019507863 A JP2019507863 A JP 2019507863A JP 2019507863 A JP2019507863 A JP 2019507863A JP 2019528570 A JP2019528570 A JP 2019528570A
Authority
JP
Japan
Prior art keywords
growth plate
protective film
growth
plate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2019507863A
Other languages
English (en)
Inventor
ユベール・モリソー
マシュー・シャルル
クリストフ・モラール
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2019528570A publication Critical patent/JP2019528570A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、例えばシリコンの成長プレート２上の、特にプレートの縁部の高さにおける、例えば窒化ガリウムのエピタキシャル層４の堆積品質の制御に関する。本発明は、特に、既知の解決策の複雑さおよび製造コストを低減することを目的としている。本発明による製造方法は、各成長プレート２上の面取り部の存在を強調し、機械的マスクを使用して面取り部の少なくとも一部の上に保護膜３の自己配置堆積１４０を提供し、エピタキシの間に有用領域Ｚｕ上に保護膜３が堆積１４０されることを防止する。

Description

本発明は、成長プレート上に、特にプレートの端部の高さにエピタキシャル層を形成するための品質管理に関する。本発明は、有利であるが非限定的な応用として、シリコンプレート上のエピタキシャル成長による窒化ガリウム層の形成を見出すであろう。
この種の堆積物の応用分野は、特に、電力部品、無線周波数部品、照明用部品などのような超小型電子部品の製造である。
特に機械的支持体および結晶核として使用されるシリコンプレートの端部上の窒化ガリウムの堆積物、より一般的には元素周期律表のＩＩＩ族およびＶ族の合金膜には、品質上の問題がある。既知の解決策は、例えばマイクロエレクトロニクスにおける従来の成長技術によって、単結晶膜をエピタキシにより成長させることからなり、その中でも有機金属化学気相エピタキシ（ＭＯＶＰＥ）を挙げることができる。
現在では、成長欠陥または寄生堆積物がシリコンプレートの端部に現れる。これらの成長欠陥は、特にプレートの縁部の高さでの結晶配向の変化に起因するものである。これらの成長欠陥または寄生堆積物は、窒化ガリウムの堆積後の方法ステップの間にシリコンプレートの端部から剥離することがある粒子源である。また、例えば防塵空調室での取り扱いの間、カセット内のシリコンプレートの端部の摩擦は、前記カセットの環境を急速に悪化させる可能性がある。
この問題を解決するために、従来の解決法は、以下の方法を実行することによってプレートの端部を保護することからなる。
・シリコンプレートの表面上に保護膜を堆積する。
・保護膜上に感光性樹脂膜を堆積する。
・フォトリソグラフィによって、感光性樹脂膜に開口部を形成して、シリコンプレートの前記表面上に、前記少なくとも１つの感光性樹脂膜の残留部によって区切られかつ露出された第１の表面を画定する。
・前記第１の表面に対して垂直な保護膜をエッチングする。
・エピタキシによって、前記第１の表面に対して垂直に窒化ガリウム膜を堆積する。
・特にシリコンプレートの縁部上の保護膜の残留部を除去する。
しかしながら、この解決法は以下の理由から満足のいくものではない。
エピタキシによる窒化ガリウム膜の堆積時に有用領域Ｚｕを構成する第１の表面を画定する開口部およびシリコンプレートの縁部の表面保護を達成するために、少なくとも４つの技術的ステップ（堆積、樹脂層形成、フォトリソグラフィ、エッチング）が必要である。したがって、既知の方法は比較的複雑で高価である。
さらに、有用領域Ｚｕを画定するために使用されるリソグラフィは現在、シリコンプレートの縁部上に比較的大きな除外領域Ｚｅ（典型的には１から３ｍｍにわたって延びる）を含む。これは、成長基板のかなりの表面が有益ではないことを確実にする。
さらに、保護膜の性質によって、有用領域Ｚｕに垂直な保護膜の（１つまたは複数のステップでの）エッチングは、表面またはこの領域における表面下に損傷を与える可能性がある。この損傷は、有用領域Ｚｕに対して垂直な窒化ガリウム膜のエピタキシによる堆積の間に欠陥源となり得る。
本発明の目的は、少なくとも部分的に、上で概説した制限を満たすことである。
この目的を達成するために、一実施形態によれば、本発明は、成長プレート上にエピタキシャル層を生成する方法であって、
‐マスキング基板を提供するステップと、
‐各成長プレートが少なくとも１つの縁部に面取り部を含む少なくとも１つの成長プレートを提供するステップと、
‐マスキング基板が少なくとも１つの成長プレートの第１の表面をマスクし、第２の表面を露出させるように、少なくとも１つの成長プレートをマスキング基板に接着するステップであって、前記第２の表面が面取り部を含み、前記第１の表面が前記面取り部によって少なくとも部分的に区切られている、接着するステップと、
‐前記少なくとも１つの成長プレートの面取り部の少なくとも一部上に少なくとも１つの保護膜を堆積するステップであって、前記少なくとも１つの保護膜の堆積を、成長プレートの面取り部を少なくとも部分的に覆うことを可能にする方法によって行う、堆積するステップと、
‐マスキング基板から前記少なくとも１つの成長プレートを取り外すステップであって、前記少なくとも１つの保護膜の堆積の間にマスキング基板が前記第１の表面をマスキングするため、前記少なくとも１つの保護膜が、シリコンプレートの第１の表面を露出し、したがって境界を定める、取り外すステップと、
‐前記少なくとも１つの成長プレートの前記第１の表面からエピタキシャル層を堆積するステップと、
からなるステップを含む方法を提供する。
したがって、本発明による方法は、マスキング基板によるマスキングのために、保護膜を第１の表面上に配置することを避けると同時に面取り部上に自己配置するために、成長プレート上に通常存在する面取り部を巧みに使用する。実際、面取り部の右側では、マスキング面取り部は成長プレートから離れている。したがって、面取り部の右側には、保護膜を形成する間に保護膜を形成する種を堆積させることができる到達可能な空間がある。取り外し後、保護膜で覆われた面取り部の高さでエピタキシャル成長が低減、さらには回避されるが、第１の表面は保護膜で覆われていないので、成長は第１の表面の高さで起こり得る。
したがって、本発明による方法は、フォトリソグラフィ工程を必要としないことによって、少なくとも１つの成長プレート、例えばシリコンプレート上に、例えば窒化ガリウムのエピタキシャル層を製造することを可能にする。したがって、本発明による方法は、既知の解決策の複雑さおよびコストを低減することを可能にする。
さらに、本発明による方法は、各成長プレート上のエピタキシによる成長に使用される有用領域Ｚｕを最大化することによってエピタキシャル層を生成することを可能にし、この有用領域の最大化は、最大でも成長プレートの面取り部にわたって広がる除外領域Ｚｅを最小化することの結果である。成長プレートの同一表面に対して、既知の解決策に関して、本発明による方法は、より大きいエピタキシャル層面を生成することを可能にする。したがって、エピタキシャル層の製造コストが低減される。
別の実施形態によれば、本発明は、成長プレート上にエピタキシャル層を生成する方法であって、
‐各成長プレートが少なくとも１つの縁部に面取り部を含む２つの成長プレートを提供するステップと、
‐各成長プレートが他方の成長プレートの第１の表面を覆い、第２の表面を露出させるように、２つの成長プレートを互いに重ね合わせて接着するステップであって、各成長プレートの第２の表面がこの成長プレートの面取り部を含み、各成長プレートの第１の表面がこの成長プレートの面取り部によって少なくとも部分的に区切られる、接着するステップと、
‐２つの成長プレートの少なくとも一方の面取り部の一部に少なくとも１つの保護膜を堆積するステップであって、前記少なくとも１つの保護膜の堆積を、成長プレートの面取り部を少なくとも部分的に覆うことを可能にする方法によって行う、堆積するステップと、
‐前記２つの成長プレートを互いから取り外すステップであって、前記少なくとも１つの保護膜の堆積の間の２つのプレートの他方による前記第１の表面のマスキングのために、前記少なくとも１つの保護膜が、２つの成長プレートの一方の第１の表面を露出して境界を画定する、取り外すステップと、
‐２つの成長プレートの少なくとも一方の第１の表面からエピタキシャル層を堆積するステップと、
からなるステップを含む方法を提供する。
この実施形態では、２つの成長プレートの一方が２つの成長プレートの他方のためのマスキング基板として使用され、その逆もまた同様である。２つの成長プレートの一方の有用領域Ｚｕは、保護膜の堆積時に、２つの成長プレートの他方によってマスクされる。
したがって、本発明による方法は、フォトリソグラフィ工程を必要とせず、上にエピタキシャル層が形成される有用領域Ｚｕを最大にすることによって、２つの成長プレート上に一緒にエピタキシャル層を生成することを可能にする。
この実施形態はまた、大きなエピタキシャル層表面を得るための時間およびコストをさらに低減することを可能にする。
したがって、本発明は、電力部品、無線周波数部品、照明用部品などのマイクロエレクトロニクス部品を製造するのに特に有利である。
マイクロエレクトロニクス部品とは、マイクロエレクトロニクス手段を用いて製造されたあらゆる種類の装置を意味する。これらの装置は特に、純粋にエレクトロニクス用途の装置、マイクロメカニカル装置またはエレクトロメカニカル装置（ＭＥＭＳ、ＮＥＭＳなど）、ならびに光学または光電子装置（ＭＯＥＭＳなど）をさらに含む。
本発明の他の目的、特徴および利点は、以下の説明および添付の図面を検討することにより明らかになるであろう。他の利点が組み込まれ得ることが理解される。
本発明の目標、目的、ならびに特徴および利点は、以下の補助的な図面によって示される本発明の実施形態の詳細な説明から十分明らかになるであろう。
本発明の一実施形態による製造方法の様々なステップの概略図である。 本発明の別の実施形態による製造方法の様々なステップの概略図である。 本発明の一実施形態による製造方法の様々なステップのフローチャートである。 シリコンプレートの面取りされた縁部の概略断面図である。 図１および図２に示した本発明の実施形態以外の別の実施形態による製造方法のステップの概略図である。
図面は例として与えられたものであり、本発明を限定するものではない。それらは、本発明の理解を容易にすることを意図した原理の概略図を構成しており、必ずしも実際の応用のスケールとは限らない。特に、異なる層および膜の相対的な厚さは実際のものを表すものではない。
任意選択的に、本発明はさらに、以下の任意選択の特徴のうち少なくとも１つを有することができる。
‐マスキング基板は、前記少なくとも１つの成長プレートの寸法よりも大きい寸法とすることができ、その結果、いくつかの成長プレートをマスキング基板上に接着することができ、好ましくはマスキング基板は異なる成長プレートでいくつかのステップのシーケンスを連続して実行するために再使用可能であり、各シーケンスは少なくとも前記接着および前記取り外しを含む。したがって、基板は、少なくとも１つの成長プレートを再び提供することによって、少なくとももう一度、製造方法を実施するために再使用可能である。
‐マスキング基板は、前記第１の表面の少なくとも一部にマスキング基板を通して放射線、好ましくはレーザを照射することによって取り外すことを可能にするために透明とすることができる。
‐接着は、前記少なくとも１つの保護膜によって露出され画定される前記第１の表面が最大になるように行う。
‐接着は直接接着によって行うことができる。
‐前記少なくとも１つの保護膜は、少なくとも１つの窒化膜、好ましくはシリコン窒化膜、または酸化膜、好ましくはシリコン酸化膜を含む。
‐該方法は、マスキング基板上に成長プレートを接着する前に、少なくとも成長プレートの第１の表面上に、例えば窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）から選択される窒化物の膜を含む少なくとも１つの核形成層を堆積することからなるステップを含み得る。したがって、後のエピタキシャル層の堆積は、選択的成長現象によって可能となる。
‐該方法は、
・接着ステップの前に、前記少なくとも１つの成長プレートの第１の表面に対して少なくとも垂直に追加の層を生成することからなるステップであって、追加の層の生成が、好ましくは、前記少なくとも１つの成長プレートの表面における酸化および追加の層の堆積のうちの１つを含む、生成するステップと、
・マスキング基板から前記少なくとも１つの成長プレートを取り外した後であって、エピタキシャル層を堆積する前に、前記少なくとも１つの保護膜によって露出され画定される前記第１の表面に対して垂直な追加の層を除去することからなるステップであって、前記第１の表面に対して垂直な前記追加の層を除去するステップが、好ましくは、例えばフッ化水素酸溶液によって保護膜で選択的に湿式エッチングすることを含む、除去するステップと、を含み得る。
・さらに、該方法は、追加の層を生成する前に、少なくとも前記少なくとも１つの成長プレートの第１の表面上に、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）の中から選択された窒化物、炭化ケイ素（ＳｉＣ）の膜を含む少なくとも１つの核形成層を堆積することからなるステップを含んでよく、追加の層の生成は、前記第１の表面に対して少なくとも垂直に堆積することによって行うことができる。
・マスキング基板上に前記少なくとも１つの成長プレートを接着するステップの前に、前記第１の表面に対して少なくとも垂直な追加の層を平滑化、好ましくは洗浄することができる。
・さらに、該方法は、マスキング基板上に前記少なくとも１つの成長プレートを接着するステップの後であって、エピタキシャル層を堆積するステップの前に、前記第２の表面に対して垂直な追加の層を除去することからなるステップを含むことができ、前記第２の表面に対して垂直な前記追加の層を除去するステップは、例えばフッ化水素酸溶液による保護膜に対する選択的エッチングを含むことが好ましく、マスキング基板上に前記少なくとも１つの成長プレートを接着するステップは、接着を強化し、したがって追加の層の選択エッチングの間に前記第１の表面に対して垂直なケミカルアタック溶液の浸透を回避するために、熱処理を含むことが好ましい。
・マスキング基板は、第１の表面に対して垂直に位置する追加の層まで、追加の層のケミカルアタック溶液を供給することを可能にするためのビアを含むことができる。従って、この方法はマスキング基板から成長プレートを化学的に取り外すことを可能にする。
さらに、そしてまた場合により、本発明はさらに、以下の任意の特徴のうちの少なくともいずれか１つをさらに有することができる：
‐前記少なくとも１つの保護膜を堆積するステップであって、前記少なくとも１つの保護膜を、前記第１の表面を含む前面とは反対側の成長プレートの後面に堆積するステップを含み、該方法は、マスキング基板から前記少なくとも１つの成長プレートを取り外すステップの後であって、エピタキシャル層を堆積するステップの前に、前記後面から少なくとも前記少なくとも１つの保護膜を、前記第１の表面の反対側の成長プレートの第３の表面を露出するまで除去することからなるステップをさらに含んでよく、この第３の表面は、成長プレートの少なくとも１つの縁部上の保護膜の残留部によって画定され得、この除去は、前記第３の表面に対して少なくとも垂直な前記少なくとも１つの保護膜を少なくとも研削することによって機械的に除去することを含むことが好ましい。
‐エピタキシャル層の堆積の前に、前記少なくとも１つの成長プレートの少なくとも第１の表面の洗浄を行うことができる。
‐該方法は、エピタキシャル層を堆積するステップの後に、エピタキシャル層によって覆われていない成長プレートの表面全体を露出するまで、前記少なくとも１つの保護膜の少なくとも残留部を除去することからなるステップをさらに含み得る。
・前記少なくとも１つの保護膜の残留部の除去は、例えばフッ化水素酸溶液で、追加の層の残留部から保護膜で選択的に湿式エッチングすることを含むことが好ましく、この除去の前に、前記ケミカルアタック溶液を供給することを可能にするために前記少なくとも１つの保護膜に少なくとも１つの開口部を形成することが好ましい。
・前記エピタキシャル層は、端部が前記少なくとも１つの保護膜を部分的に覆い、保護膜自体が面取り部を覆い、該方法は、前記少なくとも１つの保護膜の残留部を除去した後、例えば研削によって、続いて研削の欠陥を修正するための好ましくはケミカルアタックによって、エピタキシャル層の縁部を除去することからなるステップをさらに含むことができる。
追加の層は、特に、少なくとも部分的に前記少なくとも１つの保護膜を構成するシリコン窒化膜で選択的に湿式エッチングによって攻撃されることができるという利益を有する酸化シリコン層を含むことができる。ここで、前記少なくとも１つの保護膜の下にある追加の層の湿式エッチングによる除去の間に、リフティングによって前記少なくとも１つの保護膜を除去することが可能である。
本発明の範囲において、「上に」、「覆う／覆っている」、「下にある」、またはそれらの均等物は必ずしも「接触している」ことを意味しない。したがって、例えば、第２の層上への第１の層の堆積は、２つの層が互いに直接接触していることを強制的に意味するものではないが、これは、直接接触することによって、または少なくとも１つの他の層によって分離されて、第１の層が第２の層を少なくとも部分的に覆うことを意味する。
表面に「垂直な」ものを堆積、生成または除去するとは、前記表面が実質的に平坦である場合には前記領域が実質的に平坦となり、前記表面が平坦でない場合には前記領域が前記表面の変動に追従するように、言い換えれば、前記表面に垂直な各直線が、前記領域に属する点または線分を有するように、前記表面に少なくとも部分的に対向して位置する領域上にまたはそこから堆積、生成または除去する動作と理解される。
「直接接着／接着」とは、例えば周囲温度でおよび周囲雰囲気下で行われる、それらの間に接着を形成するために比較的滑らかな表面を接触させることからなる、接着材料（または特に接着剤もしくはポリマータイプ）を添加することなく接着することを意味する。
一実施形態によれば、２つの構成要素の直接接着は、接触した２つの表面間に確立される化学結合によって接着が得られることを意味する。これら２つの表面は、ファンデルワールス力が、好ましくはこれらの上でのみ、２つの構成要素が一緒に保持されることを確実にするように、十分に低い粗さを有する。
さらに、直接接着は、組み立てられる構造体にかなりの圧力を加える必要なく得られる。わずかな圧力を単に局部的に加えて接着を開始することができる。
直接接着は、中間接着層（例えば、酸化ケイ素層）を含む（または含まない）。
本発明の範囲において、本発明は、表面に同じ種類の材料を有する２つの基板、典型的には２つのシリコン（Ｓｉ）プレートまたは２つの基板の接触面がそれぞれ同じ種類の層、典型的には酸化膜で被覆されている２つの基材の直接接着に関連し得る。組み立てられる面は、それらが直接接着と適合する限り、異なる種類のものであってもよい。
「核形成層」とは、その性質が、成長させようとしている層のエピタキシによる成長を促進する層を意味する。
本発明による方法を、図１から図５を参照して説明する。
図３を参照すると、点線枠で表されるステップは任意選択であるが、製造方法は第１に以下からなるステップを含む：
‐マスキング基板１を提供する１００。
‐少なくとも１つの成長プレート２を提供する１２０。
成長プレート２は有用層のエピタキシの間に支持体として使用されるであろう。典型的には、成長プレート２はシリコン（Ｓｉ）プレート、またはシリコンベースのプレートである。成長プレート２は単結晶であることが好ましい。そのような成長プレートはしばしば「ウェハ」という言葉で述べられる。
各成長プレート２は、少なくとも１つの約１ｍｍの厚さ、２００または３００ｍｍの直径、および結晶配向［１１１］を有する少なくとも１つの面を有する円板の形状をとることができる。しかしながら、各成長プレート２の形状は全く限定的ではない。成長プレート２は、例えば平行六面体の形状であってもよい。好ましくは、プレート２は、実質的に平らな前面２５および後面２６を有する。
製造方法１００の特定の実施形態によれば、マスキング基板１自体が成長プレート２であり、例えば、少なくとも１つの縁部に面取り部２０を含む、好ましくは単結晶のシリコンプレートである。
図４を参照すると、各成長プレート２の少なくとも１つの面取り部２０は、成長プレート２の少なくとも１つの縁部にわたって、好ましくは全縁部にわたって延在する。したがって、成長プレート２の前面２５の周囲を画定する。
以下で説明される面取り部２０の種類は、特に右端（面取りされていない）が、回避されることが求められる特定の脆弱性を示すため、既知の方法、さらには標準化された方法で生成され得る。以下に説明される面取り部２０の種類は、規格のいかなる要件によっても制限されない。特に、その形状およびその寸法は、本発明の製造方法に従う使用のために、当業者の一般的知識の範囲内で最適化することができる。
各成長プレート２の面取り部２０は、各成長プレート２の少なくとも１つの面から延びることが好ましい。各面取り部２０は、より具体的には、成長プレート２の少なくとも１つの実質的に平坦な面、前面２５および／または後面２６から成長プレート２の縁部にわたって延び得る。この延長部は、約２００μｍを超える規則的な沈下の形をとることができ、次いで、その厚さに位置する成長プレート２の縁部を接合するまで突然の沈下の形をとることができ、前記沈下の事象は、そこから面取り部２０が延びる成長プレート２の実質的に平坦な面の継続的な延長に関して考慮されるべきである。各成長プレート２の面取り部２０は、例えば、成長プレート２の縁部を越えて、または成長プレート２の面から等しく約０．５ｍｍの長さにわたって延びることができる。
したがって、各成長プレート２の各面取り部２０は、この成長プレート２の実質的に平坦な前面２５または後面２６を区切ることができる。面取り部２０によって区切られた実質的に平坦な面の各々は、成長プレート２の第１の表面２１に対応し得る。各面取り部２０は、定義によれば、成長プレート２の第２の表面２２にわたって延在する。各成長プレート２の第１および第２の表面は、成長プレート２の全表面を形成するために互いに相補的である必要はない。各成長プレート２は、成長プレート２の実質的に平坦な前面２５および後面２６に対応する２つの第１の表面２１と、前記２つの第１の表面２１からおよびその間に延びる第２の表面２２とを含むことができ、したがって、第２の表面２２は、成長プレート２の実質的に平坦な面２５、２６の各々からそれぞれ延びる２つの面取り部２０を含む。
成長プレート２が従来通りに製造され、したがって上述の種類の面取り部２０を備えている限り、本発明による製造方法１００は、この面取り部２０の存在を有利に使用して目的を達成することができる。
目的を達成するために、本発明は、機械的マスクとして作用するマスキング基板１の存在下で少なくとも１つの保護膜３の堆積１４０を提供する。
図１および図２に示す実施形態によれば、機械的マスクは、第２の成長プレート２上に第１の成長プレート２を接着するステップ１３０から生成される。マスキング基板１が成長プレート２であるこの手法の利点の１つは、後のエピタキシ１６０のための２つの成長プレート２を同時に準備することができることである。好ましくは、しかし非限定的に、２つの成長プレート２は同一の形状および寸法を有する。
接着１３０は、接着材料を追加することなく２つの表面、ここでは好ましくは２つの第１の表面２１を密着させることからなる直接接着と呼ばれる技術によって達成することができる。この非限定的な例では、２つの成長プレート２は好ましくはシリコンプレートである。
これらの条件下では、２つのシリコンプレート２のそれぞれの面取り部２０は、それらの間の接着を可能にするには互いに離れすぎている。したがって、シリコンプレート２の接着が不可能であるこの領域は、保護膜３の堆積１４０のために利用可能である。２つのシリコンプレート２の面取り部２０が数ナノメートル（典型的には５かた１０ｎｍの間の距離）離れていることは容易に考えられ、２つのシリコンプレートはもはや接触しておらず、保護膜３の堆積１４０はここで有効であろう。
次いで、エピタキシを選択的に行うことができる有用領域を取り外すために、接着された面の分離が進められる。これらの有用領域は保護膜３の局所的堆積１４０によって画定され、従って、その製造のいかなるリソグラフィ工程も回避される。本来、有用領域Ｚｕは、各シリコンプレート２の実質的に平坦な面（定義により、シリコンプレート２の第１の表面２１に対応する）の少なくとも全体にわたって、および潜在的には面取り部２０の一部（保護膜３で覆われていない）にわたって延在する。
一例として、図１から図３を参照して、例えばＳｉＯ２、ＡｌＮ、ＳｉＣ、またはＡｌＧａＮの追加の層６を生成するステップ１２５と、例えば窒化物または酸化物の保護膜３を堆積するステップ１４０とを含む手法を説明する。
追加の層６の役割は、以下からなるものの少なくとも１つである。
・エピタキシ１６０を通して後の有用領域Ｚｕを保護する。
・従来のマイクロテクノロジー手段を用いて、２つのシリコンプレート２を互いに（またはより一般的にはマスキング基板１上に成長プレート２を）直接接着するステップ１３０をサポートする。
・低い接着エネルギーを有する接着１３０、すなわち、有用領域Ｚｕにおいて、除去することなく取り外すことができる接着を得ることを可能にする。
・例えば接着される表面のトポロジーまたは粗さを変更することによって、接着エネルギー１３０を適合させることを可能にする。
・接着構造が受ける熱処理の間に脱気した可能性のあるガス種を吸収することを可能にし、これらの熱処理は少なくとも保護膜３の堆積ステップ１４０に含まれる。
・エピタキシを通して核形成層として使用される（追加の層がＡｌＮ、ＳｉＣまたはＡｌＧａＮからなる場合）。
さらに、追加の層６がＡｌＮ、ＳｉＣまたはＡｌＧａＮからなり、保護膜３が酸化物からなる場合、この追加の層の上に選択的ＧａＮ成長を得ることができる。酸化物層は露出したままであり、したがって保存されるかまたは容易に除去され得る。
追加の層６が酸化物からなり、保護膜３が窒化物からなる場合、エピタキシャル層の堆積１６０の間に、保護膜の下にのみ存在する追加の層６の存在のおかげでリフトオフによって有利に除去１６１することができる保護膜３上に低品質の堆積物が形成される可能性がある。対応する処理は以下に詳述される。
より具体的には、除去１６１は、保護膜３および低品質堆積物の除去をもたらす追加の層６の残留部から、例えばフッ化水素酸溶液を使用した湿式エッチングによって得ることができる。さらに、エッチング溶液を追加の層６まで供給することを可能にするために、除去１６１の前に、保護膜３に少なくとも１つの開口部を形成することが好ましい。
フッ化水素酸溶液を使用すると、この溶液がシリコン酸化膜６を削り、シリコン窒化物からなる保護膜３も、エピタキシャル層４および存在し得る核形成層も削らないので有利である。
保護膜３の役割は、以下からなるものの少なくとも１つである。
・ガリウムおよびシリコン窒化物からの寄生位相の形成を回避するための相互作用バリア効果を生成する。
・保護膜がシリコン窒化物からなり、面取り部２０上のみに堆積１４０される場合、面取り部を保護しながら、保護膜３によって露出され境界を定められた前記第１の表面２１に対して垂直な追加の酸化物層６の除去１５５が可能となる。したがって、この除去１５５は、例えばケミカルアタック溶液、例えばフッ化水素酸溶液による前記第１の表面２１に垂直な追加の層６の単純な湿式エッチングを含む。
追加の層６および保護膜３を詳細に説明した後、本発明による方法のそれぞれのステップを、図１から３を参照して説明する。この例では、マスキング基板１および成長プレート２はシリコンからなり、エピタキシャル層４は窒化ガリウム膜であるが、これらの材料は本発明を限定するものではない。例えば、エピタキシャル層は、窒化アルミニウム（ＡｌＮ）膜とすることができる。
・２つのシリコンプレート２から開始して、これらのプレートの少なくとも１つの表面上に、より具体的にはこれらのプレートのうちの少なくとも１つの第１の表面２１に対して少なくとも垂直に、追加のシリコン酸化層６が例えば炉内での熱酸化によって生成１２５される。２つのプレート２は、それぞれのシリコン酸化層６の表面によって互いに接着１３０するように意図されている。接着する表面は、直接接着を可能にするように有利に調製することができる。それらには、必要な粗さを達成するために、例えば頭字語ＣＭＰによって知られる化学機械研磨による平滑化ステップ、および特に必要であればその親水性を強化するための洗浄ステップを施すことができる。
・次に、２枚のシリコンプレート２を接触させて接着１３０を生じさせる。上で説明したように、シリコンプレート２のそれぞれの面取り部２０の高さでの表面間の距離のために、シリコンプレート２の縁部で接着することは不可能である。より一般的には、マスキング基板１が、面取り部を有しないか、または基板に接着された成長プレート２の右側に面取り部を有しない場合、このプレートの面取り部２０は、基板１から離れている。
・シリコン窒化物からなる保護膜３は、例えば、大気圧以下の圧力下での炉内での化学気相成長法またはＬＰＣＶＤ（「低圧化学気相成長法」）によって、およびいずれにしても、２つの接着されたシリコンプレート２の少なくとも１つの面取り部２０を少なくとも部分的に覆うことを可能にする技術によって堆積される１４０。
・図２にのみ示されているように、２つのシリコンプレート２の少なくとも１つについて、保護膜３および追加の層６は、後面２６から、実際には前記第１の表面２１の反対側にある第３の表面２３を露出するまで除去１５４、１５６することができる。この第３の表面２３は、対象のプレート２の少なくとも１つの縁部上のシリコン酸化膜６およびシリコン窒化膜３の残留部によっておそらく画定される。除去ステップ１５４、１５６は、必要に応じて、前記第３の表面２３に対して少なくとも垂直なシリコン窒化膜３およびシリコン酸化膜６を研削するステップを含む。研削するステップは、化学機械研磨（ＣＭＰ）ステップによって置換または完了することができる。
・上記の除去１５４、１５６の前または後に、２つのシリコンプレート２は互いから取り外される。したがって、後のエピタキシ１６０のために２つのシリコンプレート２を同時に調製することができる。この段階では、シリコン窒化膜３は、シリコン窒化膜３の堆積１４０の間に２つのシリコンプレート２の他方によって前記第１の表面２１をマスキングするため、２つのシリコンプレート２の少なくとも一方の第１の表面２１の境界を定める。除去は、任意の既知の機械的および／または化学的および／または熱的および／またはフォトニック手段などによって実施することができる。
・２つのシリコンプレート２の少なくとも一方において、エピタキシ１６０を通した窒化ガリウム膜４の有用領域Ｚｕは、この段階では、シリコン酸化膜６によって覆われているだけである。
・シリコン窒化膜３によって画定される、または少なくともプレートの縁部の残留部によって画定される前記第１の表面２１に対して垂直なシリコン酸化膜６が選択的に除去される１５５。この選択的除去１５５は、好ましくは、例えばフッ化水素酸溶液による、前記第１の表面２１に対して垂直なシリコン膜６の湿式エッチングを含む。
・特に、エピタキシステップ１６０の前に、存在する粒子を除去するために、１つまたは２つのシリコンプレート２のそれぞれの第１の表面２１の洗浄を進めることが有利であり得る。例えば、ＳＣ‐１（標準洗浄１）ステップに限定して、ＮＨ４ＯＨ‐Ｈ２Ｏ２ベースの溶液を含むＲＣＡ（アメリカ・ラジオ会社）タイプの洗浄を進めることができる。
・したがって、２つのシリコンプレート２のうちの少なくとも１つは、少なくともその第１の表面２１に対して垂直な前記窒化ガリウム膜４のエピタキシ１６０による堆積のために調製されている。
・エピタキシ１６０の間に、良質の窒化ガリウム膜４が２つのシリコンプレート２のうちの少なくとも１つの第１の表面２１上に形成される。しかしながら、少なくとも部分的にシリコン窒化膜３およびシリコン酸化膜６によって覆われているこのプレートの面取り部２０上には、品質の悪い窒化ガリウム膜４が形成される。
・エピタキシ１６０の後、残ったシリコン窒化膜３（および品質の悪いＧａＮ層）を除去することができる１６１。この除去１６１は、既に説明したように、下にあるシリコン酸化膜６の存在を有利に使用することができる。
・シリコン窒化膜３の残留部を除去１６１した後、有用領域Ｚｕのための最大サイズを維持しながら、例えば機械的に（例えば切削によってまたは研削によって）窒化ガリウム膜４の品質の悪い縁部を除去１６２することができる。
・窒化ガリウム膜４の縁部を修正することを可能にする機械的技術に対して相補的に、ケミカルアタックを用いて、これらの技術によって引き起こされる応力および損傷を除去することができる。
例として、いくつかの詳細を以下に示す。
シリコン酸化膜６のケミカルアタックは、より具体的には、５０％濃度および／または高温濃縮されたフッ化水素酸溶液で行うことができる。
保護膜３の堆積１４０は、より具体的には、実質的に７５０℃に等しい温度で大気圧以下の圧力下で炉内での化学気相堆積によって行い、この保護膜３について実質的に５０ｎｍに等しい厚さを得ることができる。
追加の層６の生成１２５は、より具体的には、大気圧下、水蒸気の実質的に９５０℃に等しい温度の炉内で製造し、実質的に１４０ｎｍに等しい厚さの追加の層６を得ることができる。
少なくともプレート２の第１の表面２１上への核形成層の堆積は、実質的に１０００から１２００℃の間、好ましくは１０５０から１１００℃の間の温度で有機金属化学気相エピタキシャル成長によって行うことができる。
前記窒化ガリウム膜４のエピタキシによる堆積１６０は、より具体的には、実質的に１０００から１１００℃、好ましくは実質的に１０５０℃に等しい温度での有機金属化学気相エピタキシによって行い、実質的に３．５μｍに等しい厚さの窒化ガリウム膜４を得ることができる。
図１および図２を参照して上述したいくつかの変形実施形態を以下に説明する。
図１および図２に示す実施形態の異なる実施形態によれば、マスキング基板１は成長プレート２ではない。特に、基板は、成長プレート２の有用領域Ｚｕを損傷なく分離する方法を可能にするために特化したものであり得る。
マスキング基板１は、例えば、基板１を通して、前記成長プレート２の前記第１の表面２１の少なくとも一部に放射線、好ましくはレーザを照射することによって、基板から成長プレート２を取り外す１５０ことを可能にするために、少なくとも部分的にプレートからなることができる。
上記のような追加の層６の生成は、本発明の方法の実施にとって本質的なことではない。しかしながら、追加の層６は、いくつかが上で説明されたような多数の利点を提供し、他の利点は図５に示されるようにマスキング基板１におけるビア１０の局所エッチングを行い追加の層６に選択的にケミカルアタック溶液を供給し、それによって基板１からの成長プレート２の化学的取り外し１５０を可能にすることからなる。
さらに、図５に示すように、マスキング基板１は、成長プレート２の寸法よりも大きい寸法とすることができ、その結果、いくつかの成長プレート２を基板１上に接着１３０することができる。
また、マスキング基板１は、少なくとも１つの成長プレート２を再度提供１１０することによって製造方法１００を少なくとももう一度実施するために再使用可能であり得ると考えられる。
いずれの実施形態を考慮しても、各成長プレート２は最初にその第１の表面２１に対して少なくとも垂直に核形成層で覆うことができ、この層は追加の層６の前に堆積することもできるしそれ自体追加の層６として使用することもできる。この核形成層は、成長プレート２の第１の表面２１よりもエピタキシャル層４の結晶成長に適している。
この核形成層は、シリコン内に空洞を形成するという破壊的な現象をもたらす成長プレート２のガリウムとシリコンとの間の化学反応を減少させることを可能にする。
したがって、図３に示すように、製造方法１００は、マスキング基板１上への成長プレート２の接着１３０の前、より具体的には追加の層６の生成１２５の前に、少なくとも１つの窒化アルミニウム膜もしくは窒化アルミニウムガリウム膜、または炭化ケイ素（ＳｉＣ）膜を含む核形成層を堆積１２４することからなるステップを含むことができる。この場合、追加の層６の生成１２５は、核形成層が特に接着１３０の間および取り外し１５０まで前記追加の層６によって保護され得るように（プレート２の表面の酸化によるよりもむしろ）堆積によって行われ得る。前記核形成層の堆積１２４は、実質的に１０００から１２００℃の間、好ましくは１０５０から１１００℃の間の温度で、ＬＰＣＶＤによってまたは有機金属化学気相エピタキシによって行うことができる。
上記のように、本発明による製造方法１００の主な利点の１つは、保護膜３が面取り部２０上に自己整合していること、および成長プレート２の第１の表面２１がエピタキシ１６０を通して有利に有効領域Ｚｕに対応し、この領域がこのように有利に最大化されることが見出されることである。成長プレート２の面取り部２０によって第１の表面は自動的に区切られ、除外領域Ｚｅは、成長プレート２の第１の表面２１から潜在的に面取り部にわたって延在し、有用領域Ｚｕの最大化と相関して最小化される。除外領域を最小化し、また相関的に有用区域Ｚｕをさらに最大化するように、成長プレート２の面取り部２０の大きさを適合させることも可能である。
前記少なくとも１つの保護膜３の堆積１４０に関して、大気圧より低い圧力の炉内での化学気相成長またはＬＰＣＶＤ、プラズマ強化化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）など、保護膜３の種類に応じていくつかの堆積技術が考えられる。
シリコン窒化膜は、例えばシリコン酸化物からなる別の保護膜３で置き換えることができる。この保護膜は、後の熱処理（特にエピタキシ温度）に対応することができなければならない。
下にある追加の層６の存在下において、追加の層６に到達するための開口部を提供することによって、保護膜３（特に、例えばＡｌＮ）を製造するために多数の材料を使用することができる。これらのおよびエピタキシの間に上に成長し得た層は、追加の層６を使用してリフトオフすることによって除去され得る。
保護膜３と追加の層６とが同じ材料（例えば、シリコン酸化物）からなることも可能である。この場合、保護膜３と追加の層６との間のエッチングの選択性よりもむしろ、有用領域および相補的領域の高さでの厚さの差を利用してエッチング時間を調整し、成長プレート２（または可能な核形成層）を有用領域の高さで露出させる一方で相補的領域の高さで材料を保護する。
直接接着１３０方法は、様々な表面処理、洗浄、接着雰囲気、プレート接触、接着前熱処理などを含む。プレートの接触は手動または自動で行うことができる。成長プレート２は、除外領域Ｚｅを最小化し且つ有用領域Ｚｕを最大化するように接着前に位置合わせすることができる。この位置合わせは機械的にまたは位置合わせマークを利用して行うことができる。
成長プレート２の取り外し１５０は、さらにケミカルアタックによって、例えば角部を挿入することによって、局所的にまたは互いに接着された表面の周囲に加えられる機械的力によって、かつ／または取り外し１５０に好ましい（または好ましくない）大気中で行うことができる。
取り外しは、機械的および／または化学的に、乾燥、気体または液体の方法で行われ、その中では、研削、乾式研磨、ＣＭＰ、化学溶液攻撃、特定の雰囲気による化学エッチング、プラズマまたはイオンビームエッチングなどが挙げられる。
成長プレート２の後面２６における前記少なくとも１つの保護膜３、および場合によっては前記追加の層６の除去１５４、１５６は、プレートの取り外し１５０の前または後に行うことができる。特に、除去１５４、１５６は、（接着された構造体の厚さが２つのプレートの厚さの合計であるため）２つの接着されたプレートの構造上でのＣＭＰ（または他の技術）では困難であり得る。したがって、この除去１５４、１５６では、プレート２を取り外し、次いでプレート２のそれぞれに対して別々に（ＣＭＰまたは他の技術によって）除去１５４、１５６を行うことが好ましい場合がある。
本発明は、上記の実施形態に限定されず、特許請求の範囲に含まれる全ての実施形態に及ぶ。
１ マスキング基板
２ 成長プレート
３ 保護膜
４ エピタキシャル層
５ 核形成層
６ 追加の層
２０ 面取り部
２１ 第１の表面
２２ 第２の表面
２５ 前面
２６ 後面

Claims (18)

  1. 少なくとも１つの成長プレート（２）上にエピタキシャル層（４）を生成する方法（１００）であって、
    ‐マスキング基板（１）を提供するステップ（１１０）と、
    ‐面取り部（２０）を含む少なくとも１つの成長プレート（２）を提供するステップ（１２０）と、
    ‐前記マスキング基板（１）が少なくとも１つのプレート（２）の第１の表面（２１）を覆い、第２の表面（２２）を露出させるように、前記少なくとも１つの成長プレート（２）を前記マスキング基板（１）に接着するステップ（１３０）であって、前記第２の表面（２２）が面取り部（２０）を含み、前記第１の表面（２１）が前記面取り部（２０）によって少なくとも部分的に区切られている、接着するステップ（１３０）と、
    ‐接着ステップ（１３０）の後、前記少なくとも１つの成長プレート（２）の前記面取り部（２０）の少なくとも一部上に、少なくとも１つの保護膜（３）を堆積するステップ（１４０）と、
    ‐前記マスキング基板（１）から前記少なくとも１つの成長プレート（２）を取り外すステップ（１５０）と、
    ‐取り外すステップ（１５０）の後、前記少なくとも１つの成長プレート（２）の前記第１の表面（２１）から少なくとも１つのエピタキシャル層（４）を堆積するステップ（１６０）と、
    を含む、方法。
  2. いくつかの成長プレート（２）を前記基板（１）上に接着（１３０）することができるように、前記マスキング基板（１）が前記少なくとも１つの成長プレート（２）の寸法よりも大きい寸法であり、前記マスキング基板（１）が、異なる成長プレート（２）を用いていくつかのステップのシーケンスを連続して実行するために好ましくは再使用可能であり、各シーケンスが少なくとも前記接着するステップ（１３０）および前記取り外すステップ（１５０）を含む、請求項１に記載の方法。
  3. 前記基板（１）が透明であり、前記マスキング基板（１）を通して前記第１の表面（２１）の少なくとも一部に放射線、好ましくはレーザを照射することによって取り外すステップ（１５０）を可能にする、請求項１または２に記載の方法。
  4. 前記マスキング基板（１）が面取り部（２０）を含む成長プレート（２）であり、
    ‐各々が面取り部（２０）を含む２つの成長プレート（２）を提供するステップ（１１０、１２０）と、
    ‐各成長プレート（２）が２つの成長プレート（２）の他方の第１の表面（２１）を覆い、第２の表面（２２）を露出させるように、２つの成長プレート（２）を互いに重ね合わせて接着するステップ（１３０）であって、各成長プレート（２）の前記第２の表面（２２）がこの成長プレート（２）の面取り部（２０）を含み、各成長プレート（２）の前記第１の表面（２１）がこのプレート（２）の面取り部（２）によって少なくとも部分的に区切られる、接着するステップ（１３０）と、
    ‐前記２つの成長プレート（２）の少なくとも一方の面取り部（２０）の少なくとも一部上に前記少なくとも１つの保護膜（３）を堆積するステップ（１４０）と、
    ‐前記成長プレート（２）を互いから取り外すステップ（１５０）と、
    ‐前記２つの成長プレート（２）の少なくとも一方の前記第１の表面（２１）から少なくとも１つのエピタキシャル層（４）をエピタキシによって堆積するステップ（１６０）と、
    からなるステップを含む、請求項１に記載の方法。
  5. 前記第１の表面（２１）が最大になるように前記接着するステップ（１３０）を行う、請求項１から４のいずれか一項に記載の方法。
  6. 前記接着するステップ（１３０）を直接接着によって行う、請求項１から５のいずれか一項に記載の方法。
  7. 前記少なくとも１つの保護膜（３）が、窒化膜、好ましくはシリコン窒化膜、または酸化膜、好ましくはシリコン酸化膜の少なくとも１つを含む、請求項１から６のいずれか一項に記載の方法。
  8. 前記マスキング基板（１）上に前記少なくとも１つの成長プレート（２）を接着するステップ（１３０）の前に、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）の中から選択された窒化物の膜を含む少なくとも１つの核形成層（５）を前記少なくとも１つの成長プレート（２）の少なくとも前記第１の表面（２１）上に堆積するステップ（１２４）を含む、請求項１から７のいずれか一項に記載の方法。
  9. ‐接着するステップ（１３０）の前に、前記少なくとも１つの成長プレート（２）の前記第１の表面（２１）に対して少なくとも垂直に追加の層（６）を生成するステップ（１２５）であって、好ましくは、前記少なくとも１つの成長プレート（２）の表面酸化および前記追加の層（６）の堆積の中から１つを含む、生成するステップ（１２５）と、
    ‐前記マスキング基板（１）から前記少なくとも１つの成長プレート（２）を取り外すステップ（１５０）の後であって前記エピタキシャル層（４）を堆積するステップ（１６０）の前に、好ましくは、例えばフッ化水素酸溶液による、前記保護膜（３）での選択的湿式エッチングによって、前記第１の表面（２１）に対して垂直な前記追加の層（６）を除去するステップ（１５５）と、
    を含む、請求項１から７のいずれか一項に記載の方法。
  10. 前記追加の層（６）を生成するステップ（１２５）の前に、前記少なくとも１つの成長プレート（２）の少なくとも前記第１の表面（２１）上に、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、および炭化ケイ素（ＳｉＣ）の中から選択された窒化物の膜を含む少なくとも１つの核形成層（５）を堆積するステップ（１２４）を含む、請求項９に記載の方法。
  11. 前記マスキング基板（１）上に前記少なくとも１つの成長プレート（２）を接着するステップ（１３０）の前に、前記少なくとも１つの成長プレート（２）の前記第１の表面（２１）に対して少なくとも垂直な前記追加の層（６）の平滑化、好ましくは洗浄を行う、請求項９または１０に記載の方法。
  12. 前記マスキング基板（１）上に前記少なくとも１つの成長プレート（２）を接着するステップ（１３０）の後であって前記少なくとも１つの保護膜（３）を堆積するステップ（１４０）の前に、前記第２の表面（２２）に対して垂直な前記追加の層（６）を除去するステップ（１３５）を含む、請求項９から１１のいずれか一項に記載の方法。
  13. 前記マスキング基板（１）が、前記追加の層（６）のケミカルアタック溶液を前記第１の表面（２１）に対して垂直に位置する前記追加の層（６）まで供給することを可能にするビア（１０）を含む、請求項９から１２のいずれか一項に記載の方法。
  14. 少なくとも１つの保護膜（３）を堆積するステップ（１４０）が、前記第１の表面（２１）を含む前面（２５）の反対側の前記成長プレート（２）の後面（２６）上に前記少なくとも１つの保護膜（３）を堆積するステップを含み、前記マスキング基板（１）から前記少なくとも１つの成長プレート（２）を取り外すステップ（１５０）の後であって前記エピタキシャル層（４）をエピタキシによって堆積するステップ（１６０）の前に、前記第１の表面（２１）の反対側の前記少なくとも１つの成長プレート（２）の第３の表面（２３）を露出させるまで前記後面（２６）から少なくとも前記少なくとも１つの保護膜（３）を除去するステップ（１５４、１５６）を含み、この除去するステップ（１５４、１５６）が、好ましくは、前記第３の表面（２３）に対して少なくとも垂直な少なくとも前記少なくとも１つの保護膜（３）を研削することによって機械的に除去するステップを含む、請求項１から１３のいずれか一項に記載の方法。
  15. 前記エピタキシャル層（４）を堆積するステップ（１６０）の前に、前記少なくとも１つの成長プレート（２）の少なくとも前記第１の表面（２１）の洗浄を行う、請求項１から１４のいずれか一項に記載の方法。
  16. 前記エピタキシャル層（４）を堆積するステップ（１６０）の後に、少なくとも前記少なくとも１つの保護膜（３）の残留部を、前記エピタキシャル層（４）によって覆われていない前記少なくとも１つの成長プレート（２）の全表面を露出するまで除去するステップ（１６１）をさらに含む、請求項１から１５のいずれか一項に記載の方法。
  17. 前記少なくとも１つの保護膜（３）の残留部を除去するステップ（１６１）が、前記追加の層（６）の残留部を、ケミカルアタック溶液、例えばフッ化水素酸溶液によってエッチングするステップを含み、この除去するステップ（１６１）の前に、好ましくは、前記ケミカルアタック溶液を供給することを可能にするために、前記少なくとも１つの保護膜（３）に少なくとも１つの開口部を形成する、請求項１６と組み合わせた請求項９に記載の方法。
  18. 前記エピタキシャル層（４）の縁部が少なくとも１つの保護膜を部分的に覆い、前記保護膜（３）自体が面取り部（２０）を覆い、前記少なくとも１つの保護膜（３）の残留部を除去するステップ（１６１）の後、例えば研削によって、好ましくはその後に続く湿式エッチングによって、前記エピタキシャル層（４）の縁部を除去するステップ（１６２）を含む、請求項１６または１７に記載の方法。
JP2019507863A 2016-08-11 2017-07-25 成長基板上にエピタキシャル層を生成する方法 Ceased JP2019528570A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1657712 2016-08-11
FR1657712A FR3055064B1 (fr) 2016-08-11 2016-08-11 Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
PCT/EP2017/068807 WO2018028982A1 (fr) 2016-08-11 2017-07-25 Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance

Publications (1)

Publication Number Publication Date
JP2019528570A true JP2019528570A (ja) 2019-10-10

Family

ID=57137144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019507863A Ceased JP2019528570A (ja) 2016-08-11 2017-07-25 成長基板上にエピタキシャル層を生成する方法

Country Status (5)

Country Link
US (1) US10651032B2 (ja)
EP (1) EP3497711B1 (ja)
JP (1) JP2019528570A (ja)
FR (1) FR3055064B1 (ja)
WO (1) WO2018028982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140793A1 (ja) * 2020-01-10 2021-07-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113668061B (zh) * 2021-07-27 2023-02-03 奥趋光电技术(杭州)有限公司 一种提高氮化铝晶片紫外透过率的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196567A (ja) * 1999-10-29 2001-07-19 Mitsubishi Materials Silicon Corp 張り合わせシリコン基板の製造方法
JP2006140445A (ja) * 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェーハの製造方法
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
US20120083098A1 (en) * 2010-09-30 2012-04-05 Infineon Technologies Ag Method for Manufacturing a Composite Wafer Having a Graphite Core, and Composite Wafer Having a Graphite Core
JP2014022584A (ja) * 2012-07-19 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
US10199216B2 (en) * 2015-12-24 2019-02-05 Infineon Technologies Austria Ag Semiconductor wafer and method
WO2017171755A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Wafer edge protection for crack-free material growth

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196567A (ja) * 1999-10-29 2001-07-19 Mitsubishi Materials Silicon Corp 張り合わせシリコン基板の製造方法
JP2006140445A (ja) * 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェーハの製造方法
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
US20120083098A1 (en) * 2010-09-30 2012-04-05 Infineon Technologies Ag Method for Manufacturing a Composite Wafer Having a Graphite Core, and Composite Wafer Having a Graphite Core
JP2014022584A (ja) * 2012-07-19 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140793A1 (ja) * 2020-01-10 2021-07-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
JP2021109805A (ja) * 2020-01-10 2021-08-02 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板
JP7398966B2 (ja) 2020-01-10 2023-12-15 信越化学工業株式会社 Ｉｉｉ族窒化物基板の製造方法及びｉｉｉ族窒化物基板

Also Published As

Publication number Publication date
EP3497711B1 (fr) 2020-05-13
EP3497711A1 (fr) 2019-06-19
FR3055064A1 (fr) 2018-02-16
US20190206678A1 (en) 2019-07-04
WO2018028982A1 (fr) 2018-02-15
FR3055064B1 (fr) 2018-10-05
US10651032B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
TW390040B (en) Process for bonding crystalline substrates with different crystal lattices
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
JP2020518133A5 (ja)
US8298916B2 (en) Process for fabricating a multilayer structure with post-grinding trimming
US8158487B2 (en) Annealing process for annealing a structure
JP2016119489A (ja) 複合基板の製造方法
US7981768B2 (en) Method for transferring an epitaxial layer
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
JP2010141287A (ja) 薄膜素子の製造方法
JP6035468B2 (ja) 半導体−オン−ダイヤモンドウェハのハンドルおよび製造方法
JP2010186987A5 (ja)
EP2538438A1 (fr) Procédé de fabrication d&#39;une structure semi-conductrice mettant en oeuvre un collage temporaire
JP5140635B2 (ja) 薄膜素子の製造方法
JP2019528570A (ja) 成長基板上にエピタキシャル層を生成する方法
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
KR20210120058A (ko) 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
WO2006082467A1 (en) Substrate for crystal growing a nitride semiconductor
US9761671B2 (en) Engineered substrates for use in crystalline-nitride based devices
JP2010502555A (ja) ＧａＮ基板の製造方法
JP2023135340A (ja) 接合型ウェーハの製造方法
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
WO2022249675A1 (ja) 化合物半導体接合基板の製造方法、及び化合物半導体接合基板
US20230110410A1 (en) Method for manufacturing components on both faces of a substrate
US20190019730A1 (en) Effective compound substrate for non-destructive epitaxial lift-off

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210906

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20220124