JP2010141287A - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法 Download PDFInfo
- Publication number
- JP2010141287A JP2010141287A JP2009168704A JP2009168704A JP2010141287A JP 2010141287 A JP2010141287 A JP 2010141287A JP 2009168704 A JP2009168704 A JP 2009168704A JP 2009168704 A JP2009168704 A JP 2009168704A JP 2010141287 A JP2010141287 A JP 2010141287A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film element
- substrate
- sacrificial layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 180
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000010408 film Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- -1 polydimethylsiloxane Polymers 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 61
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005411 Van der Waals force Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】全体的な工程を簡素化するとともに薄膜素子を効果的に転写することのできる、薄膜素子の製造方法を提供する。
【解決手段】薄膜素子の製造方法は、第１基板１１上に犠牲層を形成する段階と、前記犠牲層のうち、薄膜素子が形成される領域を除いた部分を選択的に除去する段階と、前記犠牲層上に物質膜１２ｂを形成する段階と、前記物質膜上に所望の薄膜素子のための薄膜積層体１５を形成する段階と、前記薄膜積層体１５から前記所望の薄膜素子を形成する段階と、前記犠牲層の露出領域から前記犠牲層を除去する段階と、前記薄膜素子が形成された前記薄膜積層体１５上に支持体１７を臨時接合して、前記薄膜積層体１５から前記薄膜素子を分離する段階と、前記支持体１７に臨時接合された薄膜素子を第２基板上２１に転写する段階とを含み、前記選択的に除去された領域に充填された前記物質膜部分がアンカーとして提供される。
【選択図】図３
【解決手段】薄膜素子の製造方法は、第１基板１１上に犠牲層を形成する段階と、前記犠牲層のうち、薄膜素子が形成される領域を除いた部分を選択的に除去する段階と、前記犠牲層上に物質膜１２ｂを形成する段階と、前記物質膜上に所望の薄膜素子のための薄膜積層体１５を形成する段階と、前記薄膜積層体１５から前記所望の薄膜素子を形成する段階と、前記犠牲層の露出領域から前記犠牲層を除去する段階と、前記薄膜素子が形成された前記薄膜積層体１５上に支持体１７を臨時接合して、前記薄膜積層体１５から前記薄膜素子を分離する段階と、前記支持体１７に臨時接合された薄膜素子を第２基板上２１に転写する段階とを含み、前記選択的に除去された領域に充填された前記物質膜部分がアンカーとして提供される。
【選択図】図３
Description
本発明は、薄膜素子の製造方法に関し、特に、フレキシブル素子の製造技術として活用可能な薄膜転写工程を用いる薄膜素子の製造方法に関する。
一般的に、薄膜転写技術は、薄膜トランジスタ（ＴＦＴ）と電子素子及び有機ＥＬ素子のような光学素子などの薄膜素子で広く活用されている。
薄膜転写技術は、予備基板上に必要な薄膜を形成した後に永久基板上に転写して所望の薄膜素子を製造する技術を通称する。このような薄膜転写技術は、成膜に使用される基板の条件と薄膜素子に使用される基板の条件とが異なる場合に非常に有用に用いることができる。
例えば、半導体成膜技術のように、比較的高温工程が要求されるが、素子に使用される基板の耐熱性が低いか又は軟化点及び融点が低い場合、薄膜転写技術は非常に有益に活用することができる。特に、フレキシブル薄膜素子の場合も活用の有益性が非常に大きい。
従来は、フレキシブル素子の場合、柔軟性が要求されるため、ポリマーのような有機物基板を使用し、その上面で機能部を構成する薄膜として有機薄膜を採用してきたが、有機薄膜で実現された機能部では高性能の保障が困難であるため、ポリシリコン（Poly-Si）あるいは酸化物薄膜のような無機物でフレキシブル素子の機能部を実現する必要がある。この場合、高温の半導体成膜技術を有機物のフレキシブル基板に直接適用することは難しいため、他の予備基板上に半導体のような無機物で形成された薄膜を転写する薄膜転写技術が用いられる。
しかし、このような薄膜転写技術においては、予備基板から分離された面が永久基板上に転写された薄膜の上面として提供され、このような上面に犠牲層の残留物が存在するので、薄膜素子に及ぼす不利な影響を防止するために、犠牲層の残留物の除去工程がさらに要求される。
一方、一般的に薄膜転写技術には、カット・アンド・ペースト（cut & paste）工程が要求される。より具体的には、被転写体である薄膜素子を最初の基板（「ドナー基板（donor substrate）」ともいう）から分離するために、エッチング工程を用いて部分的に基板上に固定した後にスタンプなどを利用して取り外すか、又はアクセプタ基板（acceptor substrate）を積層した後にレーザリフトオフ（ＬＬＯ）工程を用いてドナー基板から分離する。しかし、このような工程は、複雑なだけでなく、エッチング、剥離などの過程でスティクション（stiction）や薄膜素子の損傷のような不良が発生しやすいという問題があった。
従って、量産性のある薄膜素子製造技術を確保するためには、このような複雑なカット・アンド・ペースト工程を単純化し、大量生産に容易な方法を開発する必要がある。
本発明は、前述した従来技術の問題を解決するためのもので、その目的は、全体的な工程を簡素化するとともに薄膜素子を効果的に転写することのできる、薄膜素子の製造方法を提供することにある。
上記の技術的課題を達成するために、本発明は、
第１基板上に犠牲層を形成する段階と、前記犠牲層のうち、薄膜素子が形成される領域を除いた部分を選択的に除去する段階と、前記選択的に除去された領域を介して前記第１基板と連結されるように、前記犠牲層上に物質膜を形成する段階と、前記物質膜上に所望の薄膜素子のための薄膜積層体を形成する段階と、前記犠牲層が露出するように行われる選択的なエッチング工程を用いて、前記薄膜積層体から前記所望の薄膜素子を形成する段階と、前記薄膜素子が前記第１基板上に浮遊するように、前記犠牲層の露出領域から前記犠牲層を除去する段階と、前記薄膜素子が形成された前記薄膜積層体上に支持体を臨時接合して、前記薄膜積層体から前記薄膜素子を分離する段階と、前記支持体に臨時接合された薄膜素子を第２基板上に転写する段階とを含み、前記選択的に除去された領域に充填された前記物質膜部分がアンカーとして提供される、薄膜素子の製造方法を提供する。
特定の例において、前記物質膜は酸化物膜又は窒化物膜であってもよい。
前記犠牲層を形成する段階の前に、前記第１基板の上面に前記第１基板を保護する保護膜を形成する段階をさらに含むことが好ましく、前記犠牲層上に前記物質膜を形成する段階において、前記物質膜は、前記保護膜と連結されるように形成してもよい。この場合、前記保護膜も酸化物膜又は窒化物膜であってもよい。
前記犠牲層を除去する段階は、ドライエッチング工程により行うことが好ましい。前記犠牲層の構成物質は非晶質シリコンであることが好ましい。この場合、前記ドライエッチング工程は、Ｘｅ２Ｆガスをエッチャントとして利用して高い選択性を保障することができる。
前記支持体を臨時接合する段階は、前記薄膜積層体の上面と前記支持体の表面とが仮接されるように、前記支持体を加圧する段階であることが好ましい。この場合、前記支持体は、ポリジメチルシロキサン（poly dimethyl siloxane: PDMS）系又はシリコンラバー系ポリマーであってもよい。
前記所望の薄膜素子を形成する段階は、前記所望の薄膜素子が前記薄膜積層体の他の領域に部分的に連結されるように、前記選択的なエッチング工程を行う段階であることが好ましい。
この場合、前記薄膜素子を分離する段階は、前記薄膜素子が臨時接合された支持体に物理的な力を加えて、前記薄膜素子と前記薄膜積層体の他の領域とが連結された部分を切断する段階を含んでもよい。
前記薄膜素子を前記第２基板上に転写する段階は、接合物質層を利用して前記第２基板上に前記薄膜素子を接合する段階を含んでもよい。
前記第２基板はフレキシブル基板であることが好ましい。例えば、前記薄膜素子は、薄膜トランジスタ、太陽電池、及びバイオセンサのいずれか１つでもよい。
本発明によれば、薄膜又は薄膜パターンの剥離された面を永久基板に接合することにより、犠牲層の残留物を除去する工程を省略することができ、残留物による問題を解決するとともに、アンカー構造を利用して薄膜素子のみを独立したチップの形で容易に転写することができる。
また、配線及び半導体工程で薄膜素子を製造した後に犠牲層を除去して所望の基板（例えば、フレキシブル基板）に転写する過程で、薄膜構造物と基板の粘着の問題及びレーザ照射による全体的な素子特性の変化を最小限に抑えることができる。
さらに、支持構造物を利用した接合面変更過程を、別途の接合層を利用することなく、ファンデルワールス（Van der Walls）力のような物質界面の作用により容易に実現できるので、全体的な工程を単純化することができる。
以下、添付図面を参照して本発明の具体的な実施形態を説明する。
図１（ａ）〜図１（ｅ）は、本発明の一実施形態による薄膜素子の製造方法における被転写体形成過程を説明するための工程断面図である。
まず、図１（ａ）に示すように、第１基板１１を設ける。本工程とともに、前記第１基板１１の上面に、後続の犠牲層除去工程で前記第１基板１１を保護するための保護膜１２ａをさらに形成することができる。前記保護膜１２ａは、ＳｉＯ２のような酸化膜又はＳｉＮｘのような窒化膜であってもよい。
前記第１基板１１は、特定機能素子を形成するための薄膜の形成に適した基板であってもよい。例えば、所望の薄膜が半導体又は金属である場合、これを成長させるために一般的に高温の成膜工程が要求されるので、耐熱性を有するとともに所望の成長面条件を満たす物質からなる。例えば、通常の半導体工程で使用されるシリコンウエハの他にも、ガリウムヒ素（ＧａＡｓ）、サファイア、石英、ガラス、酸化マグネシウム（ＭｇＯ）、ランタンアルミネート（ＬａＡｌＯ３）、及びジルコニアから選択されたいずれか１つの基板であってもよい。
次いで、図１（ｂ）に示すように、前記保護膜１２ａが形成された第１基板１１上に犠牲層１３を形成する。
本発明で採用される犠牲層１３は、エッチング工程により、薄膜素子の構成物質のような周囲物質との高い選択性を満たして除去することのできる物質であれば、有用に使用することができる。
このようなエッチング工程はドライエッチングにより行われることが好ましく、本工程で形成される犠牲層１３の構成物質は非晶質シリコン（α−Ｓｉ）であることが好ましい。非晶質シリコンは、通常の半導体物質及び電極物質との高い選択性を有するので、ＸｅＦ２ガスにより容易にエッチングすることができる。これに関しては後続工程でより詳細に説明する（図３（ａ））。
次に、図１（ｃ）に示すように、前記犠牲層１３のうち、薄膜素子が形成される領域を除いた部分ｈを選択的に除去する。
前記保護膜１２ａは前記犠牲層１３が部分的に除去された領域から露出する。もちろん、本実施形態とは異なり、保護膜１２ａが形成されない場合は、第１基板１１の該当領域が露出するであろう。前記犠牲層１３の除去される領域はアンカー形成領域として提供される。
本発明で採用されるアンカーは、支持体を利用した薄膜素子分離工程（図３（ｃ））において、第１基板１１上に薄膜積層体の非素子領域（図３（ｃ）の「II」）を残留させることにより、前記薄膜素子（図３（ｃ）の「Ｉ」）の独立した分離を容易に実現することができる。このような点を考慮して、前記アンカー形成領域に該当する犠牲層除去領域ｈは、前記薄膜素子の周囲に沿って形成されることが好ましい。
次いで、図１（ｄ）に示すように、前記選択的に除去された領域ｈを介して前記第１基板１１と連結されるように、前記犠牲層１３上に物質膜１２ｂを形成する。
本工程で前記選択的に除去された領域ｈに充填された前記物質膜１２ｂ部分はアンカーＡとして提供される。このような物質膜１２ｂは、ＳｉＯ２のような酸化膜又はＳｉＮｘのような窒化膜であってもよい。後続のドライエッチング工程（図３（ａ））でエッチャントとして使用されるＸｅＦ２ガスに対してエッチング率が低いため、エッチングストップとして作用することができる。また、前記物質膜１２ｂは、前記保護膜１２ａと類似した物質からなるので、前記保護膜１２ａに強固に連結され、これにより、後続の分離工程（図３（ｃ））でアンカーＡとして効果的に作用することができる。
次に、図１（ｅ）に示すように、前記物質膜１２ｂ上に所望の薄膜素子を形成するための薄膜積層体１５を形成する。
前記薄膜積層体１５は、半導体やポリシリコンのような無機物又は金属であってもよく、所望の薄膜素子の構成に必要な複数の層１５ａ、１５ｂ、１５ｃをスパッタリング、蒸発法、ＣＶＤのような公知の成膜技術を用いて形成することにより実現できる。本発明を用いて実現可能な薄膜素子は、様々な形態のフレキシブル素子であり、薄膜トランジスタ（ＴＦＴ）、太陽電池、及びバイオセンサのいずれか１つでもよいが、これに限定されるものではない。
本実施形態において、前記薄膜積層体１５は、下部電極１５ａ、圧電層１５ｂ、上部電極１５ｃを順次形成した構造で例示されている。前記下部電極１５ａはＴｉ／ＰＴ層をスパッタにより蒸着することができ、圧電層１５ｂはゾルゲル法でコーティングして形成することができる。そして、前記上部電極１５ｃはＰｔをスパッタにより形成することができる。
次に、薄膜積層体から所望の薄膜素子を形成する過程を行う。本過程では、素子領域を形成するために、リソグラフィを利用した選択的エッチング工程を用いることができ、素子領域を分割するための溝の形成工程で犠牲層１３を除去できるように、その犠牲層を部分的に露出させる。このような工程の例は図２（ａ）〜図２（ｅ）を参照して説明する。
まず、図２（ａ）に示すように、前記薄膜積層体１５上に第１フォトレジストＰ１を形成する。本工程で形成される第１フォトレジストパターンＰ１は、上部電極１５ｃ及び圧電層１５ｂが除去される領域が露出している。
次いで、図２（ｂ）に示すように、第１フォトレジストパターンＰ１を利用して、上部電極１５ｃ及び圧電層１５ｂを選択的に除去する。このような除去工程は、下部電極１５ａ物質に対するエッチング率が低いエッチャントガスを利用したドライエッチング工程で行うことができる。
次に、図２（ｃ）に示すように、下部電極１５ａが除去される領域ｅ１が露出するように、第２フォトレジストＰ２を形成する。このような工程で、素子領域に該当する薄膜積層体１５の下部電極１５ａを部分的に露出させることができる。
次いで、図２（ｄ）に示すように、前記下部電極１５ａに対してドライエッチング工程を適用して、下部電極１５ａを選択的に除去する。このような下部電極１５ａの除去工程で薄膜素子Ｉを形成することができる。
前述したフォトレジストを利用したエッチング工程においては、前記薄膜素子Ｉが前記薄膜積層体１５の他の領域IIに部分的に連結されるように、前記選択的なエッチング工程を行うことが好ましい。ここで、前記薄膜積層体１５の他の領域IIは、アンカーＡにより第１基板１１に固定された部分である。
この場合、後続の薄膜素子分離工程（図３（ｃ））で、前記薄膜素子Ｉと前記薄膜積層体１５の他の領域IIとの連結部分が切断されるように、前記薄膜素子Ｉが臨時接合された支持体に物理的な力を加えることができる。
次に、図２（ｅ）に示すように、前記薄膜積層体１５の薄膜素子Ｉ及び非素子領域II上の第２フォトレジストＰ２を除去する。本工程で露出した犠牲層１３領域が提供され、これにより、犠牲層１３を除去するためのエッチング工程を適用することができる。
図３（ａ）〜図３（ｄ）は、本発明の一実施形態による薄膜素子の製造方法における被転写体転写過程を説明するための工程断面図である。
まず、図３（ａ）に示すように、エッチング工程を用いて前記犠牲層１３を部分的に除去する。
なお、図３（ａ）、（ｂ）では、図２ｄで説明したように、薄膜素子Ｉが前記薄膜積層体１５の他の領域IIに部分的に連結されている。
なお、図３（ａ）、（ｂ）では、図２ｄで説明したように、薄膜素子Ｉが前記薄膜積層体１５の他の領域IIに部分的に連結されている。
ここで、アンカー領域は、除去されずに残留し、非素子領域を第１基板上に支持させることができる。また、アンカー領域は、図示していないが、エッチングストップとして作用して、非素子領域下の犠牲層領域を残留させることができる。残留した犠牲層領域も、非素子領域を第１基板上に維持させる構造物として作用することができる。
前述したように、本エッチング工程としては、ドライエッチングを用いることが好ましい。好ましい犠牲層１３物質である非晶質シリコン（α−Ｓｉ）の場合、通常の半導体物質及び電極物質との高い選択性を有するので、ＸｅＦ２ガスにより容易にエッチングすることができる。この場合、高い選択性を有するため、薄膜素子Ｉを安定して保護できるだけでなく、従来のウェットエッチング工程のように薄膜素子Ｉが第１基板１１に粘着される問題を解決することができる。
次いで、図３（ｂ）に示すように、前記薄膜素子Ｉ上に支持体１７を臨時接合する。
前記支持体１７は、前記薄膜素子Ｉを第２基板（永久基板）に転写するまで使用される臨時支持構造である。前記薄膜素子Ｉの上面に前記支持体１７を密着させることにより仮接することができる。
ここで使用される「仮接」という用語は、少なくとも転写工程まで薄膜素子Ｉを支持／取扱できる程度の接合力を維持し、かつ転写される第２基板との接合力より弱い接合状態を意味すると理解することができる。
すなわち、「仮接」工程とは、接着剤のように付加的な手段又は高温の熱処理工程による融接を用いない接合を意味する。好ましい例として、前記仮接工程は、薄膜素子Ｉと支持体１７の滑らかな表面を互いに密着させてファンデルワールス力で互いに臨時接合された状態であってもよい。このような仮接工程は、常温で低い圧力条件のみで十分に行うことができる。
従って、第２基板に薄膜素子Ｉを転写した後に薄膜素子Ｉから支持体１７を容易に分離することができ、前記支持体１７の分離後も薄膜素子Ｉの分離された面の清潔状態を保障することができる。
このように、ファンデルワールス力による仮接をより容易に実現するために、前記支持体１７としては、ポリジメチルシロキサン（ＰＤＭＳ）、シリコンラバー系の高分子物質のような物質を使用することが好ましい。もちろん、このような物質に限定されるものではなく、類似した界面作用により前述した仮接が容易な物質であれば、いずれも好ましく採用することができる。
本発明は、前述した仮接に限定されるものではなく、転写に必要なレベルの弱い接合力を提供できる接着剤のような他の手段を付加的に利用することもできる。
次に、図３（ｃ）に示すように、前記支持体１７に臨時接合された薄膜素子Ｉを前記第１基板１１から分離する。
先行工程で薄膜素子Ｉの下に位置する犠牲層領域がほとんど除去されているので、薄膜素子Ｉを容易に分離することができる。特定の例においては、薄膜素子Ｉと非素子領域IIとを連結する部分（図示せず）に対する別途の除去工程を追加することなく、本工程で薄膜素子Ｉを第１基板１１から分離するための物理的な力を利用してその連結部分を機械的に破損させることにより、前記薄膜素子Ｉを非素子領域１１から分離することができる。
次いで、図３（ｄ）に示すように、前記支持体１７に臨時接合された薄膜素子Ｉを第２基板２１上に接合し、前記薄膜素子Ｉから前記支持体１７を分離する。
本明細書で使用される「第２基板」又は「永久基板」という用語は、転写先として提供される基板であって、薄膜素子を構成する基板に該当する。本工程で、前記薄膜素子Ｉと第２基板２１とは、前記支持体１７と薄膜素子Ｉとの臨時接合の強度より高い接合力を有するように接合される。このために、本実施形態のように、前記薄膜素子Ｉと前記第２基板２１との接合は別途の接合物質層２２を利用することができる。
このような工程は、前記薄膜素子Ｉと支持体１７との接合力より強い接合力を有する前駆体を含む接合物質を、前記第２基板２１上に薄く塗布した後、薄膜素子Ｉを接合させることにより行うことができる。
一方、薄膜素子Ｉの分離された表面に物質膜が残留し、前記犠牲層１３が完全に除去されなくても、前記薄膜素子Ｉの上面が直接第２基板２１に接するのではなく、臨時支持構造である支持体１７に仮接された後に、残留物が存在し得る分離面が前記第２基板２１に接合されることによって、物質膜の残留と犠牲層の残留物で汚染された表面に関する問題を解決することができる。
前述したように、薄膜素子Ｉと第２基板２１とは接合物質層２２により高い接合力で接合されるため、相対的に接合力が低い支持体１７とは容易に分離することができる。特に、ファンデルワールス力で互いに仮接された状態であれば、支持体１７との分離により得られた薄膜素子Ｉの分離面は非常に清潔な状態を維持することができる。
本薄膜転写技術は様々な薄膜素子に用いることができる。より具体的には、半導体成膜技術のように、比較的高温工程が要求されるが、素子に使用される基板の耐熱性が低いか又は軟化点及び融点が低い場合、薄膜転写技術は非常に有益に活用することができる。特に、フレキシブル薄膜素子の場合も活用の有益性が非常に大きい。
この場合、第２基板２１は、高分子物質からなるフレキシブル基板であってもよく、薄膜は、ポリシリコンのような無機物又は金属薄膜である素子であって、例えば薄膜トランジスタ、太陽電池、及びバイオセンサのいずれか１つでもよい。
以下、本発明の具体的な実施形態により本発明によるアンカー形成過程を詳細に説明する。
本実施形態においては、基板上に保護膜としてタングステン酸化物（ＷＯｘ）を蒸着した。次いで、犠牲層として非晶質シリコンを蒸着し、蒸着した犠牲層に約１μｍの幅を有するように部分的にエッチングしてアンカー形成領域を設けた。次に、アンカー形成領域を介して物質膜が保護膜に連結されるように、シリコン窒化物（ＳｉＮｘ）の物質膜を蒸着した。そして、素子保護用絶縁膜としてＰＥＯｘをさらに蒸着し、薄膜素子のための積層体としてＰＺＴ／Ｐｔを蒸着した。
図４は、本発明の一実施形態により製造された積層構造物においてアンカー周囲領域を撮影したＳＥＭ写真である。
次いで、図２（ａ）〜図２（ｅ）に準ずる薄膜素子形成工程により、非晶質シリコンからなる犠牲層を部分的に露出させ、素子領域の下に位置する犠牲層領域を除去することにより、薄膜素子を浮遊させる。このような犠牲層除去工程はＸｅＦ２ガスを利用して行うことができる。この除去過程で、アンカーとして提供されるシリコン窒化物膜の反対部分（非素子領域に該当）に位置する犠牲層は、除去されずに残留することがある。このように、素子の下に位置する犠牲層部分がドライエッチングにより除去された状態は図５に示している。
図６は、本発明の一実施形態により製造された被転写物（犠牲層エッチング後）の上部平面を撮影した光学顕微鏡写真である。非晶質シリコン（ａ−Ｓｉ）の犠牲層が除去された領域と、素子領域を囲むように位置するアンカー領域Ａとともに、積層体が浮遊する領域を確認することができる。
このように、本発明で採用されるアンカー構造を利用して、薄膜素子のみを独立したチップの形で所望の永久基板上に容易に転写することができる。
本発明は、前述した実施形態及び添付された図面により限定されるものではなく、添付された請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で様々な形態の置換、変形、及び変更が可能であることは、当該技術分野における通常の知識を有する者にとっては自明であり、これも添付された請求の範囲に記載された技術思想に属するといえるであろう。
Claims (14)
- 第１基板上に犠牲層を形成する段階と、
前記犠牲層のうち、薄膜素子が形成される領域を除いた部分を選択的に除去する段階と、
前記選択的に除去された領域を介して前記第１基板と連結されるように、前記犠牲層上に物質膜を形成する段階と、
前記物質膜上に所望の薄膜素子のための薄膜積層体を形成する段階と、
前記犠牲層が露出するように行われる選択的なエッチング工程を用いて、前記薄膜積層体から前記所望の薄膜素子を形成する段階と、
前記薄膜素子が前記第１基板上に浮遊するように、前記犠牲層の露出領域から前記犠牲層を除去する段階と、
前記薄膜素子が形成された前記薄膜積層体上に支持体を臨時接合して、前記薄膜積層体から前記薄膜素子を分離する段階と、
前記支持体に臨時接合された薄膜素子を第２基板上に転写する段階とを含み、
前記選択的に除去された領域に充填された前記物質膜部分がアンカーとして提供される、薄膜素子の製造方法。 - 前記物質膜は、酸化物膜又は窒化物膜であることを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記犠牲層を形成する段階の前に、前記第１基板の上面に前記第１基板を保護する保護膜を形成する段階をさらに含み、
前記犠牲層上に前記物質膜を形成する段階において、前記物質膜は、前記保護膜と連結されるように形成されることを特徴とする請求項１に記載の薄膜素子の製造方法。 - 前記保護膜は、酸化物膜又は窒化物膜であることを特徴とする請求項３に記載の薄膜素子の製造方法。
- 前記犠牲層を除去する段階は、ドライエッチング工程により行われることを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記犠牲層は、非晶質シリコンであることを特徴とする請求項５に記載の薄膜素子の製造方法。
- 前記ドライエッチング工程は、Ｘｅ２Ｆガスをエッチャントとして利用して行われることを特徴とする請求項６に記載の薄膜素子の製造方法。
- 前記支持体を臨時接合する段階は、前記薄膜積層体の上面と前記支持体の表面とが仮接されるように、前記支持体を加圧する段階であることを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記支持体は、ポリジメチルシロキサン（ＰＤＭＳ）系又はシリコンラバー系ポリマーであることを特徴とする請求項８に記載の薄膜素子の製造方法。
- 前記所望の薄膜素子を形成する段階は、前記所望の薄膜素子が前記薄膜積層体の他の領域に部分的に連結されるように、前記選択的なエッチング工程を行う段階であることを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記薄膜素子を分離する段階は、前記薄膜素子が臨時接合された支持体に物理的な力を加えて、前記薄膜素子と前記薄膜積層体の他の領域とが連結された部分を切断する段階を含むことを特徴とする請求項１０に記載の薄膜素子の製造方法。
- 前記薄膜素子を前記第２基板上に転写する段階は、接合物質層を利用して前記第２基板上に前記薄膜素子を接合する段階を含むことを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記第２基板は、フレキシブル基板であることを特徴とする請求項１に記載の薄膜素子の製造方法。
- 前記薄膜素子は、薄膜トランジスタ、太陽電池、及びバイオセンサのいずれか１つであることを特徴とする請求項１に記載の薄膜素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126015A KR101046064B1 (ko) | 2008-12-11 | 2008-12-11 | 박막소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010141287A true JP2010141287A (ja) | 2010-06-24 |
Family
ID=42241024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009168704A Pending JP2010141287A (ja) | 2008-12-11 | 2009-07-17 | 薄膜素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7943440B2 (ja) |
| JP (1) | JP2010141287A (ja) |
| KR (1) | KR101046064B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101411837B1 (ko) * | 2013-01-30 | 2014-06-27 | 한국과학기술원 | 기능성 소자의 전사 방법 |
| JP2014517332A (ja) * | 2011-04-14 | 2014-07-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 光−マイクロ電子デバイスの製造方法 |
| JP2014523633A (ja) * | 2011-05-27 | 2014-09-11 | エムシー１０ インコーポレイテッド | 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法 |
| KR101615255B1 (ko) | 2006-09-20 | 2016-05-11 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들 |
| JP2024526454A (ja) * | 2021-11-24 | 2024-07-19 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネルの調製方法、表示パネル及び電子機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101113692B1 (ko) * | 2009-09-17 | 2012-02-27 | 한국과학기술원 | 태양전지 제조방법 및 이에 의하여 제조된 태양전지 |
| KR101084232B1 (ko) * | 2009-12-15 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 제조 장치 |
| JP5854794B2 (ja) * | 2011-11-25 | 2016-02-09 | キヤノン株式会社 | 有機ｅｌ装置の製造方法 |
| KR102301501B1 (ko) * | 2015-01-21 | 2021-09-13 | 삼성디스플레이 주식회사 | 가요성 표시 장치의 제조 방법 |
| KR101674629B1 (ko) * | 2015-11-13 | 2016-11-09 | 광주과학기술원 | 태양전지 제조 방법 |
| DE102018214017B4 (de) * | 2018-02-07 | 2022-08-25 | Infineon Technologies Ag | Verfahren zum herstellen von dünnschichten und mikrosystemen mit dünnschichten |
| DE102019126862A1 (de) | 2019-10-07 | 2021-04-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelementverbund, Verfahren zum Ablösen von Bauelementen aus einem Bauelementverbund und Verfahren zur Herstellung eines Bauelementverbunds |
| TW202234718A (zh) * | 2020-11-12 | 2022-09-01 | 加拿大商弗瑞爾公司 | 光電微裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058803A (ja) * | 1998-08-03 | 2000-02-25 | St Microelectron Srl | Ｓｏｉウエハの安価な製造方法 |
| JP2005203762A (ja) * | 2003-12-15 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するｉｄタグ及び硬貨 |
| JP2005311333A (ja) * | 2004-03-22 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路の作製方法 |
| JP2006093209A (ja) * | 2004-09-21 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007001004A (ja) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2009152387A (ja) * | 2007-12-20 | 2009-07-09 | Sony Corp | 電子デバイスの製造方法、転写用電子デバイス基板および表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3809712B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜デバイスの転写方法 |
| US6071795A (en) | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| TWI328837B (en) * | 2003-02-28 | 2010-08-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| CH697213A5 (de) | 2004-05-19 | 2008-06-25 | Alphasem Ag | Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils. |
| KR101203090B1 (ko) * | 2004-07-30 | 2012-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| US8232182B2 (en) * | 2004-09-07 | 2012-07-31 | Massachusetts Institute Of Technology | Fabrication of electronic and photonic systems on flexible substrates by layer transfer method |
| US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
| CN100559271C (zh) | 2005-05-03 | 2009-11-11 | 皇家飞利浦电子股份有限公司 | 将图案从印模转印到基体的方法和装置 |
-
2008
- 2008-12-11 KR KR1020080126015A patent/KR101046064B1/ko not_active Expired - Fee Related
-
2009
- 2009-07-14 US US12/503,004 patent/US7943440B2/en not_active Expired - Fee Related
- 2009-07-17 JP JP2009168704A patent/JP2010141287A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058803A (ja) * | 1998-08-03 | 2000-02-25 | St Microelectron Srl | Ｓｏｉウエハの安価な製造方法 |
| JP2005203762A (ja) * | 2003-12-15 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路装置の作製方法、非接触型薄膜集積回路装置並びにその作製方法、該非接触型薄膜集積回路装置を有するｉｄタグ及び硬貨 |
| JP2005311333A (ja) * | 2004-03-22 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路の作製方法 |
| JP2006093209A (ja) * | 2004-09-21 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007001004A (ja) * | 2005-05-27 | 2007-01-11 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
| JP2009152387A (ja) * | 2007-12-20 | 2009-07-09 | Sony Corp | 電子デバイスの製造方法、転写用電子デバイス基板および表示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101615255B1 (ko) | 2006-09-20 | 2016-05-11 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들 |
| JP2014517332A (ja) * | 2011-04-14 | 2014-07-17 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 光−マイクロ電子デバイスの製造方法 |
| JP2014523633A (ja) * | 2011-05-27 | 2014-09-11 | エムシー１０ インコーポレイテッド | 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法 |
| JP2017108160A (ja) * | 2011-05-27 | 2017-06-15 | エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． | 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法 |
| KR101411837B1 (ko) * | 2013-01-30 | 2014-06-27 | 한국과학기술원 | 기능성 소자의 전사 방법 |
| JP2024526454A (ja) * | 2021-11-24 | 2024-07-19 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネルの調製方法、表示パネル及び電子機器 |
| US12324241B2 (en) | 2021-11-24 | 2025-06-03 | Tcl China Star Optoelectronics Technology Co., Ltd. | Method for preparing display panel, display panel, and electronic device |
| JP7718991B2 (ja) | 2021-11-24 | 2025-08-05 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネルの調製方法、表示パネル及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7943440B2 (en) | 2011-05-17 |
| US20100151627A1 (en) | 2010-06-17 |
| KR101046064B1 (ko) | 2011-07-01 |
| KR20100067443A (ko) | 2010-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010141287A (ja) | 薄膜素子の製造方法 | |
| JP5140635B2 (ja) | 薄膜素子の製造方法 | |
| JP5524817B2 (ja) | 薄いｓｏｉデバイスの製造 | |
| US8946052B2 (en) | Processes for multi-layer devices utilizing layer transfer | |
| US20100051178A1 (en) | Method of manufacturing thin film device | |
| CN102856232A (zh) | 用于改进基板可重用性的边缘排除剥离方法 | |
| JP2012504875A5 (ja) | ||
| EP2342744A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| US10083850B2 (en) | Method of forming a flexible semiconductor layer and devices on a flexible carrier | |
| US9553008B1 (en) | Methods to reduce debonding forces on flexible semiconductor films disposed on vapor-releasing adhesives | |
| JP2010062526A (ja) | 薄膜素子の製造方法 | |
| JP2009117688A5 (ja) | ||
| KR100997992B1 (ko) | 박막소자의 제조방법 | |
| JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
| CN104347381A (zh) | 半导体装置的制造方法 | |
| TW202205522A (zh) | 用於製作堆疊結構之方法 | |
| JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
| KR20100120038A (ko) | 국부적 비정질화를 이용한 단결정 실리콘 박막의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |