CN102856232A - 用于改进基板可重用性的边缘排除剥离方法 - Google Patents

用于改进基板可重用性的边缘排除剥离方法 Download PDF

Info

Publication number
CN102856232A
CN102856232A CN2012102251128A CN201210225112A CN102856232A CN 102856232 A CN102856232 A CN 102856232A CN 2012102251128 A CN2012102251128 A CN 2012102251128A CN 201210225112 A CN201210225112 A CN 201210225112A CN 102856232 A CN102856232 A CN 102856232A
Authority
CN
China
Prior art keywords
applied layer
stress applied
basal substrate
substrate
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102251128A
Other languages
English (en)
Other versions
CN102856232B (zh
Inventor
S.W.比德尔
K.E.福格尔
P.A.劳罗
D.K.萨达纳
D.沙尔杰迪
N.E.索萨科尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102856232A publication Critical patent/CN102856232A/zh
Application granted granted Critical
Publication of CN102856232B publication Critical patent/CN102856232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00Surface treatment of glass, not in the form of fibres or filaments, by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00Methods for coating glass
    • C03C2218/30Aspects of methods for coating glass not covered above
    • C03C2218/34Masking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Laminated Bodies (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

本发明公开一种用于改进基板可重用性的边缘排除剥离方法,其中采用边缘排除区域使得剥离期间与边缘相关的基板破裂最小化,其中应力施加层要么不存在(在沉积期间或者在后来的移除期间被排除),要么存在但是有效地不粘附于排除区域中的基板表面。在一个实施例中,所述方法包括在基底基板的上表面上并且靠近基底基板的边缘形成边缘排除材料。然后,在基底基板的上表面的暴露部上以及边缘排除材料的顶上形成应力施加层。接着,剥离基底基板的位于应力施加层下方并且没有被边缘排除材料覆盖的部分。

Description

用于改进基板可重用性的边缘排除剥离方法
技术领域
本公开涉及半导体器件的制造,并具体涉及在剥离期间最小化与边缘相关的基板破裂的方法。
背景技术
采用受控剥离技术从易碎的基板移除表面层有望成为改变高效光电材料的成本结构的有效方法,并且能够实现半导体技术范围内的新特征(例如,柔性(flexible)光电池、柔性电路和显示器)。这种技术的基础是在待剥离的基底基板的表面上施加拉伸应力施加层。拉伸应力施加层具有足以在基底基板中诱发剥离模式断裂的组合的厚度和应力。例如,在Bedell等人的美国专利申请公开No.2010/0311250中揭示了这样的剥离工艺。
剥离实验似乎表明,剥离是种临界现象;假定拉伸应力施加层的厚度和应力值的足够高,自然地发生剥离模式断裂。然而,存在相当大的亚稳态工艺窗口。对于剥离模式断裂不稳定的应力施加体的厚度和应力组合将是“成核的”或者“引发受限的”。
因而,施加到应力/基板组合的表面的处理层被用于控制引发和断裂传播,其导致从基底基板移除连续的表面层。
剥离提供一种低成本的简单途径来从比较昂贵的厚基底基板移除许多薄半导体层。为了最大化基底基板的可重用性,最小化晶片的破裂或者应力施加层/基底基板系统中的任何不可控断裂是重要的。
发明内容
本公开提供一种采用边缘排除区域使得在剥离期间与边缘相关的基板破裂最小化的方法,其中应力施加层不存在(在沉积期间或者在后来的移除期间被排除)或者存在但是明显不粘附于排除区域中的基板表面。
在本公开的一个实施例中,所述方法包括在基底基板的上表面上并且靠近基底基板的边缘形成边缘排除材料。然后,在基底基板的上表面的暴露部分上以及边缘排除材料的顶上形成应力施加层。然后,剥离基底基板的位于应力施加层下方并且没有被边缘排除材料覆盖的部分。
在本公开的另一个实施例中,所述方法包括在基底基板的上表面的一部分上形成图案化应力施加层,其中基底基板的边缘被暴露;以及剥离基底基板的位于图案化应力施加层下方的部分。
附图说明
图1是示出可用于本公开的一个实施例中的初始基底基板的示意图(通过截面图)。
图2是示出根据本公开的一个实施例在基底基板的上表面上以及边缘处提供边缘排除材料之后的初始基底基板的示意图(通过截面图)。
图3是示出在基底基板的顶上形成可选的包含金属的的粘合层和应力施加层之后的图2的结构的示意图(通过截面图)。
图4是示出在应力施加层的顶上形成可选的处理基板之后的图3的结构的示意图(通过截面图)。
图5是示出在剥离基底基板之后的图4的结构的示意图(通过截面图)。
图6是示出从基底基板的剥离部分移除处理基板、应力施加层、可选的金属粘合层以及边缘排除材料之后的图5的结构的示意图(通过截面图)。
图7是示出在基底基板的顶上形成可选的包含金属的粘合层和应力施加层之后的图1的结构的示意图(通过截面图)。
图8是示出从基底基板的靠近边缘的上表面部分移除应力施加层和可选的包含金属的粘合层之后的图7的结构的示意图(通过截面图)。
图9是示出在图案化应力施加层和图案化的可选的包含金属的粘合层的顶上形成可选的处理基板之后的图8的结构的示意图(通过截面图)。
图10是示出在剥离基底基板之后的图9的结构的示意图(通过截面图)。
图11是示出在从基底基板的剥离部分移除处理基板、图案化应力施加层和图案化的可选的包含金属的粘合层之后的图12的结构的示意图(通过截面图)。
具体实施方式
本公开提供一种在剥离期间最小化与边缘相关的基板破裂的方法,现参照以下讨论和本申请的附图来更详细地描述本公开。应注意,附图是仅出于说明性的目的而提供,并且没有按比例绘制。此外,在附图中,相同的参考标号用于描述相同的元件。
在以下描述中,阐述了许多具体的细节,诸如特定结构、构件、材料、尺寸、处理步骤和技术,以说明本公开。然而,本领域的普通技术人员应理解,本公开的各种实施例可在不具有这些具体细节或者具有其它具体细节的情况下实施。在其它情形下,为了避免使本公开的各种实施例变得模糊,没有详细描述已知的结构或者处理步骤。
应理解,当提及诸如层、区域或者基板的元件在另一元件“上”或者“上方”时,其可直接位于该另一元件上,或者也可以存在中间元件。相反,当提及一个元件直接在另一元件“上”或者“上方”时,则不存在中间元件。还应该理解,当提及一个元件“连接”或者“耦接”到另一元件时,其可以直接连接或者耦接到该另一元件,或者可以存在中间元件。相反,当提及一个元件“直接连接”或者“直接耦接”到另一元件时,则不存在中间元件。
首先参照图1至图6,其示出了本公开的一个实施例,其中边缘排除材料被用于限定基底基板的顶上的边缘排除区域。术语“边缘排除区域”通篇用于表示基底基板的顶上的一个区域,在该区域中不出现随后形成的应力施加层,或者如果应力施加层存在,该应力施加层也不显著粘附到基底基板的上表面。形成边缘排除区域最小化剥离期间与边缘相关的基板破裂。
具体而言,图1示出可用于本公开中的具有上(即,最上)表面12和下(即,最下)表面(没有标示出)的基底基板10。基底基板10还包括侧壁边缘13。本公开中采用的基底基板10可包括半导体材料、玻璃、陶瓷或者断裂韧度(fracture toughness)小于随后要形成的应力施加层的断裂韧度的任何其它材料。
断裂韧度是描述包含裂纹的材料抗断裂能力的属性。断裂韧度表示为KIc。下标Ic表示在垂直于裂纹的法向拉伸应力下开口的模式I裂纹,并且c表示其为临界值。模式I断裂韧度典型为最重要的值,因为剥离模式断裂通常发生在基板中的模式II应力(剪切应力)为零的位置,而模式III应力(撕裂应力)通常在加载条件(loading conditions)下不存在。断裂韧度是表示在存在裂纹时材料抵抗脆性断裂的定量方式。
当基底基板10包括半导体材料时,该半导体材料可包括但不限于Si、Ge、SiGe、SiGeC、SiC、Ge合金、GaSb、GaP、GaAs、InAs、InP和所有其它的III-V或II-VI化合物半导体。在一些实施例中,基底基板10为块体(bulk)半导体材料。在其它实施例中,例如,基底基板10可包括层叠的半导体材料,诸如绝缘体上半导体或者聚合物基板上半导体。可采作基底基板10的绝缘体上半导体基板的说明性示例包括绝缘体上硅和绝缘体上硅锗。
当基底基板10包括半导体材料时,该半导体材料可为掺杂的、非掺杂的或者包含掺杂区域和非掺杂区域。
在一个实施例中,可用作基底基板10的半导体材料可以是单晶(即,一种材料,其中整个样品的晶格是连续的并且没有断裂直至样品的边缘,没有晶界)。在另一实施例中,可用作基底基板10的半导体材料可以是多晶(即,由许多不同尺寸和取向的微晶构成的材料;方向的变化可能由于生长和处理条件而可以是随机的(称为随机织构(texture))或者定向的)。在本公开的又一个实施例中,可用作基底基板10的半导体材料可以是非晶的(即,缺少晶体的长程有序特征的非晶材料)。典型地,可用作基底基板10的半导体材料为单晶材料。
当基底基板10包括玻璃时,该玻璃可以是非掺杂的或者掺杂有适当的掺杂剂的SiO2基玻璃。可用作基底基板10的SiO2基玻璃的示例包括非掺杂的硅酸盐玻璃、硼硅酸盐玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃以及硼磷硅酸盐玻璃。
当基底基板10包括陶瓷时,该陶瓷例如是任何无机非金属固体,诸如氧化物、非氧化物或者包括氧化物和非氧化物的组合的复合物,氧化物包括但不限于氧化铝、氧化铍、二氧化铈以及氧化锆,非氧化物包括但不限于碳化物、硼化物、氮化物或者硅化物。
在本公开的一些实施例中,在进一步处理之前,可清洗基底基板10的上表面12,以从其移除表面氧化物和/或其它污染物。在本公开的一个实施例中,例如,通过将溶剂施加到基底基板10来清洗基底基板10,该溶剂例如为丙酮和异丙醇,其能够从基底基板10的上表面12移除污染物和/或表面氧化物。
参照图2,其示出根据本公开的一个实施例在基底基板10的上表面12上并且在基底基板10的边缘13处提供边缘排除材料14之后的图1的结构。如图所示,边缘排除材料14的一个边缘与基底基板10的边缘13垂直重合,而边缘排除材料14的另一个边缘位于从边缘13向内的位置并且位于基底基板10的上表面12上。
在本公开的一个实施例中,边缘排除材料14可以是降粘性物(adhesiondemoter)。“降粘性物”是指减少随后要形成的可选的包含金属的粘合层或者应力施加层对基底基板10的上表面12的粘合能力(即,粘贴能力)的任何材料。本公开中可用作边缘排除材料14的降粘性物包括但不限于光致抗蚀剂材料、聚合物、碳氢化合物材料、墨、粉末、糊状物(pastes)或者诸如金的非粘附性金属。在一个实施例中,本公开中可用作边缘排除材料14的降粘性物为墨。
可用作降粘性物的光致抗蚀剂材料包括任何已知的正色调(positive-tone)材料和/负色调(negative-tone)材料。
可用作降粘性物的聚合物包括但不限于以带或膜的形式沉积或施加的天然聚合物或合成聚合物,天然聚合物诸如橡胶、虫胶(shellac)、纤维素,合成聚合物诸如尼龙、聚乙烯和聚丙烯。
可用作降粘性物的碳氢化合物包括但不限于饱和碳氢化合物(即,烷烃)、不饱和碳氢化合物(即,烯烃或炔)、环烷烃和芳香族碳氢化合物(即芳烃)。
可用作降粘性物的墨包括但不限于常见于商用永久标记中的醇溶性墨或水性墨或者在泡沫喷射印刷技术中采用的墨。
可用作降粘性物的金属层包括但不限于Au、Ag、焊料或者低熔点合金。
可用作降粘性物的糊状物包括但不限于金属基的糊状物、部分固化的环氧树脂、真空润滑油或者类似材料。
在本公开中可用作边缘排除材料14的降粘性物可利用本领域已知的技术形成在基底基板10的靠近边缘13的上表面12上。例如,在本公开中可用作边缘排除材料14的降粘性物可以通过化学气相沉积、等离子体增强化学气相沉积、原子层沉积、旋涂、刷涂、喷涂、丝网印刷、泡沫喷射印刷或者结构尖端施加来形成。在采用墨作为降粘性物的一些实施例中,可从包含墨的笔或者标记物(marker)来施加墨。
在一个实施例中,边缘排除材料14的宽度(从一个侧壁边缘到另一个侧壁边缘确定)为从0.01mm到10mm。在另一个实施例中,边缘排除材料14的宽度为从0.1mm到5mm。可以观察到,直接位于边缘排除材料14下方的基底基板10的部分限定边缘排除区域,边缘排除区域的存在最小化在随后的剥离工艺期间与边缘相关的破裂。
参照图3,其示出了在基底基板10的上表面12的顶上形成可选的包含金属的粘合层15和应力施加层16之后的图2的结构。如图所示,部分的可选的包含金属的粘合层15以及部分的应力施加层16形成在边缘排除材料14的顶上。
在随后要形成的应力施加层16对基底基板10的材料具有不佳的粘附性的实施例中,可采用可选的包含金属的粘合层15。典型地,在采用包含金属的应力施加层时,采用可选的包含金属的粘合层15。可用于本公开中的可选的包含金属的粘合层15包括任何金属粘附材料,诸如但不限于,Ti/W、Ti、Cr、Ni或者其任意组合。可选的包含金属的粘合层15可包括单层,或者其可包括多层结构,该多层结构包括至少两层不同的金属粘附材料。
可在室温(15℃至40℃)或者以上的温度形成可选的包含金属的粘合层15。在一个实施例中,在从20℃至180℃的温度形成可选的包含金属的粘合层15。在另一个实施例中,在从20℃至60℃的温度形成可选的包含金属的粘合层15。
可选的包含金属的粘合层15可利用本领域的技术人员已知的沉积技术来形成。例如,可选的包含金属的粘合层15可通过溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀覆来形成。当采用溅射沉积时,溅射沉积工艺可进一步包括在沉积之前的原位溅射清洗工艺。
当采用可选的包含金属的粘合层15时,可选的包含金属的粘合层15具有典型地从5nm至200nm的厚度,更典型的从100nm至150nm的厚度。在本公开中也可采用上述厚度范围以下和/或以上的可选的包含金属的粘合层15的其它厚度。
如上所述,应力施加层16位于基底基板10的上表面12的顶上以及边缘排除材料14顶上。在一个实施例中,在不存在包含金属的粘合层时,应力施加层与基底基板10的上表面12直接接触并且在边缘排除材料14的顶上。在另一个实施例中,当存在包含金属的粘合层时,应力施加层与包含金属的粘合层的上表面直接接触。
根据本公开,形成在基底基板10的上表面12的顶上的应力施加层16具有导致在基底基板10内发生剥离模式断裂的临界厚度和应力值。“剥离模式断裂”是指,在基底基板10内形成裂纹并且加载力的组合将裂纹轨迹保持在应力施加物/基板界面下方的深度处。临界条件是指,对于给定的应力施加材料和基板材料的组合,应力施加层的厚度值和应力施加值选择为使得剥离模式断裂为可能(可产生大于基板的KIc的KI值)。
具体地,应力施加层16的厚度选择为在基底基板10内提供希望的断裂深度。例如,如果应力施加层16选为Ni,则断裂将发生在应力施加层16下方大约Ni厚度的2倍至3倍的深度处。然后应力施加层16的应力值选择为满足剥离模式断裂的临界条件。这可通过转换由t*={(2.5x106(KIc 3/2))}/σ2给出的经验公式来估算,其中t*是临界应力施加层厚度(微米),KIc是基底基板10的断裂韧度(单位为MPa·m1/2),而σ是应力施加层的应力值(MPa或者兆帕斯卡)。以上表达式是指导性的,实际上,在比以上表达式预计的应力或者厚度值小高达20%的应力或者厚度值下可发生剥离。
根据本公开,应力施加层16在剥离温度存在于基底基板10上时处于拉伸应力状态。可用作应力施加层16的材料的说明性示例包括但不限于金属、聚合物(诸如诱导剥离带层)、或者其任意组合。应力施加层16可包括单个应力施加层,或者可采用多层的应力施加结构,该多层的应力施加结构包括至少两层不同应力施加材料。
在一个实施例中,应力施加层16由金属构成。在另一个实施例中,应力施加层16由聚合物构成。在又一个实施例中,应力施加层16由诱导剥离带构成。在另一个实施例中,例如,应力施加层16可包括两部分应力施加层,该两部分应力施加层包括下部分和上部分。两部分应力施加层的上部分可包括诱导剥离带层。
当采用金属作为应力施加层16时,金属可包括例如Ni、Ti、Cr、Fe或者W。也可以采用这些金属的合金。在一个实施例中,应力施加层16包括由Ni构成的至少一层。
当采用聚合物作为应力施加层16时,聚合物为由重复的结构单元构成的高分子。这些子单元典型由共价化学键连接。可用作应力施加层16的聚合物的说明性示例包括但不限于聚酰亚胺、聚酯、聚烯烃、聚丙烯酸酯、聚氨酯、聚乙酸乙烯酯和聚氯乙烯。
当采用诱导剥离带层作为应力施加层16时,诱导剥离带层包括任何压敏带,其在用以形成带的温度为柔性的、柔软且无应力的,然而在剥离期间采用的温度是坚固的、易延展的和拉伸。“压敏带”是指施加压力将粘住的粘合带,而不需要溶剂、热量或水来活化。在剥离温度下,带中的拉伸应力主要是由于基底基板10(具有较低的热膨胀系数)与带(具有较高的热膨胀系数)之间的热膨胀失配所引起。
典型地,本公开中用作应力施加层16的压敏带至少包括粘合层和基底层。例如,压敏带的粘合层和基底层的材料包括聚合物材料,诸如,丙烯酸树脂、聚酯、石蜡和乙烯树脂,具有或不具有适当的增塑剂。增塑剂是添加剂,其可增加它们被添加至的聚合物材料的塑性。
在一个实施例中,在室温(15℃至40℃)的温度形成本公开中采用的应力施加层16。在另一个实施例中,当采用带层时,可在15℃至60℃的温度形成带层。
当应力施加层16包括金属或者聚合物时,应力施加层16可利用本领域的技术人员已知的沉积技术来形成,所述沉积技术例如包括浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀覆。
当应力施加层16包括诱导剥离带层时,所述带层可通过手或者机械装置施加至结构。诱导剥离带可利用本领域的技术人员熟知的技术形成,或者它们可从任何熟知的粘合带制造商商业购买。可用作本公开中应力施加层22的诱导剥离带的一些示例例如包括Nitto Denko 3193MS热释放带、KaptonKPT-1和Diversified Biotech的CLEAR-170(丙烯酸粘合剂、乙烯树脂基底)。
在一个实施例中,两部分应力施加层可形成在基底基板10的上表面12的顶上,其中两部分应力施加层的下部分在室温或略高于室温的第一温度(例如,从15°C至60°C)形成,其中两部分应力施加层的上部分包括在室温的辅助温度形成的诱导剥离带层。
如果应力施加层16为金属性质,其典型地具有3μm至50μm的厚度,更典型地4μm至8μm的厚度。在本公开中也可以采用上述厚度范围以下和/或以上的金属应力施加层的其它厚度。
如果应力施加层16是聚合物性质,其典型地具有10μm至200μm的厚度,更典型地50μm至100μm的厚度。在本公开中也可以采用上述厚度范围以下和/或以上的金属应力施加层的其它厚度。
参照图4,其示出了在应力施加层16上形成可选的处理基板18之后的图2的结构。用于本公开中的可选的处理基板18包括最小曲率半径小于30cm的任何柔性材料。可用作可选的处理基板18的柔性材料的说明性示例包括金属箔或者聚酰亚胺箔。可用作可选的处理基板18的柔性材料的其它示例包括聚合物、带以及旋涂材料(spin-on material)。
可选的处理基板18可在处理基底基板10的剥离部分时用以提供更好的断裂控制和更多功能性。此外,可选的处理基板18可用于在本公开的剥离工艺期间引导裂纹传播。本公开的可选的处理基板18典型地但并非必须地在室温(15℃至40℃)下形成。
可选的处理基板18可利用本领域的技术人员熟知的沉积技术形成,所述沉积技术例如包括浸涂、旋涂、刷涂、溅射、化学气相沉积、等离子体增强化学气相沉积、化学溶液沉积、物理气相沉积和镀覆。
可选的处理基板18典型地具有1μm至几毫米的厚度,更典型地70μm至120μm的厚度。在本公开中也可以采用上述厚度范围以下和/或以上的可选的处理基板18的其它厚度。
参照图5,其示出剥离之后的图4的结构,在剥离中基底基板的一部分从初始基底基板移除。在图5中,从初始的基底基板移除的基底基板的一部分在此称为剥离部分10’;基底基板的剩余部分表示为10”。
剥离工艺可在室温下或者低于室温的温度开始。在一个实施例中,在室温(即,20℃至40℃)下执行剥离。在另一个实施例中,在低于20℃的温度执行剥离。在又一个实施例中,在77K或者更低的温度发生剥离。在又另一实施例中,在低于206K的温度发生剥离。在又另一个实施例中,在175K至130K的温度发生剥离。
当采用低于室温的温度时,采用任何冷却装置将结构冷却至室温以下可实现低于室温的剥离工艺。例如,冷却可通过将结构放置于液氮浴、液氦浴、冰浴、干冰浴、超临界流体浴或者任何低温环境液体或者气体中来实现。
当在低于室温的温度执行剥离时,通过使剥离结构处于室温下而使剥离结构缓慢冷却升至室温,剥离结构返回至室温。可替换地,剥离结构可利用任何加热装置而被加热升至室温。
参照图6,其示出了从基底基板的被剥离部分10’移除可选的处理基板18、应力施加层16、可选的包含金属的粘合层15(如果存在)以及边缘排除材料14之后的图5的结构。
可利用本领域的技术人员已知的传统技术,从基底基板的剥离部分10’移除可选的处理基板18、应力施加层16、可选的包含金属的粘合层15以及边缘排除材料14。例如,在一个实施例中,可采用王水(HNO3/HCl),从基底基板的剥离部分10’移除可选的处理基板18、应力施加层16、可选的包含金属的粘合层15以及边缘排除材料14。在另一个示例中,采用UV或热处理来移除可选的处理基板18,然后通过化学蚀刻来移除应力施加层16,接下来通过不同的化学蚀刻来移除可选的包含金属的粘合层15,然后通过诸如丙酮的有机溶剂来移除边缘排除材料层14。
图6所示的基底基板的剥离部分10’的厚度根据应力施加层16的材料以及基底基板10自身的材料而不同。在一个实施例中,基底基板的剥离部分10’具有小于100微米的厚度。在另一个实施例中,基底基板的剥离部分10’具有小于50微米的厚度。
现在参照图7至图11,其示出了本公开的另一个实施例,其中通过从基底基板10的上表面移除毯式(blanket)应力施加层的靠近边缘13的部分,在基底基板的上表面上形成边缘排除区域。
参照图7,其示出在基底基板10的上表面12的顶上形成可选的包含金属的粘合层15和应力施加层16之后的图1的结构。本公开的此实施例中采用的基底基板10、可选的包含金属的粘合层15以及应力施加层16包括本公开的其它实施例中的上述材料。
参照图8,其示出从基底基板10的上表面12的靠近边缘13的部分移除应力施加层16和可选的包含金属的粘合层15之后的图7的结构。在图8中,参考标号16’表示图案化应力施加层,而参考标号15’表示图案化的可选的包含金属的粘合层15。应力施加层16和可选的包含金属的粘合层15的图案化可通过光刻和蚀刻来实现。光刻包括在应力施加层的顶上施加光致抗蚀剂(未示出),将光致抗蚀剂暴露于希望的辐照图案,以及利用传统的抗蚀剂显影剂将曝光的光致抗蚀剂显影。蚀刻工艺包括干法蚀刻工艺(例如,诸如反应离子蚀刻、离子束蚀刻、等离子体蚀刻或者激光烧蚀)和/或湿法化学蚀刻工艺。典型地,在从基底基板10的上表面12的靠近边缘13的部分移除应力施加层16和可选的包含金属的粘合层15时,采用反应离子蚀刻。通过灰化步骤移除图案化的光致抗蚀剂。
在本公开的此实施例中,基底基板的靠近边缘13的暴露部分具有在边缘排除材料14的上述范围之内的宽度。可以观察到,至少没有被图案化应力施加层16’覆盖的基底基板10的暴露部分限定边缘排除区域,边缘排除区域的存在使得随后的剥离工艺期间与边缘相关的破裂最小化。
在本公开的一些实施例中,图8所示的结构可在没有首先形成图7所示的结构的情况下形成。在这样的实施例中,在基底基板10的上表面12的靠近边缘13的部分上形成图案化掩模,然后仅在基底基板的上表面的暴露部分的顶上选择性地形成可选的包含金属的粘合层和应力施加层。在选择性地形成可选的包含金属的粘合层和应力施加层之后,利用选择性蚀刻工艺从结构上移除图案化掩模。
在一个实施例中,图案化掩模可包括避免可选的包含金属的粘合层或者应力施加层的沉积发生的任何掩模材料,所述掩模可包括但不限于金属、塑料或者陶瓷。图案化掩模可以是避免在边缘排除区域中沉积的具有开口的材料片。蚀刻工艺可用于或可不用于移除掩模材料的不位于靠近边缘13的部分。
参照图9,其示出在图案化应力施加层16’和图案化的可选的包含金属的粘合层15’的顶上形成可选的处理基板18之后的图8的结构。用于本公开的此实施例中的可选的处理基板18与用于本公开的前一个实施例中的可选处理基板相同。
参照图10,其示出在剥离基底基板之后的图9的结构。用于本公开的此实施例中的剥离工艺与本公开的前一个实施例中所述的剥离工艺相同。在图10中,参考标号10’表示基底基板的剥离部分;在图10中基底基板的剩余部分被表示为10”。
参照图11,其示出从基底基板的被剥离部分10’移除可选的处理基板18、图案化应力施加层16’和图案化的可选的包含金属的粘合层15’之后的图10的结构。从基底基板的剥离部分10’移除可选的处理基板18、图案化应力施加层16’和图案化的可选的包含金属的粘合层15’与本公开的前一实施例中所述的相同。
尽管结合本公开的优选实施例具体地示出和描述了本公开,但是本领域技术人员应理解,在不偏离本公开的精神和范围的情况下可进行形式和细节上的前述和其它变化。因此,本公开旨在不限于所述和所示的确切形式和细节,而是落入所附权利要求的范围内。

Claims (24)

1.一种从基底基板移除材料层的方法,包括:
在基底基板的上表面上并且靠近所述基底基板的边缘形成边缘排除材料;
在所述基底基板的所述上表面的暴露部分上以及所述边缘排除材料的顶上形成应力施加层;以及
剥离基底基板的位于所述应力施加层下方并且没有被所述边缘排除材料覆盖的部分。
2.根据权利要求1所述的方法,其中所述基底基板的断裂韧度小于所述应力施加层的断裂韧度。
3.根据权利要求2所述的方法,其中所述基底基板包括半导体材料。
4.根据权利要求1所述的方法,其中所述应力施加层具有临界厚度和应力值,所述临界厚度和应力值导致在所述基底基板的位于所述应力施加层下方并且没有被所述边缘排除材料覆盖的部分中发生剥离模式断裂。
5.根据权利要求1所述的方法,还包括在所述应力施加层与所述基底基板之间形成包含金属的粘合层。
6.根据权利要求1所述的方法,其中所述应力施加层包括金属、聚合物、诱导剥离带或者其任意组合。
7.根据权利要求1所述的方法,还包括在所述应力施加层的顶上形成处理基板。
8.根据权利要求1所述的方法,其中所述剥离在室温或者低于室温的温度执行。
9.根据权利要求1所述的方法,其中所述剥离在77K或者更低的温度执行。
10.根据权利要求1所述的方法,还包括从所述基底基板的剥离部分移除所述应力施加层和所述边缘排除材料。
11.根据权利要求1所述的方法,其中所述移除包括使所述应力施加层和所述边缘排除材料与化学蚀刻剂接触。
12.根据权利要求1所述的方法,其中所述边缘排除材料包括光致抗蚀剂材料、聚合物、碳氢化合物材料、墨、金属或者糊状物。
13.一种从基底基板移除材料层的方法,包括:
在基底基板的上表面的一部分上形成图案化应力施加层,其中所述基底基板的边缘被暴露;以及
剥离所述基底基板的位于所述图案化应力施加层下方的部分。
14.根据权利要求13所述的方法,其中所述基底基板的断裂韧度小于所述应力施加层的断裂韧度。
15.根据权利要求13所述的方法,其中所述基底基板包括半导体材料。
16.根据权利要求13所述的方法,其中所述图案化应力施加层具有临界厚度和应力值,所述临界厚度和应力值导致在所述基底基板的位于所述图案化应力施加层下方的部分中发生剥离模式断裂。
17.根据权利要求13所述的方法,还包括在所述图案化应力施加层与所述基底基板之间形成图案化的包含金属的粘合层。
18.根据权利要求13所述的方法,其中通过首先将图案化掩模提供至所述基底基板的边缘然后在所述基底基板的不包括所述图案化掩模的暴露部分的顶上选择性地形成应力施加材料而形成所述图案化应力施加层。
19.根据权利要求13所述的方法,其中所述图案化应力施加层包括金属、聚合物、诱导剥离带或者其任意组合。
20.根据权利要求13所述的方法,还包括在所述应力施加层的顶上形成处理基板。
21.根据权利要求13所述的方法,其中所述剥离在室温或者低于室温的温度执行。
22.根据权利要求13所述的方法,其中所述剥离在77K或者更低的温度执行。
23.根据权利要求13所述的方法,还包括从所述基底基板的剥离部分移除所述图案化应力施加层。
24.根据权利要求23所述的方法,其中所述移除包括使所述图案化应力施加层与化学蚀刻剂接触。
CN201210225112.8A 2011-06-29 2012-06-29 用于改进基板可重用性的边缘排除剥离方法 Active CN102856232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/172,793 US8748296B2 (en) 2011-06-29 2011-06-29 Edge-exclusion spalling method for improving substrate reusability
US13/172,793 2011-06-29

Publications (2)

Publication Number Publication Date
CN102856232A true CN102856232A (zh) 2013-01-02
CN102856232B CN102856232B (zh) 2015-05-06

Family

ID=46396775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210225112.8A Active CN102856232B (zh) 2011-06-29 2012-06-29 用于改进基板可重用性的边缘排除剥离方法

Country Status (4)

Country Link
US (1) US8748296B2 (zh)
CN (1) CN102856232B (zh)
DE (1) DE102012210227B4 (zh)
GB (1) GB2492444B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008963A (zh) * 2013-02-22 2014-08-27 国际商业机器公司 一种在受控衬底剥脱期间促进开裂萌生的方法
CN104037059A (zh) * 2013-03-05 2014-09-10 国际商业机器公司 改善剥脱衬底的表面质量的方法
CN104112690B (zh) * 2013-04-19 2017-06-06 国际商业机器公司 用于衬底分离的裂纹控制
US10269643B2 (en) 2013-05-03 2019-04-23 Siltectra, GmbH Method and device for the production of wafers with a pre-defined break initiation point
CN110741427A (zh) * 2017-11-10 2020-01-31 深圳市柔宇科技有限公司 柔性面板的制作方法、柔性面板和显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US9058990B1 (en) * 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
GB2525904B (en) * 2014-05-08 2018-05-09 Surecore Ltd Memory unit
US9653554B2 (en) 2014-07-21 2017-05-16 Soraa, Inc. Reusable nitride wafer, method of making, and use thereof
KR102192589B1 (ko) * 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
DE102015103118A1 (de) 2014-10-06 2016-04-07 Siltectra Gmbh Splitting-Verfahren und Verwendung eines Materials in einem Splitting-Verfahren
US9578736B2 (en) * 2014-12-23 2017-02-21 International Business Machines Corporation Patterned metallization handle layer for controlled spalling
US9748353B2 (en) 2015-12-31 2017-08-29 International Business Machines Corporation Method of making a gallium nitride device
US9570295B1 (en) 2016-01-29 2017-02-14 International Business Machines Corporation Protective capping layer for spalled gallium nitride
CN109155248B (zh) * 2016-03-24 2023-09-15 西尔特克特拉有限责任公司 用于在分裂方法中使用的聚合物杂化材料
KR20180050452A (ko) * 2016-11-04 2018-05-15 코닝 인코포레이티드 코팅 과정에서의 글래스 기반 제품의 마스킹 및 고정, 및 이에 의해 제조된 제품
US10419574B2 (en) 2017-08-23 2019-09-17 Micron Technology, Inc. Memory device with a multi-mode communication mechanism
US10601033B2 (en) 2017-09-29 2020-03-24 International Business Machines Corporation High-performance rechargeable batteries having a spalled and textured cathode layer
US10622636B2 (en) 2017-09-29 2020-04-14 International Business Machines Corporation High-capacity rechargeable battery stacks containing a spalled cathode material
US10658531B2 (en) 2017-10-18 2020-05-19 International Business Machines Corporation Spalling techniques for manufacturing photodiodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
WO2010072675A2 (en) * 2008-12-23 2010-07-01 Pfeffer, Christian Method for producing thin, free-standing layers of solid state materials with structured surfaces
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US20100307572A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Heterojunction III-V Photovoltaic Cell Fabrication

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
US20110048517A1 (en) 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
US20070249140A1 (en) * 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
WO2010072675A2 (en) * 2008-12-23 2010-07-01 Pfeffer, Christian Method for producing thin, free-standing layers of solid state materials with structured surfaces
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US20100307572A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Heterojunction III-V Photovoltaic Cell Fabrication

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008963A (zh) * 2013-02-22 2014-08-27 国际商业机器公司 一种在受控衬底剥脱期间促进开裂萌生的方法
CN104037059A (zh) * 2013-03-05 2014-09-10 国际商业机器公司 改善剥脱衬底的表面质量的方法
CN104112690B (zh) * 2013-04-19 2017-06-06 国际商业机器公司 用于衬底分离的裂纹控制
US10269643B2 (en) 2013-05-03 2019-04-23 Siltectra, GmbH Method and device for the production of wafers with a pre-defined break initiation point
US10304738B2 (en) 2013-05-03 2019-05-28 Siltectra Method and device for the production of wafers with a pre-defined break initiation point
TWI661478B (zh) * 2013-05-03 2019-06-01 德商希爾提克特拉股份有限公司 具有預定義破裂觸發點之晶圓製造的方法和裝置
US10580699B1 (en) 2013-05-03 2020-03-03 Siltectra Gmbh Method and device for the production of wafers with a pre-defined break initiation point
US10825732B2 (en) 2013-05-03 2020-11-03 Siltectra Gmbh Method of producing stresses in a semiconductor wafer
CN110741427A (zh) * 2017-11-10 2020-01-31 深圳市柔宇科技有限公司 柔性面板的制作方法、柔性面板和显示装置
CN110741427B (zh) * 2017-11-10 2021-10-22 深圳市柔宇科技股份有限公司 柔性面板的制作方法、柔性面板和显示装置

Also Published As

Publication number Publication date
GB201208147D0 (en) 2012-06-20
US20130005116A1 (en) 2013-01-03
GB2492444B (en) 2013-08-14
US8748296B2 (en) 2014-06-10
DE102012210227A1 (de) 2013-01-03
DE102012210227A8 (de) 2013-03-07
CN102856232B (zh) 2015-05-06
GB2492444A (en) 2013-01-02
DE102012210227B4 (de) 2018-01-25

Similar Documents

Publication Publication Date Title
CN102856232B (zh) 用于改进基板可重用性的边缘排除剥离方法
CN102832115B (zh) 用于受控层传送的方法
US9059073B2 (en) Method for controlled removal of a semiconductor device layer from a base substrate
US20140339506A1 (en) Formation of large scale single crystalline graphene
CN104008963B (zh) 一种在受控衬底剥脱期间促进开裂萌生的方法
US9918382B2 (en) Patterned metallization handle layer for controlled spalling
JP2010141287A (ja) 薄膜素子の製造方法
US9368407B2 (en) Crack control for substrate separation
US9308714B2 (en) Method for improving surface quality of spalled substrates
CN103426726A (zh) 使用应力源层部分的剥脱方法
US20170011946A1 (en) Method of Forming a Flexible Semiconductor Layer and Devices on a Flexible Carrier
US9502278B2 (en) Substrate holder assembly for controlled layer transfer
CN102956568B (zh) 机械剥离的膜的固定曲率力加载方法
KR100997992B1 (ko) 박막소자의 제조방법
US20160204078A1 (en) Bonding process using temperature controlled curvature change
US9324566B1 (en) Controlled spalling using a reactive material stack
US9472411B1 (en) Spalling using dissolvable release layer
US9324872B2 (en) Back gate single-crystal flexible thin film transistor and method of making

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.