JP2009117688A5 - - Google Patents

Claims (10)

1. 歪み点が７５０℃以上である第１の基板上に剥離層を形成し、前記剥離層に段差を設け、前記剥離層上に、前記段差を埋める第１の接合層を形成する工程と、
   単結晶シリコン基板である半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された前記半導体基板の表面に、下地絶縁膜を形成し、前記下地絶縁膜上に、第２の接合層を形成する工程と、
   前記第１の接合層と、前記第２の接合層とを貼り合わせて前記損傷層で剥離することで、前記第１の基板上に半導体層を形成し、前記半導体層を有する半導体素子を形成する工程と、
   前記半導体素子を前記剥離層に設けられた前記段差から剥離することで可撓性基板である第２の基板上に転置する工程と、を有することを特徴とする半導体装置の作製方法。
2. 歪み点が７５０℃以上である第１の基板上に剥離層を形成し、前記剥離層に段差を設け、前記剥離層上に、前記段差を埋める第１の接合層を形成する工程と、
   単結晶シリコン基板である半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された前記半導体基板の表面に、下地絶縁膜を形成する工程と、
   前記第１の接合層と、前記下地絶縁膜とを貼り合わせて前記損傷層で剥離することで、前記第１の基板上に半導体層を形成し、前記半導体層を有する半導体素子を形成する工程と、
   前記半導体素子を前記剥離層に設けられた前記段差から剥離することで可撓性基板である第２の基板上に転置する工程と、を有することを特徴とする半導体装置の作製方法。
3. 単結晶シリコン基板である半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された前記半導体基板の表面に、下地絶縁膜を形成し、前記下地絶縁膜上に剥離層を形成し、前記剥離層に段差を設け、前記剥離層上に第１の接合層を形成する工程と、
   歪み点が７５０℃以上である第１の基板の表面と、前記第１の接合層とを貼り合わせて前記損傷層で剥離することで、前記第１の基板上に半導体層を形成し、前記半導体層を有する半導体素子を形成する工程と、
   前記半導体素子を前記剥離層に設けられた前記段差から剥離することで可撓性基板である第２の基板上に転置する工程と、を有することを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１の接合層はＣＭＰにて平坦化されていることを特徴とする半導体装置の作製方法。
5. 歪み点が７５０℃以上である第１の基板上に第１の接合層を形成する工程と、
   単結晶シリコン基板である半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された前記半導体基板の表面に、下地絶縁膜を形成し、前記下地絶縁膜上に剥離層を形成し、前記剥離層に段差を設け、前記剥離層上に前記段差を埋める第２の接合層を形成する工程と、
   前記第１の接合層と、前記第２の接合層とを貼り合わせて前記損傷層で剥離することで、前記第１の基板上に半導体層を形成し、前記半導体層を有する半導体素子を形成する工程と、
   前記半導体素子を前記剥離層に設けられた前記段差から剥離することで可撓性基板である第２の基板上に転置する工程と、を有することを特徴とする半導体装置の作製方法。
6. 請求項５において、
   前記第２の接合層はＣＭＰにて平坦化されていることを特徴とする半導体装置の作製方法。
7. 請求項１乃至請求項６のいずれか一において、
   前記半導体素子を第２の基板上に転置する工程において、前記第１の基板上の各半導体素子が形成される領域の、前記剥離層の膜厚は略均一であることを特徴とする半導体装置の作製方法。
8. 請求項１乃至請求項７のいずれか一において、
   前記剥離層は、金属材料で形成される第１の剥離層と、絶縁材料で形成される第２の剥離層とで形成することを特徴とする半導体装置の作製方法。
9. 請求項８において、
   前記第１の剥離層がタングステン膜であり、前記第２の剥離層が酸化シリコン膜であることを特徴とする半導体装置の作製方法。
10. 請求項８又は請求項９において、
    前記第２の剥離層に段差部を形成することを特徴とする半導体装置の作製方法。