JP2009117688A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2009117688A JP2009117688A JP2007290447A JP2007290447A JP2009117688A JP 2009117688 A JP2009117688 A JP 2009117688A JP 2007290447 A JP2007290447 A JP 2007290447A JP 2007290447 A JP2007290447 A JP 2007290447A JP 2009117688 A JP2009117688 A JP 2009117688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】耐熱性を有する基板上にTFTを形成される構造にて、前記耐熱性を有する基板とTFTとの間に剥離層を形成する。さらに所望する半導体装置が形成される隙間(平面上で半導体装置と、半導体装置と、の間の領域)の、剥離層の膜厚を変える、すなわち剥離層に段差を設ける加工工程を有する。その後、可撓性基板に素子を転置する。この構造により、例え前記転置する工程にてクラックが入るのを避けられない状態でも、前記半導体装置が形成される間の段差に選択的にクラックが入りやすくすることにより、所望の素子自体へのダメージを避け、歩留まりを高くすることができる。
【選択図】図7
Description
耐熱性を有する基板としては、耐熱性ガラスなどの絶縁性基板を用い、剥離層は、例えば、スパッタリング法等により設ける。
本実施の形態では、本発明に係る半導体装置の作製方法の例について、図面を参照して説明する。本発明に係る半導体装置の作製方法では、まず、第1の基板100と半導体基板200を用いる。
本発明は、実施の形態1にて説明した形態に限定されず、例えば、剥離層を半導体基板上に形成しても良い。このような形態について、以下に説明する。なお、重複する点については、説明を省略する。
(実施の形態3)
本発明は、実施の形態1および実施の形態2にて説明した形態にて好適に用いられるが、接合層および半導体基板を用いず、第1の基板100上に直接所望の半導体素子を形成しても良い。このような形態について、図5を用い以下に説明する。なお、重複する点については、説明を省略する。
実施の形態1、又は実施の形態2、実施の形態3にて説明したように、SOI基板を作製し、該SOI基板を用いて半導体装置を作製することができる。本実施の形態では、本発明を適用した薄膜集積回路の作製方法について、図面を参照してより詳細に説明する。尚、本実施の形態では、LTSS層及び非単結晶半導体膜は、半導体膜と称する。
次に、実施の形態1、又は実施の形態2、実施の形態3を適用して作製したSOI基板を用いて作製した半導体装置の一例として、マイクロプロセッサ300を図9に示す。このマイクロプロセッサ300は、演算回路301(Arithmeticlogicunit。ALUともいう。)、演算回路制御部302(ALUController)、命令解析部303(InstructionDecoder)、割り込み制御部304(InterruptController)、タイミング制御部305(TimingController)、レジスタ306(Register)、レジスタ制御部307(RegisterController)、バスインターフェース308(BusI/F)、ROM309(ReadOnlyMemory)、及びROMインターフェース310(ROMI/F)を有する。
本発明を適用して作製したSOI基板を用いて表示パネルを作製することもできる。本実施の形態では、このような表示パネルについて説明する。
102 剥離層
104 第1の剥離層
106 第2の剥離層
108 剥離層
110 第1の接合層
112 接合形成層
114 接合形成層
116 LTSS層
120 ゲート絶縁膜
122 ゲート電極層
124 サイドウォール
126 ドレイン領域
128 LDD領域
130 絶縁膜
134 絶縁膜
136 第2の基板
200 半導体基板
202 損傷層
203 下地層
206 半導体膜
210 接合層
211 素子領域
212 素子間領域
214 半導体膜
216 半導体膜
218 剥離層残渣
220 クラック
300 マイクロプロセッサ
301 演算回路
302 演算回路制御部
303 命令解析部
304 制御部
305 タイミング制御部
306 レジスタ
307 レジスタ制御部
308 バスインターフェース
309 ROM
310 ROMインターフェース
311 RFCPU
312 アナログ回路部
313 デジタル回路部
314 共振回路
315 整流回路
316 定電圧回路
317 リセット回路
318 発振回路
319 復調回路
320 変調回路
321 RFインターフェース
322 制御レジスタ
323 クロックコントローラ
324 CPUインターフェース
325 CPU
326 RAM
327 ROM
328 アンテナ
329 容量部
330 電源管理回路
331 表示パネル
332 走査線駆動回路領域
333 信号線駆動回路領域
334 画素形成領域
401 画素トランジスタ
402 電極
403 EL層
404 電極
405 プラスチック基板
406 プラスチック基板
Claims (12)
- 第1の基板上に剥離層を形成し、前記剥離層に段差を設け、
前記剥離層上に、表面の平坦性が高い第1の接合層を形成し、
半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された半導体基板上に表面に、下地絶縁膜を形成し、
前記下地絶縁膜上に、第2の接合層を形成し、
前記第1の接合層と、前記第2の接合層とを貼り合わせて前記損傷層で剥離することで、前記第1の基板上に半導体層を形成し、
前記半導体層を有する半導体素子を形成し、
前記半導体素子を第2の基板上に転置することを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を形成し、前記剥離層に段差を設け、
前記剥離層上に、表面の平坦性が高い第1の接合層を形成し、
半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された半導体基板上に表面に、下地絶縁膜を形成し、
前記第1の接合層と、前記下地絶縁膜とを貼り合わせて前記損傷層で剥離することで、前記第1の基板上に半導体層を形成し、
前記半導体層を有する半導体素子を形成し、
前記半導体素子を第2の基板上に転置することを特徴とする半導体装置の作製方法。 - 第1の基板上に表面の平坦性が高い第1の接合層を形成し、
半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された半導体基板上に表面に、下地絶縁膜を形成し、
前記下地絶縁膜上に剥離層を形成し、前記剥離層に段差を設け、
前記剥離層上に表面の平坦性が高い第2の接合層を形成し、
前記第1の接合層と、前記第2の接合層とを貼り合わせて前記損傷層で剥離することで、前記第1の基板上に半導体層を形成し、
前記半導体層を有する半導体素子を形成し、
前記半導体素子を第2の基板上に転置することを特徴とする半導体装置の作製方法。 - 半導体基板の表面から一定の深さに損傷層を形成し、該損傷層が形成された半導体基板上に表面に、下地絶縁膜を形成し、
前記下地絶縁膜上に剥離層を形成し、前記剥離層に段差を設け、
前記剥離層上に表面の平坦性が高い第2の接合層を形成し、
第1の基板の表面と、前記第2の接合層とを貼り合わせて前記損傷層で剥離することで、前記第1の基板上に半導体層を形成し、
前記半導体層を有する半導体素子を形成し、
前記半導体素子を第2の基板上に転置することを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を形成し、前記剥離層に段差を設け、
前記剥離層上に表面の平坦性が高い下地絶縁膜を形成し、
前記下地絶縁膜上に半導体層を形成し、
前記半導体層を有する半導体素子を形成し、
前記半導体素子を第2の基板上に転置することを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項5のいずれか一において、
前記半導体素子を第2の基板上に転置するとき、
前記第1の基板上の各半導体素子が形成される領域の、前記剥離層の膜厚は略均一であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項6のいずれか一において、
前記剥離層は、金属材料で形成される第1の剥離層と、絶縁材料で形成される第2の剥離層とで形成すること
を特徴とする半導体装置の作製方法。 - 請求項7において、前記第1の剥離層がタングステン膜であり、前記第2の剥離層が酸化シリコン膜であること
を特徴とする半導体装置の作製方法。 - 請求項7又は請求項8において、
前記第2の剥離層に段差部を形成すること
を特徴とする半導体装置の作製方法。 - 請求項1乃至請求項9のいずれか一において、
前記第1の基板は歪み点が750℃以上である基板であること
を特徴とする半導体装置の作製方法。 - 請求項1乃至請求項10のいずれか一において、
前記半導体基板は単結晶シリコン基板であること
を特徴とする半導体装置の作製方法。 - 請求項1乃至請求項11のいずれか一において、
前記第2の基板は可撓性基板であること
を特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290447A JP5455299B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290447A JP5455299B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009117688A true JP2009117688A (ja) | 2009-05-28 |
JP2009117688A5 JP2009117688A5 (ja) | 2010-12-09 |
JP5455299B2 JP5455299B2 (ja) | 2014-03-26 |
Family
ID=40784460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290447A Expired - Fee Related JP5455299B2 (ja) | 2007-11-08 | 2007-11-08 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455299B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028761A (ja) * | 2010-06-25 | 2012-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
CN101944477B (zh) * | 2009-07-03 | 2012-06-20 | 清华大学 | 柔性半导体器件的制造方法 |
JP2013229584A (ja) * | 2012-03-28 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置 |
WO2014129519A1 (en) * | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
CN105304816A (zh) * | 2015-11-18 | 2016-02-03 | 上海大学 | 柔性基底剥离方法 |
US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
US10189048B2 (en) | 2013-12-12 | 2019-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093680A (ja) * | 2003-09-17 | 2005-04-07 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-11-08 JP JP2007290447A patent/JP5455299B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093680A (ja) * | 2003-09-17 | 2005-04-07 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101944477B (zh) * | 2009-07-03 | 2012-06-20 | 清华大学 | 柔性半导体器件的制造方法 |
US9799682B2 (en) | 2010-06-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2012028761A (ja) * | 2010-06-25 | 2012-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8936952B2 (en) | 2010-06-25 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2013229584A (ja) * | 2012-03-28 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 駆動回路、駆動回路を備える信号処理装置、信号処理装置の作製方法および表示装置 |
US9812217B2 (en) | 2012-03-28 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device |
WO2014129519A1 (en) * | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US9947568B2 (en) | 2013-02-20 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US10636692B2 (en) | 2013-02-20 | 2020-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US11355382B2 (en) | 2013-02-20 | 2022-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US10189048B2 (en) | 2013-12-12 | 2019-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
US9799829B2 (en) | 2014-07-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
US10388875B2 (en) | 2014-07-25 | 2019-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, light-emitting device, module, and electronic device |
CN105304816A (zh) * | 2015-11-18 | 2016-02-03 | 上海大学 | 柔性基底剥离方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5455299B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5367330B2 (ja) | Soi基板の作製方法及び半導体装置の作製方法 | |
JP5490371B2 (ja) | 半導体装置の作製方法 | |
JP5366517B2 (ja) | 半導体装置の作製方法 | |
JP5455299B2 (ja) | 半導体装置の作製方法 | |
JP5348939B2 (ja) | 半導体装置の作製方法 | |
JP5542256B2 (ja) | Soi基板の作製方法 | |
JP5305712B2 (ja) | 半導体基板の作製方法 | |
JP5328276B2 (ja) | 半導体装置の作製方法 | |
JP5460972B2 (ja) | Soi基板の作製方法、及び半導体装置の作製方法 | |
JP5486779B2 (ja) | 半導体基板の製造方法 | |
JP2009094495A (ja) | 半導体装置 | |
JP2003345267A (ja) | 表示装置及びその製造方法 | |
JP5866086B2 (ja) | 半導体装置の作製方法 | |
US8946820B2 (en) | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device | |
JP5346490B2 (ja) | 半導体装置の作製方法 | |
JP5478916B2 (ja) | Soi基板の作製方法 | |
JP5137461B2 (ja) | 半導体装置 | |
JP4718784B2 (ja) | 半導体素子の剥離方法、及び半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5455299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |