JP2003345267A

JP2003345267A - 表示装置及びその製造方法

Info

Publication number: JP2003345267A
Application number: JP2002157577A
Authority: JP
Inventors: Sotomitsu Ikeda; 外充池田; Kiyobumi Sakaguchi; 清文坂口; Takao Yonehara; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2003-12-03
Also published as: US20030222334A1

Abstract

(57)【要約】【課題】軽量薄型で、可撓性を有する高性能のフレキ
シブルディスプレイを提供する。【解決手段】複数の表示素子２１から成る表示素子部
２と、表示素子２１を駆動するための画像形成用スイッ
チング回路部１１が形成された半導体薄膜１とを積層す
る。また、半導体基板１８の分離層１９上に半導体薄膜
１を形成し、それにスイッチング回路部１１を形成す
る。その後、分離層１９から半導体薄膜１を分離し、そ
の上に画像表示部２を積層することで、軽量薄型で可撓
性を有する表示装置を作製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置及びその
製造方法、特に、薄型でフレキシブルな表示装置及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】近年、情報機器の発達に伴い、低消費電
力且つ薄型の表示装置のニーズが増しており、これらニ
ーズに応じて表示装置の研究、開発が盛んに行われてい
る。特に、デジタルペーパー、ペーパーライクディスプ
レイ、電子ブックといった名称で、形態的に紙（印刷
物）に近く、一方で表示内容が電気的に書き換え可能で
ある表示媒体が多数提案されている。例えば、特表平１
１−５０２９５０号公報には、シート状の複数のページ
ディスプレイからなる電子ブックの構成について開示さ
れている。

【０００３】このようなシート状のディスプレイは、形
態的に紙に近づけようとすれば、画素をスイッチングす
るための薄膜トランジスタ回路、いわゆるＴＦＴスイッ
チング回路を画素のごく近傍に形成するのみならず、サ
ンプルホールド回路、シフトレジスタ等からなる走査線
駆動回路やデータ線駆動回路等のＴＦＴスイッチング回
路を駆動するための周辺回路も画素周辺部、即ち、画素
が保持されている基板と同一の基板上に設置、或いは基
板中に埋め込むことが必要である。

【０００４】特に、これは、複数のシート状ディスプレ
イからなる電子ブックでは必須である。即ち、画素部を
含むシートに周辺回路、特に、走査線駆動回路及びデー
タ線駆動回路から成るいわゆる駆動ＩＣが配置されてい
ないと、周辺回路が実装されている部材、複数のシート
を保持している部材、例えば、本の背表紙に相当する部
材と各ディスプレイ・シートとの間で膨大な数の結線を
行わねばならない。即ち、各ディスプレイ・シートがＸ
列Ｙ行のマトリクス状に配置された画素から成るとする
と、駆動回路とディスプレイ・シートとの間で、少なく
とも（Ｘ＋Ｙ）本（例えば、カラーＶＧＡでは２４００
本）の結線をディスプレイ・シートの一辺（綴じ代の部
分）のみで行わねばならない。

【０００５】ディスプレイ・シート上でＴＦＴスイッチ
ング回路への配線を１辺にまとめるとなると、配線の取
り回しに膨大なスペースが必要であり、その結果ディス
プレイ・シート上での表示部分の面積割合が低下する恐
れがある。また、周辺回路を搭載した部材との結線量が
膨大であり、接続不良が発生する確率が増大する。特
に、各ディスプレイ・シートを背表紙から取り外し自在
とする構成では、接続不良の確率は更に増大するであろ
う。

【０００６】よって、特に、電子ブックでは、周辺回路
の少なくとも一部を画素近傍に配置し、残りの周辺回路
や電源を搭載しているディスプレイ・シート以外の部材
との結線数を低減せしめることが極めて重要であること
が容易に理解されよう。実際に、駆動ＩＣを画素と同一
基板上に配置した場合、基板外への取り出し配線数は、
カラーＶＧＡで約１００本以下と駆動ＩＣを基板外に配
置した時（２４００本以上）と比較して大幅に低減でき
る。

【０００７】勿論、従来からのソリッドな形態を有する
表示装置においても、たとえ画素部が形成されている基
板の４辺全てを周辺回路との結線に利用できるとして
も、周辺回路が画素近傍、即ち、画素と同一基板上にな
ければ、ＩＣやＬＳＩといった周辺回路チップとの間で
膨大な数の結線を行うことに変わりはない。また、この
結線（Tape Automated Bonding＝ＴＡＢ）のピッチの限
界は約１３０ｐｐｉと言われており、これ以上の高解像
度を有する表示装置には適応できない。

【０００８】そこで、このような問題点を回避し、生産
性を向上して低コストの表示装置を提供するために、例
えば、周辺回路をＴＦＴスイッチング回路と同一の基板
上に形成するという、いわゆる駆動回路一体型アクティ
ブマトリクス表示装置が注目されている。

【０００９】特に、ＴＦＴスイッチング回路として多結
晶シリコン薄膜を利用する場合には、係る多結晶シリコ
ンデバイスが非晶質シリコンデバイスと比較して約１０
０倍のモビリティーを有するために動作速度の速い周辺
回路を同一基板上に容易に形成することができる（例え
ば、特開平５−３３３３７１号公報）。

【００１０】しかしながら、多結晶シリコン薄膜を堆積
し、そこに半導体回路や半導体集積回路を形成するに
は、９００℃以上の高温処理が必要とされ、シリコンや
石英といった高価な基板が必要であった。

【００１１】そこで、係る問題を回避し安価なガラス基
板でも利用することが可能な低温多結晶シリコン・デバ
イス形成プロセスが１９８０年代後半に提案され、１９
９５年頃から実用化されるようになってきた。この手法
は、基板上に先ず低温成膜可能な非晶質シリコン膜をプ
ラズマＣＶＤで成膜した後、必要な部分のみエキシマレ
ーザーアニール（ＥＬＡ）することで、シリコンを局所
的に結晶化させるものである。

【００１２】しかし、この低温プロセスによっても最高
６００℃程度のプロセス温度が必要であり、可撓性、軽
さ、壊れ難さを実現するためガラス基板に代えてプラス
チック基板を利用しようとする表示装置に応用すること
は困難である。特に、形態的に紙に近いディスプレイを
目指すペーパーライクディスプレイや電子ブックでは、
表示部分を耐熱性の低いプラスチックを主体とした材料
で構成するので、可能な限り低温プロセスによって回路
を形成する必要がある。

【００１３】この低温プロセスによってプラスチック基
板上に回路を形成する第1の手法としては、D.Gundlach
らによりTech. Dig. -Int. Electron Devices Meet. (1
999), pp.111−114、或いはT.N.JacksonらによりSID 00
Dig. (2000), pp.411−414に示されているように、ス
ピンコートや印刷といった常温・常圧のプロセスによる
形成が可能な有機半導体を利用する手法がある。しか
し、この手法では有機半導体材料のキヤリア移動度が低
いため、スイッチング回路には利用できても、高速性が
要求される周辺回路には利用が困難である。

【００１４】また、第２の手法として、S.D.Theissらに
よりTech. Dig. -Int. Electron Devices Meet. (199
8), pp.257−260に、基板上に先ずプラズマＣＶＤを用
いて熱拡散作用を目的とした酸化シリコン膜を形成し、
次にその上にＤＣスパッターを用いて非晶質シリコン膜
を形成後、局所的に繰り返しパルス・エキシマレーザー
アニールすることにより所望の部分のみ多結晶化するプ
ロセスを利用して、プラスチック（ＰＥＴ）基板上に多
結晶シリコンＴＦＴを形成する手法が示されている。し
かし、この手法では、回路を１つづつ繰り返しパルスア
ニールしながら順次形成していくので、生産性の低下が
懸念される。

【００１５】更に、第3の手法として、S.Drobac、SID 9
9 Dig. (1999), pp.12−16に、単結晶シリコンウエハ上
に半導体回路或いは半導体集積回路を形成した後、これ
を小片（チップ）として切り出したものを流体中に分散
させ、ここに所定の位置に凹みを有するプラスチック基
板を浸漬することにより、係る凹みに単結晶シリコンの
チップが自己配列的にはまり込むプロセス（ＦＳＡと呼
ばれる）が開示されている。

【００１６】この手法の場合、単結晶シリコンを利用で
きるので、デバイス特性については申し分ない。しかし
ながら、シリコン・チップを自己配列的にはめ込む工程
での歩留まりの低下、またチップを効率的にはめ込むた
めに必要となる回路デザインの制約（チップの基板との
接続部を幾何学的に線対称或いは中心対称に作製する）
が懸念される。

【００１７】また、第4の手法として、S.Utsunomiyaら
によりSID 00 Dig. (2000), pp.916−919に示されてい
るように、石英からなる成長基板上に非晶質シリコンの
犠牲層を介して多結晶シリコン層を堆積し、ここにＴＦ
Ｔ等の半導体回路を形成した後、成長基板裏面からエキ
シマレーザー照射して非晶質シリコン層を結晶化又はア
ブレーションすることで、半導体回路を含む多結晶シリ
コン層を成長基板からの剥離を容易ならしめ、剥離・分
離された半導体回路を含む多結晶シリコン層を所望の支
持基板に転写する手法（ＳＵＦＴＬＡと呼ばれる）があ
る。

【００１８】この手法の場合、支持基板の材質は何でも
よいからプラスチック等の低融点材料も利用できる。し
かしながら、成長基板裏面からのエキシマレーザー照射
を均一に行わないと、剥離工程中に不均一な剥離が発生
し、半導体回路を損傷せしめたりデバイス特性を損なう
恐れがある。係る問題は転写面積が大きくなればなるほ
ど、多発することが懸念される。

【００１９】更に、第4の手法に類似の第５の手法とし
て、特開平９−３１２３４９号公報に記載されているよ
うに、半導体基板上に多孔質層を介して単結晶シリコン
層を堆積し、ここに所望の半導体回路を形成した後、半
導体回路上に所望の支持基板を貼り合わせ、外力（引っ
張り力）をもって多孔質層から半導体基板を分離し、半
導体回路を支持基板上に転写する手法がある。しかしな
がら、この手法では、分離工程が引っ張り力という外力
で行われるので、特に半導体形成された半導体回路の一
部に局所的に歪み等が加わり半導体回路を損傷せしめた
りデバイス特性を損なう恐れがある。係る問題は転写面
積が大きくなればなるほど、多発することが懸念され
る。

【００２０】

【発明が解決しようとする課題】このように従来の手法
を用いて、耐熱性に劣る基板上に高品位な半導体回路を
含む表示装置を形成するには、回路のデバイス特性の低
下や歩留まり低下等の問題点を抱えていた。更に、半導
体薄膜を基板へ転写して、その後、画像表示部を形成す
る場合には、基板の性質により画像表示部を形成するプ
ロセスに制約があった。例えば、画像表示部形成プロセ
スの上限温度やプロセスによる基板の熱収縮等である。
また、基板を用いることで画像表示装置が厚くなり、可
撓性に限界があった。

【００２１】本発明は、上記従来の問題点に鑑みなされ
たもので、その目的は、回路部が形成された半導体薄膜
上に表示素子部を形成することにより、より軽量薄型で
可撓性を有する表示装置及びその製造方法を提供するこ
とにある。

【００２２】

【課題を解決するための手段】本発明の表示装置は、上
記目的を達成するため、複数の表示素子から成る表示素
子部と、基板上に形成された分離層から分離され、且
つ、前記表示素子を駆動するための複数の画像形成用ス
イッチング素子が形成された半導体薄膜とを積層して成
ることを特徴とする。

【００２３】また、本発明の表示装置の製造方法は、分
離層を有する基板上に半導体薄膜を形成する工程、前記
半導体薄膜上に画像形成用スイッチング素子を形成する
工程、前記半導体薄膜上に画像表示部を形成する工程、
前記画像表示部に上部保護膜を形成する工程、前記半導
体薄膜、画像表示部及び上部保護膜を前記基板から前記
分離層において剥離・分離する工程、前記半導体薄膜側
に下部保護膜を形成する工程を含むことを特徴とする。

【００２４】また、本発明の表示装置の製造方法は、分
離層を有する基板上に半導体薄膜を形成する工程、前記
半導体薄膜上に画像形成用スイッチング素子と周辺回路
部を形成する工程、前記半導体薄膜上に画像表示部を形
成する工程、前記画像表示部上に上部保護膜を形成する
工程、前記半導体薄膜、画像表示部及び上部保護膜を前
記基板から前記分離層において剥離・分離する工程、前
記半導体薄膜側に下部保護膜を形成する工程を含むこと
を特徴とする。

【００２５】また、本発明の表示装置の製造方法は、分
離層を有する基板上に半導体薄膜を形成する工程、前記
半導体薄膜上に画像形成用スイッチング素子、又は画像
形成用スイッチング素子と周辺回路部を形成する工程、
前記半導体薄膜に切り込み溝を形成することにより半導
体薄膜を複数の領域に分割する工程、分割された半導体
薄膜上の各領域毎に画像表示部を形成する工程、前記画
像表示部上に上部保護膜を形成する工程、前記半導体薄
膜、画像表示部及び上部保護膜を前記基板から前記分離
層において剥離・分離する工程、前記半導体薄膜側に下
部保護膜を形成する工程を含むことを特徴とする。

【００２６】また、本発明の表示装置の製造方法は、第
１の分離層を有する第１の基板上に第１の半導体薄膜を
形成する工程、前記第１の半導体薄膜上に少なくとも画
像形成用スイッチング素子を含む回路部を形成する工
程、前記第１の半導体薄膜上に仮基板を接着する工程、
前記第１の基板を前記分離層から分離する工程、前記第
２の分離層を有する第２の基板上に第２の半導体薄膜を
形成する工程、前記第２の半導体薄膜上に周辺回路部を
形成する工程、前記仮基板上の第１の半導体薄膜と前記
第２の基板の第２の半導体薄膜とを接合する工程、前記
仮基板を分離する工程、仮基板が分離された第１の半導
体薄膜上に画像表示部を形成する工程、前記画像表示部
上に上部保護膜を形成する工程、前記第２の基板を第２
の分離層から分離する工程、前記第２の半導体薄膜側に
下部保護膜を形成する工程を含むことを特徴とする。

【００２７】本発明においては、従来のようなフレキシ
ブル基板が不要であるため、より薄型化でき、より可撓
性を有する表示装画を実現できる。また、画像表示部の
形成時のプロセス温度の上限はフレキシブルな基板に制
限されることがなく、半導体薄膜（単結晶シリコン等）
に形成した回路の信頼性により制限されるため、およそ
１０００℃程度までの画像形成時プロセスが可能であ
る。そのため、様々な画像表示部を高品質に実現するこ
とができる。

【００２８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２９】（第１の実施形態）図１は本発明の表示装
置の第１の実施形態を示す図である。図１（ａ）は断面
図、図１（ｂ）は平面図である。図１において、１は回
路部を有する半導体薄膜、２は表示素子部、３は上部保
護膜、４は下部保護膜、５は配線、１１は画像形成用ス
イッチング回路部、２１は表示素子、１１１は画像形成
用スイッチング素子である。

【００３０】画像形成用スイッチング回路部１１には、
複数のスイッチング素子１１１が含まれ、この複数のス
イッチング素子１１１は複数の表示素子２１にそれぞれ
対応して設けられている。複数のスイッチング素子１１
１は、それぞれ画像信号に応じて駆動され、この駆動に
より表示素子２１による画像表示を行う。

【００３１】また、表示装置の構造としては、画像形成
用スイッチング回路部１１が形成さけた半導体薄膜１上
に表示素子部２が積層され、その上面が保護膜３で被覆
され、その下面が保護膜４で被覆されている。表示素子
部２の表示素子２１は図１（ｂ）に示すようにマトリク
ス状に配列されている。

【００３２】画像形成用スイッチング回路部１１は、別
の基板（分離基板）上に形成された半導体薄膜１上に複
数のスイッチング素子１１１が形成されたものであり、
その上に表示素子部２、上部保護膜３が形成されてい
る。これらの半導体薄膜１、表示素子部２、上部保護膜
３を一体化し、その後、これらを分離基板から剥離・分
離することで、上部保護膜３、表示素子部２、半導体薄
膜１の積層構造を実現している。その後、半導体薄膜１
を下部保護膜４で保護することで表示装置が構成されて
いる。この製造工程については後述する。

【００３３】上部保護層３、下部保護層４としては、可
撓性のあるプラスチック等が適している。また、上部保
護層３、下部保護層４の少なくとも一方を光透過性のあ
る材料を用いることで、光の取り出し又は外光の選択的
な反射を行い表示を行う。上部保護層３、下部保護層４
の材料としては、例えば、ポリカーボネート、変形ポリ
フェニレンエーテル、ポリサルホン（PSF）、ポリエー
テルサルホン（PES）、ポリアリレート（PAR）、ポリア
ミドイミド（PAI）、ポリエーテルイミド（PEI）、ポリ
イミド（PI）、ポリアミド（PA）、ポリアセタール（PO
M）、ポリブチレンテレフタレート（PBT）、ポリエチレ
ンテレフタレート（PET）、シンジオタクチック・ポリ
スチレン（SPS）,ポリフェニレンサルファイド（PP
S）、ポリエーテルエーテルケトン（PEEK）、液晶ポリ
マー、フッ素樹脂、ポリエーテルニトリル（PEN）等が
挙げられる。

【００３４】スイッチング素子１１１としては、例え
ば、ＭＯＳトランジスタに代表される三端子素子ＴＦＴ
等の他、ＭＯＳダイオードやＭＩＭ非線型素子のような
二端子素子も用いることができる。

【００３５】表示素子部２としては、液晶表示、有機Ｅ
Ｌ表示、無機ＥＬ表示、エレクトロクロミック表示、電
気泳動表示、ツイスティング・ボール表示等従来公知の
表示素子を利用することができる。表示素子２１の素子
構造としては、少なくとも電圧印加のための対向する一
対の電極とその間に画像表示膜を含み、電極の一方はス
イッチング素子の電極と電気的に接続されている。

【００３６】図１の実施形態では、表示素子部２を構成
する各画素（表示素子）２１に対応してスイッチング素
子１１１が形成されているが、複数のスイッチング素子
１１１を集積化して１つの集積化スイッチング回路が複
数の画素をスイッチングするように結線してもよい。ま
た、スイッチング素子１１１が画素２１の略中央に配置
されているが、この位置関係は限定されるものではな
く、従来公知の透過型液晶表示装置で実施されているよ
うに、スイッチング回路をできるだけ画素間に押し込む
ように配置しても構わない。

【００３７】更に、図１の実施形態では、配線５は最低
限必要となる走査線とデータ線しか描かれていないが、
表示素子部２に給電するための配線、ＯＦＦ時選択用配
線等、必要に応じて用意することは言うまでもない。こ
の配線５はスイッチング素子１１１を駆動するための周
辺回路等を搭載した不図示の部品に接続されている。こ
の接続は固定されていても切り離し可能でもどちらでも
構わない。

【００３８】また、回路部を有する半導体薄膜１及び表
示素子部２が順次直接積層されているが、その間に絶縁
層、平坦化層や配線等を必要に応じて形成してもよい。
表示素子部２、画像形成用スイッチング回路部１１と配
線５を結線するには従来公知の手法、例えば、コンタク
トホール、異方性導電フィルム（ＡＣＦ）、金バンプ等
を用いて行う。

【００３９】このように本実施形態では、半導体薄膜１
上に表示素子部２を積層しているので、従来のようなフ
レキシブル基板を不要とすることができ、より軽量薄型
でより可撓性を有する表示装置を実現できる。特に、こ
のことは、紙のような形態のシート状ディスプレイに好
適である。また、画像表示部の形成時におけるプロセス
温度の上限が基板に制限されないため、高温のプロセス
温度が可能となり、様々な画像表示部を高品質にするこ
とができる。

【００４０】（第２の実施形態）図２は本発明の第２の
実施形態を示す図である。図２（ａ）は断面図、図２
（ｂ）は平面図である。なお、図２では図１と同一部分
は同一符号を付して説明を省略する。本実施形態では、
同一の半導体薄膜１上にスイッチング回路部１１と周辺
回路部６を形成している。周辺回路部６は画像形成用ス
イッチング回路部１１を駆動するためのシフトレジスタ
等からなる走査線駆動回路６２、シフトレジスタ等から
なるデータ線駆動回路６１である。これらの走査線駆動
回路やデータ線駆動回路はマトリクス状に配置された表
示素子２１を選択する回路である。その他の構成は図１
と同様である。

【００４１】本実施形態では、半導体薄膜１上にデータ
線駆動回路６１、走査線駆動回路６２から成る周辺回路
部６を形成しているので、第１の実施形態と比べて不図
示の外部周辺回路に接続するための配線５の本数を大幅
に低減できる。従って、シート状の画像表示部を外部周
辺回路とコネクタを介して分離可能な構成とする場合、
必要な結線数を少なくでき、信頼性を向上できる。な
お、図２の配線５の本数は正確に必要となる本数を示す
ものではない。

【００４２】また、図２では走査線駆動回路６２及びデ
ータ線駆動回路６１が各々スイッチング回路部１１とは
分離されているが、これらの回路は一体化した回路とし
て形成しても良い。更に、走査線駆動回路６２を形成し
た半導体薄膜１、データ線駆動回路６１を形成した半導
体薄膜１及び画像形成用スイッチング回路部１１を形成
した半導体薄膜１は、図２において一体に形成されてい
るが、分離形成して電気的に接続しても良い。

【００４３】この場合、表示装置の寸法が大き過ぎない
限り、一体化した回路膜を用いる方が、スイッチング回
路と駆動回路との結線に関わるコストを低減できるので
好ましい。逆に、表示装置の寸法が大きい場合等には、
周辺回路部６を更に分割し、多数の回路膜を含む部材を
適宜配置することで構成してもよい。この場合には、よ
り可撓性が増す。

【００４４】（第３の実施形態）図３は本発明の第３の
実施形態を示す図である。図３（ａ）は断面図、図３
（ｂ）は平面図である。なお、図３では図１、図２と同
一部分は同一符号を付して説明を省略する。第１、第２
の実施形態では、画像形成用スイッチング回路部１１を
有する半導体薄膜１は単体であり、この半導体薄膜１上
に全てのスイッチング素子１１１が形成されているが、
本実施形態では半導体薄膜１が複数の領域に分割されて
いる。また、分割された複数の半導体薄膜１の領域毎に
表示素子部２が積層されている。

【００４５】即ち、画像形成用スイッチング回路部１１
は図３（ａ）、（ｂ）に破線で囲んで示すようにスイッ
チング素子１１１を形成した複数の半導体薄膜１に分割
され、表示素子部２１も複数に分割されている。分割さ
れた半導体薄膜１及び表示素子部２１の隙間には必要に
応じて不図示の平坦化層を付設してもよい。また、複数
に分割された半導体薄膜１及び表示素子部２１は、マト
リックス状に電気的に接続するように配線を形成する必
要がある。

【００４６】更に、図３では１つの画像形成用スイッチ
ング素子１１１が１つの表示素子２１に対応し、単に、
画像形成用スイッチング回路部１１が複数に分割されて
いるが、複数のスイッチング素子を有する集積化スイッ
チング回路ブロックを離散的に配置し、画素−集積化ス
イッチング回路ブロック間の配線を介して複数個の画素
を駆動しても良い。極端な場合、各画素毎にスイッチン
グ素子１１１を有する回路膜を配しても構わない。

【００４７】このようにスイッチング回路部を形成した
半導体薄膜１や表示素子部２を複数個に分割する構成
は、表示装置の寸法が大きい時に特に有効である。ま
た、本発明の効果である可撓性が増すため、頑丈な画像
表示装置を形成するために有効である。

【００４８】（第４の実施形態）図４は本発明の第４の
実施形態を示す図である。図４（ａ）は断面図、図４
（ｂ）は平面図である。なお、図４では図１〜図３と同
一部分は同一符号を付して説明を省略する。本実施形態
では、第２の実施形態の走査線駆動回路６２やデータ線
駆動回路６１に加えて、同一半導体薄膜１上にプロセッ
サー７１、メモリ７２、画像処理回路７３、ワイヤレス
通信回路７４、太陽電池７５、二次電池７６、外部入出
力回路７７、スピーカー７８等が形成されている。これ
らの構成要素は不図示の配線により電気的に接続され、
表示装置に必要な周辺回路部の殆どが同一半導体薄膜１
上に形成されている。

【００４９】また、これらの周辺回路部は、従来公知の
手法により半導体薄膜１上に形成することができる。特
に、プロセッサー７１等の高速性が要求される回路とし
ては、単結晶半導体薄膜上に回路を形成することが望ま
しい。なお、図４では周辺回路部が同一半導体薄膜１上
に形成されているが、これらの周辺回路の一部又は全部
を分割された半導体薄膜に形成しても良い。特に、薄膜
状の太陽電池７５、二次電池７６、スピーカー78等は別
の基板上に作製し、これを基板から剥離、分離して組み
合わせるが良い。更に、周辺回路部の一部を層の異なる
半導体薄膜に形成しても良い。

【００５０】また、周辺回路を構成する回路はここで述
べたものに限定される訳ではなく、必要に応じて追加或
いは、削除しても構わない。更に、その他の表示装置に
必用な従来公知の薄膜状の部品、例えば、タッチパネル
用デジタイザー、シート状電池（燃料電池も含む）やシ
ート状ヒートシンク等を適宜付設しても良いことは言う
までもない。

【００５１】（第５の実施形態）図５は本発明の第５の
実施形態を示す図である。図５（ａ）は断面図、図５
（ｂ）は平面図である。なお、図５では図１〜図４と同
一部分は同一符号を付して説明を省略する。本実施形態
では、周辺回路部８を有する第2の半導体薄膜１′、そ
の上に画像形成用スイッチング回路部１１とデータ線駆
動回路６１、走査線駆動回路６２を有する第1の半導体
薄膜１、その上に表示素子部２が順次積層されている。

【００５２】周辺回路部８を有する第2の半導体薄膜
１′と周辺回路部やスイッチング回路部１１を有する第
2の半導体薄膜１との間には、不図示の平坦化層が形成
され、コンタクトホ−ル等を通して電気的に接続されて
いる。なお、これに限ることなく、例えば、平坦化層を
省略することも可能であるし、コンタクトホールではな
く、異方性導電膜（ＡＣＦ：厚さ方向にのみ導電性を示
す導電経路を有し、且つ、隣接する導電経路が互いに電
気的に絶縁されている膜）を介在させる等の手法により
結線を行っても良い。

【００５３】周辺回路部８には、図４と同様にメモリ７
２、プロセッサー７１、ワイヤレス通信回路７４、外部
入出力回路７７等が含まれ、これらの回路が第２の半導
体薄膜１′上に形成されている。また、これらの回路は
必ずしも半導体薄膜１′上に配置する必要はない。更
に、回路部を有する半導体薄膜は２層であるが、必要に
応じて更に多層に形成することも可能である。この場
合、層間に平坦化層や層間絶縁層を設けても良い。

【００５４】また、画像形成用スイッチング回路部１１
と同一面内に周辺回路の一部を配置しているが、画像形
成用スイッチング回路部１１と周辺回路部とを異なる半
導体薄膜に形成しても、同一の半導体薄膜に形成しても
構わない。但し、この場合には、図５に示すように画像
形成用スイッチング回路１１とスイッチング回路部１１
を駆動するための走査線駆動回路６２及びデータ線駆動
回路６１とを同一の回路膜に形成することが、スイッチ
ング回路部と駆動回路との結線を確実にする上で好まし
い。

【００５５】本実施形態では、周辺回路を表示素子部２
の周囲に配置する必要がない、若しくは表示素子部２の
周囲の周辺回路を低減できるので、表示素子部２の周囲
の余白面積を極力小さくすることができる。また、半導
体薄膜を積層配置とする場合、表示素子部２として透過
型液晶表示素子を用いる時には、特に、薄膜状白色ＥＬ
等の光源を第1の半導体薄膜１と第2の半導体薄膜１′と
の間に設置することがより望ましい。

【００５６】（第６の実施形態）次に、本発明の表示装
置の製造方法について詳しく説明する。図６は本実施形
態の表示装置の製造工程を示す図である。先ず、図６
（ａ）に示すように半導体基板１８上に分離層１９を形
成する。半導体基板１８としては、ＣＺ法、ＭＣＺ法或
いはＦＺ法等で作製された単結晶シリコンウエハの他、
基板表面が水素アニ−ル処理されたウエハ或いはエピタ
キシャルシリコンウエハ等を用いることができる。ま
た、シリコンウエハに限らず、GaAs基板やInP基板とい
った化合物半導体基板を用いることもできる。

【００５７】一方、分離層１９の形成方法としては、陽
極化成による多孔質層を利用する方法、或いは水素、窒
素若しくはヘリウム等の希ガスをイオン注入したイオン
注入層を利用する方法がある。前者の形成方法が有効で
ある理由は、多孔質層の形成によりその界面付近に大き
な結晶歪みが形成され、分離し易くなるからである。但
し、極端且つ急峻に多孔質層の多孔度を大きくすると、
結晶歪みが大きくなり過ぎて部分的に自然剥離を起した
りする恐れがある。そこで、分離層１９を多孔度の異な
る複数の層で構成し、例えば、半導体基板側から、高多
孔度層、低多孔度層の２層構成にすると良い。

【００５８】また、多孔質層表面に歪みの影響が伝達さ
れると、後述する多孔質層上に成長させる半導体膜の膜
質に悪影響を及ぼす場合も有り得るので、例えば、半導
体基板側から、低多孔度層、高多孔度層、低多孔度層の
３層構成にしてもよい。ここで、高多孔度層の多孔度は
１０%から９０%、低多孔度層の多孔度は１%から７０%の
範囲で利用可能である。多孔度の異なる層の形成は、陽
極化成の際の電流密度を変えたり、或いは化成溶液の種
類や濃度を変化させることで実現することができる。

【００５９】陽極化成により多孔質層を形成する場合に
は、多孔質層からなる分離層１９上に半導体薄膜１を成
長させるに先立って多孔質の孔の内側に窒化膜或いは酸
化膜等の保護膜を設ける保護膜形成工程や水素を含む雰
囲気下中で８００〜１０００℃の熱処理工程を行うのが
良い。これら２つの工程を併用、即ち、保護膜形成後、
熱処理工程を実施することも好ましい。

【００６０】更には、熱処理工程の後、第２の熱処理を
更に高温、９００℃−融点の範囲で行うことも好まし
い。例えば、最初の熱処理工程を９５０℃で行い、第２
の熱処理工程を１１００℃で行う。これらの処理によ
り、多孔質層表面の孔の封止を行う。形成された多孔質
層は、基板表面とほぼ垂直方向に細長く伸びた微細孔形
状であり、オリジナルの基板が有する結晶性を維持して
いる。尚、多孔質層の厚さは数百μmから０．１μm程度
まで使用することが可能である。

【００６１】次に、図６（ｂ）に示すように分離層１９
上に半導体薄膜１を堆積する。半導体薄膜１は、ＣＶＤ
法、ＭＢＥ法、スパッター法等従来公知の成膜方法によ
り形成することが可能である。ＣＶＤ法により半導体薄
膜１を成長させる場合には、所定の厚み（例えば、１０
ｎｍ）までは２０ｎｍ・min^-1 以下の低成長速度で行う
ことが好ましい。ここで、多孔質層が結晶性を維持して
いるので、その上に半導体薄膜をエピタキシャル成長さ
せることが可能となる。

【００６２】また、半導体薄膜１としては、単結晶シリ
コン薄膜やGaAs、InP、GaN等の化合物半導体膜を用いる
ことができる。半導体薄膜１が単結晶シリコンの場合に
は、原料ガスとして、SiH₂Cl₂、SiHCl₃、SiCl₄、SiH₄或
いはHClガスを添加してもよい。

【００６３】次に、図６（ｃ）に示すように半導体薄膜
１に回路素子或いは集積回路から成るスイッチング回路
部１１や周辺回路部６を形成する。スイッチング回路部
１１や周辺回路部６は図１〜図５等の画像形成用スイッ
チング回路部１１、周辺回路部６にそれぞれ対応する。
これらの回路素子或いは集積回路を形成するには、従来
公知の各種デバイス作製プロセスを利用すればよい。ス
イッチング回路部１１としては、従来公知の回路でよ
く、例えば、ＭＯＳＦＥＴとキャパシタを適宜組み合わ
せて構成すれば良い。

【００６４】次いで、図６（ｄ）に示すようにスイッチ
ング回路部１１等を形成した半導体薄膜１上に表示素子
部２を形成する。表示素子部２の各々の表示素子２１
は、図示しない上部電極、表示素子膜、下部電極から成
り、スイッチング回路部１１の各々のスイッチング素子
が各々の下部電極と電気的に接続されている。表示素子
部２としては、前述のように液晶表示、有機ＥＬ表示、
無機ＥＬ表示、エレクトロクロミック表示、電気泳動表
示、或いはツイスティング・ボール表示等の従来公知の
表示素子構造が用いられる。

【００６５】その後、図６（ｅ）に示すように表示素子
部２を保護するための上部保護膜３を形成する。上部保
護膜３としては、ガラス等も含まれるが、望ましくはプ
ラスチックを用いるのが良い。上部保護膜３の形成方法
としては、ポリマーシートを接着するか、或いは溶液法
により有機溶剤に溶解させたポリマーを塗布し、焼成す
る。

【００６６】次に、図６（ｆ）に示すように回路部を有
する半導体薄膜１とその上に形成した表示素子部２及び
上部保護膜３を分離層１９で剥離・分離して、回路膜を
含む表示素子を作製する。分離層１９として多孔質層を
用いる場合には、分離の具体的手法として、例えば、特
開平９−３１２３４９号公報に開示されているように真
空チャック等で部材を保持しつつ、分離する領域に引っ
張り力、圧縮力、剪断力を加えることによって機械的に
引き剥がしたり、或いは、超音波振動を印加して分離し
たり、局所的に加熱して分離する方法がある。

【００６７】但し、分離の際には回路へ加わる局所的な
応力に伴う回路の損傷を回避する観点から、流体の圧力
を印加する方法を利用することが好ましい。流体の圧力
を印加する場合には、液体或いは気体から成る流体を高
圧のジェットとして分離層１９の側面に噴き付ける。こ
こで用いる液体としては、水、エッチング液、アルコー
ル等がある。液体を使用する際には、同時に超音波を印
加しても良い。また、気体としては、空気、窒素ガス、
アルゴンガス等を利用できる。更に、これらの流体に氷
やプラスチック片、研磨剤といった固体の粒子、粉体を
含有した物を用いても良い。

【００６８】更に、分離層１９に静圧を印加することに
より分離を行うことも可能である。静圧を印加するため
には、半導体基板１８の周辺部の少なくとも一部を取り
囲んで密閉空間を構成するための密閉空間構成部材、及
び密閉空間内に外部の空間よりも高い圧力を印加する圧
力印加機構が必要となる。

【００６９】流体は非常に微小な隙間へも流入し、内部
の圧力を上げることが可能で、外圧を分散して印加でき
ることが特徴である。また、一部に極端に圧力がかから
ないことから、最も分離し易い個所を選択的に分離する
という特徴がある。このように液体を用いる方法は、本
発明のように薄膜デバイス（回路）が既に作製されてい
る薄層全面を分離するのに最適の方法である。

【００７０】ここで、分離工程後、回路膜を含む部材に
分離層１９の一部が在留することがある（以下、残留分
離層）。この残留分離層は必要に応じて研磨、研削或い
はエッチング等により除去しても構わない。また、除去
せずに、例えば、水素を含む雰囲気中で熱処理する等し
ても良い。なお、残留分離層は高抵抗化されており、一
種のＳＯＩ的なデバイスの高速化、低消費電力化が実現
されるので、特に問題がなければ、除去することなく利
用してもよい。

【００７１】最後に、図６（ｇ）に示すように半導体薄
膜１を保護するための下部保護膜４を形成して表示装置
が完成する。下部保護膜４としては、上部保護膜３と同
様にポリマーシートを接着するか、或いは有機溶剤に溶
解させたポリマーを塗布し、焼成することで形成する。
なお、残された半導体基板１８は上述した回路膜を含む
部材の作製に繰り返し利用できる。

【００７２】なお、本実施形態では、半導体薄膜１上に
スイッチング回路部１１及び周辺回路部６を形成した
が、図４と同様にプロセッサー７１、メモリ７２、画像
処理回路７３、ワイヤレス通信回路７４、太陽電池７
５、二次電池７６、外部入出力回路７７、スピーカー７
８等を形成しても構わない。また、分離層１９の上に堆
積する膜も半導体薄膜に限定されず、酸化シリコン等の
絶縁体膜を用い、この上にＭＩＭ構造素子等を形成して
回路膜を構成してもよい。更に、絶縁体膜を介して更に
この上に半導体薄膜を堆積し、この半導体膜に回路素子
や集積回路を形成して回路膜を構成しても構わない。

【００７３】（第７の実施形態）次に、本発明の製造方
法の他の実施形態を第７の実施形態として説明する。図
７は第７の実施形態の製造工程を示す図である。まず、
基板１８上に分離層１９を形成し（図７（ａ））、分離
層１９上に半導体薄膜１を形成する（図７（ｂ））。そ
の後、半導体薄膜１上にスイッチング回路部１１や周辺
回路部６を形成する（図７（ｃ））。ここまでは、図６
と同様である。

【００７４】次に、図７（ｄ）に示すように半導体薄膜
１を複数の集合体ブロックにチップ化するために、回路
毎或いはスイッチング回路部１１の幾つかの集合体ブロ
ック毎に切り込み溝１２を形成する。ここでは、周辺回
路部６とスイッチング回路部１１を複数のブロックに分
割している。切り込み溝１２は通常のダイシング装置を
用いて形成することができる。この他、エッチング、レ
ーザーアブレーション、超音波カッターや高圧ジェット
（例えばウォータージェット）等を用いてもよい。エッ
チングで形成する場合には、HF＋H₂O₂、HF＋HNO₃、アル
カリ溶液等のエッチング液を用いることができる。レー
ザーによる場合には、YAGレーザー、CO₂レーザーやエキ
シマレーザー等を利用することができる。

【００７５】切り込み溝１２の先端は必ずしも分離層１
９まで到達していなくとも良いが、好ましくは分離層１
９の内部或いは半導体基板１８と分離層１９との界面付
近に到達しているのが良い。但し、半導体基板１８を再
利用するためには、半導体基板１８まで到達しないよう
に形成することが望ましい。また、分離層１９が高多孔
度層と低多孔度層を含んで形成されている場合には、高
多孔度層の内部或いはその界面付近に切り込み溝１２の
先端が到達することが好ましい。

【００７６】尚、切り込み溝１２を形成する前に、分離
後は個々のチップになるチップ間を、LOCOS（局所酸
化）或いはメサエッチングして、チップ間には半導体薄
膜が存在しないようにしても良い。

【００７７】チップ化されたスィッチング回路部１１の
一体ブロックは、不図示の配線により全素子がマトリッ
クス配置するように結線する。この結線の成方法として
は、スイッチング回路部１１のチップ化処理後、プラス
チック等により配線を形成する部分を平坦化し、その上
に通常の半導体プロセス又は印刷プロセスにより金属配
線、絶縁層等を配置して形成する。

【００７８】次いで、図７（ｅ）に示すように表示素子
部２を分割された画像形成用スイッチング回路部１１の
各ブロック上にそれぞれ形成し、その後、図７（ｆ）に
示すように表示素子部２上に上部保護膜３を形成する。
次に、図７（ｇ）に示すように一体となったスイッチン
グ回路部１１と表示素子部２とそれらを保護する上部保
護膜３を半導体基板１８から分離して、チップ化された
回路膜を含む部材を作製する。

【００７９】この分離工程では、図６の製造方法で説明
したように機械的に引き剥がしたり、或いは分離する領
域を真空チャック等で保持した後、その領域に超音波振
動を印加して分離したり、局所的に加熱して分離する。
但し、分離の際に回路へ加わる局所的な応力に伴う回路
の損傷を回避する観点から、流体の圧力を印加する方法
を利用するのが好ましい。

【００８０】流体の圧力を印加する方法としては、液体
或いは気体からなる流体を高圧のジェットとして分離層
１９の側面に噴き付けたり、分離層に静圧を印加する。
また、切り込み溝１２から高圧の液体或いは気体からな
る流体を注入したり、或いは流体を切り込み溝１２の少
なくとも一部に噴き付けることにより行う。各チップの
周囲の切り込み溝に流体を噴き付ける場合には、所望の
チップ毎に分離することが可能である。

【００８１】最後に、図７（ｈ）に示すように半導体薄
膜１の下側に下部保護膜４を形成して表示装置が完成す
る。

【００８２】（第８の実施形態）次に、本発明による表
示装置の製造方法の更に他の実施形態を第８の実施形態
として説明する。図８（ａ）〜（ｎ）は本実施形態の製
造方法の製造工程を示す図である。図８（ａ）〜（ｅ）
と図８（ｆ）〜（ｈ）は、それぞれ異なる基板上での工
程を示す。

【００８３】まず、図８（ａ）〜（ｃ）に示すように基
板１８上に分離層１９を形成した後、分離層１９上に第
１の半導体薄膜１を形成し、更に、半導体薄膜１上に画
像形成用スイッチング回路部１１、周辺回路部６を形成
する。次に、図８（ｄ）に示すように半導体薄膜１上に
接着層１７で仮基板２０を接着し、その後、図８（ｅ）
に示すように分離層１９から基板１８を分離する。ま
た、この分離後には残留分離層をエッチングにより除去
する。

【００８４】一方、図８（ｆ）〜（ｈ）に示すように基
板１８上に分離層１９を形成した後、分離層１９上に第
２の半導体薄膜１′を形成し、更に、半導体薄膜１′上
に周辺回路部８を形成する。

【００８５】次に、図８（ｉ）に示すように図８（ｅ）
の半導体薄膜１上に図８（ｈ）の半導体薄膜１′を積層
する。これは、例えば、２つの半導体薄膜を接着剤を用
いて接着する、或いは２つの半導体薄膜を熱処理によっ
て接合する等の方法で行う。また、図８（ｊ）に示すよ
うに仮基板２０を除去した後、２つの半導体薄膜におけ
る周辺回路部６、スイッチング回路部１１、周辺回路部
８の必要な部分の電気的な接続を前述のようにコンタク
トホール等で行う。

【００８６】その後、図８（ｋ）に示すように画像形成
用スイッチング回路部１１上に表示素子部２を形成し、
続いて図８（ｌ）に示すように上部保護膜３を形成す
る。次いで、図８（ｍ）に示すように下側の基板１８を
分離層１９で分離し、最後に図８（ｎ）に示すように下
部保護膜４を形成して表示装置が完成する。

【００８７】ここで、周辺回路部６としては図２等で説
明した走査線駆動回路６２やデータ線駆動回路６１等が
適しており、画像形成用スイッチング回路部１１と同一
基板上に形成すると高速性、信頼性の点において有利で
ある。また、周辺回路部８としては、図４、図５で説明
したように画像処理回路、プロセッサー、メモリ等の直
接の駆動回路ではない回路が適している。本実施形態に
よれば、フレキシブルなディスプレイシステムをよりコ
ンパクトに実現できる。

【００８８】

【実施例】次に、本発明の実施例について説明する。本
願発明者は上記実施形態で説明した表示装置を作製し、
評価実験を試みた。以下、これを実施例１、２として説
明する。

【００８９】（実施例１）実施例１では、図２の表示装
置を図６の製造方法を用いて作製した。作製した表示装
置の断面図を図９に示す。まず、本実施例では、表示素
子部２として有機ＥＬ素子を用いた。また、半導体薄膜
１に形成したスイッチング素子は少なくとも複数のＴＦ
Ｔとコンデンサを有し、図９ではＴＦＴとして表示部駆
動用のＴＦＴ１４、ＴＦＴ１４のゲートを制御するＴＦ
Ｔ１５の２つのＴＦＴを形成している。有機ＥＬ素子の
下部電極２２と一方のＴＦＴ１４のドレイン電極が電気
的に接続されている。

【００９０】基本的に、有機ＥＬ素子の構造は図９に示
すように下部電極２２、上部電極２４の間に少なくとも
発光部２３が設けられている。また、発光効率を向上す
る目的で、電子注入層、電子輸送層、ホール注入層、ホ
ール輸送層等を導入していても良い。隣接する各々の表
示素子２１は絶縁層５３で電気的に切断する方が望まし
い。

【００９１】また、マトリックス配線等は表示素子部２
内において回路部と電気的な接続を取り、且つ、互いに
電気的な絶縁を持つように構成している。表示素子部２
を形成した後、上部保護膜3を形成し、更に、分離層１
９で分離した後、下部保護膜４を形成している。

【００９２】次に、スイッチング回路部を形成した半導
体薄膜１の作製方法について説明する。まず、直径300
ｍｍの比抵抗0.01 Ω・ｃｍのｐ型単結晶シリコン基板
１８をＨＦ中において陽極化成を行い、多孔質シリコン
層からなる分離層１９を形成した（図６（ａ）参照）。
陽極化成の条件は以下の通りである。

【００９３】電流密度：7 mA／cm^-2 陽極化成溶液： HF：H₂O：C₂H₅OH ＝ 1：1：1 時間：11分多孔質シリコンの厚み：12 μm

【００９４】多孔質シリコン層は、当該多孔質シリコン
層上に高品質エピタキシャルシリコン層を形成でき、更
に、分離層として用いることができるように多孔度を調
整した。具体的には２０%であった。

【００９５】この単結晶シリコン基板を酸素雰囲気中４
００℃で１時間酸化した。この酸化により多孔質シリコ
ンの孔の内壁は熱酸化膜で覆われた。この多孔質シリコ
ン層の表面を弗酸で処理し、孔の内壁の酸化膜を残し
て、多孔質シリコン層の表面の酸化膜のみ除去した。次
いで、多孔質シリコン層上にＣＶＤ法により単結晶シリ
コン層を0.15 μmエピタキシャル成長させて半導体薄膜
１を形成した（図６（ｂ）参照）。成長条件は以下の通
りである。

【００９６】ソースガス：SiH₂Cl₂/H₂ ガス流量：0.5/180 l・min^-1 ガス圧力：80 Torr 温度：950℃ 成長速度：0.3 μm・min^-1

【００９７】また、エピタキシャル成長に先立って水素
含有雰囲気中の熱処理を行った。これは、表面孔を封止
するために行うものである。本熱処理に加えて、微小な
シリコン原子を原料ガス等により付加し、その表面孔封
止を補っても良い。

【００９８】このようにして作製した基板は、通常用い
られているエピウエハと同一のウエハとして扱うことが
できる。異なる点はエピタキシャル成長シリコン層の下
に多孔質層が形成されていることのみである。

【００９９】このエピタキシャル成長シリコン層からな
る半導体薄膜１にウエハの中央対角280 mm（11インチ）
の領域にアクティブ・マトリクス用のスイッチング回路
部１１、及び周辺回路部６を形成した（図６（ｃ）参
照）。スイッチング回路部１１は、従来公知の複数のＭ
ＯＳＦＥＴ（１４，１５）とキャパシタ１６を利用する
ものである。

【０１００】走査線駆動回路６２やデータ線駆動回路６
１を含む周辺回路部６は、上述のスイッチング回路部１
１と同様の手法により作製した。走査線駆動回路６２や
データ線駆動回路６１は、ＣＭＯＳ回路を基本として、
シフトレジスタ、アナログスイッチ、レベルシフター、
バッファー等を組み合わせた従来公知の回路である。こ
の後、必要に応じて、回路間、回路―配線間の結線を行
った。

【０１０１】次に、表示素子部２をスイッチング回路部
１１上に形成した。まず、ポリイミド等の絶縁層５３を
形成し、適宜、マトリックス配線５１、コンタクトホー
ル５２等を形成した。表示素子２１は少なくとも下部電
極２２、発光部２３、上部電極２４を有し、電圧を印加
することでキヤリアを注入し、発光部２３においてキヤ
リアの再結合により発光する。

【０１０２】有機ＥＬ材料として低分子系材料を用いる
場合は、一般に真空化におけるマスク蒸着で各層を形成
し、発光部２３として電子注入層、電子輸送層、ホール
注入層、ホール輸送層を加えることで発光特性を改善で
きる。また、有機ＥＬ材料として高分子材料を用いる場
合には、一般に溶剤に可溶のため、空気中、印刷手法に
より形成できる。

【０１０３】表示素子部２を形成後、上部保護膜３とし
て厚さ１００μmのＰＥＴ製シートに熱融着性の接着層
を形成し、熱をかけて貼り合わせた。

【０１０４】次に、分離層１９として機能する多孔質シ
リコン層で分離を行った（図６（ｆ）参照）。分離には
ウォータージェットを用いたが、エアージェット、窒素
ガスジェット、その他の気体ジェット、或いは水以外の
液体ジェット、氷やプラスチック片、研磨剤の混じった
流体ジェット、或いはこれらの静圧を印加することも可
能である。また、この際、回路膜側に残留した多孔質シ
リコンは除去しなかったが、除去しても良い。

【０１０５】一方、分離して残った半導体基板側は、残
留多孔質層を除去し、必要であればエッジ等に残ったデ
バイス工程で形成された層を除去し、更に必要であれば
表面再研磨をして、再度同じ工程に投入できた。また、
ダミーウエハ等別目的の基板として利用できた。最後
に、下部保護膜４として、熱可塑性ポリイミドを塗布・
焼成により形成し、表示装置が完成した。

【０１０６】完成した表示装置に電源、コントローラ
ー、Ｄ／Ａコンバーター等を接続し、マトリクス画像表
示を行ったところ、表示装置を曲げた状態でも良好に表
示可能であった。

【０１０７】一方、分離して残った半導体基板側は、残
留多孔質層を除去し、必要であればエッジ等に残ったデ
バイス工程で形成された層を除去し、更に必要であれば
表面再研磨をして、再度表示装置の作製工程に用いるこ
とができた。また、別目的の基板としても利用できる。
例えば、ダミーウエハである。回路及び／又は集積回路
を形成する層は、繰り返しの度に新規にエピタキシャル
成長した層であるので、繰り返すことによる回路特性の
劣化や表示装置の表示特性の劣化は認められなかった。

【０１０８】（実施例２）実施例１では分離層１９を構
成する多孔質層は１層であったが、実施例２では多孔度
の異なる２層の多孔質層とした。先ず、単結晶シリコン
基板表面の陽極化成を以下の条件で行った。

【０１０９】電流密度：8 mA ・cm^-2 陽極化成溶液： HF：H₂O：C₂H₅OH ＝ 1：1：1 時間：5分多孔質シリコンの厚み：6 μm

【０１１０】その後、更に以下の条件で陽極化成を行っ
た。

【０１１１】電流密度：33 mA ・cm^-2 陽極化成溶液： HF：H₂O：C₂H₅OH ＝ 1：1：1 時間：80秒多孔質シリコンの厚み：3 μm

【０１１２】このようにして単結晶シリコン基板側から
多孔度４５%の高多孔度層、更にその上に多孔度２０%の
低多孔度層を形成した。その後、実施例１と全く同様の
工程で表示装置を作製した。

【０１１３】尚、２層の多孔質層の厚さは、６μm／３
μmの構成でなくてもよく、陽極化成条件を変えること
によって、厚さを可変することができる。陽極化成液
は、HF：H₂O：C₂H₅OH ＝ 1：1：1でなくてもよい。ま
た、エタノールの代わりにイソプロピルアルコール等の
他のアルコールを用いても良い。アルコールは界面活性
剤として反応泡のウエハ表面付着を防止することを目的
としているので、アルコールでなくて他の界面活性剤で
もよく、界面活性剤を添加せずに、超音波で表面付着泡
を除去しても良い。

【０１１４】次に、完成した表示装置に電源、コントロ
ーラー、Ｄ／Ａコンバーター等を接続し、マトリクス画
像表示を行ったところ、表示装置を曲げた状態でも良好
に表示可能であった。

【０１１５】一方、分離して残った半導体基板側は、残
留多孔質層を除去し、必要であればエッジ等に残ったデ
バイス工程で形成された層を除去し、更に必要であれば
表面再研磨をして、再度表示装置の作製工程に用いるこ
とができた。また、別目的の基板として利用できる。例
えば、ダミーウエハである。回路及び／又は集積回路を
形成する層は、繰り返しの度に新規にエピタキシャル成
長した層であるので、繰り返すことによる回路特性の劣
化や表示装置の表示特性の劣化は認められなかった。

【０１１６】なお、以上の実施例においては、表示部と
して有機ＥＬ表示等を用いて表示装置を作製したが、こ
れ以外の表示方式であっても、電気アドレス方式で表示
を行えるものであれば、どんな表示方式も利用可能であ
る。例えば、液晶表示、無機ＥＬ表示、エレクトロクロ
ミック表示、電気泳動表示、ツイスティング・ボール表
示等を用いることができる。

【０１１７】

【発明の効果】以上説明したように本発明によれば、基
板材料を用いることなく、プラスチック等により表面を
保護されたスイッチング回路や周辺回路を搭載した高性
能な表示装置を実現することができる。そのため、より
軽量薄型で、より可撓性を有する高画質な表示装置を実
現することができる。また、画像表示部の形成時におけ
るプロセス温度の上限が基板に制限されないため、高品
質の表示装置を作製することができる。

【図面の簡単な説明】

【図１】本発明の表示装置の第１の実施形態を示す図で
ある。

【図２】本発明の第２の実施形態を示す図である。

【図３】本発明の第３の実施形態を示す図である。

【図４】本発明の第４の実施形態を示す図である。

【図５】本発明の第５の実施形態を示す図である。

【図６】本発明の表示装置の製造方法の一実施形態を示
す工程図である。

【図７】本発明の製造方法の他の実施形態を示す工程図
である。

【図８】本発明の表示装置の製造方法の更に他の実施形
態を示す工程図である。

【図９】本発明の実施例で作製した表示装置を示す模式
的断面図である。

【符号の説明】

１、１′ 回路部を有する半導体薄膜２表示素子部３上部保護膜４下部保護膜５配線６、８周辺回路部１１画像形成用スイッチング回路部１２切り込み溝１４、１５ＴＦＴ１６コンデンサ１７接着層１８半導体基板１９分離層２０仮基板２１表示素子２２下部電極２３発光部２４上部電極５１配線５２コンタクトホール５３絶縁層６１データ線駆動回路６２走査線駆動回路７１プロセッサー７２メモリ７３画像処理回路７４通信回路７５太陽電池７６二次電池７７外部入出力回路７８スピーカー１１１画像形成用スイッチング素子

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 33/04 Ｈ０５Ｂ 33/10 33/10 33/14 Ａ 33/14 Ｈ０１Ｌ 29/78 ６１２Ｂ６２６Ｃ６２１ (72)発明者米原隆夫東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 3K007 AB18 BA06 BA07 BB07 CA06 DB03 EB00 FA01 FA02 5C094 AA43 AA46 BA03 BA27 BA43 BA75 CA19 DA06 GB10 5F110 AA30 BB02 BB04 DD01 GG02 GG04 GG12 GG42 GG43 GG44 NN62 NN65 NN66 NN72 QQ06

Claims

【特許請求の範囲】

【請求項１】複数の表示素子から成る表示素子部と、
基板上に形成された分離層から分離され、且つ、前記表
示素子を駆動するための複数の画像形成用スイッチング
素子が形成された半導体薄膜とを積層して成ることを特
徴とする表示装置。
【請求項２】前記表示素子部を保護するための上部保
護膜、及び前記半導体薄膜を保護するための下部保護膜
が形成され、前記上部保護膜と下部保護膜のうち少なく
とも一方が光透過性を有することを特徴とする請求項１
に記載の表示装置。
【請求項３】前記上部保護膜及び下部保護膜は、とも
に可撓性を有することを特徴とする請求項２に記載の表
示装置。
【請求項４】前記同一の半導体薄膜上に周辺回路部が
形成されていることを特徴とする請求項１〜３に記載の
表示装置。
【請求項５】前記半導体薄膜は、切り込み溝により複
数の領域に分割されていることを特徴とする請求項１〜
４に記載の表示装置。
【請求項６】前記半導体薄膜は、積層された複数の半
導体薄膜から構成され、１つの半導体薄膜にスイッチン
グ回路部又はスイッチング回路部と周辺回路部が形成さ
れ、他の半導体薄膜に周辺回路部が形成されていること
を特徴とする請求項１〜５に記載の表示装置。
【請求項７】前記半導体薄膜は、単結晶シリコン層で
あることを特徴とする請求項１〜６に記載の表示装置。
【請求項８】前記分離層は、多孔質シリコン層である
ことを特徴とする請求項１〜７に記載の表示装置。
【請求項９】前記表示素子は、液晶表示素子、有機Ｅ
Ｌ表示素子、無機ＥＬ表示素子、電気泳動表示素子、ツ
イスティング・ボ−ル表示素子、又はエレクトロクロミ
ック表示素子であることを特徴とする請求項１〜８に記
載の表示装置。
【請求項１０】前記周辺回路部は、前記表示素子を選
択する走査線駆動回路及びデータ線駆動回路、プロセッ
サー、メモリ、画像処理回路、ワイヤレス通信回路、太
陽電池、二次電池、外部入出力回路、又はスピーカーで
あることを特徴とする請求項１〜９に記載の表示装置。
【請求項１１】分離層を有する基板上に半導体薄膜を
形成する工程、前記半導体薄膜上に画像形成用スイッチ
ング素子を形成する工程、前記半導体薄膜上に画像表示
部を形成する工程、前記画像表示部に上部保護膜を形成
する工程、前記半導体薄膜、画像表示部及び上部保護膜
を前記基板から前記分離層において剥離・分離する工
程、前記半導体薄膜側に下部保護膜を形成する工程を含
むことを特徴とする表示装置の製造方法。
【請求項１２】分離層を有する基板上に半導体薄膜を
形成する工程、前記半導体薄膜上に画像形成用スイッチ
ング素子と周辺回路部を形成する工程、前記半導体薄膜
上に画像表示部を形成する工程、前記画像表示部上に上
部保護膜を形成する工程、前記半導体薄膜、画像表示部
及び上部保護膜を前記基板から前記分離層において剥離
・分離する工程、前記半導体薄膜側に下部保護膜を形成
する工程を含むことを特徴とする表示装置の製造方法。
【請求項１３】分離層を有する基板上に半導体薄膜を
形成する工程、前記半導体薄膜上に画像形成用スイッチ
ング素子、又は画像形成用スイッチング素子と周辺回路
部を形成する工程、前記半導体薄膜に切り込み溝を形成
することにより半導体薄膜を複数の領域に分割する工
程、分割された半導体薄膜上の各領域毎に画像表示部を
形成する工程、前記画像表示部上に上部保護膜を形成す
る工程、前記半導体薄膜、画像表示部及び上部保護膜を
前記基板から前記分離層において剥離・分離する工程、
前記半導体薄膜側に下部保護膜を形成する工程を含むこ
とを特徴とする表示装置の製造方法。
【請求項１４】第１の分離層を有する第１の基板上に
第１の半導体薄膜を形成する工程、前記第１の半導体薄
膜上に少なくとも画像形成用スイッチング素子を含む回
路部を形成する工程、前記第１の半導体薄膜上に仮基板
を接着する工程、前記第１の基板を前記分離層から分離
する工程、前記第２の分離層を有する第２の基板上に第
２の半導体薄膜を形成する工程、前記第２の半導体薄膜
上に周辺回路部を形成する工程、前記仮基板上の第１の
半導体薄膜と前記第２の基板の第２の半導体薄膜とを接
合する工程、前記仮基板を分離する工程、仮基板が分離
された第１の半導体薄膜上に画像表示部を形成する工
程、前記画像表示部上に上部保護膜を形成する工程、前
記第２の基板を第２の分離層から分離する工程、前記第
２の半導体薄膜側に下部保護膜を形成する工程を含むこ
とを特徴とする表示装置の製造方法。
【請求項１５】前記分離工程は、前記分離層に液体、
或いは気体の流体を注入することによって行うことを特
徴とする請求項１１〜１４に記載の表示装置の製造方
法。