JP6087046B2 - 薄膜素子の転写方法及び回路基板の製造方法 - Google Patents
薄膜素子の転写方法及び回路基板の製造方法 Download PDFInfo
- Publication number
- JP6087046B2 JP6087046B2 JP2011044551A JP2011044551A JP6087046B2 JP 6087046 B2 JP6087046 B2 JP 6087046B2 JP 2011044551 A JP2011044551 A JP 2011044551A JP 2011044551 A JP2011044551 A JP 2011044551A JP 6087046 B2 JP6087046 B2 JP 6087046B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- transfer
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims description 100
- 239000010409 thin film Substances 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 178
- 239000010410 layer Substances 0.000 claims description 147
- 239000010408 film Substances 0.000 claims description 125
- 239000003990 capacitor Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 229910005347 FeSi Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910020177 SiOF Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000013518 transcription Methods 0.000 description 2
- 230000035897 transcription Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、支持基板上に形成された薄膜キャパシタなどを転写基板側へ転写する薄膜素子の転写方法と、転写された薄膜素子を備えた回路基板の製造方法に関するものである。
ＩＣ及びキャパシタやインダクタなどから構成される複合モジュールや受動素子は、携帯電話などに代表される移動体通信機器等に用いるために、低背化が求められている。モジュールの低背化のため、例えば、プリント基板や樹脂基板上へ高容量な薄膜キャパシタを形成する手法が求められている。ポリイミドやＴＳＶを有するＳｉインターポーザなどの非耐熱性基板上に薄膜キャパシタ素子を形成するためには、基板の耐熱温度以下の温度で薄膜キャパシタを形成する必要があり、低温で高誘電率な薄膜キャパシタを形成する手法が検討されている。
例えば、下記特許文献１の薄膜誘電体とそれを用いた多層配線板とその製造方法には、誘電率が２５以上で膜厚が１．５μｍ以下であることを特徴とし、有機樹脂に無機充填剤が分散してなることを特徴とする薄膜誘電体が開示されている。また、下記特許文献２の（Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサおよびその製造方法には、（Ｂａ，Ｓｒ）ＴｉＯ３主成分に対し、０．１〜１０ｍｏｌ％のＳｉ成分からなる組成の有機金属化合物溶液を基板に塗布し、４００℃程度の低温でも焼結性の高い薄膜コンデンサを製造できることが開示されている。しかしながら、特許文献１及び２のいずれの技術においても、キャパシタの成膜温度に制限があるために、高容量な薄膜キャパシタを形成することはできない。
一方、高容量な薄膜キャパシタを形成するには、Ｓｉ基板などの耐熱性基板を用いて、６００℃以上の成膜温度，熱処理工程によって誘電体薄膜を形成する方法もある。このような高温成膜手法は、ポリイミドやエポキシ樹脂，ＴＳＶ（Ｓｉ貫通電極）基板などの非耐熱性基板では、上記熱処理により基板へのダメージが残るため適用が困難であった。そこで、Ｓｉ基板などの耐熱性基板に形成した高誘電材料からなる薄膜キャパシタを、低温プロセスで異種基板上に転写する様々な方法が検討されている。例えば、Ｓｉ基板上に形成した薄膜キャパシタを機械的に剥離して、樹脂などの介在層（接着層）を用いて異種基板上へ転写する試みがなされている。
例えば、下記特許文献３には、誘電体膜を形成する耐熱性基板上の下地電極にあらかじめ剥離性の高い積層構造ＳｉＯ２／Ｐｔの界面構造（通常ＳｉＯ２／Ｐｔ界面では密着性を得るためにＴｉあるいはＴｉＯ２を有する構造）を導入しておいて転写することにより、低コストで高誘電率を有し、しかも所要の場所に無駄なく形成することのできる誘電体構造体及びその製造方法を提供することが開示されている。また、下記特許文献４の機能性薄膜の転写方法には、金属窒化物層を含む分離層を用いた基板を用いることで、機能性薄膜構造と分離層の界面で容易かつ完全に剥離させ、欠陥の少ない機能性薄膜を得る方法が開示されている。更に、下記特許文献５には、レーザーリフトオフ工程を利用した転写工程を改善することによって、薄膜キャパシタのための誘電体膜の損傷を最少化することができる薄膜キャパシタの内蔵型配線基板を提供することが開示されている。
しかしながら、上述した背景技術には次のような不都合がある。まず、前記特許文献３に記載の技術では、剥離する界面（ＳｉＯ２／Ｐｔ）の密着性を制御するために、下部Ｐｔ電極を厚膜化する必要があるとされており、作製コストの増大を引き起こすという不都合がある。また、前記特許文献４に記載の技術では、金属窒化物層を除去する工程において、素子へのダメージが懸念される。また、特許文献５では、レーザー照射により基板と薄膜層を分離するため、基板が、レーザーを透過する材料に限定され、従来のＳｉ基板に形成するプロセスが適用できないという不都合がある。
本発明は、以上のような点に着目したもので、支持基板上に形成されたＭＩＭ構造（下部電極／誘電体層／上部電極）膜を、均一かつ低ダメージで剥離して、転写基板へ転写する薄膜素子の転写方法と、該方法によって転写された薄膜素子を基板上に有する回路基板の製造方法を提供することを、その目的とする。
本発明は、ＭＩＭ構造を有する薄膜素子を、支持基板側から転写基板側に転写する薄膜素子の転写方法であって、支持基板上に層間絶縁層を介して形成されたＭＩＭ構造膜の表面に、絶縁膜を形成する工程と、前記支持基板側の前記絶縁膜の表面と、前記転写基板側の表面の少なくとも一方の表面に、金属とＳｉからなる密着層を、１０−６〜１０−７Ｐａオーダーの超高真空中で形成する工程と、前記支持基板の前記ＭＩＭ構造膜が形成された側の表面と、前記転写基板側の表面を、前記密着層を挟むように接触させ、荷重を掛けて接合する工程と、前記支持基板と転写基板を離し、支持基板側から転写基板側へ前記ＭＩＭ構造膜を転写する工程と、を含んでおり、前記密着層による密着力をＦＡとし、前記支持基板上の前記層間絶縁層と前記ＭＩＭ構造膜との界面の密着力をＦＢとしたときに、前記密着層を形成するイオンビームの照射条件を変更して金属の量を増やすことで、前記ＦＡを増大してＦＡ＞ＦＢとすることで、前記剥離・転写を可能としたことを特徴とする。
主要な形態の一つは、前記転写基板側にも密着層を形成する場合には、前記転写基板上にＳｉ膜を形成した後に、該Ｓｉ膜上に前記密着層を形成することを特徴とする。他の形態は、前記支持基板が耐熱性基板であり、前記転写基板が非耐熱性基板であるとともに、前記ＭＩＭ構造膜が、高誘電率の誘電体薄膜を上部電極と下部電極で挟んだ構造であることを特徴とする。更に他の形態は、前記支持基板上の前記層間絶縁層がＢＳＴ膜であり、水素プラズマ処理もしくは水素インプランテーション処理を行うことで、前記ＢＳＴ膜と前記ＭＩＭ構造膜との密着力ＦＢを低下させる工程，もしくは、前記支持基板上に絶縁層を形成するとともに、この絶縁層の表面をフッ素プラズマ処理して低誘電率の層間絶縁層を形成し、その上に前記ＭＩＭ構造膜を形成することで、前記層間絶縁層と前記ＭＩＭ構造膜との界面の密着力ＦＢを低下させる工程，あるいは、前記ＭＩＭ構造膜と前記層間絶縁層の界面に、機械的な剥離起点を形成することで、前記層間絶縁層と前記ＭＩＭ構造膜の密着力ＦＢを低下させる工程を含むことを特徴とする。更に他の形態は、前記ＭＩＭ構造膜の形成後かつ前記絶縁膜の形成前，あるいは、前記ＭＩＭ構造膜の転写基板側への転写後に、前記ＭＩＭ構造膜を加工してＭＩＭキャパシタ構造を形成する工程，を含むことを特徴とする。
本発明の回路基板の製造方法は、前記いずれかに記載の方法によって、前記転写基板上に、前記密着層を介して薄膜素子を転写する工程を含むことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明によれば、支持基板上に層間絶縁層を介して形成されたＭＩＭ構造膜側の絶縁膜の表面と、転写基板側の表面の少なくとも一方の表面に、超高真空中で金属とＳｉからなる密着層を形成し、前記支持基板の前記ＭＩＭ構造膜が形成された側の表面と前記転写基板側の表面とを、前記密着層を挟んで接触させ、荷重を掛けて接合し、前記支持基板側から転写基板側へ、前記ＭＩＭ構造膜を剥離・転写する。その際に、前記ＭＩＭ構造膜と転写基板側との密着力ＦＡを制御し、あるいは、必要に応じて、前記ＭＩＭ構造膜と支持基板側との密着力ＦＢも制御して、ＦＡ＞ＦＢとすることとしたので、均一かつ低ダメージでＭＩＭ構造を有する薄膜素子を下地基板側から剥離し、転写基板側へ転写することができる。また、転写基板上に前記転写手法によって転写された薄膜素子を備えることで、回路基板の低背化も可能となる。
以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。
最初に、図１及び図２を参照しながら本発明の実施例１を説明する。図１(A)は、本実施例の回路基板の積層構造を示す断面図，図１(B)は薄膜素子と支持基板の剥離界面と、薄膜素子と転写基板の接着界面を示す断面図である。図２は、本実施例による薄膜素子の転写工程を示す断面図である。図１(A)に示すように、本実施例の回路基板１０は、転写基板４０上に、Ｓｉ膜４２及び密着層４６を介して薄膜キャパシタ３０が設けられた構造となっている。前記転写基板４０は、例えば、ポリイミドなどの樹脂基板やＴＳＶのような非耐熱性基板であり、密着層４６としては、例えば、ＦｅＳｉなどのように、金属とＳｉからなるものが用いられる。また、前記薄膜キャパシタ３０は、電極層２０，２４の間に、高誘電率の誘電体層２２が挟まれたＭＩＭ構造となっている。前記電極層２０，２４の材料としては、例えば、Ｐｔや導電性薄膜（ＲｕＯやＩｒＯなど）が用いられ、誘電体層２２の材料としては、例えば、ＢａＳｒＴｉＯ３，ＢａＴｉＯ３，ＳｒＴｉＯ３などが用いられる。また、図示の例では、前記薄膜キャパシタ３０の表面は、絶縁性の保護膜４８により覆われている。該保護膜４８としては、例えば、ＳｉＯ２，ＳｉＮ，Ａｌ２Ｏ３などが用いられる。前記薄膜キャパシタ３０は、耐熱性を有する支持基板上に高温プロセスにより形成され、その後、前記転写基板４０上に転写される。
次に、図２(A)〜(G)を参照しながら、本実施例の転写工程を説明する。まず、図２(A)に示すように、支持基板１２としてＳｉ下地基板を用意し、該Ｓｉ下地基板上に、熱酸化などによりＳｉＯ２膜１４を形成する。該ＳｉＯ２膜１４は、支持基板１２からの絶縁を得られる膜厚（例えば、２００ｎｍ程度）が必要であるが、ＳｉＯ２膜１４の表面の粗さが、後の工程で形成するＭＩＭ膜２６の密着性に与える影響を考慮すると、表面粗さは小さいほうが望ましい。次に、前記ＳｉＯ２膜１４上に、ＴｉＯＸ層１５，電極層１６，層間絶縁層１８，電極層２０，誘電体層２２，電極層２４の順で積層するように、スパッタリングにより各層を成膜する。前記電極層２０，誘電体層２２，電極層２４により、ＭＩＭ膜２６が形成されている。本実施例では、前記電極層１６，２０，２４としては、例えば、Ｐｔが用いられ、層間絶縁層１８としては、例えば、ＢＳＴが用いられ、誘電体層２２としては、例えば、Ｍｎ−ＢＳＴが用いられる。更に、前記ＭＩＭ膜２６上に、絶縁層２８として、ＳｉＮ膜をＣＶＤなどによって形成する。
そして、前記絶縁層２８の表面側から、水素プラズマ処理を行うか、あるいは、支持基板１２の裏面側から水素インプランテーション（水素注入）処理を行うことで、図２(C)に矢印で示すＰｔ／ＢＳＴ界面，すなわち、層間絶縁層１８と電極層２０の界面の密着性を低下させる。これは、本実施例において層間絶縁層１８として用いるＢＳＴが水素に弱い性質を有することを利用したものであり、上記処理以外にも支持基板１２側とＭＩＭ膜２６側の界面の密着性を低下させることができる手法であれば、利用可能である。前記処理を施した後の図２(C)に示す構造に対して、テープ剥離試験を実施し、剥離後の支持基板１２側の表面をＸＰＳにより組成分析したところ、ＢＳＴ膜（層間絶縁層１８）表面であることが確認された。
一方、前記支持基板１２側とは別に、転写基板（例えば、Ｓｉ基板，ガラス基板，サファイア基板）４０上に、あらかじめスパッタなどによりＳｉ膜４２を形成しておき、該Ｓｉ膜４２表面と、前記支持基板１２側の絶縁層２８の表面のそれぞれに、図２(D)に示すように、密着層４６Ａ，４６Ｂを形成する。これら密着層４６Ａ，４６Ｂは、例えば、１０−６〜１０−７Ｐａオーダーの超高真空中で、イオンビームを照射してＦｅＳｉのナノ密着層を形成することにより形成される。該密着層４６Ａ，４６Ｂは、ＭＩＭ膜２６と転写基板４０との密着性が高い状態を形成するためのもので、イオンビームの照射条件により、ＭＩＭ膜２６側の絶縁層２８と、転写基板４０側のＳｉ膜４２の密着力ＦＡ（図１(B)参照）の制御が可能である。例えば、前記支持基板１２側の層間絶縁層１８と電極層２０（ないしＭＩＭ膜２６）との界面の密着力をＦＢ（図１(B)参照）としたときに、ＦＡ＞ＦＢとなるように、イオンビームの照射条件を変更することにより、支持基板１２側からＭＩＭ膜２６が剥離し、転写基板４０側へ転写される。
次に、図２(E)に示すように、支持基板１２側の密着層４６Ｂと、転写基板４０側の密着層４６Ａが接触するように、両基板を合わせて、真空中で荷重を掛けて接合する。上述したように、ＦＡ＞ＦＢを満たすように層間の密着力が制御されているため、転写基板４０と支持基板１２を離すと、ＭＩＭ膜２６は、支持基板１２から剥離し、転写基板４０側へ転写される（図２(F)）。図２(F)は、図２(E)までと上下を反転して示している。転写後の転写基板４０とＭＩＭ膜２６は、Ｓｉ化合物／Ｓｉ層（中間層であるＳｉ膜４２と密着層４６）で接合されていると考えられる。このとき、剥離されたＭＩＭ膜２６の電極層２０上に、層間絶縁層１８が残っている場合には、必要に応じて適宜手段で除去する。そして、前記ＭＩＭ膜２６の電極層２０（上部電極），誘電体層２２，電極層２４(下部電極)を、例えば、ＲＩＥなどのドライエッチングにより加工することによって、図２(G)に示すようなＭＩＭキャパシタ３０が形成される。該ＭＩＭキャパシタ３０は、転写基板４０上に、Ｓｉ膜４２及び密着層４６を介して接合された状態である。そして、必要に応じてＭＩＭキャパシタ３０の上部に図示しない配線を形成して回路と接続し、前記保護膜４８を適宜形成することで、本実施例の回路基板１０が得られる。
このように、実施例１によれば、支持基板１２のＭＩＭ膜２６上の絶縁層２８の表面と、転写基板４０上に形成されたＳｉ膜４２の表面のそれぞれに、超高真空中で金属とＳｉからなる密着層４６Ａ、４６Ｂを形成し、前記支持基板１２と転写基板４０とを、それぞれの密着層４６Ａ，４６Ｂを接触させて荷重を掛けて接合し、前記支持基板１２側から転写基板４０側へ、前記ＭＩＭ膜２６を剥離・転写する。その際、あらかじめ前記ＭＩＭ膜２６と転写基板側との密着力ＦＡを制御するとともに、前記ＭＩＭ膜２６と支持基板１２側との密着力ＦＢを低下させる処理を行うことで、ＦＡ＞ＦＢを満たすこととしたため、次のような効果が得られる。
(1)均一かつ低ダメージで、転写基板４０へＭＩＭ構造を有する薄膜素子（薄膜キャパシタ３０）を転写することができる。
(2)非耐熱性基板である転写基板４０上に、高温プロセスを用いることなく、高容量な薄膜キャパシタ３０を転写することができるため、回路の小型化，低背化を図ることができる。
(3)支持基板１２上に形成された素子の特性を保持したまま、非耐熱性基板である転写基板４０上へＭＩＭ膜２６を転写できる。
(4)ＭＩＭ膜２６を剥離した後の支持基板１２の再利用が可能となるため、省資源化及び低コスト化につながる。
(1)均一かつ低ダメージで、転写基板４０へＭＩＭ構造を有する薄膜素子（薄膜キャパシタ３０）を転写することができる。
(2)非耐熱性基板である転写基板４０上に、高温プロセスを用いることなく、高容量な薄膜キャパシタ３０を転写することができるため、回路の小型化，低背化を図ることができる。
(3)支持基板１２上に形成された素子の特性を保持したまま、非耐熱性基板である転写基板４０上へＭＩＭ膜２６を転写できる。
(4)ＭＩＭ膜２６を剥離した後の支持基板１２の再利用が可能となるため、省資源化及び低コスト化につながる。
次に、図３及び図４を参照しながら本発明の実施例２を説明する。図３は、本実施例の転写工程を示す断面図，図４は、本実施例におけるＦｅの表面組成と密着強度の関係を示す図である。なお、上述した実施例１と同一ないし対応する構成要素には同一の符号を用いることとする（以下の実施例についても同様）。本実施例の回路基板５０は、図３(G)に示すように、前記実施例１の回路基板１０と構造は同じであり、転写工程のみが異なっている。上述した実施例１では、ＭＩＭ膜２６と転写基板４０側との密着力ＦＡと、ＭＩＭ膜２６と下地基板１２側との密着力ＦＢの双方を制御することで、ＭＩＭ膜２６の剥離及び転写を均一かつ低ダメージで行うこととしたが、本実施例は、主に、前記密着力ＦＡの制御によりＭＩＭ膜２６の剥離・転写を行うこととした例である。
まず、図３(A)に示すように、支持基板１２として下地Ｓｉ基板を用意し、該Ｓｉ下地基板上に、熱酸化などにより、絶縁層１４としてＳｉＯ２膜を形成するまでは、前記実施例１と同様である。次に、図３(B)に示すように、前記絶縁層１４の表面を、フッ素系プラズマによって処理することで、絶縁層１４の表面に、ＳｉＯ２膜よりも低誘電率なＳｉＯＦ層（層間絶縁層５２）を形成する。条件によっては、前記フッ素系プラズマでは、ＳｉＯ２がエッチングされるため、化学的に活性なラジカル種を形成できるプラズマ処理条件とする。なお、本実施例は、上述した通り、主に密着力ＦＡの制御を行うものであるが、前記フッ素系プラズマ処理は、支持基板１２とＭＩＭ膜２６との剥離をしやすくする処理も兼ねている。次に、図３(C)に示すように、前記層間絶縁層５２上に、電極層２０，誘電体層２２，電極層２４を、スパッタリングなどによって形成する。更に、前記電極層２４上に、絶縁層２８として、ＳｉＮ膜をＣＶＤなどによって形成する。
そして、あらかじめＳｉ膜４２を形成しておいた転写基板４０側の表面と、前記支持基板１２側の絶縁層２８の上面に、イオンビームを照射して、ＦｅＳｉの密着層４６Ａ，４６Ｂを形成し（図３(D)）、両基板表面の密着性が高い状態を形成する。次に、図３(E)に示すように、前記密着層４６Ａ，４６Ｂが接触するように、支持基板１２と転写基板４０を合わせ、荷重を掛けて接合する。ここで、ＭＩＭ膜２６側の絶縁層２８と転写基板４０側のＳｉ膜４２との密着力ＦＡが、ＭＩＭ膜２６と層間絶縁層５２との密着力ＦＢよりも高い状態が形成されていると、後述する図３(F)の工程において、ＭＩＭ膜２６が転写基板４０側へ転写可能となる。この密着力ＦＡの制御は、前記図３(D)に示した工程で行う。
Ｓｉ−ＳｉＮ基板（Ｓｉ基板と、該Ｓｉ基板上に形成したＳｉＮ膜（絶縁層２８））の密着力（ないし結合力）については、支持基板１２側に形成する密着層４６Ａの組成，結合状態によって制御することができる。なお、本実施例では、転写基板４０側にも密着層４６Ｂを設けることとした。図４には、ＸＰＳによるＳｉ表面（表面から約５ｍｍ程度の深さの部分）のＦｅの表面組成と密着強度の関係が示されている。同図において、横軸は、Ｆｅのシグナル強度，縦軸は、結合エネルギー（Ｊ／ｍ２）を表している。同図に示すように、表面でのＦｅの存在量が多くなるにつれて、密着強度が高くなることから、Ｓｉ−ＳｉＮ間の密着性の向上が期待できる。すなわち、Ｆｅの存在量の調整により、前記密着力ＦＡの調整が可能となる。
接合後、支持基板１２と転写基板４０を離すと、前記ＭＩＭ膜２６は、ＦＡ＞ＦＢにより支持基板１２側から剥離し、転写基板４０側へ転写されている。図３(F)には、転写後の反転状態が示されている。次に、図３(G)に示すように、電極層２０，誘電体層２２，電極層２４を、ＲＩＥなどのドライエッチングにより加工し、ＭＩＭキャパシタ３０を転写基板４０上に形成する。また、必要に応じて、素子上部に配線を形成し、回路と接続することで、図３(G)に示す本実施例の回路基板５０が形成される。本実施例によれば、支持基板１２側の表面をフッ素系プラズマ処理し、低誘電率層（層間絶縁層５２）を形成することで、支持基板１２側と電極材料（電極層２０）との鏡像係合力を高められるほかは、上述した実施例１と同様の効果が得られる。
次に、図５を参照しながら本発明の実施例３を説明する。本実施例は、上述した実施例２の変形例であって、転写基板４０側へＭＩＭ膜２６を転写する前に、ＭＩＭキャパシタ３０を形成する例である。図５(A)〜(H)は、本実施例の転写工程の一例を示す図である。まず、上述した実施例２の図３(A)及び(B)と同様の手順により、下地Ｓｉ基板上に絶縁層１４を形成し、更に、ＳｉＯＦ層（層間絶縁層５２）を形成する。次に、前記図５(A)に示すように、前記層間絶縁層５２上に、電極層２０，誘電体層２２，電極層２４を、スパッタリングなどによって形成し、これら電極層２０及び２４と誘電体層２４をエッチングなどにより加工し、図５(B)に示すＭＩＭ構造のＭＩＭキャパシタ３０を得る。この上に、図５(C)に示すように、パッシベーション膜６２として、ＳｉＮ膜を形成する。
次に、支持基板１２上に形成されたＭＩＭキャパシタ３０の上部から、イオンビームを照射することで、ＳｉＯ２−ＳｉＯＦ層（絶縁層１４−層間絶縁層５２）と電極層２０の界面をエッチングすることで、図５(D)に矢印Ｐで示す剥離起点を機械的に形成する。これと同時に、前記パッシベーション膜６２上に、転写基板４０と密着性のよい接合中間層であるＦｅＳｉの密着層４６Ｂを形成する。そして、図５(E)に示すように、あらかじめＳｉ膜４２を形成しておいた転写基板４０側の表面に、イオンビームを照射して、ＦｅＳｉの密着層４６Ａを形成し、支持基板１２上のＭＩＭキャパシタ３０側と密着性の高い状態を作成する。次に、図５(F)に示すように、支持基板１２側の接合中間層（密着層４６Ｂ）と、転写基板４０側の密着層４６Ａを接触させて密着させ、Ｓｉ膜４２，密着層４６Ａ及び４６Ｂが接合するように荷重を掛ける。
前記図５(D)で示した工程により、層間絶縁層５２と電極層２０の界面に剥離起点を設けているため、これらの界面における密着力ＦＢは、密着層４６の密着力ＦＡよりも小さくなるため、下地基板１２と転写基板４０を離すと、ＭＩＭキャパシタ３０が下地基板１２側から剥離し、転写基板４０側へ転写される。その状態が、図５(G)に反転状態で示されている。次に、図５(H)に示すように、転写基板４０側の加工を行うことで、前記ＭＩＭキャパシタ３０の電極層２４と接続する導体６６をビアホール６４に充填することで、本実施例の回路基板６０が形成される。本実施例によれば、イオンビーム照射によって、電極材料と支持基板１２側に剥離が容易になるような物理的な起点を形成しているため、ＭＩＭキャパシタ３０の剥離・転写をスムーズに行うことができる。他の基本的な効果は、上述した実施例１と同様である。
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した形状，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例で示した材質も一例であり、同様の効果を奏する範囲内であれば、適宜変更可能である。例えば、前記実施例では、密着層４６としてＦｅＳｉを用いたが、ＡｕＳｉやＡｌＳｉなどのように、基板の性質に応じて使用する金属を変更してよい。
(3)前記実施例３で示したビアホール接続も一例であり、公知の各種の接続方法を適用してよい。
(4)前記実施例１では、真空中で基板同士の接合を行うこととしたが、真空度は使用材料によって変更してよく、大気中での接合も可能である。
(5)前記実施例では、転写基板４０上にＳｉ膜４２を形成することとしたが、Ｓｉ膜４２は、転写基板４０や転写するＭＩＭ膜２６の材料によって、必要に応じて設ければよい。
(6)前記実施例では、ＭＩＭ構造を有するＭＩＭキャパシタを例に挙げて説明したが、本発明は、ＭＩＭ構造を有する他の公知の各種の薄膜素子の転写技術全般に適用可能である。
(1)前記実施例で示した形状，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例で示した材質も一例であり、同様の効果を奏する範囲内であれば、適宜変更可能である。例えば、前記実施例では、密着層４６としてＦｅＳｉを用いたが、ＡｕＳｉやＡｌＳｉなどのように、基板の性質に応じて使用する金属を変更してよい。
(3)前記実施例３で示したビアホール接続も一例であり、公知の各種の接続方法を適用してよい。
(4)前記実施例１では、真空中で基板同士の接合を行うこととしたが、真空度は使用材料によって変更してよく、大気中での接合も可能である。
(5)前記実施例では、転写基板４０上にＳｉ膜４２を形成することとしたが、Ｓｉ膜４２は、転写基板４０や転写するＭＩＭ膜２６の材料によって、必要に応じて設ければよい。
(6)前記実施例では、ＭＩＭ構造を有するＭＩＭキャパシタを例に挙げて説明したが、本発明は、ＭＩＭ構造を有する他の公知の各種の薄膜素子の転写技術全般に適用可能である。
本発明によれば、支持基板上に形成されたＭＩＭ構造膜側の表面と、転写基板側の表面の少なくとも一方の表面に、超高真空中で金属とＳｉからなる密着層を形成し、前記支持基板の前記ＭＩＭ構造膜が形成された側の表面と前記転写基板側の表面とを、前記密着層を挟んで接触させ、荷重を掛けて接合し、前記支持基板側から転写基板側へ、前記ＭＩＭ構造膜を剥離・転写するにあたり、前記ＭＩＭ構造膜と転写基板側との密着力ＦＡを制御し、あるいは、必要に応じて、前記ＭＩＭ構造膜と支持基板側との密着力ＦＢも制御して、ＦＡ＞ＦＢとすることで、均一かつ低ダメージでの剥離・転写を可能とした。このため、薄膜素子の転写技術全般や、該薄膜素子を備えた回路基板の用途に適用できる。
１０：回路基板
１２：支持基板
１４：絶縁層（ＳｉＯ２膜）
１５：ＴｉＯｘ層
１６，２０，２４：電極層（Ｐｔ膜）
１８：層間絶縁層（ＢＳＴ膜）
２２：誘電体層（Ｍｎ−ＢＳＴ膜）
２６：ＭＩＭ膜
２８：絶縁層（ＳｉＮ膜）
３０：ＭＩＭキャパシタ
４０：転写基板
４２：Ｓｉ膜
４６，４６Ａ，４６Ｂ：密着層
４８：保護膜
５０：回路基板
５２：層間絶縁層（ＳｉＯＦ膜）
６０：回路基板
６２：パッシベーション膜（ＳｉＮ膜）
６４：ビアホール
６６：導体
１２：支持基板
１４：絶縁層（ＳｉＯ２膜）
１５：ＴｉＯｘ層
１６，２０，２４：電極層（Ｐｔ膜）
１８：層間絶縁層（ＢＳＴ膜）
２２：誘電体層（Ｍｎ−ＢＳＴ膜）
２６：ＭＩＭ膜
２８：絶縁層（ＳｉＮ膜）
３０：ＭＩＭキャパシタ
４０：転写基板
４２：Ｓｉ膜
４６，４６Ａ，４６Ｂ：密着層
４８：保護膜
５０：回路基板
５２：層間絶縁層（ＳｉＯＦ膜）
６０：回路基板
６２：パッシベーション膜（ＳｉＮ膜）
６４：ビアホール
６６：導体
Claims (8)
- ＭＩＭ構造を有する薄膜素子を、支持基板側から転写基板側に転写する薄膜素子の転写方法であって、
支持基板上に層間絶縁層を介して形成されたＭＩＭ構造膜の表面に、絶縁膜を形成する工程と、
前記支持基板側の前記絶縁膜の表面と、前記転写基板側の表面の少なくとも一方の表面に、金属とＳｉからなる密着層を、１０−６〜１０−７Ｐａオーダーの超高真空中で形成する工程と、
前記支持基板の前記ＭＩＭ構造膜が形成された側の表面と、前記転写基板側の表面を、前記密着層を挟むように接触させ、荷重を掛けて接合する工程と、
前記支持基板と転写基板を離し、支持基板側から転写基板側へ前記ＭＩＭ構造膜を転写する工程と、
を含んでおり、
前記密着層による密着力をＦＡとし、前記支持基板上の前記層間絶縁層と前記ＭＩＭ構造膜との界面の密着力をＦＢとしたときに、前記密着層を形成するイオンビームの照射条件を変更して金属の量を増やすことで、前記ＦＡを増大してＦＡ＞ＦＢとすることで、前記剥離・転写を可能としたことを特徴とする薄膜素子の転写方法。 - 前記転写基板側にも密着層を形成する場合には、前記転写基板上にＳｉ膜を形成した後に、該Ｓｉ膜上に前記密着層を形成することを特徴とする請求項１記載の薄膜素子の転写方法。
- 前記支持基板が耐熱性基板であり、
前記転写基板が非耐熱性基板であるとともに、
前記ＭＩＭ構造膜が、高誘電率の誘電体薄膜を上部電極と下部電極で挟んだ構造であることを特徴とする請求項１又は２記載の薄膜素子の転写方法。 - 前記支持基板上の前記層間絶縁層がＢＳＴ膜であり、
水素プラズマ処理もしくは水素インプランテーション処理を行うことで、前記ＢＳＴ膜と前記ＭＩＭ構造膜との密着力ＦＢを低下させる工程を含むことを特徴とする請求項１〜３のいずれか一項に記載の薄膜素子の転写方法。 - 前記支持基板上に絶縁層を形成するとともに、この絶縁層の表面をフッ素プラズマ処理して低誘電率の層間絶縁層を形成し、その上に前記ＭＩＭ構造膜を形成することで、前記層間絶縁層と前記ＭＩＭ構造膜との界面の密着力ＦＢを低下させる工程を含むことを特徴とする請求項１〜３のいずれか一項に記載の薄膜素子の転写方法。
- 前記ＭＩＭ構造膜と前記層間絶縁層の界面に、機械的な剥離起点を形成することで、前記層間絶縁層と前記ＭＩＭ構造膜の密着力ＦＢを低下させる工程を含むことを特徴とする請求項５記載の薄膜素子の転写方法。
- 前記ＭＩＭ構造膜の形成後かつ前記絶縁膜の形成前，あるいは、前記ＭＩＭ構造膜の転写基板側への転写後に、前記ＭＩＭ構造膜を加工してＭＩＭキャパシタ構造を形成する工程，
を含むことを特徴とする請求項１〜６のいずれか一項に記載の薄膜素子の転写方法。 - 転写基板上に、請求項１〜７のいずれかの方法によって、前記密着層を介して薄膜素子を転写する工程を含むことを特徴とする回路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044551A JP6087046B2 (ja) | 2011-03-01 | 2011-03-01 | 薄膜素子の転写方法及び回路基板の製造方法 |
| US13/416,780 US8853544B2 (en) | 2011-03-01 | 2012-03-09 | Method of transferring thin film components and circuit board having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011044551A JP6087046B2 (ja) | 2011-03-01 | 2011-03-01 | 薄膜素子の転写方法及び回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012182331A JP2012182331A (ja) | 2012-09-20 |
| JP6087046B2 true JP6087046B2 (ja) | 2017-03-01 |
Family
ID=46794496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011044551A Active JP6087046B2 (ja) | 2011-03-01 | 2011-03-01 | 薄膜素子の転写方法及び回路基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8853544B2 (ja) |
| JP (1) | JP6087046B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8730647B2 (en) * | 2008-02-07 | 2014-05-20 | Ibiden Co., Ltd. | Printed wiring board with capacitor |
| CN117066793A (zh) * | 2023-09-18 | 2023-11-17 | 扬州日精电子有限公司 | 一种可翻转调节的薄膜电容器生产用焊接装置及其使用方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1334466C (en) * | 1986-09-04 | 1995-02-14 | Masakazu Uekita | Photosensitive amphiphilic high polymers and process for producing them |
| JP3129175B2 (ja) | 1995-11-27 | 2001-01-29 | 三菱マテリアル株式会社 | （Ｂａ，Ｓｒ）ＴｉＯ３薄膜コンデンサの製造方法 |
| JP2002171009A (ja) * | 2000-12-04 | 2002-06-14 | Canon Inc | 膜の転写方法 |
| JP2002305334A (ja) | 2001-04-09 | 2002-10-18 | Canon Inc | 機能性薄膜の転写方法 |
| JP2003045874A (ja) * | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| US7014725B2 (en) * | 2001-10-25 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic electronic component manufacturing method including a sintered adhesive layer with a resin and inorganic powder |
| JP2003162231A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 |
| JP2003258210A (ja) * | 2001-12-27 | 2003-09-12 | Canon Inc | 表示装置及びその製造方法 |
| JP2003345267A (ja) * | 2002-05-30 | 2003-12-03 | Canon Inc | 表示装置及びその製造方法 |
| JP4671600B2 (ja) * | 2002-12-27 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7230316B2 (en) * | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| US6777309B1 (en) * | 2003-01-28 | 2004-08-17 | Gem Line Technology Co., Ltd. | Method for fabricating thin film transistor display device |
| JP3848989B2 (ja) * | 2003-05-15 | 2006-11-22 | 唯知 須賀 | 基板接合方法および基板接合装置 |
| JP2004111400A (ja) | 2003-10-07 | 2004-04-08 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
| JP2006162231A (ja) * | 2004-12-10 | 2006-06-22 | Max Co Ltd | 脱衣所空調機 |
| US20100025095A1 (en) * | 2005-10-12 | 2010-02-04 | Li Hui Guo | Device Carrying an Intergrated Circuit/Components and Method of Producing the Same |
| JP5024812B2 (ja) | 2006-06-20 | 2012-09-12 | 独立行政法人産業技術総合研究所 | 誘電体構造及びその製造方法 |
| KR100735339B1 (ko) | 2006-12-29 | 2007-07-04 | 삼성전기주식회사 | 박막 캐패시터 내장형 배선 기판의 제조방법 |
| US7749814B2 (en) * | 2008-03-13 | 2010-07-06 | Stats Chippac, Ltd. | Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| KR101644811B1 (ko) * | 2008-09-19 | 2016-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5392105B2 (ja) * | 2009-03-23 | 2014-01-22 | ボンドテック株式会社 | 接合装置、接合方法および半導体装置 |
| JP5499397B2 (ja) | 2009-04-13 | 2014-05-21 | 独立行政法人産業技術総合研究所 | 誘電体構造体の製造方法 |
| US8298875B1 (en) * | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8541819B1 (en) * | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8373230B1 (en) * | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| JP5577965B2 (ja) * | 2010-09-02 | 2014-08-27 | ソニー株式会社 | 半導体装置、および、その製造方法、電子機器 |
-
2011
- 2011-03-01 JP JP2011044551A patent/JP6087046B2/ja active Active
-
2012
- 2012-03-09 US US13/416,780 patent/US8853544B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20120228008A1 (en) | 2012-09-13 |
| US8853544B2 (en) | 2014-10-07 |
| JP2012182331A (ja) | 2012-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5367914B2 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| CN108369913A (zh) | 提升直接接合的接触对准容限 | |
| TWI308382B (en) | Package structure having a chip embedded therein and method fabricating the same | |
| US10141284B2 (en) | Method of bonding semiconductor substrates | |
| WO2015040784A1 (ja) | 半導体装置及びその製造方法 | |
| CN108122823B (zh) | 晶圆键合方法及晶圆键合结构 | |
| TW200803684A (en) | Composite wiring board and manufacturing method thereof | |
| KR101494988B1 (ko) | 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스 | |
| US20080292874A1 (en) | Sintered power semiconductor substrate and method of producing the substrate | |
| US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
| WO2013073440A1 (ja) | 金属配線形成用の転写基板及び前記転写用基板による金属配線の形成方法 | |
| JP3775129B2 (ja) | 半導体チップの接続方法 | |
| JP2010219513A (ja) | 配線基板及びその製造方法 | |
| JP6087046B2 (ja) | 薄膜素子の転写方法及び回路基板の製造方法 | |
| JP2008034417A (ja) | キャパシタの製造方法 | |
| JP2017535078A (ja) | 電子装置、及び電子装置を製造する方法 | |
| JP2009293119A (ja) | メッキ層の形成方法 | |
| TWI472282B (zh) | 轉移薄膜元件之方法及具備其之電路板 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPWO2009119198A1 (ja) | セラミック基板の製造方法 | |
| JP2006049511A (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
| WO2014097880A1 (ja) | パワーモジュール用基板の製造方法 | |
| JP6419851B2 (ja) | インターポーザー基板積層体およびその製造方法 | |
| JP2019207929A (ja) | プリント配線板およびその製造方法 | |
| JP4570423B2 (ja) | 電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6087046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |