JP5024812B2 - 誘電体構造及びその製造方法 - Google Patents

誘電体構造及びその製造方法 Download PDF

Info

Publication number
JP5024812B2
JP5024812B2 JP2006169506A JP2006169506A JP5024812B2 JP 5024812 B2 JP5024812 B2 JP 5024812B2 JP 2006169506 A JP2006169506 A JP 2006169506A JP 2006169506 A JP2006169506 A JP 2006169506A JP 5024812 B2 JP5024812 B2 JP 5024812B2
Authority
JP
Japan
Prior art keywords
dielectric
electrode
heat
resistant substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006169506A
Other languages
English (en)
Other versions
JP2008004572A (ja
Inventor
正聡 一木
龍太郎 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006169506A priority Critical patent/JP5024812B2/ja
Priority to PCT/JP2007/056219 priority patent/WO2007148459A1/ja
Publication of JP2008004572A publication Critical patent/JP2008004572A/ja
Application granted granted Critical
Publication of JP5024812B2 publication Critical patent/JP5024812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/0038Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191Transfer of a layer from a carrier wafer to a device wafer

Description

本発明は、MEMS(Micro Electro Mechanical Systems(微小電気機械システム))、 MST(Micro System Technology)、マイクロマシン、ナノテクノロジー、メカトロニクス、電気電子機器、情報通信機器等の主要構成部品である電子回路基板に適用される強誘電体膜、より具体的には、センサ、アクチュエータ、キャパシタ、コントローラ(出力制御器)、メモリ、小型電力源、フィルタ−、導波路等の機能性トランスデュ−サ(エネルギ−変換)の電子回路基板上に成膜され誘電体構造およびその製造方法に関する。
誘電体は、強誘電性、誘電性、焦電性、圧電性、電気光学性、光起電力性、電歪、光歪等の有用な特性を有しており、コンデンサやメモリ等の電子デバイス、センサやアクチュエータ等の駆動及び検知デバイス、光スイッチ、SHG(第2高調波)素子、光導波路等の光デバイスに用いられている。
このような小型デバイスへの応用に際しては、誘電体への印加電圧を低くし、基板等への集積及び実装を容易にするために、バルク単結晶やセラミックスではなく、基板上に成膜した膜構造体として用いることが望ましい。特に、強誘電体構造体は、電気機械結合定数が高く、また入出力特性の線形性により、消費電力が小さく、熱的な影響が小さいため小型化に適した駆動・検知方式が実現可能であり、これらの材料をMEMS等の小型デバイスの構成要素として適用する利点は多い。
従来このような誘電体膜は、例えば、ゾルゲル法、MOD法、スパッタリング法、電子ビーム蒸着法、レーザ蒸着法、MOCVD法、CVD法等によって作製されていた。この際、成膜基板として主として用いられてきたのは、シリコン若しくはシリコン上に酸化膜や下地電極等を形成したもの、又は酸化マグネシウムやサファイア等の耐熱性の基板材料であった。特に電気・機械特性を有する誘電体膜はこのような耐熱性の基板上に形成されていた。
ところで、上記の技術分野においては、低コスト化・軽量化・高成形性等の優位性を確保するために、今後はシリコン基板に加えて樹脂製の基板材料も広く用いられることが予想される。通常、薄膜の結晶化には600℃以上の製膜基板温度とアニーリングが必要であり、熱処理を施す基板として、エポキシ樹脂等の低融点材料を使用することは困難であった。
現在、既に一部の電子回路基板において誘電体膜をコンデンサ等の受動素子として利用されているが、実用的な手法によって達成できる比誘電率は50程度である。ところで、今後のエレクトロニクスや実装技術の技術動向を俯瞰すると、高い電気・機械特性を持つ誘電体膜を、プリント基板や樹脂基板上に形成するための技術開発の重要性は非常に高まることが予想されるが、これに適した技術基盤が確立されていないのが現状である。
一方、カンチレバーや光スキャナ等のMEMSデバイスにおいては、誘電体も成膜に加えて、半導体のプロセスを多用するために、高コスト化することとなる。そこで、今後の量産化技術を確立するためには、原材料の最小化・低コスト化、製造プロセスの簡素化、廃棄物や温室効果ガスの削減・最小化等の検討が要請される。
図6は、従来技術に係るデバイスの製造方法の一例(Pt/Ti/PZT/Pt/Ti/SiO2/Si多層構造の微細加工)を示す図である。
この製造方法では、誘電体膜(Pt/Ti/PZT/Pt/Ti)を基板(SiO2/Si)全面に塗布した後に、リソグラフィーによるリフトオフプロセスにより微細構造やパターニングを形成している。この製造方法は、後工程であるエッチングにより、基板及び膜の双方ともに除去する箇所が多く存在するため原材料の無駄な使用が多く、また、ドライエッチングやウェットエッチングに際しては、温室効果ガスや有毒物質を使用するために、半導体プロセスを多用した既存の製造技術手法の改良が望まれている。このような状況を踏まえて以下の技術が提案されている。
特許文献1には、球形の無機酸化物粒子を分散させた有機・無機酸化物混合体薄膜を用いてコンデンサ用の電子基板を作製する技術が記載されている。
また、特許文献2は、層間絶縁層及び導電体層を積層させた基板上に、エアロゾル化した誘電体を堆積させることによって、キャパシタを形成する技術が記載されている。
また、特許文献3には、導電性ペーストを付着した可とう性金属基板上に、厚膜誘電体ペーストを塗布・焼成した後に、有機基板上へ付着することで転写させる技術が記載されている。
また、非特許文献1には、スクリーン印刷によりサファイア基板上に形成したPZT厚膜を裏面よりエキシマレーザ照射することにより、シリコン上へ移植する技術が示されている。
特開2005−56935 特開2005−5645 特開2001−160672 B.Xu et al. Appl.Phys.Lett.87(2005)192902.
しかしながら、特許文献1で得られる有機・無機酸化物混合体薄膜の比誘電率はせいぜい50程度である。また、この薄膜を得る方法では形成過程における体積収縮が大きく、膜厚等の寸法の制御が困難であり、表面の凹凸も他の薄膜形成技術に比べて大きい。
また、特許文献2で得られる回路基板においては、成膜を安定して持続させるための技術開発が必要であり、また、微粒子汚染問題の対処が付加的に必要になる。さらに微粒子のアンカーリングによる基板の損傷に関しても課題が残っており、また、この回路基板を得る手法では、焼成した微粒子を用いるために、形成される誘電体膜はランダム配向膜となり、最高レベルの誘電体性能を実現することは難しい。
また、特許文献3の方法で得られる誘電体の比誘電率も50程度であり、高い誘電率の膜を作製することは実現されていない。また、特許文献1の手法と同様に寸法制御と表面凹凸の発生に関して課題が残っている。さらに、この手法による転写方法は、誘電体ペーストを用いる方法であり、薄膜技術を用いる方法による作製されたものより1桁以下小さな比誘電率のものしか実現することができない。
また、非特許文献1の方法では、焼成時に1200℃程度の高温プロセスが必要であり、また特殊なレーザ装置や技術が必要であることから、より簡素な技術開発が必要とされる。
このような問題点を解決するために、既存の高い配向性薄膜形成手法を用いて一旦耐熱性の基板上に薄膜形成方法により、誘電体膜を形成し、その後、この耐熱性の基板上から誘電体膜を剥離し、非耐熱性の基板上へ転写することが考えられる。しかし、通常、耐熱性の基板上に形成された高誘電率特性の誘電体膜は基板との付着力が非常に強く、剥離することは困難であった。これに対処するために、レーザを用いて基板の裏面から高エネルギービームを照射して剥離することを容易化する方法があるが、これには特殊な設備を要し、またハロゲンの有毒ガスを用いなければならない難点がある。
本発明の目的は、上記の問題点に鑑み、誘電体膜を形成する耐熱性基板上の下地電極にあらかじめ剥離性の高い積層構造を導入しておいて転写することにより、低コストで高誘電率を有し、しかも所要の場所に無駄なく形成することのできる誘電体構造体及びその製造方法を提供することにある。
上記の課題を解決するために、次のような手段を採用した。
第1の手段は、非耐熱性基板上に形成された第1の電極上に、耐熱性基板上の絶縁膜上に第2の電極及び誘電体の順に形成された構造体の前記誘電体を圧着後、前記絶縁膜と前記第2の電極間を剥離して形成されたことを特徴とする誘電体構造体である。
第2の手段は、耐熱性基板上に形成された絶縁膜上に、第2の電極用金属及び誘電体膜の順に形成する工程と、前記第2の電極用金属及び誘電体膜をパターニングして前記絶縁膜上に第2の電極及び誘電体を形成する工程と、非耐熱性基板上に形成された第1の電極用金属をパターニングして第1の電極を形成する工程と、前記非耐熱性基板上に形成された第1の電極上に前記耐熱性基板上に形成された誘電体を圧着する工程と、前記耐熱性基板上に形成された前記酸化膜と前記第2の電極間を剥離して、非耐熱性基板上に第1の電極、誘電体、及び第2の電極の順に形成された誘電体構造体を取得する工程とからなることを特徴とする誘電体構造体の製造方法である。
第3の手段は、耐熱性基体上に該耐熱性基体を超える領域に形成された絶縁膜上の第1の電極上に、誘電体及び第2の電極の順に形成された構造体の前記誘電体を圧着して形成されたことを特徴とする誘電体構造体である。
第4の手段は、耐熱性基板上に形成された絶縁膜上に第1の電極用金属を形成し、該第1の電極用金属をパターニングすることによって第1の電極を形成する工程と、事前に第2の電極上に形成された誘電体を取得する工程と、前記耐熱性基板上に形成された第1の電極上に前記第2の電極上に形成された誘電体を圧着する工程と、前記耐熱性基板の所定の領域及び前記第1の電極に相応する前記耐熱性基板上の酸化膜を除いて、前記耐熱性基板及び前記耐熱性基板上下の酸化膜をエッチングにより除去することによって、耐熱性基体上に該耐熱性基体を超える領域に絶縁膜、第1の電極、誘電体、及び第2の電極の順に形成された誘電体構造体を取得する工程とからなることを特徴とする誘電体構造体の製造方法である。
本発明によれば、耐熱性基板上で結晶化した誘電体を、非耐熱性基板上やシリコンデバイス上に、特殊な装置等を用いることなく簡便な方法で転写することができ、非耐熱性基板やシリコンデバイス上に高誘電率を有する誘電体を形成することが可能となる。また、耐熱性基板を繰りかえし使用することが可能であることに加えて、不要な成膜箇所とその除去のプロセスが不要であるオンデマンド製造技術として活用することができる。
さらに、本発明は、今後の受動素子内蔵型回路基板に必要とされる高い容量密度のキャパシタを含む多層回路基板及び誘電体を用いるMEMSデバイスに特に有効である。
本発明の第1の実施形態を図1ないし図3を用いて説明する。
図1は、本実施形態の発明に係る誘電体構造体の構成を示す図である。
同図において、1はポリイミド樹脂等からなる非耐熱性基板、2は銀ペーストからなる下部電極(第1の電極)、3は配向性PZT膜からなる誘電体、4は白金からなる上部電極(第2の電極)、5は貫通穴に充填された金属ペーストあるいは半田である。
なお、誘電体1としては、鉛含有誘電体または非鉛含有誘電体が使用される。さらに、鉛含有誘電体または非鉛含有誘電体は、多結晶体または単結晶体であって、単独もしくは複数の化合物から成る母材材料が単独で使用されているもの、または前記母材材料に微量添加物を1種もしくは2種以上加えたものである。
上記鉛含有誘電体としては、PLZT、PZT、PMN、PbTiO3、PbTiO−La(Zn2/3Nb1/3)O、PbTiO−Pb(Mg1/21/2)OまたはPb2Nb2O7,Cd2Nb2O7、Pb(Ni1/3Nb2/3)O3が用いられる。
また、上記非鉛含有誘電体としては、BaTiO、BaSrTiO3、BaTiZrO3、BaTi4O9、Ba2Ti9O20、Ba(Mg1/3Ta2/3)O3、Ba(Zn1/3Ta2/3)、Ba(Zn1/3Nb2/3)、ZrSnTiO4、LiNbO、KNbO、TaNbO、ZnO、SbSI、RbZnBr、TGS、PVDF、GaP、La、 Gd、D、CuPsBr、Bi12SiO20、Bi12GeO20、Bi12TiO20、Te、SiO、HgS、または(Ba、Ca)TiO タンタル酸ビスマスストロチウム、タンタル酸ビスマス、AlNが用いられる。
また、上記微量添加物としては、タングステン、タンタル、ニオブ、鉄、銅、マグネシウム、ビスマス、イットリウム、モリブデン、バナジウム、ナトリウム、カリウム、アルミニウム、マンガン、ニッケル、亜鉛、カルシウム、ストロンチウム、ケイ素、錫、セレン、ネオジウム、エルベニウム、ツリウム、ホフニウム、プラセオジウム、プロメチウム、サマリウム、ユウロビウム、ガドリニウム、テルビウム、ジスプロシウム、リチウム、スカンジウム、バリウム、ランタン、アクチニウム、セリウム、ルテニウム、オスシウム、コバルト、パラジウム、銀、カドニウム、ホウ素、ガリウム、ゲルマニウム、リン、ヒ素、アンチモン、フッ素、テルル、ルテチウム及びイッテルビウムからなる群から選択された1又は2以上のものが用いられる。
次に、上記誘電体構造体の製造方法について説明する。
図2は、上記誘電体構造体の製造工程を示す図である。
同図において、6は膜厚が400μmからなる(100)面のシリコン基板からなる耐熱性基板、7は酸化シリコンからなる絶縁膜、8は白金からなる上部電極用金属、9は配向性PZT膜からなる誘電体膜である。なお、その他の構成は図1に示した同符号の構成に対応する。
まず、図2(1)の工程において、耐熱性基板6であるであるシリコン基板を熱酸化炉中で20時間1200度で酸化させ表面に約1.8ミクロンの酸化シリコンからなる絶縁膜7を形成した。この絶縁膜7上にRFスパッタリング方法により、上部電極用金属8を500nmスパッタした。この際の背圧の真空度は5×10−6Torr程度であり、アルゴンガスの流量は25sccm、スパッタ時の圧力は1.5mTorr、出力は100WのDCモードを用いた。上部電極用金属8の成膜に要する時間は5分であった。またスパッタリング時の耐熱性基板の温度は200度とした。通常は上部電極用金属8である白金と酸化シリコン層7の間には、密着層としてチタン層を形成するが、本発明では後の剥離工程のために特にこの層を形成することはしない。しかしチタン層がない場合でも白金や誘電体膜の形成時に自発的な剥離などは起きないことを実験により確認している。
次に、上部電極用金属8上にMOD法により配向性PZT膜を塗布した。前駆体溶液は市販のPZT(52/48)溶液を用い、鉛の過剰添加量は10%のものを用いた。この前駆体溶液をスピンコータの上の真空チャックに固定した上部電極用金属8上に滴下し、スピンコータの回転により均一に塗布を行った。回転数は700rpmで10秒、2700rpmで10秒、4000rpmで40秒行った。その後、溶液を塗布した耐熱性基板6を高速焼成炉中で熱処理した。この際の熱処理温度は120℃2分、250℃5分、650℃2分であり、各温度における目的は順に乾燥、前駆体形成、結晶化である。これによって、厚さ500nmの配向性PZT膜からなる誘電体膜9が形成された。
次に、図2(2)の工程において、耐熱性基板6上の絶縁膜7上に、パターニングにより、誘電体3及び上部電極4を形成した。
次に、図2(3)の工程において、あらかじめ貫通穴5の形成のされているポリイミド樹脂からなる非耐熱性基板1に下部電極2を銀の金属ペーストによりパターニングした。または、薄膜形成方法により作製した電極上にペーストを塗布してもよい。この非耐熱性基板1上の下部電極2上に、先に、図2(2)の工程で作製された耐熱性基板6上にパターニングされている強誘電体3を圧着した。
次に、図2(4)の工程において、耐熱性基板6と非耐熱性基板1間を剥離操作すると、絶縁膜7と上部電極4との間が剥離し、非耐熱性基板1側に上部電極4と強誘電体3が一体に転写される。剥離工程に際しては、超音波加振等の付加的な操作を行うことにより転写精度を向上させることができる。
ここで、作製した誘電体3の比誘電率をインピーダンスアナライザを用いて1kHzの周波数で計測評価したところ900であった。この数値は、通常の薄膜形成方法による比誘電率が1000程度であることを考慮するとほぼ最高性能を実現していることが分かる。
図3は、作成した誘電体3のX線回析を示す図である。同図に示すように、この誘電体3は、典型的なペロブスカイト構造を形成しており、高い誘電率を示す材料に必要な結晶構造を形成していることが確認できる。
次に、本発明の第2の実施形態を図4及び図5を用いて説明する。
図4は、本実施形態の発明に係る誘電体構造体(カンチレバー)の構成を示す図である。
同図において、10はシリコンからなる耐熱性基体、11は酸化シリコンからなる絶縁膜、12は白金からなる下部電極(第1の電極)、13は配向性PZT膜からなる誘電体、14は白金からなる上部電極(第2の電極)である。
なお、誘電体13としては、鉛含有誘電体または非鉛含有誘電体が使用され、鉛含有誘電体または非鉛含有誘電体は、多結晶体または単結晶体であって、単独もしくは複数の化合物から成る母材材料が単独で使用されているもの、または前記母材材料に微量添加物を1種もしくは2種以上加えたものである。なお、上記鉛含有誘電体、上記非鉛含有誘電体、及び上記微量添加物には、第1の実施形態において具体的に開示したものと同様のものが用いられる。
次に、本実施形態の発明に係る誘電体構造体(カンチレバー)の製造方法について説明する。
図5は上記誘電体構造体(カンチレバー)の製造工程を示す図である。
同図において、15は膜厚が400μmからなる(100)面のシリコンからなる耐熱性基板、16,17は酸化シリコンからなる絶縁膜である。なお、その他の構成は図4に示した同符号の構成に対応する。
まず、図5(1)の工程において、シリコンからなる耐熱性基板15を熱酸化炉中で20時間1200度で酸化させ表面に約1.8ミクロンの酸化シリコンからなる絶縁膜16,17を形成した。
次に、図5(2)の工程において、絶縁膜17上にRFスパッタリング方法により、白金をスパッタし、その後、スパッタされた白金をパターニングすることにより、絶縁膜17上に下部電極12を形成した。
次に、図5(3)の工程において、別途、第1の実施形態の図2(1)ないし図2(4)と同様の工程を用いて白金からなる上部電極14及び配向性PZT膜からなる強誘電体13を取得しておいて、強誘電体13を下面とし下部電極12を上面として、強誘電体13と下部電極12を圧着し、強誘電体13を耐熱性基板15側に移植した。
次に、図5(4)の工程において、下部電極12に相応する耐熱性基板15上の絶縁膜17の領域を除いて、絶縁膜17を反応性イオンエッチングにより除去した。
次に、図5(5)の工程において、耐熱性基板15の裏側から、絶縁膜17及び耐熱性基板15の所定の領域(耐熱性基体10)を除く耐熱性基板15を反応性イオンエッチングにより除去して、図4に示した耐熱性基体10上であって耐熱性基体10を超える領域に、絶縁膜11、下部電極12、誘電体13、及び上部電極14の順に形成された片持ち梁の誘電体構造体(カンチレバー)を得た。
この製造方法によれば、従来法に比べてプロセス工程の簡素化が可能となり、同時に必要最小限のPZT膜の使用によりデバイス作製することが可能となり、PZT除去プロセスが不要となる。これにより、誘電体膜を使用した製造プロセスの改善が可能となる。
第1の実施形態の発明に係る誘電体構造体の構成を示す図である。 第1の実施形態の発明に係る誘電体構造体の製造工程を示す図である。 第1の実施形態の発明に係る誘電体構造体の誘電体のX線回析を示す図である。 第2の実施形態の発明に係る誘電体構造体(カンチレバー)の構成を示す図である。 第2の実施形態の発明に係る誘電体構造体(カンチレバー)の製造工程を示す図である。 従来技術に係るデバイスの製造方法の一例(Pt/Ti/PZT/Pt/ti/SiO2/Si多層構造の微細加工)を示す図である。
符号の説明
1 非耐熱性基板
2 下部電極(第1の電極)
3 誘電体
4 上部電極(第2の電極)
5 貫通穴に充填された金属ペーストあるいは半田
6 耐熱性基板
7 絶縁膜
8 上部電極用金属
9 誘電体膜
10 耐熱性基体
11 絶縁膜
12 下部電極(第1の電極)
13 誘電体
14 上部電極(第2の電極)
15 耐熱性基板
16 絶縁膜
17 絶縁膜

Claims (4)

  1. 非耐熱性基板上に形成された第1の電極上に、耐熱性基板上の絶縁膜上に第2の電極及び誘電体の順に形成された構造体の前記誘電体を圧着後、前記絶縁膜と前記第2の電極間を剥離して形成されたことを特徴とする誘電体構造体。
  2. 耐熱性基板上に形成された絶縁膜上に、第2の電極用金属及び誘電体膜の順に形成する工程と、前記第2の電極用金属及び誘電体膜をパターニングして前記絶縁膜上に第2の電極及び誘電体を形成する工程と、非耐熱性基板上に形成された第1の電極用金属をパターニングして第1の電極を形成する工程と、前記非耐熱性基板上に形成された第1の電極上に前記耐熱性基板上に形成された誘電体を圧着する工程と、前記耐熱性基板上に形成された前記酸化膜と前記第2の電極間を剥離して、非耐熱性基板上に第1の電極、誘電体、及び第2の電極の順に形成された誘電体構造体を取得する工程とからなることを特徴とする誘電体構造体の製造方法。
  3. 耐熱性基体上に該耐熱性基体を超える領域に形成された絶縁膜上の第1の電極上に、誘電体及び第2の電極の順に形成された構造体の前記誘電体を圧着して形成されたことを特徴とする誘電体構造体。
  4. 耐熱性基板上に形成された絶縁膜上に第1の電極用金属を形成し、該第1の電極用金属をパターニングすることによって第1の電極を形成する工程と、事前に第2の電極上に形成された誘電体を取得する工程と、前記耐熱性基板上に形成された第1の電極上に前記第2の電極上に形成された誘電体を圧着する工程と、前記耐熱性基板の所定の領域及び前記第1の電極に相応する前記耐熱性基板上の酸化膜を除いて、前記耐熱性基板及び前記耐熱性基板上下の酸化膜をエッチングにより除去することによって、耐熱性基体上に該耐熱性基体を超える領域に絶縁膜、第1の電極、誘電体、及び第2の電極の順に形成された誘電体構造体を取得する工程とからなることを特徴とする誘電体構造体の製造方法。
JP2006169506A 2006-06-20 2006-06-20 誘電体構造及びその製造方法 Expired - Fee Related JP5024812B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006169506A JP5024812B2 (ja) 2006-06-20 2006-06-20 誘電体構造及びその製造方法
PCT/JP2007/056219 WO2007148459A1 (ja) 2006-06-20 2007-03-26 誘電体構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006169506A JP5024812B2 (ja) 2006-06-20 2006-06-20 誘電体構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008004572A JP2008004572A (ja) 2008-01-10
JP5024812B2 true JP5024812B2 (ja) 2012-09-12

Family

ID=38833203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169506A Expired - Fee Related JP5024812B2 (ja) 2006-06-20 2006-06-20 誘電体構造及びその製造方法

Country Status (2)

Country Link
JP (1) JP5024812B2 (ja)
WO (1) WO2007148459A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152842B2 (ja) * 2007-12-17 2013-02-27 独立行政法人産業技術総合研究所 誘電体構造体の製造方法、圧着転写方法、及び保持構造
JP5499397B2 (ja) * 2009-04-13 2014-05-21 独立行政法人産業技術総合研究所 誘電体構造体の製造方法
JP6087046B2 (ja) 2011-03-01 2017-03-01 太陽誘電株式会社 薄膜素子の転写方法及び回路基板の製造方法
US9773969B2 (en) 2015-05-28 2017-09-26 The Board Of Trustees Of The Leland Stanford Junior University Electrostrictive element manufacturing method
CN110976186B (zh) * 2019-12-13 2022-08-05 新昌中国计量大学企业创新研究院有限公司 一种电极涂覆装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154809A (ja) * 1997-07-30 1999-02-26 Osaka Prefecture 圧電装置用積層体、圧電装置用積層体の製造方法、および圧電装置の製造方法
JP2003309301A (ja) * 2002-04-18 2003-10-31 Canon Inc デバイス製造方法
JP2005295250A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 薄膜圧電共振器及びその製造方法

Also Published As

Publication number Publication date
WO2007148459A1 (ja) 2007-12-27
JP2008004572A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
KR100856326B1 (ko) 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
JP4629088B2 (ja) 薄膜キャパシタ内蔵型配線基板の製造方法および薄膜キャパシタ内蔵型配線基板
JP5429019B2 (ja) キャパシタ及びその製造方法
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
JP5549494B2 (ja) キャパシタおよびその製造方法、回路基板、半導体装置
JP5024812B2 (ja) 誘電体構造及びその製造方法
JP4770627B2 (ja) キャパシタの製造方法
JP2007036237A (ja) 複合金属酸化物誘電体膜の製造方法及び複合金属酸化物誘電体膜
JP5499397B2 (ja) 誘電体構造体の製造方法
JP5152842B2 (ja) 誘電体構造体の製造方法、圧着転写方法、及び保持構造
JP4587310B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP2000323845A (ja) 電子回路実装用基板の製造方法
JP4852744B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP5686366B2 (ja) 誘電体構造体、及びその製造方法
JP3969178B2 (ja) 電子部品及びその製造方法
CN208240501U (zh) 薄膜器件
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP4680332B2 (ja) チップコンデンサの製造方法
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法
Liao et al. Novel Integration of Metal–Insulator–Metal (MIM) Capacitors Comprising Perovskite-type Dielectric and Cu Bottom Electrode on Low-Temperature Packaging Substrates
JP2001015381A (ja) 表面実装型複合電子部品とその製造方法
JPH11251185A (ja) 薄型コンデンサとその製造方法
JP2002299163A (ja) 可変容量素子
JP2003045743A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees