CN208240501U - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN208240501U
CN208240501U CN201690001386.0U CN201690001386U CN208240501U CN 208240501 U CN208240501 U CN 208240501U CN 201690001386 U CN201690001386 U CN 201690001386U CN 208240501 U CN208240501 U CN 208240501U
Authority
CN
China
Prior art keywords
layer
thin film
thin
film
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690001386.0U
Other languages
English (en)
Inventor
芦峰智行
进藤智
竹岛裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208240501U publication Critical patent/CN208240501U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本实用新型涉及薄膜器件。在绝缘基板与薄膜缓冲层之间形成扩散层,防止薄膜缓冲层的剥离。薄膜器件(1)具备:绝缘基板(2);薄膜电容器(5),隔着层叠于该绝缘基板的一个主面上的薄膜缓冲层(4)而设置于绝缘基板;绝缘保护层(6),层叠于绝缘基板的一个主面以覆盖薄膜电容器;从薄膜电容器引出的引出电极(7a及7b);外部电极(8a及8b);以及表面覆盖层(9),覆盖薄膜器件的表面。在绝缘基板与薄膜缓冲层之间形成有扩散层(3)。另外,外部电极与薄膜电容器经由引出电极电连接。扩散层是在绝缘基板的表面的SiO2氧化膜与薄膜缓冲层之间SiO2氧化膜和薄膜缓冲层的构成元素中的至少一种元素分别扩散而形成的非晶层。

Description

薄膜器件
技术领域
本实用新型涉及在基板上形成有薄膜布线层的薄膜器件。
背景技术
以往,已知有在绝缘基板的一个主面上形成有薄膜电容器的薄膜器件。例如,如图4所示,专利文献1所记载的薄膜器件100具备硅基板 101、层叠于硅基板101的缓冲层102、层叠于缓冲层102的底部电极103、层叠于底部电极103的铁电体层104以及层叠于铁电体层104的上部电极 105,底部电极103、铁电体层104以及上部电极105作为薄膜电容器发挥作用。在该情况下,硅基板101由硅层101a和形成在该硅层101a的一个主面的二氧化硅层101b构成,在二氧化硅层101b上层叠缓冲层102。缓冲层102例如包含锶钽酸铋等钙钛矿状的层状超晶格材料。另外,底部电极103由缓冲层102侧的粘合金属部103a和铁电体层104侧的贵金属部103b构成,通过粘合金属部103a实现贵金属部103b与缓冲层102的粘合强度的提高。此外,贵金属部103b以及上部电极105例如由白金等贵金属形成,粘合金属部103a例如由钛等形成。根据该构成,通过缓冲层102的形成,消除层叠于该缓冲层的底部电极103、上部电极105的表面的凹凸,所以能够实现显著的极化性能的提高。另外,通过缓冲层102,底部电极103与硅基板101间的粘合强度提高。
专利文献1:日本特表平11-511293号公报
然而,即使如这种薄膜器件那样,在基板与布线层之间形成有缓冲层那样的紧贴层的情况下,也有紧贴层从基板剥离的情况,在这样的情况下,布线层也从基板剥离,因而例如有产生短路不良等起因于布线层的剥离的不良情况的担心。
实用新型内容
本实用新型是鉴于上述的课题而完成的,其目的在于通过在基板与薄膜缓冲层之间形成扩散层,使基板与薄膜缓冲层牢固地紧贴,减少薄膜缓冲层的剥离的产生。
为了实现上述目的,本实用新型的薄膜器件的特征在于,具备:基板;薄膜缓冲层,层叠于上述基板;以及第一布线层,层叠于上述薄膜缓冲层,在上述基板与上述薄膜缓冲层之间形成有分别包含上述基板和上述薄膜缓冲层的构成元素中的至少一种元素的扩散层。
根据该构成,通过扩散层使基板与薄膜缓冲层牢固地紧贴,所以能够减少薄膜缓冲层的剥离。另外,通过减少薄膜缓冲层的剥离,从而也能够减少层叠于薄膜缓冲层的第一布线层的剥离,由此能够防止起因于第一布线层的剥离的短路不良。
另外,也可以:上述薄膜缓冲层是结晶层,上述扩散层是非晶层。在该情况下,通过薄膜缓冲层为结晶结构,从而例如能够防止基板的构成元素向第一布线层扩散。
另外,也可以:上述基板是在表面具有SiO2氧化膜的Si基板,上述薄膜缓冲层包含(Ba,Sr)TiO3,上述第一布线层包含Pt。在该情况下,包含(Ba,Sr)TiO3的薄膜缓冲层合适作为使Si基板与包含Pt的第一布线层紧贴的层。
另外,也可以:还具备层叠于上述第一布线层的电介质层和层叠于上述电介质层的第二布线层,形成有将上述第一布线层作为一个电极并将上述第二布线层作为另一个电极的薄膜电容器。在该情况下,能够减少薄膜缓冲层的从基板的剥离所引起的第一布线层的剥离,所以能够防止起因于第一布线层的剥离的电容器的极化性能的降低、短路不良。另外,通过使薄膜缓冲层为(Ba,Sr)TiO3的结晶层,从而能够防止基板的构成元素向电介质层扩散,所以能够抑制薄膜电容器的特性降低。
另外,本实用新型的薄膜器件的制造方法的特征在于,具备:使包含 (Ba,Sr)TiO3的薄膜缓冲层在表面形成有SiO2氧化膜的Si基板的该表面成膜的工序;通过以250℃以上且小于600℃的温度进行热处理,来在上述Si基板与上述薄膜缓冲层之间形成分别具有上述Si基板和上述薄膜缓冲层的构成元素中的至少一种元素的扩散层的工序;通过以600℃以上 800℃以下的温度进行热处理,来进行上述薄膜缓冲层的结晶化的工序;以及使包含Pt的第一布线层在上述薄膜缓冲层成膜的工序。
根据该构成,在Si基板与薄膜缓冲层之间形成扩散层,所以能够制造基板与薄膜缓冲层牢固地紧贴的薄膜器件。
另外,也可以实用新型的薄膜器件的制造方法还具备以下工序:通过在使包含(Ba,Sr)TiO3的电介质层在上述第一布线层上成膜之后,使包含Pt的第二布线层在该电介质层上成膜,来形成将上述第一布线层作为一个电极并将上述第二布线层作为另一个电极的薄膜电容器。
根据该构成,在Si基板与薄膜缓冲层之间形成扩散层,所以基板与薄膜缓冲层牢固地紧贴。因此,能够制造不产生第一布线层的剥离、不容易产生短路不良的薄膜电容器。另外,由于具备使薄膜缓冲层结晶化的工序,所以能够防止Si基板中的Si向电介质层扩散,由此,能够减少起因于Si向电介质层扩散的薄膜电容器的特性降低。
根据本实用新型,通过扩散层来使基板与薄膜缓冲层牢固地紧贴,所以能够减少薄膜缓冲层的剥离。通过减少了薄膜缓冲层的剥离,从而能够减少层叠于薄膜缓冲层的第一布线层从基板剥离的不良情况。
附图说明
图1是本实用新型的一实施方式所涉及的薄膜器件的剖视图。
图2是本实施方式的薄膜器件以及现有的薄膜器件的剖面的透射式电子显微镜(TEM)照片。
图3是本实施方式的薄膜器件以及现有的薄膜器件的剖面的透射式电子显微镜(TEM)照片以及该剖面的基于能量分散型X射线分析装置 (EDX)的Ba以及Si的映射照片。
图4是现有的薄膜器件的剖视图。
附图标记说明:1…薄膜器件,2…绝缘基板,3…扩散层,4…薄膜缓冲层,5…薄膜电容器,6…绝缘保护层,7a、7b…引出电极,8a、8b…外部电极,9…表面覆盖层。
具体实施方式
参照图1~3对本实用新型的一实施方式所涉及的薄膜器件1进行说明。此外,图1示出薄膜器件1的剖视图,图2的(a)示出本实施方式的薄膜器件1的TEM照片,图2的(b)示出现有的薄膜器件的剖面的TEM照片,图3的(a)示出本实施方式的薄膜器件1的剖面的基于EDX 的Ba以及Si的映射照片,图3的(b)示出现有的薄膜器件的剖面的基于EDX的Ba以及Si的映射照片。
如图1所示,该实施方式所涉及的薄膜器件1具备:绝缘基板2、层叠于该绝缘基板2的一个主面上的薄膜缓冲层4、设置在该薄膜缓冲层4 上的薄膜电容器5、层叠于绝缘基板2的一个主面来覆盖薄膜电容器5的绝缘保护层6、从薄膜电容器5引出的引出电极7a、7b、与引出电极7a、 7b连接的外部电极8a、8b、以及以外部电极8a、8b露出的状态覆盖绝缘保护层6的表面的表面覆盖层9。
绝缘基板2例如是Si基板,在表面(一个主面)形成有SiO2氧化膜 2a。
薄膜缓冲层4例如由钛酸钡锶((Ba,Sr)TiO3;以下,称为“BST”) 形成,具备薄膜电容器5的下部电极5a(相当于本实用新型的“第一布线层”)与绝缘基板2的紧贴强度的加强以及防止绝缘基板2的Si向薄膜电容器5的电介质层5b扩散的功能。优选薄膜缓冲层4的厚度在10nm以上200nm以下。此外,在该实施方式中,薄膜缓冲层4由BST的结晶相形成。
扩散层3是在绝缘基板2的表面的SiO2氧化膜2a与薄膜缓冲层4之间,SiO2氧化膜2a和薄膜缓冲层4的各自的构成元素中的至少一种元素扩散而形成的层,在该实施方式中,是非晶(无定形)相的层。该扩散层 3通过SiO2氧化膜2a和薄膜缓冲层4的构成元素的相互扩散而形成,从而作为绝缘基板2与薄膜缓冲层4的紧贴层发挥作用。此外,也可以在薄膜缓冲层4以及SiO2氧化膜2a各自与扩散层3之间不形成精确的界面。另外,扩散层3的构成元素的分布量也可以有倾斜。此外,优选扩散层3 的厚度在5nm以上100nm以下。
薄膜电容器5具备下部电极5a、电介质层5b以及上部电极5c(相当于本实用新型的“第二布线层”),作为形成于薄膜器件1的电容部发挥作用。在该情况下,上部电极5c以及下部电极5a均由Pt膜形成,电介质层 5b由BST形成,按下部电极5a、电介质层5b、上部电极5c的顺序层叠在薄膜缓冲层4上。这里,下部电极5a相当于本实用新型的“一个电极”,上部电极5c相当于本实用新型的“另一个电极”。此外,形成电介质层5b 的材料并不限定于BST,能够使用BaTiO3、SrTiO3、PbTiO3、SiO2电介质等各种电介质材料。另外,也可以上部电极5c以及下部电极5a也根据电介质材料的种类而例如使用Cu膜、Al膜、Ti膜。
绝缘保护层6由配置在绝缘基板2侧的无机保护层6a和层叠于该无机保护层6a的有机保护层6b的双层结构形成。此时,无机保护层6a例如能够由SiO2形成,有机保护层6b例如能够由光敏聚酰亚胺树脂形成。
在绝缘保护层6的上表面设置有贯通孔以露出下部电极5a,在该贯通孔形成将外部电极8a与下部电极5a连接的引出电极7a。在绝缘保护层6 的上表面还设置有贯通孔以露出上部电极5c,在该贯通孔形成将外部电极 8b与上部电极5c连接的引出电极7b。此外,引出电极7a、7b均能够由例如基于溅射法的Cu/Ti膜形成。另外,在露出在绝缘保护层6的上表面的引出电极7a、7b各自的表面通过实施镀Ni/Au来形成外部电极8a、 8b。
另外,在绝缘保护层6的一个主面设置表面覆盖层9,以覆盖引出电极7a、7b以及外部电极8a、8b的周边部。表面覆盖层9例如能够由阻焊剂等环氧树脂形成。
(薄膜器件的制造方法)
接下来,对本实用新型的薄膜器件1的制造方法的一个例子进行说明。首先,通过旋涂法在通过热氧化法在表面形成了SiO2氧化膜2a的绝缘基板2的一个主面上涂覆(Ba,Sr)TiO3溶液(BST溶液)。接下来,通过加热板以200℃对绝缘基板2实施大约三分钟的热处理,除去BST溶液中的溶剂成分。此外,优选形成在绝缘基板2的表面的SiO2氧化膜2a 的膜厚在50nm以上1200nm以下左右。
接着,通过加热板以250℃以上且小于600℃(代表性而言为400℃左右)实施大约三分钟的热处理(第一热处理),在绝缘基板2的SiO2氧化膜2a与薄膜缓冲层4之间形成扩散层3。然后,通过加热板以600℃以上800℃以下(代表性而言为660℃)实施大约三分钟的热处理(第二热处理),进行薄膜缓冲层4的BST的致密化以及结晶化。此外,第一以及第二热处理的时间例如能够在0.5分钟以上20分钟以下的范围内分别适当地变更。
另外,图2是利用透射式电子显微镜(TEM)拍摄实施了第一热处理的本实施方式的薄膜器件1(参照图2的(a))以及用不实施第一热处理的方法制造的现有的薄膜器件(参照图2的(b))各自的剖面而得到的图像。据此,在现有的薄膜器件中,如图2的(b)所示,可知在薄膜缓冲层4与SiO2氧化膜2a之间有明确的边界,在该边界未形成扩散层。与此相对,在本实施方式的薄膜器件1中,如图2的(a)所示,可知在薄膜缓冲层4与SiO2氧化膜2a之间没有明确的边界,在两层之间形成有扩散层3。
另外,图3的(a)的左图与图2的(a)相同,示出本实施方式的薄膜器件1的剖面的TEM图像,中图示出左图的基于EDX的Ba的映射,右图示出左图的基于EDX的Si的映射。另外,图3的(b)的左图与图2 的(b)相同,示出现有的薄膜器件的剖面的TEM图像,中图示出左图的基于EDX的Ba的映射,右图示出左图的基于EDX的Si的映射。据此,可知在现有的薄膜器件中,在SiO2氧化膜2a的区域几乎不存在作为薄膜缓冲层4的构成元素的Ba(参照图3的(b)的中图)。另外,可知在薄膜缓冲层4的区域几乎不存在作为SiO2氧化膜2a的构成元素的Si(参照图3的(b)的右图)。即,可知在两层之间未形成扩散层。与此相对,可知:在本实施方式的薄膜器件1中,在SiO2氧化膜2a的区域存在作为薄膜缓冲层4的构成元素的Ba(参照图3的(a)的中图),在薄膜缓冲层4 与SiO2氧化膜2a之间形成存在作为SiO2氧化膜2a的构成元素的Si和作为薄膜缓冲层4的构成元素的Ba的扩散层3。此外,虽然图示省略,但在扩散层3也存在作为薄膜缓冲层4的其它的构成元素的Sr、Ti。
此外,在现有的薄膜器件中,不进行第一热处理而仅进行第二热处理来进行薄膜缓冲层4的结晶化以及致密化,但可知在该情况下,即使再次进行第一热处理,也不会形成本实施方式的扩散层3。认为这是因为:在仅进行第二热处理的情况下,使温度直接上升到第二热处理温度,所以在构成薄膜缓冲层4的BST的元素扩散之前达到BST的结晶化温度,从而不能够发生这以上的扩散。此外,根据X射线衍射装置的分析可知现有的薄膜器件的薄膜缓冲层4以及本实施方式的薄膜缓冲层4均由BST的结晶相形成,本实施方式的扩散层3由非晶相形成。另外,根据图2以及图 3,扩散层3主要形成在第一热处理前的SiO2氧化膜侧,这是因为薄膜缓冲层4的构成元素向SiO2氧化膜侧扩散的速度比SiO2氧化膜的构成元素向薄膜缓冲层4侧扩散的速度快。
返回到制造方法的说明,在形成了扩散层3之后,通过溅射法在薄膜缓冲层4的一个主面使Pt膜成膜来形成下部电极5a。接着,为了形成电介质膜5b,在通过旋涂法在Pt膜上涂覆BST溶液之后,为了除去BST 溶液中的溶剂成分而通过加热板以150℃以上250℃以下(代表性而言为200℃)实施大约三分钟的热处理,并且为了进行BST的致密化以及结晶化而以500℃以上800℃以下(代表性而言为600℃)实施大约三分钟的热处理(煅烧)。
接下来,通过溅射法在电介质层5b的一个主面使Pt膜成膜来形成上部电极5c。接下来,为了使形成在绝缘基板2的一个主面的整体的下部电极5a、电介质层5b以及上部电极5c分别成为规定的形状而通过干式蚀刻进行加工。其后,实施860℃的热处理(釉烧),进行电介质层5b的BST 结晶生长使其能够发挥电介质层5b的特性。
接下来,在绝缘基板2的一个主面形成绝缘保护层6,以覆盖薄膜电容器5。在该情况下,依次层叠无机保护层6a、有机保护层6b。
接下来,进行用于在绝缘保护层6的规定的位置形成各引出电极的通孔(贯通孔)加工。在形成了通孔之后,通过溅射法使Cu/Ti膜成膜,通过对该Cu/Ti膜进行蚀刻来形成为规定的图案,从而形成引出电极7a 以及7b。然后,在引出电极7a以及7b各自的表面通过镀Ni/Au来形成外部电极8a以及8b。
最后,在绝缘保护层6的一个主面形成环氧树脂等表面覆盖层9,以覆盖各引出电极7a、7b以及各外部电极8a、8b的周边部,从而薄膜器件 1完成。
因此,根据上述的实施方式,通过在绝缘基板2与薄膜缓冲层4之间形成扩散层3,从而绝缘基板2与薄膜缓冲层4牢固地紧贴,所以能够防止薄膜缓冲层4的剥离。因此,在层叠于薄膜缓冲层4的包含下部电极 5a的薄膜电容器5中,也能够防止结构不良的产生,并且也能够减少薄膜器件1的短路不良的产生。
此外,如上述那样,优选扩散层3的厚度在5nm以上100nm以下。若扩散层3的厚度低于5nm,则绝缘基板2与薄膜缓冲层4的紧贴性降低,有薄膜缓冲层4、其上的布线层剥离的可能性。若其厚度高于100nm,则有由于膜应力(扩散层自身具有的应力)而薄膜缓冲层4、其上的布线层剥离的可能性。
另外,如上述那样,优选薄膜缓冲层4的厚度在10nm以上200nm以下。若薄膜缓冲层4的厚度低于10nm,则有不能够形成连续膜,而局部不能够获得紧贴性的情况,若其厚度高于200nm,则有由于膜应力(薄膜缓冲层自身具有的应力)而产生剥离的情况。
另外,通过使薄膜缓冲层4为结晶层,能够防止绝缘基板2的构成元素经由薄膜缓冲层4以及下部电极5a扩散到电介质层5b中,所以能够防止产生极化性能等薄膜电容器5的特性降低。
另外,通过以250℃以上且小于600℃的温度实施热处理,能够不使 BST结晶化而形成扩散层3。换句话说,通过以250℃以上且小于600℃保持规定时间(第一热处理),能够在BST的结晶化进展之前使BST扩散,能够使扩散的BST与SiO2反应来形成反应相(扩散层),并且,通过以 600℃以上800℃以下保持规定时间(第二热处理),能够使缓冲层中的BST 的结晶化进展。换句话说,第一热处理处于Si、Ba的扩散开始温度以上且小于BST的结晶化开始温度的温度范围,处于扩散的BST与SiO2化学反应形成反应相的反应相形成温度。
此外,本实用新型并不限定于上述的各实施方式,只要不脱离其主旨,则除了上述的实施方式以外,能够进行各种变更。例如,在上述的实施方式中,对薄膜器件1具备薄膜电容器5的情况进行了说明,但并不限定于此,只要是在绝缘基板2与布线层之间形成薄膜缓冲层4那样的紧贴层的构成,则能够应用本实用新型。
另外,在上述的实施方式中,对在Si基板的表面形成SiO2氧化膜2a 的情况进行了说明,但也可以是不形成SiO2氧化膜2a的构成。
产业上的可利用性
本实用新型能够应用于在绝缘基板与布线层之间具有薄膜缓冲层的各种薄膜器件。

Claims (5)

1.一种薄膜器件,其特征在于,具备:
基板;
薄膜缓冲层,层叠于所述基板;以及
第一布线层,层叠于所述薄膜缓冲层,
在所述基板与所述薄膜缓冲层之间形成有分别包含所述基板和所述薄膜缓冲层的构成元素中的至少一种元素的扩散层。
2.根据权利要求1所述的薄膜器件,其特征在于,
所述薄膜缓冲层是结晶层,
所述扩散层是非晶层。
3.根据权利要求1所述的薄膜器件,其特征在于,
所述基板是在表面具有SiO2氧化膜的Si基板,
所述薄膜缓冲层包含(Ba,Sr)TiO3
所述第一布线层包含Pt。
4.根据权利要求2所述的薄膜器件,其特征在于,
所述基板是在表面具有SiO2氧化膜的Si基板,
所述薄膜缓冲层包含(Ba,Sr)TiO3
所述第一布线层包含Pt。
5.根据权利要求1~4中任意一项所述的薄膜器件,其特征在于,
还具备:
电介质层,层叠于所述第一布线层;以及
第二布线层,层叠于所述电介质层,
形成有将所述第一布线层作为一个电极并将所述第二布线层作为另一个电极的薄膜电容器。
CN201690001386.0U 2015-12-02 2016-12-01 薄膜器件 Active CN208240501U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-235822 2015-12-02
JP2015235822 2015-12-02
PCT/JP2016/085722 WO2017094835A1 (ja) 2015-12-02 2016-12-01 薄膜デバイスおよび薄膜デバイスの製造方法

Publications (1)

Publication Number Publication Date
CN208240501U true CN208240501U (zh) 2018-12-14

Family

ID=58797401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690001386.0U Active CN208240501U (zh) 2015-12-02 2016-12-01 薄膜器件

Country Status (3)

Country Link
JP (1) JP6516020B2 (zh)
CN (1) CN208240501U (zh)
WO (1) WO2017094835A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539652B (zh) * 2021-07-06 2022-05-20 合泰盟方电子(深圳)股份有限公司 一种薄膜电感器加工工艺和薄膜电感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140909A (ja) * 1990-10-01 1992-05-14 Taiyo Yuden Co Ltd 複合型lcフィルタ
JPH06151184A (ja) * 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd T型結合lc複合素子とその製造方法
JPH09270338A (ja) * 1996-03-29 1997-10-14 Tokin Corp 電子部品
JP3340917B2 (ja) * 1996-09-12 2002-11-05 株式会社東芝 誘電体薄膜素子
JP3966208B2 (ja) * 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP4591689B2 (ja) * 2005-04-28 2010-12-01 Tdk株式会社 Lc複合部品の製造方法
JP6430686B2 (ja) * 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法

Also Published As

Publication number Publication date
JP6516020B2 (ja) 2019-05-22
WO2017094835A1 (ja) 2017-06-08
JPWO2017094835A1 (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
EP1876610B1 (en) Thin film capacitor and method for manufacturing same
KR100856326B1 (ko) 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
US7026680B2 (en) Thin film capacitive element, method for producing same and electronic device
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US20070020955A1 (en) Fabrication method of composite metal oxide dielectric film, and composite metal oxide dielectric film fabricated thereby
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP5861278B2 (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
KR100324589B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
CN208240501U (zh) 薄膜器件
JP2004079607A (ja) 誘電体素子および誘電体素子の製造方法
JP5024812B2 (ja) 誘電体構造及びその製造方法
JP4587310B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP4852744B2 (ja) 誘電体膜キャパシタおよびその製造方法
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
JP2008235088A (ja) 誘電体薄膜、誘電体薄膜キャパシタおよび誘電体薄膜キャパシタの製造方法
JPH1197289A (ja) 薄膜チップコンデンサー及びその製造方法
JP2008294319A (ja) 薄膜キャパシタの製造方法
JP2009246242A (ja) ペロブスカイト構造酸化物の製造方法
Akai et al. (Na, Bi) TiO3 based lead-free ferroelectric thin films on Si substrate for pyroelectric infrared sensors
JP5152842B2 (ja) 誘電体構造体の製造方法、圧着転写方法、及び保持構造
JP6216808B2 (ja) 強誘電体結晶膜及びその製造方法
JP2005209696A (ja) 半導体装置の製造方法
JP4075120B2 (ja) 強誘電体薄膜の製造方法
JP2008277425A (ja) コンデンサ

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant