CN1311896A - 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法 - Google Patents

制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法 Download PDF

Info

Publication number
CN1311896A
CN1311896A CN99809086A CN99809086A CN1311896A CN 1311896 A CN1311896 A CN 1311896A CN 99809086 A CN99809086 A CN 99809086A CN 99809086 A CN99809086 A CN 99809086A CN 1311896 A CN1311896 A CN 1311896A
Authority
CN
China
Prior art keywords
precursor
thallium
layered superlattice
annealing
bismuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99809086A
Other languages
English (en)
Inventor
林慎一郎
卡洛斯·A·帕兹德阿罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Symetrix Corp
Original Assignee
Matsushita Electronics Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Symetrix Corp filed Critical Matsushita Electronics Corp
Publication of CN1311896A publication Critical patent/CN1311896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

将一种包含铊的液态前体涂敷到第一电极(28,58)上,以低于725℃的温度进行烘焙,以相同的温度进行一至五小时的退火,以产生铁电叠层超晶格材料(30,60)。成形第二电极(32,77),以形成电容器(16,72),并且以低于725℃的温度进行第二退火。如果所述的材料是锶铋铊钽酸盐,在所述的前体中,每(2.2－x)摩尔当量的铋,就含有(m－1)摩尔当量的锶、x摩尔当量的铊、以及m摩尔当量的钽,其中,m=2,并且,0.0<x≤2.2。

Description

制造叠层超晶格材料和制造包括 该材料的电子器件的低温处理方法
1．本发明所属技术领域
本发明一般涉及叠层(layered)超晶格材料的制造方法，更具体地涉及到在铁电集成电路器件中能提供足够的极化率和适度的矫顽磁性的低温制造方法。
2．存在问题的说明
至少有30年了，研究人员一直尝试利用铁电材料的极化特性来生产一种可商业化的电子存储器。这样的存储器将是非易失性的、高密度的、并具有许多其它优点。例如，参见William D.Miller等人的美国专利5,046,043号。
在美国专利5,519,234号中公开的叠层超晶格材料具有极高的铁电特性，使制造商业化的非易失存储器成为可能。这些特性包括高极化率和低疲劳度。
该现有技术揭示：要获得好的薄膜电性能通常需要至少750℃到850℃的退火温度。美国专利5,508,226号讲授了一种用于制造叠层超晶格材料的低温处理方法。然而，在其3个例子中，有两个例子的退火是在800℃以上进行的，而另一个例子在700℃上进行，并持续了五个小时。由于750℃到850℃的温度比预先形成大批陶瓷材料的温度低得多，因此，在该温度上仍然有一些中间层原子通过薄膜迁移。比如，用作电极粘结层的钛迁移到铁电材料和硅上。这种原子迁移有时改变接触电阻和其它特性，因此就很难或不可能将叠层超晶格材料与晶体管和其它利用传统硅技术制造的普通电路元器件共同使用。
因此，如果存在一种方法和一种结构，它可以在低于750℃到850℃的温度下对集成电路材料进行热处理，但仍然具有优良的铁电特性，那将是有用的。该低温度将减少中间层的扩散，并会减小因扩散递变(degradation)而引起的铁电特性递变。
3．问题的解决方案
本发明提供了一种以仅低于725℃，而且最好是大约650℃或更低的温度来制造高质量的铁电集成电路器件的方法。
本发明提供了材料和一种制造叠层超晶格材料方法。一种液态前体(precursor)含有金属成分，其量足以在对该前体的干燥和加热后自发地产生铁电叠层超晶格材料。该前体含有一部分稀有金属元素铊，其量足以在叠层超晶格材料中成为超晶格发生器元素(superlatticegenerator element)。该前体涂敷到基片上、将其弄干以在该基片上形成一种固体材料；并且在500℃到725℃的温度之间在氧气中加热，以便在该基片上形成一层叠层超晶格材料的薄膜。
更可取的是，加热步骤包括以650℃将前体迅速地进行热处理。该加热步骤最好包括将该材料退火大约三小时，直到五小时。更可取的是，该退火温度大约是650℃。该基片更进一步包括第一电极和第二电极，这些电极最好是在退火步骤之后在叠层超晶格材料上形成，以便形成一种电容器。然后进行第二个加热步骤。更可取的是，第二个加热步骤在低于725℃的温度下，最好以大约650℃的温度进行第二次退火。更可取的是，该晶片是一种集成电路晶片，而且这种方法进一步包括完成该集成电路晶片的制造的步骤，从而在该晶片上形成多个互相连接的电路器件。
本发明主要涉及铁电叠层超晶格材料，其化学通式为：
              Am-1S2BmO3m+3
其中，至少一部分由S表示的超晶格发生器元素是铊。具体的说，本发明主要涉及由下列化学通式表示的叠层超晶格材料：
              Am-1(S1y-xS2x)BmO3m+3
其中，S1代表铋，S2代表铊，2≤y≤2.4,0＜x≤y。更可取的是，该叠层超晶格材料含有从前体中形成的锶铋铊钽酸盐，该前体含有与下列化学通式大致相应的有机金属混合物：
              Am-1(S12.2-xS2x)BmO3m+3
其中，A是锶元素，S1是铋，而S2是铊，B是钽，m=2，而0＜x≤2.2，更可取的是，x=0.55。
另一方面，本发明提供一种集成电路器件，该器件包括叠层超晶格材料，其中，铊是超晶格发生器元素。在最佳实施例中，本发明提供一个电容器，它包括第一电极、第二电极和一个含有铊的叠层超晶格材料薄膜，其中，铊为超晶格发生器元素。更可取的是，该叠层超晶格材料含有从前体中制造的锶铋铊钽酸盐，该前体含有与下列化学通式大致相应的相当数量的有机金属混合物：
              Am-1(S12.2-xS2x)BmO3m+3
其中，A是锶元素，S1是铋，而S2是铊，B是钽，m=2，而0＜x≤2.2，更可取的是，x=0.55。
另外，再一方面，本发明提供一种包括有机金属混合物的液态前体，其混合物的数量大致对应于下列化学通式：
              Am-1(S12.2-xS2x)BmO3m+3，
其中，A是锶元素，S1是铋而S2是铊，B是钽，m=2，而0＜x≤2.2，更可取的是，x=0.55。
本发明的许多其它特征、目标和优点将在下面结合附图的描述中变得更加明显。
附图的简要说明
图1是按照本发明制备叠层超晶格材料薄膜的最佳实施例的流程图；
图2是晶片的俯视图，在该晶片上按照本发明制造的薄膜电容器被放大地显示了；
图3是沿图2中3-3线切开的部分的剖面图，它出示了由图1的处理过程制造的薄膜电容器器件；
图4是利用本发明的处理过程制造的集成电路的部分剖面图；和
图5示出了2Pr@5V值(微米/平方厘米)的图表，该值是锶元素铋铊钽酸盐电容器的退火温度的函数，其中，电容器的铋与铊的摩尔比Bi/Tl是变化的，其变化的根据是化学计量通式SrBi2.2-xTlxTa2O9.3中的Bi的下标2.2-x，其中，0≤x≤2.2。
最佳实施例的说明
1．概述
参见图2和3，其中示出了一个晶片10，该晶片10包括多个电容器12、14、16等。图2是晶片10的俯视图，在该晶片上根据本发明制造的薄膜电容器12、14、16等被放大地显示了。图3是沿图2中的线3-3将电容器16切成两份的部分剖面图。参考图3，晶片10包括硅基片22、二氧化硅隔离层24、粘着到二氧化硅24用于协助下一层的薄层钛26、下一层即铂电极28、叠层超晶格材料层30和另一个铂电极32。在层24、26、28、30和32被淀积之后，晶片向下蚀刻到层28，以形成各个的电容器12、14、16等，它们是通过底部电极28互相内连接的。本发明主要包括制造锶铋钽酸盐叠层的超晶格材料铁电薄膜的方法。叠层超晶格材料包括自发地形成叠层超晶格的复合金属氧化物，这些金属例如为锶、钙、钡、铋、镉、铅、钛、钽、铪、钨、铌、锆、铋、钪、钇、镧、锑、铬、和铊，这些复合金属氧化物自发地形成叠层超晶格；即所形成的叠层超晶格包括多层显然不同的子晶格。通常，每一叠层超晶格材料将含有两个或更多的上述金属；比如，形成叠层超晶格材料钡铋铌酸盐BaBi2Nb2O9的钡、铋和铌。该材料30可以是电介质，铁电物质或二者兼有。如果是电介质，则电容器16是电介质电容器，而如果该材料30是铁电物质，则电容器16是铁电电容器。
该叠层超晶格材料通常更多地被总结为以下化学式：(1)A1w1 +a1A2w2 +a2…Ajwj +ajS1x1 +S1S2x2 +S2…Skxk +SkB1y1 +b1B2y2 +b2…B1y1 +b1Qz -2
其中，A1,A2…Aj代表该钙钛矿类结构中A位置的元素，它可以是元素如锶、钙、钡、铋、铅和其它元素；S1,S2…Sk代表超晶格发生器元素，它通常是铋，但是也可以是如钇、钪、镧、锑、铬、铊和其它的+3价元素；B1,B2…Bl代表该钙钛矿类结构中B位置的元素，它可以是元素如钛、钽、铪、钨、铌、锆和其它元素；而Q代表一种阴离子，它通常是氧，但也可以是其它元素，如氟、氯和这些元素的混合物，如氟氧化物，氯氧化物，等等。化学式(1)中的上标表示各个元素的化合价，下标表示一摩尔混合物中该材料的摩尔数，或就单元结构来说，下标表示单元结构中该元素的平均原子数。该下标可以是整数或分数。即，化学式(1)包括单元结构可以用各种材料替换而变化的各种情况，比如在Sr.75Ba.25Bi2Ta2O9中，平均有75％的A位置被锶原子占有，而25％被钡原子占有。如果混合物中A位置只有一个元素，则用“Al”元素表示，w2…wj全部等于零。如果混合物中仅仅存在一个B位置元素，则用“B”元素表示，而y2…yl全部等于零，同样地，这适应于超晶格发生器元素。通常情况是，存在一个A位置元素，一个超晶格发生器元素，一个或两个B位置元素，尽管化学式(1)写入更通用的形式，以便把本发明中的叠层超晶格混合物都包括在内，其中超晶格发生器具有多种元素，铋和铊。
Z的值从下列方程式得到：(2)(a1w1+a2w2…+ajwj)+(s1x1+s2x2…+skxk)+(b1y1+b2y2…+blyl)=2z.
化学式(1)包括全部三个斯摩棱斯克(Smolenskii)类型的混合物。该叠层超晶格材料并不包括适合化学式(1)的所有材料，而是只包括那些能自发地将它们自己形成具有明显不同的层的晶体结构的材料。
叠层超晶格材料并不包括适合化学式(1)的所有材料，而是只包括那些在结晶期间自发地形成不同的晶体叠层的成分。自发的结晶通常是通过对各成分的混合物进行热处理或退火而实现的。增强的(enhanced)温度使超晶格形成成分容易自我排序成为热力学上有利的结构，如钙钛矿类八面体。应用到S1,S2…Sk的术语“超晶格发生器元素”，是指这些金属在浓缩金属氧化物层形成过程中是十分稳定的，浓缩金属氧化物层介于两类钙钛矿层之间，与混合叠层超晶格材料中随机均匀分布的超晶格发生器金属相对。具体地说，铋有一个离子半径，使得它既可以作为一个A位置材料又可以作为一个超晶格产生器，但是如果铋以小于一个阈值化学计量的比例的数量存在的话，则它将自发地浓缩为非钙钛矿类铋氧化层。
化学式(1)至少包括全部三种Smolenskii类型铁电叠层超晶格材料，就是那些有各自化学式的材料：
        (3)Am-1S2BmO3m+3；
        (4)Am+1BmO3m+1；以及
      (5)AmBmO3m+2，
其中，A是该钙钛矿类超晶格中A位置的金属，B是该钙钛矿类超晶格中B位置的金属，S是三价的超晶格发生器金属，如铋或铊，而m是一个能够使整个化学式电荷平衡的数。其中，m是一个分数，该整个平均经验公式提供了多个不同的或混合的钙钛矿类物质层。
还应该理解的是，这里的术语“叠层超晶格材料”还包括杂质叠层超晶格材料。即，化学式(1)中的任何材料都可以掺杂各种物质，如硅、锗、锡或铪。例如，锶铋钽酸盐可以掺杂各种元素而形成具有下列化学式的物质：
      (6)(Sr1-wM1w)(Bi1-xSx)2(Ta1-yM2y)2O9+αM3O，
其中，M1可以是钙、钡、镁或铅；S是从钇、钪、镧、锑、铬、铊和其混合物中选择的超晶格发生器；M2可以是铌、铋、或锑，w、x和Y的数在0到1之间；M3可以是硅、锗、钨、锡、或铪，而且，最好是0≤α≤0.05。该化学式所表示的材料还包括在这里所使用的术语“叠层超晶格材料”中。
同样地，一个相对较小的第二成分可以被附加到叠层超晶格材料中，并且最终的材料仍然将在本发明之列。例如，化学式ABO3的少量八面体氧化物质可以被添加到下列化学式所示的锶铋钽酸盐中：
      (7)(l-z)Sr(Bi1-xSx)2Ta2O9+zABO3，
其中，A可以是铋、锶、钙、镁、铅、钇、钡、锡和Ln；B可以是钛、锆、铪、锰、镍、铁和钴；而且Z是在0和1之间的一个数，最好是，0≤x≤0.2。
同样地，叠层超晶格材料可以用少量的ABO3成分和搀杂物进行改进。例如，根据下列化学式的一种材料：
      (8)(l-z)Sr(Bi1-xSx)2Ta2O9+zABO3+αMeO
其中，A可以是铋、锑、钇和Ln；B可以是铌、钽、和铋；Me可以是硅，锗、钨、钛、锡和锆；而Z是在0和1之间的一个数，最好是本发明建议的0≤z≤0.2。
图4示出了一个例子，其中，将叠层超晶格电容器72集成为非易失性的铁电体存储器单元，以形成例如可以用本发明制造的集成电路70。该存储器单元50包括硅基片51、氧化区54、以及两个互相连接的电路器件，晶体管71和铁电开关电容器72。晶体管71包括栅极73、源极74和漏极75。电容器72包括第一电极58，铁电叠层超晶格材料60，和第二电极77。绝缘体，如56，使器件71、72分离，除非晶体管71的漏极75连接到电容器72的第一电极58。电触点，如47和78，使器件71、72与集成电路70的其它部分实现电连接。应该理解，图2、3和4中所示的电容器12、14、16等，以及集成电路70不是实际电子器件的任何特定部分的真实的剖面图，而仅仅是理想化的表示，这种表示比可能的其它方式能更清楚地和更完全地描述本发明的结构和方法。
本说明书描述了具有层22、24、26、28、30和32的用上述材料制造的电容器12、14、16的制造和测试，公开了根据本发明的制造方法的较宽范围(wide spectrum)的变化，以及各种不同的叠层超晶格材料30。然而，应该理解，所述的特定方法和电子器件是示例性的；即，本发明建议图3和4中的层可以由除上述的和下面描述的材料以外的其它材料制造。除本文所述的方法外，本发明的方法还存在有许多其它变化；而且方法和材料可用于许多其它电子器件，这些器件不同于12、14、16等之类的电容器、以及集成电路70。应该注意的是“基片”这个词在本说明书中用于特定和常规的概念。在特定的概念中，它指实际硅层22，通常称为硅基片，其上制造所述的示例性的电子器件。在一般概念中，它指任何材料、物体或在其上形成了另一层或多层的层。从这个意义上讲，例如，层22、24、26和28构成了层30的基片18，该层30由锶铋铊钽酸盐叠层超晶格材料30形成。
此处使用的“化学计量的”这一术语可以应用于一种材料的固体薄膜，比如叠层超晶格材料，或应用于形成一种材料的前体。当它应用于固体薄膜时，它指一个化学式，该化学式表示最终固体薄膜中各元素的实际相对数量。当应用于前体时，它表示前体中金属化学的比例。一个“平衡的”化学计量式是指在计量式中每一元素都有足够数量，以形成该物质的完整晶体结构，其中所有晶格位置都被占有，尽管实际上在室温下该晶体总是有一些缺陷。例如，Sr(BiTl)Ta2O9和Sr(Bi1.5Tl0.5)Ta2O9都是平衡的化学计量式。相比较而言，锶铋铊钽酸盐中锶、铋、铊和钽所占的摩尔比例分别为1、2.2-x、x、和2，该锶铋铊钽酸盐的前体在此处用不平衡的“化学计量”式Sr(Bi1-xTlx)2.2Ta2O9来表示，因为它含有过量的铋和铊，超出形成完整晶体材料所需要的铋和铊。在本说明书中，金属元素的“过量”是指大于与其它金属结合形成想要的材料所需要的数量，如果金属元素正好为所需要的数量，则所有的原子位置都被占有，而不留下任何金属。
2．制造过程的详细说明
制造前体混合液的过程包括几个不同的步骤。第一步是提供几种聚氧烷基化(polyoxyalkylated)的金属成分，它包括至少一种A位置的金属成分，至少一种B位置的金属成分，和至少一种超晶格发生器金属成分。应该理解，术语“A位置的金属”和“B位置的金属”是指适用于钙钛矿类晶格中的金属，但不是真的在混合液中占领A和B的位置。各金属成分按照有效数量混合，一旦该前体混合液结晶，就产生一种混合的叠层超晶格材料。该混合步骤最好包括：使各金属成分中至少一种所加的金属成分过量，在溶剂中将各种金属成分基本上混合均匀。一种实际的首选前体设计为：在该前体中所包括的超晶格发生器元素的量比所需的最终叠层超晶格材料中的化学计量值多，直到多大约20％。超晶格发生器过量的最佳范围是大约5％到10％。
本发明主要涉及由化学式(3)表示的铁电叠层超晶格材料，Am-1S2BmO3m+3，其中，至少一部分由S表示的超晶格发生器元素是铊。具体地说，本发明主要涉及由下列化学通式表示的铁电叠层超晶格材料：
          Am-1(S1y-xS2x)BmO3m+3，
其中，S1代表铋，S2代表铊，2≤y≤2.4,0＜x≤y。更可取的是，该叠层超晶格材料含有从前体形成的锶铋铊钽酸盐，该前体含有相当数量的金属有机混合物，大致对应于下列化学通式：
          Am-1(S12.2-xS2x)BmO3m+3，
其中，A是锶元素，S1是铋，而S2是铊，B是钽，m=2,0＜x≤2.2，最好是，x=0.55。
根据本发明的一种处理方法的最佳实施例的流程如图1所示，该流程用于制备一种叠层超晶格材料的薄膜，比如30和60，以及器件，比如带有材料层30和60的器件10和70。我们应该首先简要地介绍最佳处理过程的每一步骤，然后更详细的讨论各个步骤，并给出该处理过程的实例。该处理过程的第一步80是制备一个或多个前体P1、P2、P3等。在图1中，在步骤80中的P5后面的虚线表示一个或更多附加的前体的可能性。在该最佳实施例中，该前体是液体，其中溶解了一种或多种金属混合物，该金属混合物含有形成薄膜层30的叠层超晶格材料。然后在步骤81中将上述前体混合，混合后的前体在步骤82中被蒸馏。紧接着是溶剂控制和/或浓度控制步骤83。通常，本步骤被分为两个阶段，它们可以很及时地(in time)分开。在第一阶段，混合后的前体被溶解在一种适当的溶剂中并浓缩，以便提供长的使用寿命。使用之前，该溶剂和浓缩物可以被调整，以优化由该处理过程形成的电子器件。该最终的前体包含有效数量的金属成分，一旦将该前体干燥和加热，就自发地形成所需的叠层超晶格材料。
在溶剂控制和浓缩控制步骤83的同时，制备基片18。如果该基片是金属化的基片，比如基片18，则该基片通过形成叠层22、24、26和28在步骤85A中被提供，然后在步骤86A中被预烘干。如果该基片是非金属化基片，比如硅或镓砷化物单晶，则该基片在步骤85B中提供并在步骤86B中脱水。在步骤87中，该基片被涂上一层前体。在下面讨论的例子中，涂敷是通过旋转过程实现的，可以使用比如喷雾沉积方法、浸泡或其它适当的涂敷方法。涂敷后的基片在步骤88中被干燥，然后在RTP(快速热处理器)单元中被烘焙。如果层30不能达到所要求的厚度，则重复涂敷、干燥和RTP烘焙步骤87、88和89多次，直至达到所要求的厚度。晶片10在步骤92中退火，在步骤93中通过喷涂或其它合适的方法淀积顶层或第二电极32，然后作为选择，可以将晶片10在步骤94中再一次退火，也可以不进行这个步骤。在步骤95中可以通过离子研磨、化学蚀刻、或其它适当的方法制成电容器16。然后，在步骤96中，进行第二个“第二退火”步骤，如果进行步骤94，则它将是第三退火步骤。如果图2所示的电容器器件是所要求的最终结果，则制造过程就完成了；然而，在如图4所示的集成电路的情况下，则还要进行步骤97，比如进行触点金属化、覆盖(capping)等。正如下面将更进一步讨论的，对于每一种装置，上述所有步骤并不都是必要的；一些步骤是可选的，而且其它的仅仅用于特定的叠层超晶格材料。本发明的一个特征是：预烘焙步骤86A、干燥步骤88、RTP烘焙步骤89、第一次退火步骤92、和第二退火步骤94和96，具体地说，干燥、RTP烘焙和退火步骤，其温度都低于725度，而且最好是650℃和更低的温度。
为制备前体混合液，通常使一种金属或一种金属混合物与羧酸，比如，2-乙基已酸反应，产生一种金属已酸盐，它溶解于一种或多种合适的溶剂，比如二甲苯。当与金属混合时，除了2-乙基己酸盐可以用于合适的前体外，还可以用其它金属有机酸盐，它们是乙酸盐和乙酰丙酮化物。对于一些金属，比如钛，该前体金属混合物可以包含一种金属醇盐，比如2-甲氧乙醇钛。其它可以与金属混合并作为前体混合物的醇盐包括甲醇盐，乙醇盐，N-丙醇盐，异-丙醇盐，N-丁醇盐，异-丁醇盐，叔丁醇盐，2-甲氧乙醇盐，和2-乙氧乙醇盐。该前体金属混合物最好溶解在沸点大于水即100度的溶剂中。在制造该前体时，与加热步骤组合，最好在115度和更高的温度上进行，这导致一个基本上无水的前体。二甲苯溶剂适用于大多数的金属。对于高电正性元素，该溶剂最好包括2-甲氧乙醇或乙酸正丁酯。一些可利用其沸点的溶剂包括：醇，比如：1-丁醇(117℃)、1-戊醇(117℃)、2戊醇(119℃)、1-己醇(157℃)、2-己醇(136℃)、3-己醇(135℃)、2-乙基-1-丁醇(146℃)、2-甲氧乙醇(124℃)、2-乙氧乙醇(135℃)和2甲基-1-戊醇(148℃)；酮，比如：2-己酮(甲基丁基酮)(127℃)、4-甲基-2-戊酮(甲基异丁基酮)(118℃)、3-庚酮(丁基乙基酮)(123℃)和环己酮(156℃)；酯，比如：乙酸丁酯(127℃)、2-甲氧乙基乙酸酯(145℃)和2-乙氧乙基乙酸酯(156℃)；醚，比如：2-甲氧乙基醚(162℃)和2-乙氧乙基醚(190℃)；以及芳香烃，比如：二甲苯(138℃到143℃)、甲苯(111℃)和乙苯(136℃)。
各种金属的前体可以分别地制造，然后混合，但是通常它们都是在相同的容器中一起制造，在制造的同时混合。混合之后，前体混合液可以被蒸馏，以除去水和其它不良的杂质，并除去制备过程中的副产品，尽管如果该前体和溶剂为足够纯的状态，则蒸馏步骤82可以被跳过。然后，溶剂的类型和浓缩可以在步骤83中调整，以便使它适合于涂敷(如果立即进行涂敷)，或者提供一种存放寿命长的前体。如果该溶剂控制步骤是制备一种存放寿命长的混合液，则涂敷之前，通常进行另外一种调整，以使薄膜优化。为了使存放寿命长、膜层质量高而进行调整的一些方法在美国专利5,423,285中已经详细地讨论。它们可以包括一种溶剂交换步骤和/或增加一种助溶剂，以便使所提供的溶剂可以产生一种薄膜，该薄膜比其中存储了(stored)前体的溶剂所产生的薄膜的质量好。
在步骤85A和86A中，或在步骤85B和86B中，提供了一种基片并准备涂敷。几乎任何承载(support)薄膜并适合于这里所述的材料和处理过程的基片都可以使用。其中某些基片包括氧化或非氧化的硅或砷化镓半导体晶片，具有或者不具有附加的集成电路和/或金属化层、硅片或玻璃片、以及其它电子器件芯片。对于此说明书的示例性的装置，该基片是如图3所示的金属化的基片18。基片18的制造在上述美国专利5,423,285号中已被详细说明，此处不再重复。在所述例子中，金属化所用的金属是以钛作粘结层的铂，或单独用铂，但许多其它金属也可以被使用，比如以钽、钨、钼、铬、镍或这些金属的合金、以及氮化钛作粘结层的铂。尽管可以使用其它的金属化方法，但喷溅或真空淀积是最佳的淀积方法。在金属化淀积期间，对基片进行加热可有效地增加附着性。已经发现：为了优化该薄膜30的电子特性通常需要对金属化的基片进行预烘焙，而且预烘焙温度高于或等于后来对晶片10进行的任何处理的温度，其处理在下面描述。在涂敷步骤87之前，预烘焙步骤86A包括在氧气气氛中烘焙，其浓度最好在20％和100％之间，而温度在500℃和1000℃之间，而且最好是650℃。最好，晶片10在扩散炉中烘焙。基片预烘焙步骤86A从基片表面除去水和有机杂质。更重要的是：通过预烘焙的退火效果和金属粘结层26的部分氧化和相互扩散，预烘焙减少了金属层28的内应力。所有这一切增加了基片18和叠层超晶格膜层30之间的粘结力，并使剥离问题最小化。更进一步，如果粘结层26是一种过渡金属，则氧化部分使该金属具有化学稳定性。因此，穿过铂层28渗透到叠层超晶格材料层30的移动原子的数目激剧减少，并且叠层超晶格材料层30顺利地结晶，没有由于扩散离子而产生的缺陷。如果该基片不是金属化的，则硅晶片或其它晶片在低温下进行脱水。
前体混合、蒸馏、溶剂控制、和浓度控制步骤81、82、和83已经按顺序分别讨论清楚了。然而，可以按照使用的特定液体对这些步骤进行不同的组合和/或排序，而不论是否打算储存该前体或立即使用它，等等。例如，蒸馏通常是溶剂浓度控制的一部分，而且，有利于除去不需要的副产品，因此两个功能常常合在一起。作为另外一个例子，混合和溶剂控制常常共享相同的物理操作，比如以预定顺序将实际反应物和溶剂加入到该前体混合液中。作为第三个例子，混合、蒸馏、以及溶剂和浓度控制中的任何步骤可以在制备前体的整个处理过程中被重复多次。
该混合的、蒸馏的和调整了的前体混合液被涂敷在基片18之上。最好，用旋转法进行涂敷。最佳的前体混合液浓度是0.01到0.50M(摩尔/升)，并且最佳的旋转速度在500rpm和5000rpm之间。
旋转法和喷雾沉积法除去了一些溶剂，但是在涂敷之后仍然有一些溶剂依然保留。此溶剂在干燥步骤88中从湿膜层中去除。同时，加热引起薄膜中的有机成分的热分解，这些有机成分也从该薄膜中蒸发而被去除。这样就产生了一种预晶体无定形状态的叠层超结构材料30的固体薄膜。这种干的膜层有充分的硬度，来支撑下一个旋转涂层。干燥温度必须高于溶剂的沸点，并且最好高于该前体混合液中的有机物的热分解温度。最佳的干燥温度在150℃和400℃之间，并且干燥温度取决于所使用的特定前体。干燥步骤可以包括以单个温度进行单独干燥的步骤，或以不同温度，比如，以斜坡上升或下降的温度进行多重干燥处理的步骤。多重干燥处理步骤有利于防止由于升温太快导致的体积过度收缩，而引起薄膜的分裂和起泡。最好使用电热板来进行干燥步骤88。
干燥步骤88之后可以进行RTP烘焙步骤89，步骤89不是必需的，而是一个选择性的步骤。卤素灯、红外线灯或紫外线灯的辐射为RTP烘焙步骤提供热源。最好，RTP烘焙在一种含氧量在20％和100％之间的氧气气氛中进行，其温度在450℃和725℃之间，并且最好为650℃，其变化率在1℃/秒到200℃/秒之间，并且保持时间为5到300秒。任何剩余有机物在RTP处理期间将被烧毁和蒸发。同时，RTP烘焙的迅速升温促使晶核形成；即，在固体膜层30中形成叠层超晶格材料的许多小晶体颗粒。这些颗粒作为进一步结晶的核子。在烘焙处理中，氧的存在是形成这些颗粒的基本要素。
在随后的加热步骤88、89和92中，用旋转法或其它方法形成的单个涂层的厚度，对于防止由于体积收缩引起的分裂来说是很重要的。要获得一种不裂开的膜层，在烘焙步骤89之后单个旋转涂层必须小于200纳米(“nm”)。因此，多重涂敷对于实现膜层厚度大于200nm是必要的。最佳的膜层制造方法包括对每一旋转涂层的RTP烘焙。即，如图1所示，基片18被涂敷、干噪，和RTP烘焙，然后过程90被多次重复，直至达到所要求的厚度。然而，对于每次涂敷，不必都进行RTP烘焙步骤。实践中，可以每两次涂敷进行一次RTP烘焙步骤，并且甚至可以在一系列涂敷步骤完成以后仅仅用一个RTP烘焙步骤，这对于提高大多数叠层超晶格铁电物质的电子特性是极其有效的。对于有限数量的特定前体/叠层超晶格材料混合物，尤其是铋浓度超化学计量的那些前体/混合物，RTP烘焙步骤89不是必需的。
一旦达到所要求的膜层厚度，则干的并且最好是经烘焙的薄膜在步骤92中退火，这被称为第一次退火，以便与后面的退火区别。第一次退火最好在火炉中、在氧气气氛中进行。氧浓度最好是20％到100％，并且退火温度高于实际叠层超晶格材料30的结晶温度。为了防止叠层超晶格材料30中的元素蒸发，并防止对基片的热损害，包括对已形成的集成电路的损害，退火炉温度最好不超过650℃。最好，对于锶铋铊钽酸盐，其退火温度为大约650℃，退火时间为五小时，并在一个与其它大多数叠层超晶格材料相似的范围内。如果对于一个特殊的集成电路器件来说五小时太长，则第一次退火时间可以缩短。然而，以650℃退火不足三小时会产生不饱和的磁滞回线。三小时退火提供足够的饱和，而且附加的退火提高了极化率2Pr。此外，在这个第一次退火步骤中，氧气的存在是重要的。由RTP烘焙步骤产生的许多核子、小晶粒长大，而且完全结晶的铁电体薄膜在富氧气氛中形成。
在第一次退火之后，形成第二或顶层的电极32。最好，用RF溅射法形产生单个铂层而形成电极，但是也可由直流溅射法、离子束溅射法、真空淀积法或其它适当的淀积方法。如果要求形成电子器件，则在金属淀积之前，叠层超晶格材料30可以使用传统的光刻法和蚀刻法形成图形，而且在淀积之后的第二处理过程中形成顶层电极32的图形，在此处描述的例子中，使用传统的光刻法和离子束研磨法使顶层电极32和叠层超晶格材料30一起形成图形。
在淀积时，顶层电极32与叠层超晶格材料之间的粘结通常是不牢固的。最好，通过热处理来改善粘结性能。晶片10，包括由顶层电极32覆盖的叠层超晶格薄膜30，可以在上述形成图形的步骤95之前，按图1所示的第二次退火(1)步骤94进行退火热处理，在形成图形的步骤95之后，按图1所示的第二退火(2)步骤96进行热处理，或在形成图形的步骤95之前和之后都进行热处理。第二退火最好在电炉中进行，其退火温度在500℃和第一退火温度之间。以低于500℃的温度进行退火的第二退火不改善电极32的粘结性能，并且所产生的电容器装置有时很易泄漏，并在最恶劣的情况下短路。
第二退火释放了顶层电极32中的内部应力，并释放了电极32和叠层超晶格材料30的分界面之间的内部应力。同时，第二退火步骤94或96在溅射了顶层电极的叠层超结构材料30中重建微观结构，并且最终改善了该材料的特性。不论第二退火是在形成图形步骤95之前或之后进行，效果是相同的。在第二退火期间的氧气环境的效果不如RTP烘焙步骤89和第一退火步骤92的效果明显，因为叠层超晶格材料30由顶层电极覆盖，而且不暴露在该环境气氛中。就大多数电特性来说，可以使用惰性气体，比如氦、氩和氮，其结果与氧大致相同。然而，已经发现：在第二退火期间，氧气气氛可以改善电极32和叠层超晶格材料30的界面结晶的排序，并改善磁滞回线的对称性。
3．制造过程和性质依赖性的实例
下面是本发明的制造过程应用到图2和3所示的晶片10的实例。在一到十伏特的外加电压下对电容器中的剩余极化电荷2Pr进行测量。相应的矫顽磁场2Ec也是在各个电压下测量的。矫顽磁场是将该材料从一个极化状态转换到另一个极化状态所需要的场大小的度量。对于一个实际的电子器件，要使漏磁场不引起极化转换，它应该足够高，但是如果它太高，则器件所需要工作电压将很高。在附图和讨论中所用的其它参数和术语将从上下文中体现出来。
实例1
在硅片上制造包含锶铋铊钽酸盐铁电材料的电容器。在前体溶液中的超晶格发生器元素，铋和铊的相对的比例是变化的，其变化对应于化学式Sr(Bi2.2-xTlx)Ta2O9.3的化学计量，其中，x=0,0.55,1.65，和2.2.。退火步骤以650℃,700℃,750℃，或800℃进行。从0.75到10伏特，测量剩余极化率2Pr和电容器的矫顽磁场。
包括多个电容器12、14、16等的晶片10被制造，其中，叠层超晶格材料30是锶铋铊钽酸盐。前体溶液包括2-乙基己酸锶、2-乙基己酸铋、2-乙基己酸铊和2-乙基己酸钽的二甲苯溶液。
使用复合“二甲苯”，而不用单一的“二甲苯”，因为商业上可获得的二甲苯包含三个不同的二甲苯分馏产品。四种金属的2-乙基己酸盐以一个适当比例混合，以致于使锶、铋、铊和钽酸盐在该混合物前体中的比例对应于化学式Sr(Bi2.2-xTlx)Ta2O9.3，其中，x=0,0.55,1.65，和2.2。即，前体中对应于每1.0摩尔当量的锶和2.0摩尔当量的钽，则含有2.2摩尔当量的铋和/或铊。溶液的摩尔浓度大致是每升0.2摩尔。通过加入N-丁基醋酸盐，将前体稀释为每升0.13摩尔。对于每个晶片，基片18包括单晶硅层22、500纳米(nm)厚的二氧化硅层24、50nm厚的钛层26、和200nm厚的铂层，该基片18在扩散炉中预烘焙30分钟，其烘焙温度为700℃，并且烘焙时伴有6升/分钟的氧气流。用一支滴管将1ml的前体溶液Sr(Bi2.2-xTlx)Ta2O9.3滴到基片18上。该晶片以1500 RPM的转速旋转30秒钟。将晶片10放置在一个热板上，并且以大约150℃在空气中烘焙两分钟，然后以260℃再烘焙四分钟。晶片10以125℃/秒的变化率在相应退火温度上被RTP烘焙，保持时间为30秒，自然冷却6分钟，并有大致100到200cc/分钟的环境氧气流动。对于以650℃或700℃退火的晶片，RTP的温度是650℃。对于以750℃或800℃退火的晶片，RTP的温度是750℃。对于另一涂层，重复用滴管将溶液淀积在晶片上并进行RTP烘焙的步骤。然后晶片被转移到扩散炉中进行60分钟的退火，退火温度为650℃、700℃、750℃或800℃，同时伴有4升/分钟的氧气流，并且以5.6英寸/分钟的速度推拉10分钟。溅射200nm的铂顶层32，以5000RPM的速度旋转30秒形成负的抗蚀层，其后是用标准的光掩模方法、离子研磨蚀刻、LPC剥离和持续30分钟的第二退火，其退火温度与第一退火温度相同，同时伴有4升/分钟的氧气流。锶铋铊钽酸盐叠层超晶格薄膜30的最终厚度范围为大约190到210nm。
表1包含在5伏特，2Pr@_5V的电容器上测量的剩余极化强度的测量值，制造该电容器时使用了包含不同的相对比例的铋和铊的前体，并以各个温度退火。图5是从表1中选择的数据的一张图表。数据的比较显示在可以耐更高的退火温度的制造过程中，即，在750℃以上的温度，可能单独使用铋作为前体溶液中的超晶格发生器元素更好。但是如果该制造过程仅仅可以耐低的温度，即，大约700℃及以下，则最好是在前体溶液中用一些或所有的铋代替铊。在700℃的退火温度上，，测量的2Pr@5V的最大值是6.68C/cm2，在由前体制造的电容器中，该前体的Bi∶Tl摩尔比为1.65∶0.55，相应于化学计量式Sr(Bi1.65Tl0.55)Ta2O9.3。此值在单一铋电容器的2Pr值之上提高了大致60％。与2.2∶0.0电容器的62KV/cm相比，该1.65∶0.55电容器的相应2Ec值@5V大约是127KV/cm。
                            表1：
                     2Pr-值@5V(C/cm2)
    Bi∶Ti摩尔比                        退火温度
    化学式下标     650℃     700℃     750℃     800℃
 0.0∶2.2     2.09     2.05     2.11     1.38
 0.55∶1.65     0.62     0.72     0.59     0.53
 1.1∶1.1     0.43     0.78     2.04     1.61
 1.65∶0.55     0.50     6.68     8.46     6.88
 2.2∶0.0     1.48     4.19     14.55     18.47
测量温度：25℃
膜厚度：190nm-215nm
测量频率：10,000Hz
在650℃的退火温度上，测量的2Pr@5V的最大值在由该前体制造的电容器上是2.09C/cm2，该前体中Bi∶Tl的摩尔比为0.0∶2.2，相应于化学计量式SrTl2.2Ta2O9.3，单一铋电容器中的2Pr值大约是1.48。与该2.2∶0.0电容器的54 KV/cm相比，在650℃的退火之后0.0∶2.2电容器中的相应2Ec值@5V大约是250 KV/cm。
在这里描述的初步实验中测量的2Pr@5V的值比许多集成电路应用所需要的低。然而，实例1的结果，证明将铊作为超晶格发生器元素的替换有效地改善了在临界加工条件下，在大约650℃到725℃的温度范围内的剩余极化强度。铊的使用导致了比仅仅使用铋作为低加工温度下的超晶格发生器元素更好的铁电体特性。而且，确信电容器中的铁电体特性可以通过使用最佳的制造条件由初步实验进行改善。例如，第一退火最好进行五小时。正如参考上述图1所说明的那样，退火不足三小时导致不饱和的磁滞回线，而且附加的退火增加了极化率。实例1中的样品的总退火时间仅仅是70分钟。当在制造加工处理过程中严格地限制退火和其它热处理步骤的温度和持续时间时，则小心地选择温度、持续时间和铊含量可以在给定的处理范围内使铁电体特性最佳。而且，小心地选择材料成分，比如电极材料的成分，可以改善铁电体的特性。
已经描述了仅仅使用700℃或更低的处理温度，利用叠层超晶格材料，用来制造电子器件的方法和组合物。应该理解附图所示的以及本说明书所描述的具体实施例是用于举例的目的，不应该解释为限制将在随后的权利要求书中所记载的本发明。另外，在不脱离本发明的精神和范围情况下，很明显，本领域的技术人员可以对所述的具体实施例做出多种变化和改型。同时，明显的是所述的步骤在某些实例中可按不同次序进行；或者同等结构和处理可以用来替代所述的各种结构和处理；或者可以使用各种不同的尺寸规格和材料。因此，本发明应解释为包含在制造过程中出现和/或具有的每个新颖特征和新颖的特征组合，电子器件，以及电子器件制造方法。

Claims (21)

1．一种在集成电路中制造铁电体器件(10)的方法，包括下列步骤：提供基片(18)；提供一个包含一部分金属成分的前体，其数量足以在前体的干燥和加热过程中自发地形成铁电叠层超晶格材料(30)；将所述的前体涂敷到所述的基片(18)上；干燥所述的前体，以在所述的基片(18)上形式干燥的材料；以及在600℃和725℃之间加热所述的干燥材料，以在所述的基片(18)上产生包含所述金属成分的叠层超晶格材料(30)；所述方法的特征在于：所述的金属成分之一是铊。
2．按照权利要求1的方法，其中，所述的前体包含金属成分，其数量对应于化学通式Am-1(S1y-xS2x)BmO3m+3，其中，S1代表铋，S2代表铊，2≤y≤2.4,0＜x≤y。
3．按照权利要求2的方法，其中，A代表锶，而B代表钽。
4．按照权利要求3的方法，其中，m=2,y=2.2。
5．按照权利要求4的方法，其中，x=0.55，而且所述的加热步骤以低于725℃的温度进行。
6．按照权利要求1的方法，其中，所述的加热步骤包括快速热处理。
7．按照权利要求1的方法，其中，所述的加热步骤包括退火。
8．按照权利要求7的方法，其中，所述的退火步骤包括至少三小时的退火。
9．按照权利要求8的方法，其中，所述的退火步骤包括至少五小时的退火。
10．按照权利要求1的方法，其中，所述的基片(18)包括第一电极(28)，所述方法进一步包括在所述的叠层超晶格材料(30)上形成第二电极(32)的步骤，在所述的加热步骤之后，形成电容器(16)，其特征在于，所述的方法包括在形成第二电极(32)之后，以低于725℃的温度进行第二步骤的加热。
11．按照权利要求10的方法，其中，所述的第二加热步骤包括退火。
12．一种集成电路中的铁电体器件(10,70)，包括一个叠层超晶格材料(30,60)的薄膜，其特征在于：所述的薄膜中含有铊。
13．按照权利要求12的铁电体器件(10,70)，其中，所述的薄膜包含与化学通式Am-1(S1y-xS2x)BmO3m+3相应数量的金属成分，其中，S1代表铋，S2代表铊，2≤y≤2.4,0＜x≤y。
14．按照权利要求13的铁电体器件(10,70)，其中，A代表锶，而B代表钽。
15．按照权利要求14的铁电体器件(10,70)，其中，m=2和y=2.2。
16．按照权利要求15的铁电体器件(10,70)，其中，x=0.55。
17．一种前体，包含金属成分，其数量足以在所述前体的干燥和加热过程中自发地形成铁电叠层超晶格材料(30,60)，其特征在于：所述的金属成分之一是铊。
18．按照权利要求17的方法，其中，所述前体包含金属成分，其数量对应于化学通式Am-1(S1y-xS2x)BmO3m+3，其中，S1代表铋，S2代表铊，2≤y≤2.4,0＜x≤y。
19．按照权利要求18的前体，其中，A代表锶，而B代表钽。
20．按照权利要求19的前体，其中，m=2,y=2.2。
21．按照权利要求20的前体，其中，x=0.55。
CN99809086A 1998-07-24 1999-07-07 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法 Pending CN1311896A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/122,562 1998-07-24
US09/122,562 US6133092A (en) 1998-07-24 1998-07-24 Low temperature process for fabricating layered superlattice materials and making electronic devices including same

Publications (1)

Publication Number Publication Date
CN1311896A true CN1311896A (zh) 2001-09-05

Family

ID=22403438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99809086A Pending CN1311896A (zh) 1998-07-24 1999-07-07 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法

Country Status (7)

Country Link
US (2) US6133092A (zh)
EP (1) EP1103070A1 (zh)
JP (1) JP2002521820A (zh)
KR (1) KR20010074743A (zh)
CN (1) CN1311896A (zh)
TW (1) TW442893B (zh)
WO (1) WO2000005757A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952267A (zh) * 2020-09-16 2020-11-17 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1138065A1 (de) * 1998-11-06 2001-10-04 Infineon Technologies AG Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6822277B2 (en) * 2000-08-24 2004-11-23 Rohm Co. Ltd. Semiconductor device and method for manufacturing the same
JP4330113B2 (ja) * 2000-10-31 2009-09-16 シメトリックス・コーポレーション 集積回路の製造方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
GB201800816D0 (en) * 2018-01-18 2018-03-07 Xaar Technology Ltd A method for fabricating a lead-free thin film element and uses thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5456945A (en) * 1988-12-27 1995-10-10 Symetrix Corporation Method and apparatus for material deposition
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5559260A (en) * 1991-12-13 1996-09-24 Symetrix Corporation Precursors and processes for making metal oxides
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
JP3162718B2 (ja) * 1991-12-13 2001-05-08 サイメトリックス，コーポレイション 集積回路メモリー
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
JPH11511293A (ja) * 1995-06-07 1999-09-28 サイメトリックス コーポレイション 基板および配線層を備え、基板と配線層との間にバッファ層を有する集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952267A (zh) * 2020-09-16 2020-11-17 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺
CN111952267B (zh) * 2020-09-16 2024-03-15 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺

Also Published As

Publication number Publication date
US6362503B1 (en) 2002-03-26
WO2000005757A1 (en) 2000-02-03
US6133092A (en) 2000-10-17
EP1103070A1 (en) 2001-05-30
TW442893B (en) 2001-06-23
KR20010074743A (ko) 2001-08-09
JP2002521820A (ja) 2002-07-16

Similar Documents

Publication Publication Date Title
CN1174473C (zh) 层状超晶格材料和abo3型金属氧化物材料的制备方法
TW515027B (en) Apparatus for forming thin films and methods for forming capacitors on semiconductor substrates using same
CN1237618C (zh) 具有铁电薄膜的铁电存储器及其制造方法
JP4067563B2 (ja) 低リーク電流および低分極疲労を有する電子デバイスを製造するためのｕｖ照射プロセス
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1179232A (zh) 具有混合层状超点阵材料的集成电路及用于制备该电路的前体溶液
CN1181840A (zh) 介质电容器的底层电极结构及其制造方法
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1203534C (zh) 减轻由于金属氧化物陶瓷的移动物质扩散造成的金属氧化物陶瓷退化
JP4017397B2 (ja) 層状超格子材料を作製するための不活性ガスアニール方法および低温前処理を用いる方法
TW518696B (en) Rapid- temperature pulsing anneal method at low temperature for fabricating layered superlattice material and making electronic devices including same
CN1236987A (zh) 制造铁电集成电路的方法
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
JP4330113B2 (ja) 集積回路の製造方法
CN100355042C (zh) 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法
JP2002094018A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication