CN1236987A - 制造铁电集成电路的方法 - Google Patents

制造铁电集成电路的方法 Download PDF

Info

Publication number
CN1236987A
CN1236987A CN99105814A CN99105814A CN1236987A CN 1236987 A CN1236987 A CN 1236987A CN 99105814 A CN99105814 A CN 99105814A CN 99105814 A CN99105814 A CN 99105814A CN 1236987 A CN1236987 A CN 1236987A
Authority
CN
China
Prior art keywords
hydrogen
precursor
ferroelectric
integrated circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99105814A
Other languages
English (en)
Inventor
约瑟夫·D·库奇亚罗
古谷晃
卡洛斯·A·帕斯·德阿劳约
宫坂洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of CN1236987A publication Critical patent/CN1236987A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

形成含至少两种金属的氧化物的铁电元件(122)的集成电路,使制造电路中氢引起的铁电特性退化最小。在其某些元件中加入作为氢的吸气剂的氧。为使氢退化最小,由其中化学计量过量的构成金属液态前体制造铁电化合物。形成优选含氮化钛的氢阻挡层覆盖铁电元件的上部。200—350℃在氢气中对集成电路进行≤30min氢热处理,使铁电特性退化最小,并恢复集成电路的其它特性。之后,800℃下进行氧复原退火,恢复铁电特性。

Description

制造铁电集成电路的方法
本发明一般涉及层状超晶格材料和ABO3型金属氧化物的制造，特别涉及保护铁电器件的元件不因氢受损伤的铁电集成电路的制造方法。
铁电化合物具有用于非挥发集成电路存储器的良好特性。见Miller的美国专利5046043。在如电容器等的电铁器件具有如高剩余极化、良好的矫顽场、高抗疲劳性和低漏电流等所需要的电特性时，可用作非挥发存储器。已研究将如PZT(lead titanate zirconate，锆钛酸铅)和PLZT(lanthanum lead titanate zirconate，锆钛酸铅镧)等含铅ABO3型铁电金属氧化物实际用于集成电路。还研究将层状超晶格材料用于集成电路。见Watanable的美国专利5434102。层状超晶格材料化合物在铁电存储器中具有超过PZT和PLZT化合物几个数量级的特性。尽管已用这种层状超晶格化合物成功地制造了铁电存储器样品，但仍然没有利用具有所需要的电特性的ABO3型氧化物或层状超晶格材料化合物经济且商业级数量地制造存储器的制造工艺。从缺乏制造高质量的铁电集成电路的经济实际的工艺方面来说，其中一个理由是，金属氧化物化合物在氢退火期间易于被氢还原。氢退火是CMOS集成电路存储器制造过程中常规的步骤，该步骤会导致某些重要铁电特性的退化。对于复杂的层状超晶格材料化合物来说尤其如此，尤其是层状氧化物因氢而倾向于退化。
集成电路中的一种典型铁电存储器件含有半导体衬底和与一般为铁电电容器的铁电器件电接触的金属氧化物半导体场效应晶体管(MOSFET)。铁电电容器一般含有位于第一，下电极和第二，上电极之间的铁电薄膜，这些电极一般含铂。在制造这种电路期间，会使MOSFET处于在硅衬底中引起缺陷的状态。例如，制造工艺一般包括高能步骤，如离子铣腐蚀和等离子腐蚀。缺陷还会在通常为500-900℃的相对高温下的铁电薄膜的结晶热处理期间产生。结果，在单晶结构的半导体硅衬底中产生了大量缺陷，导致了MOSFET的电特性退化。
为了恢复MOSFET/CMOS的硅特性，制造工艺一般包括氢退火步骤，该步骤中利用氢的还原性消除如悬空键等缺陷。已开发出各种技术来进行氢退火，例如在环境气氛中的H2气热处理。一般情况下，氢处理在350℃-550℃下、典型地在450℃左右进行约30分钟。此外，还有其他几种集成电路制造工艺，通常在升高的温度下将集成电路暴露于氢中，例如淀积金属的CVD工艺，由硅烷或TEOS源生长二氧化硅的工艺。在涉及氢的工艺过程中，氢会通过上电极和电容器的侧面扩散到铁电薄膜中，还原铁电材料中的金属氧化物。所吸收的氢还会使铁电薄膜的表面金属化。由于界面处的化学变化，导致了铁电薄膜与上电极的粘附性下降。另外，上电极会被氧气、水、和氧化还原反应生成的其它产物向上推。结果，电容器的电特性下降，在上电极和铁电薄膜的界面处易发生剥离。此外，氢还会到达下电极，引起内部应力，使电容器从其衬底上剥离下来。由于这些金属氧化物特别复杂，且倾向于因氢还原而退化，所以这些问题对于含层状超晶格化合物的铁电存储器来说是严重的。
本发明提供一种制造用于集成电路的层状超晶格材料和ABO3型金属氧化物薄膜的方法，可以减少氢热处理的不利影响，并保护铁电元件的良好电特性。
本发明的一个方面是在相对低的温度，200℃-350℃下进行H2气处理步骤。
本发明的另一方面是进行少于30分钟的短时H2气处理。
氢气的相对浓度为0.01-50％。热处理的气氛条件很宽，所以可以在例如大气压和存在氮或其它惰性气体的情况下进行。
按优选的方法，形成钛或硅的氮化物，覆盖铁电元件，用作氢的阻挡层。
本发明的再一方面是形成其中含有至少具有两种金属的氧化物材料薄膜的集成电路元件。在优选的实施方案中，该薄膜包括层状超晶格化合物。较好是在氧化物材料中至少有一种金属是过量的。本发明的再一方面是形成一种铁电材料，其中至少一种构成金属的量足以在铁电材料中形成单独的金属氧化物。在本发明的一个实施方案中，层状超晶格化合物包括铌酸钽铋锶(strontium bismuth tantalumniobate)。本发明的另一方面是过量存在的金属是铌或铋的方法。本发明的还有一个方面是形成具有层状超晶格化合物的金属氧化物元件，所说层状超晶格化合物含有化学元素铋、铌和钽，其中各化学元素的相对量选择为使因氢所致的电特性退化最小。
本发明的另一个方面是提供衬底和氧化物材料的前体液，将前体涂敷到衬底上，并进行处理，以形成氧化物材料。本发明的另一方面是该氧化物材料包括至少含两种金属的氧化物。本发明的再一方面是前体中过量存在至少一种金属。本发明的又一方面是过量存在的金属是不形成会在所说制造工艺期间散逸的挥发性化合物的金属。
本发明另一方案是氧化物材料包括铌酸钽铋锶，并且前体含相对摩尔比大概相当于化学计量分子式SrBi2.18Ta2-xNbxO9的化学元素锶、铋、钽和铌，其中0≤x≤2。在一个实施方案中，前体含相当于大于分子式SrBi218Ta2-xNbxO9表示的化学计量量的0％-40％的附加量的铋。在一个实施方案中，前体含相对摩尔比大概相当于分子式SrBi2.18Ta1.44Nb0.56O9的元素锶、铋、钽和铌。在一个优选的实施方案中，层状超晶格材料含相当于在于分子式SrBi2.18Ta1.44Nb0.56O9表示的化学计量量的0％-40％的附加量的铌。
本发明再一方面是在300-1000℃的温度下进行20分钟到2小时的氧气复原退火，以恢复在氢处理过程中退化的所要求的电特性。
本发明提供一种工艺和IC结构，允许以商业化的量制造铁电电子元件、特别是由层状超晶格材料化合物制造的元件，且它们的电特性不发生明显退化。结合各附图阅读时，可以从以下描述中清楚本发明的许多其它特点、目的和优点。
图1是利用本发明的方法制造的集成电路的一部分的剖面图，展示了非挥发铁电存储单元；
图2在图5之后，是展示根据本发明制造非挥发铁电存储器件的工艺的优选实施方案的流程图；
图3是以放大许多倍的方式展示其上根据本发明制造的薄膜电容器的示例性晶片的俯视图；
图4是穿过线4-4取的图3的剖面图，展示了根据本发明制造的薄膜电容器器件；
图5在图l之后，是在三个不同退火温度下退火的铌酸钽铋锶电容器的剩余极化2Pr＠5V的曲线图，该曲线图是作为退火时间的函数绘制的；
图6在图4之后，是对应于四种不同氢退火时间、作为电容器电极面积的函数绘制的在5V时的归一化剩余极化2Pr/[2Pr(1963μm2)]的曲线图；
图7是在氢退火前，铌酸钽铋锶电容器在10V条件下测得的剩余极化2Pr的曲线图，该曲线图是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图8是在氢退火前，铌酸钽铋锶电容器的矫顽场Ec的曲线图，该曲线图是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图9是在氢退火前，铌酸钽铋锶电容器在5V条件下测得的漏电流(以A/cm2为单位)的曲线图，该曲线图是作为在前体中的Nb/Ta摩尔比变化时，就铌的化学计量分子式下标而言Nb浓度的函数绘制的；
图10是铌酸钽铋锶电容器在3V条件下测得的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为200℃时退火时间的函数绘制的，所说电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的；
图11是铌酸钽铋锶电容器在3V条件下的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为200℃时退火时间的函数绘制的，所说电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的；
图12是铌酸钽铋锶电容器在1V条件下测得的漏电流的曲线图，该曲线图是作为200℃时退火时间的函数绘制的，所说电容器是由具有用铌的化学计量分子式下标表示的不同Nb/Ta摩尔比的前体制造的；
图13是铌酸钽铋锶电容器在5V条件下测得的归一化的剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的，所说电容器是由具有用铋的化学计量分子式下标表示的三种不同铋浓度的前体制造的；
图14是铌酸钽铋锶电容器在5V条件下的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为氢退火时间的函数绘制的，所说电容器是由具有用铋的化学计量分子式下标表示的三种不同铋浓度的前体制造的；
图15是在200℃经10分钟氢退火后，具有标准量铋的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图16是在200℃经10分钟氢退火后，具有在标准量以上的附加量的铋的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图17在200℃经30分钟氢退火后，具有标准量铋的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图18是铌酸钽铋锶电容器在5V条件下的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的，所说电容器是由变化的、具有用铌的化学计量分子式下标表示的铌浓度的前体制造的；
图19是铌酸钽铋锶电容器在5V条件下的归一化矫顽场Ec/[Ec(预退火)}]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的，所说电容器是由变化的、具有用铌的化学计量分子式下标表示的铌浓度的前体制造的；
图20是在200℃经10分钟氢退火后，由含标准量的铌的前体制造的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图21是在200℃经l0分钟氢退火后，由含附加量的铌的前体制造的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图22是在200℃经30分钟氢退火后，由含标准量的铌的前体制造的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图；
图23是在200℃经30分钟氢退火后，由含附加量的铌的前体制造的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图。
应理解，展示铁电集成电路器件的图1、3和4并非实际集成电路器件的任何特殊部分的实际平面或剖面图。在实际器件中，各层是不规则的，其厚度可以有不同的比例。实际器件的不同层常常是弯曲的，具有重叠的边缘。这些图是理想化的代表，用于比其它可能的情况更清楚和充分地表示本发明的结构和工艺。另外，各图仅代表可以利用本发明方法制造的铁电器件的无数变化中的一种。图1示出了一种含有场效应晶体管形式与铁电电容器电连接的开关的铁电存储器。但还可以预计利用本发明的方法可以制造在开关元件中引入铁电元件的铁电FET存储器。McMillan的美国专利5523964中介绍了这种铁电FET。与之不同，利用本发明方法制造的其它集成电路包括其它元件和材料组成。
参见图1，图1示出了可以利用本发明的方法制造的例示性非挥发铁电存储单元的剖面图。Yoshimori的美国专利5561307介绍了制造含MOSFET和铁电电容器元件的集成电路的一般制造步骤。其它参考文献中也介绍了一般的制造方法。因此，这时里将简单地标记图1电路的各元件。
图1中，场氧化区102形成于硅衬底104的表面上。源区106和漏区108彼此分开地形成于硅衬底104内。栅绝缘层112形成于硅衬底104上源和漏区106和108之间。另外，栅极1l0形成于栅绝缘层112上。这些源区106、漏区108、栅绝缘层112和栅极110一起构成MOSFET113。
由BPSG(掺硼的磷硅玻璃，phosphosilicate glass)构成的层间介质层(ILD)114形成于衬底104和场氧化区102上。粘附层116形成于ILD114的一部分上，然后在粘附层116上形成铁电薄膜电容器118。粘附层116例如由钽构成，一般厚200埃。
铁电电容器118最好形成在常规晶片140上，所说晶片可以包括硅、砷化镓、或其它半导体，或如二氧化硅、玻璃或氧化镁(MgO)等绝缘体。铁电电容器的下和上电极一般含铂。最好是下电极含非氧化的贵金属，如铂、钯、银、和金。除贵金属外，铁电存储器的电极还可以用如铝、铝合金、铝硅、铝镍、镍合金、铜合金、和铝铜等金属。如钛等的粘附层用于增强电极与电路的相邻底层或上层的粘附性。
图1中，铁电电容器118包括：铂制的厚2000埃的下电极120；形成于下电极120上的铁电薄膜122；形成于铁电薄膜122上的上电极124，上电极124由铂制成，厚2000埃；及最好是形成于上电极上厚500-2000埃的导电氢阻挡层126。氢阻挡层126可以包括单层膜，如氮化钛或氮化硅，或可以包括两层或更多层膜，如，下层钛膜、然后是氮化钛膜和钛膜。如果阻挡层126由如氮化钛等的导电材料制成，并用作导电元件，则可以用上电极124将之构图，以便阻挡层126和上电极124自对准。氢阻挡层可利用常规溅射技术淀积。以下将具体讨论铁电薄膜122的组成和结构。
在ILD114上形成由NSG(非掺杂的硅酸盐玻璃)构成的第二层间介质层128。ILD128中也可以用PSG(磷硅玻璃)膜或BPSG膜。穿过ILD128选择性开出开口114a，以暴露源区16和漏区18。形成源极布线130和漏极布线132，填充开口114a。穿过ILD128选择性开出开口128a，以暴露导电氢阻挡层126和下电极120。形成上电极布线134和下电极布线136，填充开口128a。漏极布线132电连接上电极布线134。这些布线130、132、134和136皆由厚约3000埃的A1-Si-Cu(1％Si,0.5％Cu)制成。如果阻挡层126是不导电的，则必须至少去掉阻挡层126的一部分，以便布线134可以形成与上电极124的电接触。
铁电薄膜122的组成可以选自合适的铁电材料组，所说铁电材料组包括ABO3型金属氧化物钙钛矿(perovskite)，如钛酸盐(如，BaTiO3,SrTiO3,PbTiO3(PT),PbZrTiO3(PZT))或铌酸盐(如，KNbO3)，最好是层状超晶格化合物，但不限于这些。
ABO3型金属氧化物是一组公知的铁电体，是具有高介电常数的材料。例如见Franco Jona和G.Shirane,Ferroelectric Crystals(铁电晶体)，Dover Publications,N.Y.,P.108。1996年5月21日颁布的美国专利5519234公开了如钽酸铋锶等的层状超晶格化合物，与最早的材料相比，它在铁电应用中具有优异的特性，并具有高介电常数和低漏电流。1995年7月18日颁布的美国专利5434102和1995年11月21日颁布的5468684介绍了在实际的集成电路中集成这些材料的工艺。
一般可以将层状超晶格材料概括为分子式：
(1)A1w1 +a1A2w2 +a2…AjWj +ajS1x1 +s1S2x2 +s2…Skxk +skB1y1 +b1B2y2 +b2…Blyl +b1Qz -2其中A1、A2…Aj表示类钙钛矿结构中的A位元素，其可以是如锶、钙、钡、铋、铅等；S1、S2…Sk表示超晶格产生元素，一般是铋，但也可以是如钇、钪、镧、锑、铬、铊及具有+3价的其它元素；B1、B2…B1表示类钙钛矿结构中的B位元素，可以是如钛、钽、铪、钨、铌、锆及其它元素；Q表示阴离子，一般是氧，但也可以是其它元素，如氟、氯及这些元素的杂化物，如氟氧化物、氯氧化物等。分子式(1)的上标表示各元素的化合价，下标表示1摩尔化合物中该材料的摩尔数，或就单位单元而言，在该单位单元中该元素的平均原子数。下标可以是整数或分数。即，分子式(1)包括整个材料中单位单元可以改变的情况，如在Sr.75Ba.25Bi2Ti2O9中，锶原子平均占A位的75％，钡原子平均占A位的25％。如果化合物中只有一个A位元素，则其由“A1”元素表示，w2…wj都等于0。如果化合物中只有一个B位元素，则其由“B1”元素表示，y2…y1都等于0，对于超晶格产生元素来说是类似的。尽管由于本发明意欲包括各位或超晶格产生元素可以有多种元素的情况，而将分子式(1)以更一般的形式给出，但通常的情况是有一个A位元素、一个超晶格产生元素和一个或两个B位元素。z值由下式得到：
(2)(a1w1+a2w2…ajwj)+(s1x1+s2x2…+skxk)+(b1y1+b2y2…b1y1)=2z
分子式(1)包括1996年5月21日颁布的美国专利5519234中所讨论的所有三种Smolenskii型化合物。这些层状超晶格材料不包括满足分子式(1)的每种材料，仅仅是自然地将其自身构成为带有不同的交替层的结晶结构的那些。
“衬底”一词意思是其上形成集成电路的底层晶片104，以及任何其上淀积有如BPSG层114等薄膜层的工件。本公开中，“衬底”意思是施加有重要层的工件，例如，在我们谈到下电极如120时，衬底包括其上形成电极120的层116和114。
由于术语“薄膜”用于集成电路的技术，所以这里采用了该术语。一般它是指厚度小于一微米的膜。这里公开的薄膜在所有情况下其厚度都小于0.5微米。优选铁电薄膜124厚1000-3000埃，最好是1200-2500埃。集成电路技术中的这些薄膜不应与肉眼可见的电容器中的层状电容器混淆，肉眼可见的电容器是由与集成电路技术完全不兼容的完全不同的工艺制造的。
这里的术语“化学计量的”可以应用于材料的固态膜，如层状超晶格材料，或形成一种材料的前体。在应用于固态薄膜时，其指的是一个分子式，其中示出了最终固态薄膜中每种元素的实际相对量。在应用于前体时，它表示前体中各金属的摩尔比。“平衡的”化学计量分子式是其中只是每种元素足以形成所有晶格位都被占的材料的完全结晶结构的一种，尽管实际上在室温下晶体总有某些缺陷。例如SrBi2TaNbO9和SrBi2Ta1.44Nb0.56O9都是平衡的化学计量的分子式。相反，这里由非平衡的“化学计量”分子式SrBi2.18Ta1.44Nb0.56O9表示其中锶、铋、钽和铌的摩尔比分别为1、2.18、1.44和0.56的铌酸钽铋锶的前体，这是由于其含有形成完全的结晶材料所需要量以上的过量的铋。在本公开中，“过”量的金属元素是指存在大于与其它金属键合所需要的量，以便制造所要求的材料，其所有原子位皆被占据，没有任何金属残留。然而，众所周知，因为氧化铋具有高挥发性，并且根据本发明制造电子器件时要充分地加热，所以根据本发明工艺制造的固态铁电层122、422中铋摩尔比一般小于前体的化学计量分子式中的摩尔比。然而，根据本发明工艺制造的铁电层122、422中的锶、钽和铌的摩尔比很接近或等于前体的化学计量分子式中所给的摩尔比。见授予Watanabe等人的美国专利5434102。
根据Watanabe等人的5434102专利和相关的工作，所属领域的技术人员优选的制造层状超晶格材料的前体目前有化学计量分子式SrBi2.18Ta1.44Nb0.56O9。可以相信，具有这种分子式的前体会得到最终的具有平衡的化学计量分子式SrBi2Ta1.44Nb0.56O9的铌酸钽铋锶的固态薄膜。即，由于制造中工艺中前体中的过量铋作为氧化铋气体被带走，所以最终薄膜不含有过量铋。以下各例子所述的铁电层422由从Hughes Aricraft Company购得的商品号为HAC10475-47的铌酸钽铋锶溶液制造。该前体溶液含相当于化学计量比SrBi2.18Ta1.44Nb0.56O9量的化学前体。这种化学计量分子式这里被称为“标准”分子式，具有“标准”的铌与钽的比例。具有标准化学计量分子式的前体包括约9％的过量铋。即，标准的化学计量分子式包括比与前体中的所有锶、钽和铌键合所需的量多的铋，以形成晶体中所有原子位都被占据的层状超晶格化合物。本发明的主要特点是最后的层状超晶格化合物比由具有标准分子式的材料更抗氢退化，本发明最后的层状超晶格化合物具有比标准分子式所示的量大或除此之外的过量金属，即过量至少一种金属，如铋和铌。有关的主要特点是层状超晶格材料中的过量B位元素如铌，可有效地防止由于暴露于氢导致的电特性退化。
在图5后的图2是用于本发明制造铁电存储器的制造步骤的流程图。在步骤212，提供将在步骤214在其上形成开关的半导体衬底。关开一般是MOSFET。在步骤216，形成绝缘层，以隔离开关元件与将要形成的铁电元件。在步骤218，形成下电极。优选下电极由铂制造，且是由溅射淀积的，以形成厚约2000埃的层。按优选方法，在淀积该电极之前的步骤中形成厚约200埃的钛或氮化粘附层。在步骤222，在下电极上涂敷铁电薄膜。按优选方法，铁电薄膜含层状超晶格化合物。铁电薄膜最好利用液体淀积法涂敷，如旋涂法或喷雾淀积法，如美国专利5546945所述。按最优选方法，用旋涂技术形成该薄膜。在步骤220，制备将形成所要求铁电薄膜的层状超晶格化合物的化学前体。通常情况下，最终的前体溶液由含该化学前体化合物的市售溶液制备。优选的是，在步骤220调节加到市售溶液中的各种前体的浓度，以配合特定的制造或操作条件。例如，用于层状超晶格薄膜的典型市售溶液中各种元素的化学计量的量可以是SrBi2.18Ta1.44Nb0.56O9。然而，如以下所见，经常要求在该溶液中加入过量的铌或铋，以产生过量的氧化物，用来保护铁电化合物不会因氢退火退化。涂敷步骤222后最好是处理步骤224，该步骤最好包括干燥步骤和如快速热处理等在升高的温度下的结晶分步骤，并且可以包括在涂敷步骤222期间或之后利用紫外线辐照的处理。例如，在典型的旋涂程序中，可以涂敷前体涂层并干燥之。然后，可以涂敷并干燥另一种前体涂层。然后在步骤226，在氧中退火所处理的膜，以形成铁电薄膜。涂敷步骤222和处理步骤224可以重复数次。步骤222-226后，在步骤228，形成上电极。步骤228和其它步骤可以包括分步骤，如离子腐蚀和灰化。按优选方法，在步骤230形成氢阻挡层，以至少覆盖电容器的上电极。一般情况下，氢阻挡层是氮化钛，该层可以抑制氢扩散到铁电体中，并且该层还是导电的。还要求通过使在阻挡层的溅射淀积过程中溅射气氛中含少量氧气，在阻挡层中掺入少量氧。通过与会在各种制造工艺步骤中存在的氢反应，形成于阻挡层中的所得氧化物可以保护存储器件中的铁电化合物。在步骤232，在选择的温度和退火时间条件下进行工件的氢退火，以满意地消除由于氧化在硅衬底形成的缺陷，以使铁电化合物的氢退化最小化。由于氢退火步骤不比其加工步骤复杂，所以最好在环境条件下用H2气进行。在步骤234，进行氧复原退火，以恢复因氢回火或造成还原条件的其它工艺步骤导致的退化了的铁电元件的电特性。该电路将在步骤236完成，该步骤可以包括数个分步骤，例如ILD淀积，构图和离子铣及布线层的淀积。
实验表明，与在较高温度和较长时间氢退火引起的损伤相比，在200℃H2气退火约10分钟可很有效地抑制铁电元件电特性的退化。然而，这些条件下不总是可以达到氢热处理的目的，即，对因氧化而损伤的晶体管表面态的修复。而且，这些条件单独不足以充分保护铁电化合物不被氢退化。为此，本发明的方法采用不同步骤，以保护存储器件不受氢的损伤。这些步骤可与低温短时氢热处理结合使用或代替低温短时氢热处理。
按本发明的优方法，在200℃的温度下，在带有百分之1-5(1-5％)H2的H2-N2气体混合物中，在环境条件下进行10分钟集成电路的氢热处理。高达350℃的温度和30分钟的持续时间的低温短时氢热处理的有益效果很显著。本发明氢热处理可以在氢气氛中进行，其中氢气的体积比为0.01-50％。这是由于氢在集成电路中的扩散是主要的步骤。
以下更具体介绍的实验表明，本发明的低温短时氢退火法对于保护其中铁电薄膜含有Bi层状超晶格材料的非挥发铁电电容器的电特性是有效的，其中所说Bi层状超晶格材料是由其组成大概相当于一般分子式SrBi2.18Ta2-xNbx的前体制造的，其中0≤x≤2。实验还表明，低温短时氢热处理对于保护由其组成大概相当于一般化学计量分子式SrBi2.18Ta1.44Nb0.56O9的前体溶液制造的超晶格化合物是最有效的，其中，前体中摩尔比Nb/Ta为约0.4。实验还表明，前体中按相当于分子式SrBi2.18Ta1.44Nb0.56O9的相对量过量地加入铋或铌，对于保护所要求的电特性不被氢退化是有效的。本发明的优选方法提供一种铁电电容器，其中至少上电极被优选含氮化钛的氢阻挡层覆盖。还可以利用氧复原退火，部分或全部地反转铁电体特性的氢退化，以恢复良好的电特性。
实验表明，氢的横向扩散，即在平行于铁电薄膜平面方向的扩散与在垂直于铁电薄膜平面方向的扩散相比不显著。可以相信，在铁电层124、422的横向边缘处很小比例的铁电材料用作会横向渗透的氢的吸气剂，并保护其余材料不受氢影响。
按典型的制造顺序，在淀积和构图电路布线前进行氢热处理。还可采用其它工艺顺序和步骤。例如，在氢处理前可以开出MOSFET接触布线孔，在氢热处理步骤后，可以制作穿过ILD层到达铁电元件的各电极的孔。
图3是以放大多倍的形式示出了其上根据本发明在衬底300上制造的薄膜电容器396、398和400的例示性晶片的俯视图。图4是穿过线4-4取的图3的剖面图，示出了根据本发明制造的薄膜电容器件。二氧化硅层402形成于硅晶体衬底404上。钛粘附层416形成于二氧化硅层402上。铂制的下电极420溅射淀积在粘附层416上。层422是铁电薄膜，层424表示铂制的上电极。实施例1
在200℃、250℃和300℃的温度下，在H2气中分别退火10、30、60分钟，在此之前和之后，研究铌酸钽铋锶电容器的电特性。由从Hughes Aircraft Company购得的商品号为HACl0475-47的铌酸钽铋锶溶液制造电容器。该溶液含有相当于化学计量分子式SrBi2.18Ta1.44Nb0.56O9量的化学前体。在本实施例和其它实施例中该化学计量分子式被称为“标准”浓度。然而，应理解，该分子式仅表示市售的前体溶液中各化学物质的相对比例。本例中0.2mol/l溶液含有：2-乙基己酸钽、2-乙基己酸铋、2-乙基己酸锶、2-乙基己酸铌、2-乙基己酸和二甲苯。一般根据Watanabe的美国专利5434102所介绍的方法，由该前体溶液形成含层状超晶格化合物的铁电电容器。在氢处理之前和之后测量该电容器的剩余极化(2Pr)、矫顽场(Ec)及漏电流。
氧化一组P型100硅晶片衬底404，形成二氧化硅层402。在衬底上溅射200埃厚的钛粘附层416，然后在粘附层416上溅射淀积厚3000埃的铂下电极420。在650℃下在O2中将它们退火30分钟，并在低真空中180℃下脱水处理30分钟。以1500rpm在下电极420上淀积0.2mol铌酸钽铋锶溶液的旋涂膜30秒。在160℃下热解1分钟，升温到260℃4分钟。重复旋涂和热解步骤。利用快速热退火(RTA725℃30秒，100℃/秒)使铁电涂层结晶。这些步骤形成了厚2100±150埃的铁电薄膜422。在800℃对晶片和所淀积的各层进行60分钟第一退火。溅射淀积铂，以形成厚2000埃的上电极层424，然后是PR处理。离子腐蚀铂和铌酸钽铋锶层，形成电容器，然后进行灰化，以去掉光刻膜掩模，然后在800℃下进行30分钟第二O2退火。
在氢气中对电容器进行退火之前，测量每个都有7854μm2积的五个电容器的电特性，在5V时这些电容器的漏电流为约10-7A/cm2。在5V时测量的剩余极化(2Pr)约为23μC/cm2。对其中一个电容器进行的疲劳试验中，1010个周期后，2Pr值下降约5％。
然后，在200℃、250℃和300℃，在环境条件下，在H2-N2(H21％)的混合气中，对电容器进行10、30和60分钟的氢退火。样品的表面积一般仍为7854μm2，然后，还测量和比较了不同表面积的电容器氢热处理对剩余极化的影响。
在图1之后的图5是电容器在5V时作为退火时间函数的剩余极化2Pr的曲线图，其中所说电容器在200℃、250℃和300℃下进行了退火。图5示出在最低温度200℃和最短持续时间10分钟条件下的氢热处理造成的2Pr值的最小退化。
测量表面积为1963-196300μm2的电容器的剩余极化。这些数据绘制在图4后的图6中。图6中的垂直轴是1963μm2的归一化2Pr。这些数据表明，2Pr的退化不取决于电容器的尺寸。因此，从电容器边缘的氢扩散不是实验条件下退化的主要因素。这并不意味着氢的横向扩散是不显著的或不存在的。而是，表示如果集成电路中的铁电元件的上表面受到保护而不被氢扩散，则这对于保持铁电元件的电特性有显著效果，即使是铁电元件的侧面对两电极间铁电薄膜中的横向氢扩散没受到保护也如此。实施例6中进行的以下实验测试了在没有对氢横向扩散进行侧面保护的情况下，淀积在电容器的铁电薄膜上的氮化钛层的效果。
在200℃下退火10分钟各样品的电流密度，在5V时为约10-7A/cm2，等于退火前的值，对于用于存储器件来说是令人满意的。然而，另一些样品的漏电流很高，不能令人满意。氢热处理过的电容器的光观察显示，在除在200℃和250℃下退火10分钟的那些电容器外，所有样品都发生了上电极的局部剥离。实施例2
对在实施例1中进行了氢热处理的电容器样品进行氧退火。在200℃、300℃、400℃和800℃，在流量为51/m的O2气中对样品进行退火1小时。测量每个实验条件下的三个样品。在5V时测量剩余极化和矫顽场，在0-10V之间测量电流密度。在800℃下进行氧复原退火的各样品中，铌酸钽铋锶电容器的电特性实际上从因早先经氢处理引起的退化中完全恢复。但在200℃、300℃和400℃下氧中进行退火的样品的电特性，尽管表明有一定程度的恢复，但其恢复程序比要用于集成电路所要求要小。实施例3
改变铌酸钽铋锶前体溶液中摩尔比Nb/Ta，研究在200℃下H2气退火10、30和60分钟之前和之后，其对电容器的电特性的影响。混合Kojundo Chemical Corporation生产的钽酸铋锶和铌酸铋锶前体溶液，制成最终前体。它们各自的产品号为34611F和950234。如表1所示混合这些溶液，形成最终前体溶液中的特定化学计量组成和Nb/Ta摩尔比。利用实施例1的工艺制造电容器。表1
  钽酸铋锶(ml)  铌酸铋锶(ml)  乙酸正丁酯(ml)  前体化学计量式  Nb/Ta摩尔比
    1.2     0     0.8  SrBi2.18Ta2O9    0
    0.864     0.336     0.8  SrBi2.18Ta1.44Nb0.56O9    0.4
    0.6     0.6     0.8  SrBi2.18Ta1.0Nb1.0O9    1.0
    0.24     0.96     0.8  SrBi2.18Ta0.4Nb1.6O9    4
    0     1.2     0.8  SrBi2.18Nb2O9  没有Ta
测量每种实验条件下的三个样品。每个电容器都有7845μm2的面积。在H2退火之前，测量由具有表1组成的前体制成的电容器的电特性值，并绘制成图7-9所示的曲线。图7是10V时测得的铌酸钽铋锶电容器的剩余极化2Pr(以每平方厘米库仑(μC/cm2)为单位)的曲线图，该曲线图是在前体中Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。示出了Nb=1附近的最大2Pr值。然而，由于在高Nb值时矫顽场显著增大，所以在Nb等于2时的2Pr值是不可靠的，如图8所示。图8是矫顽场Ec(每厘米千伏(kV/cm)为单位)的曲线图，该曲线图是在前体中的Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。图8示出了Ec随Nb浓度显著增大。图9是在5V时测得的漏电流(以每平方厘米安培(A/cm2)为单位)的曲线图，该曲线图是在前体中的Nb/Ta比变化时，作为铌的化学计量分子式下标的铌浓度的函数绘制的。图9示出了Nb=0.56左右的最小漏电流。Nb≥1.6的样品的漏电流对于多数电路应用来说太大了一些。
图10-12示出了H2退火的影响。在200℃和H2(5％)-N2气氛中，对样品进行10、30和60分钟的退火。图10是在3V时测得的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，是作为在200℃时氢退火时间的函数绘制的。在经10分钟退火的Nb≥0.56的样品中，2Pr值退化约45％。Nb=0或更长时间退火的样品退化的程度更大。例如，在退火10分钟且Nb=0时，剩余极化的退化约为60％。退火30或60分钟的所有样品几乎完全退化。图11是在3V时的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为在200℃时氢退火时间的函数绘制的。该图示出了铁电前体中铌的存在抑制了Ec值的退化。图12是在1V时测得的由具有不同的Nb/Ta比的前体制成的电容器的漏电流的曲线图，该曲线图是作为氢退火时间的函数绘制的，其中所说Nb/Ta比由铌的化学计量分子式下标表示。Nb=0和Nb=0.56的漏电流约为10-7A/cm2，该值可以满足许多电路的应用。Nb≥1.0的电容器的漏电流对于多数应用来说是太高了。
不同数据的比较表明，使铌酸钽铋锶电容器的电特性最佳化的最好前体Nb-浓度在Ta=1.44时约为Nb=0.56,，相当于Nb/Ta摩尔比为约0.4。实施例4
研究在标准铌酸钽铋锶铁电前体溶液中加入过量的铋的影响。利用相同的铌酸钽铋锶溶液，制备含有超过标准分子式的量的附加铋的铌酸钽铋锶电容器，除制备0.5mol/l乙基己酸铋的邻二甲苯溶液，并用之将铋加到铌酸钽铋锶前体溶液中外，其程序与实施例1一样。表2
铌酸钽铋锶(ml) 铋溶液(ml) 乙酸正丁酯(ml) 前体化学计量式 加入的铋(％)
    3   0     2 SrBi2.18Ta1.44Nb0.56O9  0.00
    3   0.24     2 SrBi2.38Ta1.44Nb0.56O9  10
    3   0.48     2 SrBi2.58Ta1.44Nb0.56O9  20
在200℃和H2-N2(H2 1％)中，对电容器进行10、30和60分钟的氢退火。测量每种实验条件下的三个电容器的剩余极化、矫顽场和I-V的测量值。图13是在不同铋浓度条件下在5V时测得的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的。图14是不同铋浓度条件下在5V时的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的。附加的Bi抑制了2Pr退化。附加的Bi使得矫顽场在相当小的范围内增大。未示出在氢中退火60分钟的样品的数据，这是由于它们严重泄漏，无法得到其磁滞线的缘故。
图15-16示出了Bi=2.18和2.58且在氢中退火10分钟的样品的电流—电压(I-V)特性，即电流密度(以每平方厘米安培为单位)与所加电压的关系。图17示出了Bi=2.18且退火30分钟的数据的相应曲线。Bi=2.58且退火30分钟的电容器样品发生了短路，所以未绘制其数据。图15和16表明标准分子式以上的附加Bi改善了10分钟样品的漏电流。相反，对Bi=2.58且退火30分钟的样品测量的大电流表明附加的铋实际上使得因氢退火退化造成的漏电流更严重。
这些数据表明了两件事。首先，有利的是由此形成铁电元件的前体中具有过量的铋。但如果集成电路需要明显超过10分钟的时间进行氢退火，则过量的铋会对漏电流有相反的作用。如果需要长时间退火，则应采用本发明的其它步骤代替使用过量铋。例如，可以采用形成氢阻挡层或进行氧复原退火步骤。第二，显然，由具有分子式SrBi2.58Ta1.44Nb0.56O9表示的元素比的前体制成的最终铌酸钽铋锶，必然包括过量的铋，是由于这种过量的铋在制造工艺过程中不会散逸。这对于具有分子式SrBi2.38Ta1.44Nb0.56O9表示的元素比的前体来说最容易成真。所以，这些结果表明，根据制造工艺的特殊条件，最终薄膜(不仅是前体)中的过量金属可以是所需要的特征。实施例5
研究在标准铌酸钽铋锶铁电前体溶液中加入过量铌的作用。利用从Hughes Aircraft Company购得的铌酸钽铋锶溶液制备电容器。标准溶液中含表示为分子式SrBi2.18Ta1.44Nb0.56O9的化学计量比的化学前体。0.2mol/l的溶液中含有：2-乙基己酸钽、2-乙基己酸铋、2-乙基己酸锶、2-乙基己酸铌、2-乙基己酸和二甲苯。除制备0.04mol/l的乙基已酸铋的邻二甲苯溶液，并用之将过量铌加到铁电前体中外，根据实施例1的程序制备铌酸钽铋锶电容器。表3示出了前体的组成。表3
铌酸钽铋锶(ml)  稀释的Nb溶液(ml) 乙酸正丁酯(ml)     前体化学计量式  加入的Nb(％)
    3     0     2  SrBi2.18Ta1.44Nb0.56O9     0
    3     0.6     2  SrBi2.18Ta1.44Nb0.60O9     7
    3     0.9     1.4  SrBi2.18Ta1.44Nb0.62O9     11
    3     1.2     0.8  SrBi2.18Ta1.44Nb0.64O9     14
    3     1.5     0.5  SrBi2.18Ta1.44Nb0.66O9     18
在与实施例4相同的条件下，对电容器进行氢退火。测量每种实验条件下的三个电容器。图18和19的曲线分别示出了在5V时的剩余极化(2Pr)和矫顽场(Ec)与氢退火时间的关系。图18是5V时测得的由不同铌浓度的前体制成的电容器的归一化剩余极化2Pr/[2Pr(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的，其中铌浓度由铌的化学计量分子式下标表示。图19是5V时不同铌浓度的归一化矫顽场Ec/[Ec(预退火)]的曲线图，该曲线图是作为200℃时氢退火时间的函数绘制的。过量的Nb抑制了2Pr退化。即，Nb量越大，剩余极化的退化越小。在Nb=0.66时，在短退火时间的情况下，剩余极化实际上稍有增大。同样，图19示出了过量铌趋于防止矫顽场值的减小。由于铌不形成制造期间逸出的挥发气体，所以最终的固态铌酸钽铋锶薄膜必然含有过量的铌。这表明，除铋外，要求有过量的其它金属。具体说，已证明过量的B位元素对防止层状超晶格材料因暴露于氢而退化是特别有效的。
图20-23示出了退火10和30分钟且Nb=0.56和0.66的样品的I-V特性。测量每种实验条件下的三个电容器。图20是在200℃经10分钟氢退火后，具有标准量的铌(前体Nb=0.56)的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图。该曲线示出了3-5V范围内的漏电流对于许多应用来说可能是太大了。图21是在200℃经10分钟氢退火后，具有附加量的铌(前体Nb=0.66)的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图。3-5V范围内的漏电流约为107A/cm2，对于许多应用来说是令人满意的。比较图20和21发现，在短时间的氢火期间，就电流密度而言，提高的层状超晶格化合物中铌浓度保护了层状超晶格化合物。图22是在200℃经30分钟氢退火后，具有标准量的铌的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图。图23是在200℃经30分钟氢退火后，具有附加量的铌(前体Nb=0.66)的铌酸钽铋锶电容器中电流密度(以A/cm2为单位)与所加电压(以V为单位)的曲线图。比较图22和23发现，在氢退火时间等于或大于30分钟时，就电流密度而言，过量的铌不能保护层状超晶格化合物。总之，附加Nb且退火10分钟的样品的漏电流减小；然而，这些曲线表明，具有附加Nb的漏电流与退火时间为30分钟时的标准分子式的相比，基本上没有什么不同。
实施例4和5的结果表明，附加的Bi或Nb保护了铌酸钽铋锶电容器不因氢退火而退化。这些附加的元素形成了附加的氧化物，通过消耗在其它情况下会还原活泼的铌酸钽铋锶氧化物的氢，它们可以抑制氢退化。退火较长时间的电容器的高漏电流似乎是由被氢消耗的附加氧化物导致的。由于氢退火的还原性，附加氧化物在铁电电容器中形成了元素金属。这些导电金属充当了漏电流通道。这表示，优选的制造工艺应使用充分过量的金属，以在它形成氧化物时吸收大量的氢，但在氢将其还原时不足以提供漏电流通道。另外，可以象实施例2那样进行氧复原退火，以充分地再氧化金属，形成绝缘体。
其它B位材料如钛、钽、铪、钨、锆等的初步结果表明，过量的其它B位材料也可以抑制因暴露于氢而导致的退化。实施例6
研究了用由氮化钛构成的氢阻挡层覆盖铌酸钽铋锶电容器的铂上电极的作用。再根据实施例1所用程序由从Hughes AircraftCompany购得的商品号为HACl0709-30的前体溶液制备铌酸钽铋锶电容器。然后，在不同的淀积条件下，在铌酸钽铋锶电容器上溅射淀积厚约1800埃的氮化钛薄膜，并在400℃，在流量为41/m的气氛H2-N2(H25％)混合体中，进行10、30和60分钟的退火。各电容器的面积为7845μm2。在60℃的温度下，用NH4OH∶H2O2∶H2O(1∶3∶1)去掉该氮化钛膜。在真空烘箱中干燥了电容器后，测量1-10V范围内的磁滞线和进行I-V试验。
在5、8、和12毫乇的气压下，用25、50和100W的功率，基本压力为5×10-7乇，用氩气，使用氮化钛溅射靶，在电容器的上电极上淀积氮化钛膜。对于保护铌酸钽铋锶电容器不发生氢退化最有效的氮化钛膜是有最高密度的膜，即，在100W和5毫乇下制造的膜。这些膜的密度为每立方厘米4.19克(g/cm3)，它们的电阻率约为0.50毫欧姆每厘米(mΩcm)。电容器的侧面没覆盖阻挡层。
在氢退火前及10、30和60分钟的氢退火后，测量经在100W和5毫乇下溅射氮化钛层的样品的磁滞线。这些曲线甚至在60分钟的退火后也与退火前相同。在氢退火前及10、30和60分钟的氢退火后，在5V条件下测量具有经100W和5毫乇条件下溅射的氮化钛层的电容器的剩余极化2Pr。所有H2退火样品的2Pr值仅从H2退火前的值退化约10％。在氢退火前及10、30和60分钟的氢退火后，测量具有经100W和5毫乇条件下溅射的氮化钛层的电容器的漏电流。3V时测量的经过氢退火的所有样品的漏电流基本相等。其值仅为约10-6A/cm2。这些结果表明，按本发明的方法提供氮化物氢阻挡层是有益的。还证明，通过在垂直于铁电薄膜的上方施加氢阻挡层，可以对铁电薄膜的所需电特性实现充分的防氢退化保护，而不必保护铁电元件的底部和侧面。在上述的实施例1中，结果表明，氢的横向扩散远小于垂直扩散。多数情况下，由于铁电层下的各层对于防止氢扩散到铁电体中有足够的厚度，最重要的氢阻挡层是在直接位于铁电薄膜上的各层中的一层中淀积的阻挡层。“直接位于其上”的意思是阻挡层在图1和4所示的垂直方向位于电铁薄膜之上，并在图1和4所示的水方向延伸铁电层的长度。该术语不表示阻挡层与铁电体直接接触。阻挡层可以与铁电层接触，也可以不与之接触。在它直接位于铁电层的一部分之上时，它将保护该部分不受到氢的扩散。
另一方面，该结果还清楚地表明，只用一个上部阻挡层保护铁电体的特性是不完全的。一个更好地保护的可能方案是采取保护铁电薄膜的侧面以防止横向扩散的方法。
正如以所讨论的，本发明的特征是保持少暴露于氢，包括在350℃以下的温度暴露于氢且暴露于氢的时间少于30分钟。对于某些集成电路器件，这种低温、短时氢处理足以得到良好的结果。但在其它情况下，要得到具有良好电特性的MOSFET，或因其它原因，必须更多地暴露于氢，即长时间和/或高温下暴露于氢。这种情况下，采用具有过量金属氧化物的前体，如过量的氧化铋和/或过量的氧化铌，可以实现良好的铁电特性。或者，在其它情况下，或者单独采用在氢处理过程中使用氢阻挡层的方法，或者与上述方法一起使用在氢处理过程中使用氢阻挡层的方法将会是有效的。在使用氢阻挡层的情况下，由于横向扩散远小于从上部的垂直扩散，所以阻挡层仅覆盖直接位于构成集成电路元件的铁电材料之上的那部分集成电路是有效的。而且，单独使用在铁电层之后形成在集成电路的各层中掺入附加的氧，如在制造铁电层后形成绝缘层，或者可以与上述方法之一或几种结合使用在铁电层之后形成在集成电路的各层中掺入附加的氧的方法是有效的，其中氧用作在随后的氢处理过程中氢的吸气剂。以此方式，本发明提供能够防止由于暴露于氢造成的铁电元件的退化的工艺和/或结构，其中所说的暴露于氢是形成和完善集成电路的其它部分所必需的。
以上已介绍了制造铁电集成电路的方法和结构，允许暴露于氢，却仍能得到具有良好电特性的铁电器件。应理解，各附图和本说明书所展示和介绍的特定实施方案仅是用于举例，它们不应构成对本发明的限制，本发明将由以下权利要求所阐述。例如，本发明中，图1和4的层122、422可以由任何层状超晶格材料或ABO3型金属氧化物制成。而且，显然，所属领域的技术人员在不背离本发明思想的基础上可以利用所述的特定实施方案，并做出改形。例如，已表明集成电路的低温短时氢处理是制造铁电存储器件的工艺的重要部分，该方法可以与其它工艺步骤结合产生根据所述方法的变形。显然，所述的各步骤在某些情况下可以按不同的顺序进行。另外，可以以等效结构和工艺代替所述的各结构和工艺。因而，本发明限制为函盖所述的制造工艺、电子器件和电子器件制造方法中存在和/或所具备的各种新特征和这些特征的新的组合。

Claims (11)

1、一种制造集成电路的方法，包括以下步骤：
形成包括金属氧化物材料薄膜(122)的集成电路部分；在含氢的气氛中加热所述的集成电路部分，其特征在于，所述加热步骤在低于350℃的温度下进行。
2、根据权利要求1的方法，其特征还在于，所述加热步骤进行少于30分钟的时间。
3、根据权利要求2的方法，其特征还在于，所述氢占所述气氛体积的0.01-50％。
4、根据权利要求3的方法，其特征还在于，在所述加热步骤前，在所述金属氧化物材料薄膜的至少一部分上直接形成氢阻挡层(126)。
5、根据权利要求4的方法，其特征还在于，所述氢阻挡层(126)包括选自氮化钛和氮化硅组成的组中的氮化物。
6、根据权利要求1、2、3、4或5的方法，其中所述形成步骤包括提供衬底(120)和所述金属氧化物材料的前体液，在所衬底(120)上涂敷所述前体、并进行处理以形成所述金属氧化物材料，其特征还在于，所述提供前体液的步骤包括提供至少含有两种金属的用于铁电氧化物材料的前体，其中所述金属中的一种过量存在于所述的前体之中。
7、根据权利要求1、2、3、4或5的方法，其特征还在于，所述金属氧化物材料包括层状超晶格材料。
8、根据权利要求7的方法，其特征还在于，所述形成步骤还包括：提供衬底(120)及所述层状超晶格材料的前体；在所述衬底(120)上涂敷所述前体；处理所述前体，以形成所述的层状超晶格材料，其中，所述所前体含化学元素锶、铋和选自由钽和铌组成的组中的一种金属。
9、根据权利要求8的方法，其特征还在于，所述前体含有化学元素锶、铋、钽和铌，所述各元素的相对摩尔比大概相当于化学计量分子式SrBi2.18Ta2-xNbxO9，其中0≤x≤2。
10、根据权利要求8的方法，其特征还在于，所述前体含相当于比由分子式SrBi2.18Ta2-xNbxO9表示的元素的相对摩尔比多0％-40％的一种过量元素，其中0≤x≤2，并且，其中，所述元素选自由铋和铌组成的组。
11、一种制造集成电路的方法，包括以下步骤：形成含金属氧化物材料薄膜的所述集成电路的一部分，将所述集成电路的所述部分暴露于氢中；完成所述集成电路，以便在所述集成电路的部件中包括所述金属氧化物材料的所述薄膜；所述方法的特征在于，所述形成步骤包括形成具有过量B位元素的层状超晶格化合物。
CN99105814A 1998-04-17 1999-04-16 制造铁电集成电路的方法 Pending CN1236987A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/062,283 US6130103A (en) 1998-04-17 1998-04-17 Method for fabricating ferroelectric integrated circuits
US09/062283 1998-04-17

Publications (1)

Publication Number Publication Date
CN1236987A true CN1236987A (zh) 1999-12-01

Family

ID=22041469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99105814A Pending CN1236987A (zh) 1998-04-17 1999-04-16 制造铁电集成电路的方法

Country Status (4)

Country Link
US (1) US6130103A (zh)
EP (1) EP0954019A3 (zh)
KR (1) KR100334354B1 (zh)
CN (1) CN1236987A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
KR100362189B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
KR100372644B1 (ko) 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
EP1382060A1 (en) * 2000-08-24 2004-01-21 Cova Technologies Incorporated SINGLE TRANSISTOR RARE EARTH MANGANITE fERROELECTRIC NONVOLATILE MEMORY CELL
KR100399075B1 (ko) * 2000-12-08 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
JP5047516B2 (ja) * 2006-03-23 2012-10-10 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
CN102360944A (zh) * 2011-09-28 2012-02-22 天津理工大学 一种取向生长的铁掺杂氮化钛铁磁性薄膜的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804490A (en) * 1987-10-13 1989-02-14 Energy Conversion Devices, Inc. Method of fabricating stabilized threshold switching material
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
US5792592A (en) * 1996-05-24 1998-08-11 Symetrix Corporation Photosensitive liquid precursor solutions and use thereof in making thin films
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same

Also Published As

Publication number Publication date
EP0954019A2 (en) 1999-11-03
EP0954019A3 (en) 2009-07-01
KR100334354B1 (ko) 2002-04-25
KR19990083292A (ko) 1999-11-25
US6130103A (en) 2000-10-10

Similar Documents

Publication Publication Date Title
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
US6225656B1 (en) Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
CN1139979C (zh) 对氢暴露具有低敏感度的铁电集成电路及其制造方法
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
CN1191625C (zh) 半导体存储器及其制造方法
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1236987A (zh) 制造铁电集成电路的方法
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
CN1130765C (zh) 具有自对准的氢阻挡层的集成电路及其制做方法
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
US20050272171A1 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
CN1199287C (zh) 减少可移动物质从金属氧化物陶瓷的扩散
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6582972B1 (en) Low temperature oxidizing method of making a layered superlattice material
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2002299576A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
CN1613138A (zh) 具有改进微型结构的层状超晶格材料的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1035173

Country of ref document: HK