JP2003510839A - バリア層を有する集積回路およびその製造方法 - Google Patents

バリア層を有する集積回路およびその製造方法

Info

Publication number
JP2003510839A
JP2003510839A JP2001527330A JP2001527330A JP2003510839A JP 2003510839 A JP2003510839 A JP 2003510839A JP 2001527330 A JP2001527330 A JP 2001527330A JP 2001527330 A JP2001527330 A JP 2001527330A JP 2003510839 A JP2003510839 A JP 2003510839A
Authority
JP
Japan
Prior art keywords
barrier layer
diffusion barrier
integrated circuit
ferroelectric
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001527330A
Other languages
English (en)
Inventor
ヴィクラム ジョシ，
ナラヤン ソラヤパン，
ラリー ディー． マックミラン，
デ アラウジョ， カルロス エイ． パズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symetrix Corp
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of JP2003510839A publication Critical patent/JP2003510839A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 集積回路（１００、２００、３００、４００、５００、７００、７４０、９００）における水素拡散バリア（１３２、１２４、３３２、４３２、４２４、５３２、５２４、７２０、７１０、７５０、７７０、９１２）は、水素が金属酸化物材料の誘電体薄膜（１２８、３２８、４２８、５２８、７１１、７６４、９０８）に向かって拡散することを抑止するために配置される。水素拡散バリアは、少なくとも、五酸化タンタル、酸化タングステン、酸化アルミニウム、酸化チタンのうちの１つを含む。誘電体薄膜は、強誘電性または高誘電性、非強誘電性材料である。好適には、金属酸化物は、強誘電層状超格子材料を含む。水素拡散バリア層は、単一の連続層（１３２）であり、共通プレート電極および誘電体薄膜を完全に被覆し得るが、回路における他の素子は水素に曝す。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、バリア層、特に、強誘電体または高誘電率の金属酸化物材料を含む
素子を還元プロセスから保護するための水素拡散バリア層を有する集積回路に関
し、このようなバリア層を製造する方法に関する。
【０００２】 （２．問題の提示） 強誘電体化合物は、不揮発性集積回路メモリにおける使用に関する好適な特性
を有する。Ｍｉｌｌｅｒの米国特許第５，０４６，０４３号を参照のこと。キャ
パシタなどの強誘電体デバイスは、高い残留分極、良好な抗電界、高い耐疲労性
、および低い漏れ電流などの所望の電子特性を有する場合、不揮発性メモリとし
て有用である。ジルコン酸チタン酸鉛（ｌｅａｄ ｔｉｔａｎａｔｅ ｚｉｒｃ
ｏｎａｔｅ）（「ＰＺＴ」）およびジルコン酸チタン酸鉛ランタン（ｌａｎｔｈ
ａｎｕｍ ｌｅａｄ ｔｉｔａｎａｔｅ ｚｉｒｃｏｎａｔｅ）（「ＰＬＺＴ」
）などの鉛を含むＡＢＯ3型強誘電体酸化物もまた、集積回路における実質的な
使用に関して研究されてきた。層状超格子材料酸化物もまた、集積回路における
使用に関して研究されてきた。Ｗａｔａｎａｂｅの米国特許第５，４３４，１０
２号を参照のこと。層状超格子材料化合物は、ＰＺＴおよびＰＬＺＴ化合物の強
誘電体メモリより数桁優れている強誘電体メモリの特性を示す。強誘電体素子を
含む集積回路デバイスが現在製造されている。しかし、製造プロセス中の水素に
よる劣化の持続的な問題は、ＡＢＯ3型ペロブスカイト、層状超格子材料化合物
、および所望の電子特性を有する他の金属酸化物化合物を用いて、強誘電体メモ
リおよび他のＩＣデバイスの商業用の量を経済的に生成することを妨げる。
【０００３】 集積回路内の典型的な強誘電体メモリセルは、強誘電体デバイス（通常、強誘
電体キャパシタ）と電気的に接触する半導体基板および金属酸化物半導体電界効
果トランジスタ（「ＭＯＳＦＥＴ」）を含む。強誘電体メモリキャパシタは、典
型的に、第１の下部電極と第２の上部電極との間に配置される強誘電体金属酸化
物の薄膜を含み、電極は、典型的に、白金を含む。回路を製造中、ＭＯＳＦＥＴ
は、シリコン基板内の欠陥を引き起こしている条件の影響を受ける。例えば、Ｃ
ＭＯＳ／ＭＯＳＦＥＴ製造プロセスは、通常、イオンミルエッチングおよびプラ
ズマエッチングなどの高エネルギー工程を含む。欠陥は、また、比較的高温（多
くの場合、５００℃〜９００℃の範囲内）において強誘電体薄膜を結晶化するた
めの熱処理中に生じる。結果として、半導体シリコン基板の単一結晶構造内に、
多数の欠陥が生成されて、ＭＯＳＦＥＴの電子特性の悪化をもたらす。
【０００４】 ＭＯＳＦＥＴ／ＣＭＯＳのシリコン特性を復元するために、製造プロセスは、
典型的に、水素アニーリング工程を含み、ここで、ダングリングボンドなどの欠
陥は、水素の還元特性を利用することにより除去される。種々の技術が、ガス形
成アニーリング（「ＦＧＡ」）などの水素アニーリングを引き起こすために開発
されてきた。従来、ＦＧＡ処理は、３５０℃〜５５０℃のＨ2−Ｎ2ガス混合物に
おける周囲条件のもとで、典型的には、約４００℃〜４５０℃で約３０分間行わ
れる。さらに、ＣＭＯＳ／ＭＯＳＦＥＴ製造プロセスは、多くの場合に高温にお
いて集積回路を水素に露出する他の製造工程、例えば、金属および誘電体を堆積
するための高水素プラズマＣＶＤプロセス、シランまたはＴＥＯＳソースからの
二酸化珪素の成長、ならびに水素および水素プラズマを使用するエッチングプロ
セスなどを必要とする。水素に使用するプロセスの間、水素は、主として、メモ
リキャパシタの上部電極を通って、強誘電体金属酸化物の薄膜に拡散するが、キ
ャパシタの側端からも拡散し、強誘電体材料内に含まれる酸化物を還元する。吸
収水素は、また、金属酸化物を還元することにより、強誘電体薄膜の表面を金属
化する。これらの効果の結果として、キャパシタの電子特性が劣化される。ＦＧ
Ａの後、強誘電体の残留分極は、非常に低く、情報の記憶にもはや適していない
。漏れ電流の増加もまた、結果として生じる。さらに、上部電極への強誘電体薄
膜の付着力は、界面において生じる化学変化によって低下する。あるいは、上部
電極は、酸素ガス、水、および、行われている酸化還元反応の他の生成物によっ
て押し上げられる。従って、剥離は、上部電極と強誘電体薄膜との間の界面にお
いて行われる可能性がある。さらに、水素は、また、下部電極に到達し得、キャ
パシタにその基板を剥離させる内部応力が生成し得る。これらの問題は、層状超
格子材料化合物を含む強誘電体メモリにおいて著しい。なぜならば、これらの金
属酸化物化合物は、特に複雑であり、水素還元によって劣化される傾向があるか
らである。
【０００５】 強誘電体酸化物材料の所望の電子特性の水素による劣化を阻止するかまたは無
効にするいくつかの方法が、当該分野において報告されている。高温（８００℃
）における約１時間の酸素回復（ｏｘｙｇｅｎ−ｒｅｃｏｖｅｒｙ）アニーリン
グは、事実上、水素処理によって劣化された強誘電体特性を完全に回復するとい
う結果になる。しかし、高温酸素アニーリング自体が、珪素結晶質構造（ｓｉｌ
ｉｃｏｎ ｃｒｙｓｔａｌｌｉｎｅ ｓｔｒｕｃｔｕｒｅ）内に欠陥を生成し得
、ＣＭＯＳ特性に対する任意の前のガス形成アニーリングの正の効果をある程度
相殺し得る。また、水素反応が、強誘電体デバイスに構造上の損傷（例えば、剥
離など）が引き起こされる場合、回復アニーリングは、損傷を完全に無効にする
ことは出来ない。局所的相互接続構造に関する多数の他の問題は、高温回復アニ
ーリング技術から生じ得る。局所的相互接続するアルミニウムは、約６６０℃の
融点を有し、約４５０℃から軟化し始める。アルミニウム、銅、およびタングス
テンなどの一般的な相互接続金属は、より高い温度において過剰に酸化する傾向
があり、電気導電性の変化および体積拡大をもたらす。窒化チタンは、熱的に不
安定であり、電気特性の変化は、高温回復アニーリングの結果生じ得る。銅のよ
うな特定の他の材料は、メモリキャパシタの上部金属電極を通って強誘電体金属
酸化物材料内に拡散することにより移動し得る。
【０００６】 ガス形成アニーリング（ＦＧＡ）、ＣＶＤプロセス、およびエッチング工程を
含むバックエンドの水素熱処理の有害な影響を低減することにより、強誘電体金
属酸化物素子を保護するために、従来技術は、水素拡散バリア層の用途を教示し
て、強誘電体材料内への水素拡散を阻止する。バリア層は、典型的に、強誘電体
素子の上に配置されるが、素子の下および素子の側面の横にも配置され得る。従
来技術の水素拡散バリア層は、多くの場合、問題を引き起こす。窒化チタンは、
電気導電性の水素拡散バリア層として使用するために説明されてきた。しかし、
窒化物層の堆積は、比較的困難であり、通常、スパッタリング法を必要とする。
チタンターゲットのスパッタリングは、また、強誘電体金属酸化物の薄膜内に拡
散し得る自由なチタンが堆積され得る。一般に、電気導電性バリア層に関する問
題は、層間に短い回路を形成することが許可され得ないことである。従って、導
電性バリア層は、実質的に、強誘電体キャパシタの上部電極の上面に制限され、
絶縁層が間に置かれない限り、側面を被覆するために使用され得ない。窒化珪素
は、また、水素拡散バリア層として言及される。窒化珪素は、従来、ＣＶＤ技術
を使用して、アルゴンプラズマ内のアンモニアとシランを反応させることによっ
て、または、窒素放電内にシランを反応させることにより堆積される。しかし、
このような高エネルギー高水素プロセスは、水素拡散バリア層を形成するプロセ
スにおいて、強誘電体金属酸化物に水素損害を引き起こす可能性がある。また、
窒化珪素は、比較的応力の高い材料であり、いくつかのバックエンドプロセスが
行われる高温において、亀裂を形成する傾向にある。
【０００７】 当該分野で公知の別の強誘電体デバイスは、不揮発性、非破壊の読出し（「Ｎ
ＤＲＯ」）メモリであり、ここで、メモリ素子は、単一の強誘電体電界効果トラ
ンジスタ（「強誘電体ＦＥＴ」）であり、その結果、従来の２Ｔ−２Ｃ（「２つ
のトランジスタ−２つのキャパシタ」）動作の複雑さをある程度減少させる。当
該分野で周知の構造は、いわゆる金属−強誘電体−半導体ＦＥＴ（「ＭＦＳ−Ｆ
ＥＴ」）であり、ここで、強誘電体層は、半導体基板上に形成され、金属ゲート
電極は、強誘電体層上に配置され得る。強誘電体層は、典型的に、従来の２Ｔ−
２Ｃメモリキャパシタ内で使用される金属酸化物と同様の強誘電体金属酸化物を
含み、強誘電体層は、同様に、製造中に水素による劣化の影響を受ける。また、
ＰＺＴなどの強誘電体金属酸化物が、シリコンなどの半導体基板上に直接形成さ
れる場合、高い漏れ電流、低い残留時間および疲労は、強誘電体ＦＥＴに関する
共通の問題である。一般に、当該分野において、これらの問題の内のいくつかは
、強誘電体酸化物とシリコンとの間の少ない界面の結果であると理解される。少
ない界面は、結晶格子との非適合性、および結晶質強誘電体酸化物とシリコンと
の熱係数の非適合性の結果であり得る。さらに、強誘電体酸化物の薄膜がトラン
ジスタゲートのゲート酸化物層と直接的に電気接続している場合、十分な電圧を
強誘電体薄膜に印加して、その分極を切り換えることは困難である。強誘電体薄
膜およびゲート酸化物は、連続する２つのキャパシタとみなされ得る。強誘電体
薄膜の誘電率（通常、１００〜１０００）は、典型的なゲート酸化物の誘電率（
通常、約３〜５）よりはるかに高い。結果として、電圧降下のほとんどは、低誘
電率材料の全体にわたって生じ、強誘電体薄膜の分極を切り換えるためには、特
別に高い動作電圧が必要である。これは、ゲート酸化物および回路内の他の材料
の電気的破壊を生成し得る。さらに、３〜５ボルト以上の高い動作電圧は、デバ
イスを、従来の集積回路技術と不適合にする。界面問題を減少させるために、構
造は、強誘電体層およびゲートを堆積する前に、ＣｅＯ2またはＹ2Ｏ3などの絶
縁酸化物層が、半導体基板およびゲート酸化物の上でスパッタリング堆積される
ように設計される。このような集積構造は、当該分野において、金属−強誘電体
−絶縁体−半導体ＦＥＴ（「ＭＦＩＳ−ＦＥＴ」）と呼ばれる。基板と強誘電体
薄膜との間のシリコン基板上に配置される絶縁層が、強誘電体−半導体界面によ
って引き起こされる問題を回避すると理解される。強誘電体がトランジスタ素子
と構造的に集積される関連する集積構造は、半導体と強誘電体との間に配置され
る浮動ゲート電極の同等物を含み、時には、絶縁層の存在に応じて、金属−強誘
電体−金属−絶縁体−半導体（「ＭＦＭＩＳ−ＦＥＴ」）または金属−強誘電体
−金属−半導体（「ＭＦＭＳ−ＦＥＴ」）と呼ばれる。ＭＦＳ−、ＭＦＩＳ−、
ＭＦＭＳ−、およびＭＦＭＩＳ−ＦＥＴおよび他の関連する構造集積メモリは、
また、水素が存在する高温製造プロセスの結果として、強誘電体金属酸化物が劣
化の影響を受ける構造であるという問題を、従来のメモリと共通する。
【０００８】 水素による劣化は、また、集積回路において、非強誘電体で高誘電率の用途に
使用される複雑な金属酸化物における問題である。水素反応は、強誘電体酸化物
について上述したように、構造上の損傷を引き起こし、誘電特性の劣化を引き起
こす。水素による劣化の影響を受ける金属酸化物の例は、高誘電率で非強誘電体
のＡＢ2Ｏ6型金属酸化物材料（例えば、ＳｒＴａ2Ｏ6）、チタン酸バリウムスト
ロンチウム（「ＢＳＴ」）、ニオブ酸バリウムストロンチウム（「ＢＳＮ」）、
および特定の他のＡＢＯ3型ペロブスカイト、ならびに特定の層状超格子材料を
含む。従って、水素バリア層は、また、非強誘電体で高誘電率の金属酸化物を保
護するために使用される。一般に、非強誘電体で高誘電率の金属酸化物内の水素
による劣化を回避するために使用される手段は、強誘電体金属酸化物に関して上
述した問題と同様の問題を引き起こす。
【０００９】 強誘電体材料または誘電体材料を含む従来のメモリセルにおいて、電気的に非
導電な水素拡散バリア層にホールを開け、それを局所的相互接続材料または配線
材料によって充填することによって、メモリキャパシタの電極に電気的接触を提
供することは一般的である。図６は、従来のメモリセル構造の例を示し、ここで
、配線層６４０が、水素拡散バリア層６３２を通り、メモリキャパシタ６２２の
上部電極６３０と接触して、配線のホール６３９内に堆積される。局所的相互接
続材料または配線材料は、もちろん、ＦＧＡまたは他の水素を含むバックエンド
プロセスの間、水素に対する拡散バリアとして機能しない。さらに、ホールを形
成するためのエッチングプロセスの間、およびホールを充填するための金属堆積
または他のプロセスの間、水素による劣化は、下にある強誘電体または誘電体金
属酸化物６２８に生じ得る。
【００１０】 従って、水素拡散バリアが使用される場合でも、構造上の損傷が強誘電体デバ
イスまたは誘電体デバイス内に生じること、および、水素が金属酸化物層に達し
、金属酸化物材料の所望の強誘電体特性または誘電体特性を劣化することは珍し
くない。さらに、強誘電体ＦＥＴメモリの水素による劣化の問題は、解決されて
いない。従って、当該分野で公知のものとは異なる新しい材料および構造を有し
、強誘電体酸化物材料および誘電体酸化物材料（特に、水素による劣化からの強
誘電体層状超格子材料）の保護に関する水素バリア層の利益を得ることは有用で
ある。
【００１１】 （解決法） 本発明は、水素拡散バリア層に関する材料の新しい組成を開示することにより
、上述の問題を解決する。本発明は、また、高水素堆積プロセスを回避する水素
拡散バリア層を形成するための新しい方法も開示する。さらに、本発明は、集積
回路の新しい改善された構造を開示し、この構造において、水素拡散バリア層は
、従来技術の従来構造よりも優れた水素拡散に対する保護を提供する。
【００１２】 本発明の特徴は、Ｔａ2Ｏ5、ＷＯ3、Ａｌ2Ｏ3、およびＴｉＯ2、好適にＴａ2
Ｏ5を含むグループから選択された金属酸化物の薄膜を含む水素拡散バリア層で
ある。本発明の金属酸化物の薄膜は、水素拡散への効果的なバリアである。また
、金属酸化物の薄膜は、バリア層が酸化物を含むため、水素の「ゲッタ」として
の役割を果たす。つまり、金属酸化物の薄膜は、バリア層内に存在する水素原子
を結合させる。さらに、本発明の水素拡散バリア層は、電気的に非導電である。
結果として、本発明の水素拡散バリア層は、集積回路の層間の所望でない電気的
ショートを起こし得ない。従って、本発明の一実施形態において、本発明による
水素拡散バリア層は、メモリキャパシタと直接接触して使用されて、その側面お
よびその上部電極を被覆し得、従って、キャパシタの強誘電体または誘電体の薄
膜内への水素または他の成分の所望でない側面拡散を阻止する。好適な実施形態
において、Ｔａ2Ｏ5水素拡散バリア層は、Ｔａを含む層状超格子材料の薄膜と直
接接触し、このような層状超格子材料は、ＳｒＢｉ2Ｔａ2Ｏ9またはＳｒaＢｉb
（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1.5)]などであり、ここで、０．９≦ａ≦１、
２≦ｂ≦２．２、および（ｃ＋ｄ）＝２であり、従って、キャパシタの強誘電体
金属酸化物と特に適合性を有する。別の実施形態において、本発明による水素拡
散バリア層は、強誘電体ＦＥＴの強誘電体層を保護するために使用され得る。こ
の実施形態において、本発明による水素拡散バリアは、ゲート電極の上面および
強誘電体層の側面に堆積されるが、強誘電体ＦＥＴのソースおよびドレインを被
覆しないようにパターニングされる。従って、本発明による水素拡散バリアは、
半導体材料のＦＧＡを邪魔せずに、強誘電体層の上方または側面からその中への
水素および他の元素の所望でない拡散を阻止する。好適な実施形態において、Ｔ
ａ2Ｏ5水素拡散バリア層は、強誘電体層を保護するために使用される。本発明に
よる金属酸化物を含む薄膜は、また、強誘電体層と半導体基板との間に堆積され
るゲート絶縁体として使用されて、界面問題を低減し、全体の誘電率を増加し得
る。好適には、ゲート絶縁体は、Ｔａ2Ｏ5を含み、強誘電体層は、タンタル酸ス
トロンチウムビスマス（ｓｔｒｏｎｔｉｕｍ ｂｉｓｍｕｔｈ ｔａｎｔａｌａ
ｔｅ）などのＴａを含む層状超格子材料の薄膜である。
【００１３】 本発明は、金属酸化物の水素拡散バリア層を形成するための金属有機劣化（「
ＭＯＤ」）法を提供する。ＭＯＤ方法は、金属有機前駆体化合物を含む液体金属
有機前駆体溶液の準備を含む。好適な実施形態において、前駆体溶液は、スピン
オン（ｓｐｉｎ−ｏｎ）法、または、好適には、液体ソース噴射化学堆積（ｌｉ
ｑｕｉｄ ｓｏｕｒｃｅ ｍｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｄｅｐｏｓｉｔｉ
ｏｎ）（「ＬＳＭＣＤ」）法などの液体堆積方法を用いて基板に与えられる。本
発明による水素拡散バリア層を形成するための本発明によるＭＯＤ法は、多くの
従来のＣＶＤおよびスパッタリング技術に比べ、より複雑でなく、より信頼性が
高く、集積回路構造とより適合性がある。前駆体内で存在し、基板上に堆積する
金属原子は、金属酸化物前駆体化合物内で結合する。従って、多くの従来のＣＶ
Ｄまたはスパッタリング技術の場合、他の集積回路の層を通る拡散により移動す
る傾向にある自由な金属原子はない。
【００１４】 本発明は、さらに、集積回路の新しい構造を提供し、ここで、拡散バリアによ
って保護される強誘電体金属酸化物材料または誘電体金属酸化物材料の真上にあ
る水素拡散バリア層を通るホールまたはバイアは、形成されない。好適な本発明
による構造において、上部電極層、ゲート電極、または誘電体金属酸化物または
強誘電体金属酸化物に電気的接触を提供する他の層は、単一のデバイスとだけ関
連する自己調整電極または浮動電極よりも、むしろ、共通プレート構造である。
本発明による構造の例が、図１および図２に示され、ここで、水素拡散バリア層
１３２が、共通プレートの上部電極１３０上に堆積されて、メモリキャパシタ１
２２および２２２を被覆する。図１および図２の例示的な構造において、共通プ
レートの上部電極１３０は、キャパシタ１２２および２２２、ならびにメモリア
レイの同じ行（または列）内の他のメモリキャパシタ（図示せず）の上部電極と
しての役割を果たす。従って、各メモリキャパシタの上部電極まで配線する必要
はなく、メモリキャパシタの強誘電体薄膜の真上にある拡散バリアを通る配線の
ホールはない。同様に、図７および図９に描かれる例示的な構造において、共通
プレートゲート電極７１２および７６６は、局所的相互接続を必要としない。従
って、保護される強誘電体（または誘電体）薄膜の真上にある水素拡散バリア層
内に、他のホールまたは間隙はない。その代わり、強誘電体（または誘電体）薄
膜の真上にある水素拡散バリア層の一部は、拡散に対する連続的なバリアである
。結果として、強誘電体（または誘電体）薄膜層の電気特性が、バックエンドの
水素を含む製造工程によって劣化される可能性は少ない。
【００１５】 本発明の構成、構造、および方法は、金属酸化物誘電体薄膜を水素による劣化
から保護する役割を果たす。誘電体薄膜の金属酸化物材料は、強誘電体材料であ
り得るか、または非強誘電体、誘電体材料であり得る。強誘電体材料の薄膜の構
成は、チタン酸塩（例えば、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＰｂＺ
ｒＴｉＯ3など）などのＡＢＯ3型ペロブスカイト、ニオブ酸塩（例えば、ＫＮｂ
Ｏ3）、タングステン青銅型酸化物、横緑石型酸化物、および、好適に、タンタ
ル酸ストロンチウムビスマスなどの層状超格子化合物を含むがこれらに限定され
ない適切な強誘電体酸化物材料のグループから選択され得る。あるいは、非強誘
電体で高誘電率の材料の薄膜は、チタン酸バリウムストロンチウム（「ＢＳＴ」
）、ニオブ酸バリウムストロンチウム（「ＢＳＮ」）、および特定の他のＡＢＯ 3 型ペロブスカイト、ならびに特定のＡＢ2Ｏ6型金属酸化物（ＳｒＮｂ2Ｏ6、Ｂ
ａＴａ2Ｏ6、ＢａＮｂ2Ｏ6、および、好適に、ＳｒＴａ2Ｏ6を含む）、ならびに
特定の層状超格子材料（これらに限定されない）を含むグループから選択され得
る。
【００１６】 本発明のさらなる特徴は、強誘電体薄膜または誘電体薄膜を含む半導体基板と
デバイスとの間に配置されるより低い拡散バリア層である。より低い拡散バリア
層は、その下にある集積回路部を、酸素拡散および金属拡散に対して上から保護
する。メモリセルの構造に応じて、より低い拡散バリア層は、電気的に導電性ま
たは非導電性である。強誘電体ＦＥＴを含むＮＤＲＯメモリにおいて、より低い
拡散バリア層は、ゲート絶縁層としての役割を果たし得る。好適には、より低い
拡散バリア層またはゲート絶縁層は、本発明による金属酸化物材料（好適には、
Ｔａ2Ｏ5）を含む。より低い拡散バリア層は、好適には、ＭＯＤ技術を用いて堆
積される。
【００１７】 本発明の多数の他の特徴、目的、および利益は、下記の説明を添付の図面と関
連して読むと明らかになる。
【００１８】 （好適な実施形態の詳細な説明） （１．集積回路の概要および説明） 図１〜図５および図７〜図９に描かれる本発明による集積回路デバイスは、実
際の集積回路デバイスの任意の特定の部分の実際のプランまたは断面図であるこ
とを意図しないと理解されるべきである。実際のデバイスにおいて、層はそれほ
ど規則正しくなく、厚さは異なる比率を有し得る。実際のデバイスにおける種々
の層は、多くの場合、曲がっており、重なる端を有する。図面は、むしろ、理想
的な描写を示し、この描写を使用して、別の方法で可能なよりもより明白で完全
な本発明の構造および方法を描写する。また、図面は、本発明の方法を用いて製
造され得る数え切れないほどの種類の誘電体および強誘電体のデバイスのいくつ
かのみを描く。図１〜図５は、電界効果トランジスタのドレインと電気的に接触
する強誘電体メモリキャパシタを描くが、本発明の水素拡散バリア層は、また、
他の電気部品を有する他の集積回路、および、強誘電体材料または水素によって
劣化される他の材料を利用する他のデザインにおいても使用され得る。集積回路
のこのような型の１つは、強誘電体ＦＥＴメモリであり、ここで、強誘電体成分
はスイッチ成分内に組み込まれる。このような強誘電体ＦＥＴの例は、１９９６
年６月４日に発行されたＭｃＭｉｌｌａｎの米国特許第５，５２３，９６４号に
記載される。本発明によって生成される強誘電体ＦＥＴの例示的な構造が、図７
〜図９に描かれる。さらに、本発明のこの説明は、強誘電体の不揮発性メモリを
保護するために使用される水素拡散バリア層の説明に集中するが、本発明は、非
強誘電体金属酸化物材料を含む集積回路デバイスを水素による劣化から保護する
ことに有用である。理解しやすいように、図１〜図５および図７〜図９内の実質
的に同等な成分は、同じ参照番号によって識別される。
【００１９】 図１は、本発明の好適な実施形態による集積回路の「スタックされた」メモリ
セルの断面図であり、ここで、共通プレートの上部電極は複数の強誘電体メモリ
キャパシタの上部電極としての役割を果たし、メモリキャパシタを被覆する水素
拡散バリア層内に配線のホールはない。図１において、メモリセル１００が、ウ
ェハ１０１上に形成され、標準の半導体基板１０２（好適には、ｐ−１００シリ
コン基板）を含む。電界酸化物領域１０４が、半導体基板１０２の表面上に形成
される。半導体基板１０２は、高濃度にドーピングされているソース領域１０６
、ドレイン領域１０８、およびチャネル領域１０９を含む。ゲート絶縁層１１０
が、ソース領域１０６とドレイン領域１０８との間のシリコン基板１０２上に、
チャネル領域１０９より上に形成される。さらに、ゲート電極１１２が、ゲート
絶縁層１１０上に形成される。ソース領域１０６、ドレイン領域１０８、チャネ
ル領域１０９、ゲート絶縁層１１０、およびゲート電極１１２と共に、ＭＯＳＦ
ＥＴ１１４が形成される。
【００２０】 第１の中間層誘電体（「ＩＬＤ」）層１１６は、好適には、ＢＰＳＧ（ホウ素
がドーピングされたリン−珪酸塩ガラス）から生成され、半導体基板１０２およ
び電界酸化物領域１０４の上に配置され、ＭＯＳＦＥＴ１１４を被覆する。ＩＬ
Ｄ１１６は、ソース領域１０６およびドレイン領域１０８それぞれへのバイア１
１７および１１８を形成するようにパターニングされる。バイア１１７および１
１８は、それぞれ、プラグ１１９および１２０を形成するために充填される。プ
ラグ１１９および１２０は、電気導電性であり、典型的には、多結晶質珪素また
はタングステンを含む。電気導電性のより低い拡散バリア層１２４は、プラグ１
２０と電気的に接触して、ＩＬＤ１１６上に配置される。より低い拡散バリア層
１２４は、好適には、ＩｒＯ2を含み、典型的には、１ｎｍ〜３０ｎｍの厚さ、
好適には、１ｎｍ〜５ｎｍの厚さを有する。
【００２１】 図２は、図１に描かれるセクション平面に垂直な集積回路セクション２００の
断面図である。図２は、図１のメモリキャパシタ１２２、および隣接メモリセル
（図示せず）からの隣接メモリキャパシタ２２２を示す。メモリキャパシタ２２
２は、プラグ２２０上に配置され、プラグ２２０は、ドレイン領域２０８上のバ
イア２１８内に形成される。より低い拡散バリア層２２４は、プラグ２２０上に
配置される。拡散バリア層１２４および２２４は、好適には、ＩＬＤ１１６上に
ＩｒＯ2の層を堆積し、次いで、それをパターニングおよびエッチングすること
により同時に形成される。底部電極１２６は、より低い拡散バリア層１２４上に
配置され、底部電極２２６は、より低い拡散バリア層２２４上に配置される。好
適には、底部電極１２６および２２６の両方は、白金の層（好適には、１００ｎ
ｍの厚さを有する）を堆積し、次いで、それをパターニングおよびエッチングす
ることにより同時に形成される。より低い拡散バリア層１２４および２２４、な
らびに底部電極１２６および２２６は、同じ一連の工程によって、パターニング
およびエッチングされ得る。拡散バリア層１２４および２２４は、金属原子およ
び酸素が、強誘電体薄膜１２８ならびに底部電極１２６および２２６から、半導
体基板内に拡散することを阻止する。
【００２２】 図２に描かれるように、強誘電体薄膜１２８は、ＩＬＤ１１６ならびに底部電
極１２６および２２６の上に堆積される。好適な実施形態において、図２に描か
れるように、強誘電体薄膜１２８は、メモリキャパシタ１２２と２２２との間の
ＩＬＤ１１６の表面からエッチングによって離されていない。なぜならば、強誘
電体薄膜１２８が、上にある共通プレートの上部電極１３０に、余分な電気絶縁
を提供するからである。つまり、強誘電体薄膜１２８は、両方のキャパシタに共
通する単一の連続的な誘電体層である。しかし、この実施形態の変化例（図示せ
ず）において、強誘電体薄膜は、メモリキャパシタ１２２および２２２の間のＩ
ＬＤ１１６から除去され得る。図１に示すように、強誘電体薄膜１２８は、チャ
ネル領域１０９およびソース１０６の真上にある領域がＩＬＤ１１６から除去さ
れて、ＦＧＡプロセスへの妨害を減少させる。本発明の重要な特徴によって、白
金からなり１００ｎｍの厚さを有する共通プレートの上部電極層１３０は、強誘
電体薄膜１２８上に形成される。パターニングの後、共通プレートの上部電極１
３０は、強誘電体薄膜１２８の上面を被覆する。しかし、図１に示すように、共
通プレートの上部電極１３０は、メモリセル１００内のＭＯＳＦＥＴ１１４のチ
ャネル１０９およびソース１０６の真上にあるＩＬＤ１１６を被覆しない。そし
てまた、メモリセル１００と同じアレイの行（または列）に並べられるメモリセ
ル内のＭＯＳＦＥＴの対応するチャネルおよびソース領域を被覆しない。図１に
示すように断面から見ると、共通プレートの上部電極１３０は、パターニングさ
れて、その結果、スタックキャパシタ１２２を、底部電極１２６および強誘電体
薄膜１２８と共に形成する。しかし、図２は、共通プレートの上部電極１３０が
、単一の連続的な導電層であり、メモリキャパシタ１２２および２２２の上部電
極、ならびにメモリキャパシタ１２２および２２２と同じ行（または列）に並べ
られる他のメモリキャパシタの上部電極を提供することを示す。アレイの行（ま
たは列）の端にある単一のスイッチを閉じることにより、読み書き電圧がメモリ
キャパシタに印加される。共通プレートの上部電極１３０を含む新しい構造は、
共通プレートの上部電極１３０の端に電圧バイアスを印加するこの技術を可能に
する。本発明による水素拡散バリア層１３２は、共通プレートの上部電極１３０
上に堆積される。水素拡散バリア層１３２は、Ｔａ2Ｏ5、ＷＯ3、Ａｌ2Ｏ3、お
よびＴｉＯ2、好適にＴａ2Ｏ5を含むグループから選択される金属酸化物の薄膜
を含む。配線のホールは、水素拡散バリア層１３２内に生成されない。従って、
水素拡散バリア層１３２は、強誘電体薄膜１２８の真上で連続的である。図１に
示すように、水素拡散バリア層１３２は、また、強誘電体薄膜１２８の側面の部
分１３１も被覆する。図２に示すように、水素拡散バリア層１３２は、底部電極
１２６および強誘電体薄膜１２８のキャパシタ部１２９を真上から、ならびに底
部電極２２６および強誘電体薄膜１２８のキャパシタ部２２９を真上から連続的
に被覆する。従って、メモリキャパシタ１２２および２２２、ならびに他のキャ
パシタ（図示せず）の上部および側面は、水素拡散バリア層１３２によって被覆
される。各メモリキャパシタ１２２および２２２、ならびに同じ行（または列）
の他のキャパシタの上部電極が、共通プレートの上部電極１３０に印加される電
圧バイアスによってアドレス（ａｄｄｒｅｓｓ）されるため、水素バリア層を通
る各キャパシタの上面までの従来の電気的接触は、不必要になる。結果として、
水素バリアとしての水素拡散バリア層１３２の保全性は、保持される。従って、
一般的に、強誘電体薄膜１２８、ならびにメモリキャパシタ１２２および２２２
のキャパシタ部１２９および２２９それぞれの水素に対する保護は、各キャパシ
タの上部まで配線する従来の配線が使用される場合よりもよい。図６は、従来の
メモリセル６００における水素バリア層６３２を通る従来の配線６４０の例を示
す。
【００２３】 好適な実施形態において、強誘電体薄膜１２８は、強誘電体層状超格子材料の
薄膜を含む。好適には、層状超格子材料は、ストロンチウム、ビスマス、タンタ
ル、およびニオブを含み、相対モル比（ｒｅｌａｔｉｖｅ ｍｏｌａｒ ｐｒｏ
ｐｏｒｔｉｏｎ）は、化学量論式ＳｒaＢｉb（ＴａcＮｂd）Ｏ[9+(a-1)+(b-2)(1 .5)] に対応し、ここで、０．９≦ａ≦１、２≦ｂ≦２．２、および（ｃ＋ｄ）＝
２である。好適には、ａ＝０．９、ｂ＝２．２、およびｄ＝０である。あるいは
、ｄ＝０．５である。しかし、本発明よって、強誘電体薄膜１２８は、ＰＺＴま
たはＢＳＴなどの他の強誘電体または非強誘電体の誘電体金属酸化物材料を含み
得る。強誘電体薄膜１２８は、５ｎｍ〜５００ｎｍの範囲内の厚さを有し、好適
には、３０ｎｍ〜１００ｎｍである。
【００２４】 半導体基板１０２は、シリコン、ガリウムヒ素、または他の半導体を含み得る
。誘電性の下部電極および上部電極、ならびに強誘電性メモリコンデンサは従来
、白金を含む。下部電極が、白金、パラジウム、銀および金などの非酸化性貴金
属を含むことが好適である。貴金属に加え、アルミニウム、アルミニウム合金、
アルミニウムシリコン、アルミニウムニッケル、ニッケル合金、銅合金およびア
ルミニウム銅などの金属を、誘電性の電極、または強誘電性メモリ用に用いるこ
とが可能である。
【００２５】 図１および図２は、本発明の方法を用いて、製造され得る、強誘電性メモリセ
ルおよび誘電性メモリセルの多くの変形のうちの一つのみを示す。
【００２６】 図３は、「ストラップされた」強誘電性メモリコンデンサが、ＭＯＳＦＥＴの
ドレイン電極から横に変位されて形成されている、本発明の別の実施形態の断面
図である。メモリセル３００は、半導体基板３０２に接して形成されて、電界酸
化物エリア３０４、および２つの電気的に相互接続された電気デバイス、電界効
果トランジスタ（ＭＯＳＦＥＴ）３１４ならびにメモリコンデンサ３２２を含む
。トランジスタ３１４は、ソース３０６、ドレイン３０６およびゲート３１２を
含む。ドープされたチャネル領域３０９は、ソース３０６とドレイン３０８との
間の半導体基板３０２に位置付けられる。ゲート絶縁体３１０は、チャネル領域
３０９に接する半導体基板３０２上に位置付けられる。ゲート電極３１２は、ゲ
ート絶縁体３１０上に位置付けられる。ＩＬＤ層３１６は、ソース３０６および
ドレイン３０８それぞれに対するバイア３４２、３４４を除いて、電界酸化物３
０４およびＭＯＳＦＥＴ３１４を被覆する。メモリコンデンサ３２２は、下部電
極３２６、本発明による強誘電性金属酸化物の薄膜を含む強誘電性薄膜３２８、
および共通プレート上部電極３３０を含む。低拡散バリア層３２４は、電界酸化
物３０４上方のＩＬＤ３１６上に位置付けられる。好適には、低拡散バリア層３
２４は、非導電性であり、Ｔａ2Ｏ5、ＷＯ3、Ａｌ2Ｏ3およびＴｉＯ2を含む群か
ら選択された金属酸化物（好適にはＴａ2Ｏ5）を含む。メモリコンデンサ３２２
は、電界酸化物３０４上方の低拡散バリア層３２４に接して配置される。水素拡
散バリア層３３２は、メモリコンデンサ３２２上方全体に形成され、ＩＬＤ３３
６がメモリセル３００を被覆するように形成される。連続水素拡散バリア層３３
２（好適にはＴａ2Ｏ5を含む）は、下部電極３２６の一部と接触するように、Ｉ
ＬＤ３３６および水素拡散バリア層３３２にわたって作成される配線ホール３４
８を除いて、メモリコンデンサ３２２を完全に被覆する。したがって、強誘電性
薄膜３２８の上部および側部は、図１および図２に示す強誘電性薄膜１２８の被
覆と同じように、水素拡散バリア層３３２によって被覆される。図１および図２
の実施形態と比較した、図３の変形の利点は、水素拡散バリア層３３２が、ＭＯ
ＳＦＥＴ３１４のいかなる部分の上方にも直接的にはなく、これにより、水素拡
散バリア層３３２がＦＧＡプロセスを妨害しないことが保証されることである。
しかし、最も重要なことは、水素拡散バリア層３３２が、強誘電性薄膜３２８の
直接上方にあり、強誘電性薄膜３２８の側部部分３３１を被覆していることであ
る。
【００２７】 図４は、メモリコンデンサが、ＭＯＳＦＥＴのソース電極から上および横に変
位して形成されている、本発明の別の実施形態の集積回路メモリセルの断面図で
ある。この断面図は、図１〜図３の実施形態の特徴を組み合わせている。導電性
拡散バリア層４２４は、ＭＯＳＦＥＴ４１４のドレイン４０８を、メモリコンデ
ンサ４２２の下部電極４２６に電気的に接続する。強誘電性薄膜４２８および共
通プレート上部電極４３０は、ＭＯＳＦＥＴ４１４のソース４０６、チャネル領
域４０９およびドレイン４０８の直接上方にないように、パターニングされる。
水素拡散バリア層４３２（好適にはＴａ2Ｏ5を含む）は、強誘電性薄膜４２８の
直接上方に連続し、共通プレート上部電極４３０の上部および側部を被覆し、強
誘電性薄膜４２８の側部部分４３１を被覆する。しかし、水素拡散バリア層４３
２が、ＭＯＳＦＥＴ４１４のソース４０６、チャネル領域４０９およびドレイン
４０８の直接上方にはなく、これにより、ＦＧＡプロセスを妨害しない。
【００２８】 図５は、本発明による水素拡散バリア層がメモリコンデンサの上部および側部
を被覆し、水素拡散バリア層にわたった配線ホールによって、強誘電性メモリコ
ンデンサの上部電極に電気的に接触することが可能になる、集積回路メモリセル
５００の断面図である。本発明の水素拡散バリア層５３２は、Ｔａ2Ｏ5、ＷＯ3
、Ａｌ2Ｏ3およびＴｉＯ2を含む群から選択された金属酸化物（好適にはＴａ2Ｏ 5 ）の薄膜を含む。水素拡散バリア層５３２は、低拡散バリア５２４、低電極５
２６、強誘電性薄膜５２８および上部電極５３０のスタック構造を含む、メモリ
コンデンサ５２２を被覆する。最も重要なことは、水素拡散バリア層５３２が、
強誘電性薄膜５２８の直接上方にあり、強誘電性薄膜５２８の側部部分５３１を
被覆していることである。水素拡散バリア層５３２は、配線ホール５３９が配線
層５４０用に形成される、上部電極５３０の表面部分５３３を被覆しない。した
がって、強誘電性薄膜５２８に提供される水素拡散に対する保護は、図１〜図４
に示すような構造によって提供された保護ほど強くない。しかし、本発明の水素
拡散バリア層５３２は、非導電性であり、これにより、強誘電性薄膜５２８の側
部５３１を含む、メモリコンデンサ５２２の側部を被覆するようにパターニング
される。これにより、水素拡散バリア層５３２は、従来の導電性水素バリアより
、保護が強化される。さらに、水素拡散バリア層５３２は、メモリセル５００の
他の構造要素と化学的に適合し、スパッタリングおよびＣＶＤなど、水素拡散バ
リアを形成する従来の方法の代わりに、ＭＯＤ堆積方法を用いて、形成すること
が可能である。その結果、メモリセル５００の製造および動作に他の問題をさら
に生じさせることなく、強誘電性薄膜５２８を水素からよく保護する。以下の実
施例１で説明するように、図５に示す構造に対応した本発明の水素拡散バリアを
有する例示的な強誘電性コンデンサは、水素による損傷から、非常に効果的に保
護される。
【００２９】 図７は、共通プレートゲート電極が、複数の強誘電性メモリコンデンサ用のゲ
ート電極としての役割を果たし、ゲート電極を被覆する水素拡散バリア層内に配
線ホールがない、本発明の好適な実施形態による、集積回路強誘電性ＦＥＴメモ
リセルの断面図である。図７において、強誘電性ＦＥＴメモリ７００を、標準の
半導体基板７０２、好適にはｐ−１００シリコン基板を含む、ウエハ７０１に接
して形成する。電界酸化物領域７０４は、半導体基板７０２の表面に接して形成
される。半導体基板７０２は、高濃度でドープされたソース領域７０６、ドレイ
ン領域７０８およびチャネル領域７０９を含む。ゲート絶縁層７１０は、チャネ
ル領域７０９の上に、ソース領域７０６とドレイン領域７０８との間のシリコン
基板７０２に接して形成される。強誘電性薄膜７１１は、ゲート絶縁層７１０に
接して堆積される。さらに、ゲート電極７１２は、強誘電性薄膜７１１に接して
形成される。ソース領域７０６、ドレイン領域７０８、チャネル領域７０９、ゲ
ート絶縁層７１０、強誘電性薄膜７１１およびゲート電極７１２は共に、強誘電
性ＦＥＴ７１４を形成する。
【００３０】 本発明によって、ゲート電極７１２を、本発明の水素バリア層７２０によって
被覆する。水素バリア層７２０は、ゲート電極７１２の上部を被覆し、強誘電性
薄膜７１１の直接上方にある。好適には、水素バリア層７２０は、強誘電性薄膜
７１１の側部表面７２４を被覆する側部部分７２２も有する。図７に示すように
、本発明の水素バリア層７２０は、好適には、強誘電性ＦＥＴ７２２および半導
体基板７０２の隣接する部分を被覆する。好適には、ソース領域７０６の少なく
とも一部７１３およびドレイン領域７０８の少なくとも一部７１５は、それぞれ
水素バリア層７２０によって被覆されない。
【００３１】 本発明の水素拡散バリア層７２０は、Ｔａ2Ｏ5、ＷＯ3、Ａｌ2Ｏ3およびＴｉ
Ｏ2を含む群から選択された金属酸化物（好適にはＴａ2Ｏ5）の薄膜を含む。ゲ
ート絶縁層７１０は、通常、従来の手段によって形成されるシリコン酸化物を含
む。好適には、ゲート絶縁層７１０は、水素拡散バリア、誘電ゲート絶縁体およ
び強誘電性−半導体中間層としての役割を果たし得る、本発明の水素拡散バリア
層材料を含む。強誘電性薄膜７１１は、好適には、強誘電性層状超格子材料を含
む。好適には、強誘電性薄膜は、ストロンチウムビスマスタンタレートなど、タ
ンタル含有層状超格子材料を含み、ゲート絶縁層７１０は好適には、Ｔａ2Ｏ5を
含む。
【００３２】 第１の中間誘電（「ＩＬＤ」）層７２６、好適には、ＢＰＳＧ（ホウ酸添加燐
酸珪酸ガラス）から形成される層は、半導体基板７０２および電界酸化物領域７
０４の上に位置付けられ、強誘電性ＦＥＴ７１４を被覆する。ＩＬＤ７２６を、
ソース領域７０６のバイア７２７、およびドレイン領域７０８のバイア７２８を
形成するようにパターニングする。バイア７２７、７２８のそれぞれを、プラグ
７２９、７３０を形成するように充填する。プラグ７２９、７３０は導電性を有
し、一般的に、多結晶性シリコンまたはタングステンを含む。
【００３３】 図８は、本発明による水素拡散バリア層７５０が強誘電性ＦＥＴ７４４の上部
および側部を被覆する、集積回路の強誘電性ＦＥＴメモリセル７４０の断面図で
ある。局部相互接続部７４６は、ＩＬＤ７２６および水素拡散バリア層７５０に
わたる配線ホール７５２を充填し、ゲート電極７１２への電気的接触を提供して
いる。
【００３４】 図９は、強誘電性薄膜７６４が本発明の水素拡散バリア層７７０によって保護
される、本発明の別の実施形態を示す。集積回路部７６０は、ＭＦＭＩＳタイプ
の強誘電性メモリである、強誘電性ＦＥＴ７６８を含む。強誘電性ＦＥＴ７６８
において、金属浮遊電極７６２を、チャネル領域７０９の上にあるゲート絶縁層
７１０に接して位置付ける。強誘電性薄膜７６４を、浮遊電極７６２に接して位
置付け、強誘電性薄膜７６４の直接上方のゲート電極７６６を、強誘電性薄膜７
６４に接して位置付ける。本発明の水素拡散バリア層７７０は、ゲート電極７６
６および強誘電性薄膜７６４の側部部分７６５を被覆する。
【００３５】 用語「基板」は、シリコン基板１０２など、それに接して集積回路が形成され
る、下のウエハを意味し得る。用語「基板」は、ＢＰＳＧ ＩＬＤ１１６など、
それに接して材料層が直接堆積される、任意の物または表面も意味し得る。本開
示において、「基板」は、目的の層が塗布される物または表面を意味する。例え
ば、層１３２など、水素拡散バリア層について述べる際、それに接して水素拡散
バリア層が堆積される基板は、層１０２、１０４、１１６、１２４、１２６、１
２８および１３０を含み、水素拡散バリア層１３２は、これらに接して形成され
る。用語「半導体基板」は、最初の半導体材料およびそのドープされた領域を示
す。
【００３６】 「上にある」、「上部」、「上側」、「下」、「下部」および「下側」などの
方向を示す用語は、本明細書において、半導体基板１０２、３０２、４０２、７
０２に対して意味する。例えば、第二の要素が、第一の要素の「上にある」場合
、基板１０２から遠いことを意味し、第二の要素が、別の要素の「下」にある場
合、他の要素より基板１０２に近いことを意味する。基板１０２、３０２、４０
２、７０２の長い寸法は、本明細書において「水平」平面であると考える基板平
面を規定し、この平面に垂直な方向を「垂直」であると考える。用語「上方の」
および「直接上方」は、特定の層の少なくとも１部が、別の層の少なくとも１部
の上に垂直に連続している場合、同義に用いられる。例えば、図１において、下
部電極１２６は、導電プラグ１２０およびドレイン１０８の一部の直接上方にあ
る。用語「上方の」および「直接上方」は、特定の層が下の層と直接的に接触す
ることを意味しない。例えば、本発明の水素拡散バリア層は通常、水素拡散バリ
ア層が保護する強誘電性（または誘電）層の上部表面に接触しない。水素拡散バ
リア層が強誘電性層または誘電層の一部の上方にある限り、水素拡散バリア層は
、この部分を水素分解から保護する。同様に、用語「上に横たわる」は、上に横
たわっている要素が、下の要素より基板から遠いことを意味する。水素拡散バリ
ア層１３２が誘電層１２８の完全に上に横たわっていることは、図１および図２
に示す集積回路の構造の特徴である。本開示および特許請求の範囲において、用
語「完全に上に横たわる」は、上に横たわる要素の中心から、少なくとも基板１
０２の平面に垂直で、下の要素の一端部と位置が合った線まで延びた第一の端部
と、これに対向する方向で上に横たわる要素の中心から、少なくとも基板１０２
の平面に垂直で、下の要素の他方の端部と位置が合った線まで延びた第二の端部
とを、上に横たわる要素が有することを意味する。用語「完全に上に横たわる」
の重要な点は、完全に上に横たわる要素が、下の要素全体を被覆する、すなわち
、完全に上に横たわる要素によって被覆されていない、下の要素の部分がないこ
とである。本発明によると、水素拡散バリア層が、メモリコンデンサの側部また
は他の誘電要素を被覆する場合に、保護が強化されて、これにより、誘電性薄膜
の金属酸化物材料内での水素の横拡散が抑制される。用語「上に」は、本明細書
中ではしばしば、下の基板または下の層上に集積回路層を堆積または形成するこ
とを示す場合に用いる。「上方の」、「直接上方」および「上に横たわる」とは
対照的に、用語「接する」および「の方に接する」は概して、それが用いられる
種々のコンテキストで明らかであるように、直接接触することを意味する。
【００３７】 本発明による強誘電性薄膜は通常、強誘電性材料の比較的平坦な薄膜を含む。
用語「横の」または「横に」は、薄膜の平坦平面の方向を示す。図１において、
横の方向は、水平の方向である。垂直方向は、水平方向に垂線または垂直である
。水平および垂直に対して変化する方向で、強誘電性要素を製造し得ることが明
らかである。例えば、強誘電性薄膜は垂直平面にある場合、用語「横の」は、垂
直方向を示し、「直接上方」は、薄膜の垂直平面に垂直な方向を示す。
【００３８】 用語「薄膜」は、本明細書において、集積回路の技術において用いられるよう
に用いられる。概して、薄膜は、ミクロンの厚さより薄い膜を意味する。本明細
書において開示する薄膜は、すべての例で０．５ミクロンの厚さほど厚くない膜
である。好適には、本発明の水素拡散バリア層は、１ｎｍ〜２００ｎｍの厚さで
あり、最も好適には、５ｎｍ〜８０ｎｍの厚さである。集積回路技術におけるこ
れらの薄膜を、集積回路の技術と互換性のない、完全に異なるプロセスによって
形成される巨視的コンデンサの層状コンデンサと混同してはならない。
【００３９】 用語「連続」および関連した用語を用いて、水素拡散バリア層または他の層の
一部を説明する場合、層のこの一部にホール（例えば、配線ホール）またはギャ
ップがないことを意味する。例えば、保護されている強誘電性（または誘電性）
薄膜の直接上方に、本発明の水素拡散バリアの一部が連続していることが、本発
明の重要な特徴である。
【００４０】 強誘電性材料は、誘電性材料でもある。強誘電性薄膜の金属酸化物材料は、強
誘電性材料であってもよいし、非強誘電性、誘電性材料であってもよい。用語「
誘電性」は、本明細書、特に特許請求の範囲において、強誘電性材料または非強
誘電性、誘電性材料のいずれかを示し得る。しかし、明細書において、２つの種
類を通常、「強誘電性」および「誘電性」として別々に指定する。適切な強誘電
性酸化物材料の群から、強誘電性材料の薄膜の組成を選択し得る。この適切な強
誘電性酸化物材料の群には、例えば、チタン酸塩（例えば、ＢａＴｉＯ3、Ｓｒ
ＴｉＯ3、ＰｂＴｉＯ3、ＰｂＺｒＴｉＯ3）またはニオブ酸塩（例えば、ＫＮｂ
Ｏ3）などのＡＢＯ3タイプのペロブスカイト；タングステン青銅タイプの酸化物
；パイアクロアタイプの酸化物；および好適には層状超格子化合物が含まれるが
、これらに限定されない。あるいは、バリウムストロンチウムチタン酸塩（「Ｂ
ＳＴ」）、バリウムストロンチウムニオブ酸塩（「ＢＳＮ」）、特定のＡＢＯ3
タイプのペロブスカイト、および特定の層状超格子材料を含む（ただし、これら
に限定されない）群から、非強誘電性の、高誘電率材料の薄膜を選択し得る。
【００４１】 １９９６年５月２１日にＣａｒｌｏｓ Ａ．Ｐａｚ ｄｅ Ａｒａｕｊｏらに
対して発行された米国特許第５，５１９，２３４号は、ストロンチウムビスマス
チタン酸塩など、層状超格子化合物が、従来の一番よい材料と比較して、強誘電
性の用途において優れた特性を有し、高誘電率および低い漏れ電流を有すること
を開示する。１９９５年７月１８日にＷａｔａｎａｂｅらに対して発行された米
国特許第５，４３４，１０２号、および１９９５年１１月２１日にＹｏｓｈｉｍ
ｏｒｉらに対して発行された米国特許第５，４６８，６８４号は、これらの材料
を実際の集積回路内に集積するプロセスを記載する。
【００４２】 層状超格子材料は、概して、化学式（１）
【００４３】
【化１】 の下で要約され得る。ここで、Ａ１、Ａ２．．．Ａｊは、ペロブスカイト状構造
内の、例えば、ストロンチウム、カルシウム、バリウム、ビスマス、鉛などの元
素であり得る、Ａサイト元素を表し；Ｓ１、Ｓ２．．．Ｓｋは通常、ビスマスで
あるが、例えば、イットリウム、スカンジウム、ランタン、アンチモン、クロム
、タリウム、および＋３の原子価を有する他の元素などの材料でもあり得る、超
格子生成体元素を表し；Ｂ１、Ｂ２．．．Ｂｌは、ペロブスカイト状構造内の、
例えば、チタン、タンタル、ハフニウム、タングステン、ニオブ、ジルコニウム
および他の元素などの元素であり得る、Ｂサイト元素を表し；Ｑは、通常、酸素
であるが、フッ素、塩素、およびオキシフルオリド、オキシクロライトなど、こ
れらの元素の混成など、他の元素でもあり得るアニオンを表す。化学式（１）内
の添字は、例えば、Ｑが酸素であると、ｑ＝２といった、各元素の原子価を示す
。添字は、１モルの化合物内の材料のモル数、またはユニットセルの場合には、
ユニットセル内の、平均的な元素の原子数を示す。添字は、整数であってもよい
し、分数であってもよい。すなわち、化学式（１）は、ユニットセルが、材料に
わたって均一に変化し得る場合、例えば、Ｓｒ.75Ｂａ.25Ｂｉ2Ｔａ2Ｏ9におい
て、Ａサイトの７５％を、ストロンチウム原子が占め、Ａサイトの２５％を、バ
リウム原子が占める場合を含む。化合物内のＡサイト元素が一つのみである場合
、このＡサイト元素は、「Ａ１」元素、およびすべてが０に等しいｗ２．．．ｗ
ｊによって表される。化合物内のＢサイト元素が一つのみである場合、このＢサ
イト元素は、「Ｂ１」元素およびすべてが０に等しいｙ２．．．ｙｌによって表
され、同様のことが、超格子生成体元素にも言える。通常の場合、一つのＡサイ
ト元素、一つの超格子生成体元素および一つまたは二つのＢサイト元素があるが
、本発明が、サイトのうちのいずれか、および超格子生成体が複数の元素を有し
得る場合を含むことを意図するため、化学式（１）は、より一般的な形式で書か
れる。ｚの値は、式（２）から得られる。
【００４４】 （２）（ａ１ｗ１＋ａ２ｗ２．．．＋ａｊｗｊ）＋（ｓ１×１＋ｓ２×２．．
．＋ｓｋｘｋ）＋（ｂ１ｙ１＋ｂ２ｙ２．．．＋ｂｌｙｌ）＝ｑｚ． 化学式（１）は、上で参照した１９９６年５月２１日に発行された米国特許第５
，５１９，２３４号に記載されるスモレンスキータイプの化合物の３つすべてを
含む。層状超格子材料は、化学式（１）に適合し得るすべての材料を含むわけで
はなく、異なる交互の層で、結晶構造に自然に形成される材料のみを含む。
【００４５】 用語「化学量論」は、本明細書において、層状超格子材料など、材料の固体膜
、または材料を形成する前駆体の両方に適用され得る。化学量論を固体薄膜に適
用する場合、化学量論は、最終固体薄膜内の各元素の実際の相対量を示す化学式
を示す。前駆体に適用される場合、化学量論は、前駆体内の金属のモル比を示す
。「平衡化学量論」化学式は、元素の相対的なモル比が、分子または結晶化合物
の特定の種類に対応した化学式である。固体結晶化合物用の平衡化学量論化学式
において、占有された結晶格子のすべてのサイトで、材料の完全な結晶構造を形
成するに各元素はちょうど十分にあるが、現実には、室温における結晶内には、
常にいくつかの欠陥がある。例えば、ＳｒＢｉ2（ＴａＮｂ）Ｏ9およびＳｒＢｉ 2 （Ｔａ1.44Ｎｂ0.56）Ｏ9は、平衡化学量論化学式である。対照的に、ストロン
チウム、ビスマス、タンタルおよびニオブのモル比がそれぞれ、１、２．１８、
１．４４および０．５６である、ストロンチウム、ビスマス、タンタル、ニオブ
の前駆体が、完全な結晶材料を形成するために必要なビスマス量を越えたビスマ
スを含むため、本明細書中において、この前駆体を「バランスの取れてない化学
量論」化学式ＳｒＢｉ2.18（Ｔａ1.44Ｎｂ0.56）Ｏ9として表す。したがって、
一般的な用語「化学量論」は、平衡化学量論化学式、またはバランスの取れてな
い化学量論化学式のいずれかを示し得る。本開示において、金属元素の「超過」
量は、すべての原子サイトを占有し、任意の金属の残り物の量がない所望の材料
を製造するのに存在する他の金属とボンディングするために必要な量より多い量
があることを意味する。
【００４６】 超格子生成体元素の量またはＢサイト元素の量が、化学量論的に平衡量を超え
た、前駆体から製造された層状超格子材料は、平衡化学量論化学式に対応した金
属の量を含む前駆体から製造された材料より、水素分解に対してより強い耐性を
有することが、当該分野において公知である。例えば、ビスマスおよびニオブな
どの、少なくとも１つの金属の前駆体内の量を、平衡化学式内に存在する量より
多くするか、または平衡化学式内に存在する量に追加することによって、水素分
解が抑制される。
【００４７】 優れた電子特性を処理する、化学量論化学式ＳｒＢｉ2Ｔａ2Ｏ9によって表さ
れる概算比での化学元素を含むストロンチウムビスマスタンタレート材料の薄膜
を形成することによって、強誘電性の不揮発性メモリが製造されることは、当該
分野において公知である。
【００４８】 （２．製造プロセスの詳細な説明） ＭＯＳＦＥＴおよび強誘電性コンデンサ元素を含む集積回路を製造する一般的
な製造工程は、Ｍｉｈａｒａに対する米国特許第５，４６６，６２９号およびＹ
ｏｓｈｉｍｏｒｉに対する米国特許第５，４６８，６８４号に記載される。一般
的な製造方法は、他の文献にも記載されている。
【００４９】 本発明の方法の特徴は、本発明によって、水素拡散バリア層および誘電性薄膜
を形成する際に、金属有機堆積（「ＭＯＤ」）前駆体およびＭＯＤ技術を用いる
ことである。本発明の非導電性の水素拡散バリア層の好適な組成は、化学量論化
学式Ｔａ2Ｏ5に対応した五酸化タンタルを含む。好適な最終前駆体は、キシレン
またはｎ−ブチルアセテートを有するｎ−オクタン溶媒内のタンタル ２−ヘキ
サン酸エチルの溶液を０．１４のモル濃度に希釈することによって調製される。
本発明の金属有機液体前駆体溶液および酸化物層の組成により、集積回路の他の
部分に拡散し、これにより損傷が生じ得る自由金属原子の生成が回避される。
【００５０】 本明細書に記載する好適な組成とは異なる組成を有する、導電性の金属酸化物
拡散バリア層および非導電性の金属酸化物拡散バリア層を製造するために、本発
明の方法を用い得ることが理解される。同様に、好適な組成とは異なる組成で、
金属酸化物を形成するために、前駆体の本発明の組成を変化させることが可能で
ある。
【００５１】 本発明による金属有機液体前駆体を、確実に製造することが可能である。必要
な場合には、前駆体を容易に制御および変化させることが可能である。６ヶ月ま
での長い期間、前駆体を安全に保存することが可能である。前駆体は、従来技術
の前駆体と比較した場合、比較的無毒であり、不揮発性である。本発明によって
形成された金属酸化物薄膜層は、特に、従来技術の酸化物層と比較した場合、ス
ムーズで、連続した、均一の表面を有する。５ｎｍ〜５００ｎｍの範囲の厚みを
有するように、確実に金属酸化物薄膜層を製造することが可能であり、これによ
り、重要な構造および電気的特徴が維持される。
【００５２】 本明細書において用いる用語「前駆体」は、中間の前駆体または最終前駆体を
形成するように他の前駆体と混合される一つの金属有機溶質を含む溶液を意味す
るか、または、最終液体前駆体溶液、すなわち、製造の間に、特定の表面に塗布
されるべき溶液を示し得る。本開示において、第一のタイプの前駆体は通常、「
最初の前駆体」または、特に指定する場合には、例えば「タンタル酸化物前駆体
」として示される。基板に塗布されるような前駆体は、通常、「最終前駆体」、
「前駆体混合物」、または単に「液体前駆体」として示される。いずれにせよ、
意味はこのコンテキストから明らかとなる。前駆体の組成を、２つの方法で説明
することが可能である。実際に溶解された金属有機前駆体化合物（溶質）、溶媒
および濃度を指定することが可能であり、明確さのために、前駆体で形成される
べき最終酸化物化合物の組成を表す化学量論化学式を指定することが可能である
。
【００５３】 水素拡散バリア層、強誘電性薄膜、誘電性薄膜および低拡散バリア層を製造す
る個々のＭＯＤ前駆体化合物は、ベータ−ジケトン酸金属塩、金属ポリアルコキ
シド、ジピバロイメタン酸金属塩（ｄｉｐｉｖａｌｏｙｌｍｅｔｈａｎａｔｅ）
、金属シクロペンタジエニル、アルコキシカルボン酸金属塩、カルボン酸金属塩
、金属アルコキシド、エチルヘキサン酸金属塩、オクタン酸金属塩およびネオデ
カン酸金属塩を含む群から選択され得る。好適には、金属前駆体化合物は、ＬＳ
ＭＣＤ技術での使用によく適した金属２−ヘキサン酸エチルを含む。ヘキサン酸
エチルおよび他の金属有機前駆体化合物は、キシレンまたはｎ−オクタンで溶解
した場合、何ヶ月間か保存することが可能である。タンタルヘキサン酸エチルの
溶液は、Ｔａ2Ｏ5を形成するために好適である。個々のＭＯＤ前駆体化合物は、
所望の化合物の金属の各々、例えば、水素拡散バリア層化合物用のタンタル；強
誘電性化合物用のストロンチウム、ビスマス、タンタルおよびニオブ；または、
金属のアルコキシドを、カルボン酸、またはカルボン酸およびアルコールと相互
作用させて、溶媒内の反応生成物を溶解することによって形成される。用いられ
得るカルボン酸は、２−ヘキサン酸エチル、オクタン酸およびネオカプリン酸、
好適には、２−ヘキサン酸エチルを含む。用いられ得るアルコールは、２−メト
キシエタノール、１−ブタノール、１−ペンタノール、２−ペンタノール、１−
ヘキサノール、２−ヘキサノール、３−ヘキサノール、２−エチル−１−ブタノ
ール、２−エトキシエタノールおよび２−メチル−１−ペンタノール、好適には
、２−メトキシエタノールを含む。用いられ得る溶媒は、キシレン、ｎ−オクタ
ン、２−メトキシエタノール、ｎ−酢酸ブチル、ｎ−ジメチルホルムアミド、酢
酸２−メトキシエチル、メチルイソブチルケトン、メチルイソアミルケトン、イ
ソアミルアルコール、シクロヘキサノン、２−エトキシエタノール、２−メトキ
シエチルエーテル、メチルブチルケトン、ヘキシルアルコール、２−ペンタノー
ル、エチルブチラート、ニトロエタン、ピリミジン、１、３、５トリオキサン、
イソブチルイソブチラート、イソブチルプロピオナート、プロピルプロピオナー
ト、エチルラクタート、ｎ−ブタノール、ｎ−ペンタノール、３−ペンタノール
、トルエン、エチルベンゼン、１−ブタノール、１−ペンタノール、２−ペンタ
ノール、１−ヘキサノール、２−ヘキサノール、３−ヘキサノール、２−エチル
−１−ブタノール、２−エトキシエタノールおよび２−メチル−１−ペンタノー
ルおよび他多くを含む。金属、金属アルコキシド、酸およびアルコールは、反応
して、アルコキシカルボン酸金属塩、カルボン酸金属塩および／または金属アル
コキシドの混合物を形成する。この混合物は、必要に応じて、加熱および撹拌さ
れて、金属−酸素−金属結合を形成し、反応によって生成された任意の低沸点の
有機物を煮沸する。最初のＭＯＤ前駆体は通常、使用の前にバッチ単位で製造ま
たは購入され、最終前駆体の混合物は通常、基板に塗布する直前に調製される。
最終調製工程は通常、混合、溶媒交換および希釈を含む。ヘキサン酸エチルが、
溶液内で安定しており、長い貯蔵寿命を有し、スムーズな液体膜を形成し、基板
上でスムーズに分解するので、液体堆積技術、例えば、ＬＳＭＣＤを用いる場合
、金属２−エチルヘキサノエートは、好適な前駆体の化合物である。
【００５４】 「加熱」、「乾燥」、「焼付け」、「急速加熱処理」（「ＲＴＰ」）、「アニ
ーリング」などの用語はすべて、熱の付加を含む。明確さのために、特定の技術
および方法工程を他から区別するために、種々の用語を用いる。しかし、異なる
名前を有するプロセス工程を達成するために、同様に技術を用いることが可能で
あること、例えば、通常、同じ装置を用いて、乾燥、焼付けおよびアニーリング
を達成することが可能であり、唯一の違いは、製造順序におけるその機能および
位置、または用いられる特定の温度であることが明らかである。結果として、加
熱工程としてアニーリング工程を、または焼付け工程として乾燥工程を指定する
ことが可能である。したがって、混乱を避けるために、特に本発明を記載する特
許請求の範囲において、製造工程を記載するために、一般的な用語「加熱」を用
いることも可能である。当業者であれば、本明細書中で用いる用語とは異なる用
語によってプロセスを示しながら、本明細書中で開示したような加熱を用いて、
所望のプロセス結果を達成することが可能であることがさらに理解される。
【００５５】 図１０Ａおよび図１０Ｂは、一体で、本発明の一実施形態による、強誘電性メ
モリセル内の水素拡散バリア層を製造する、一般化された液体ソース堆積プロセ
ス８００の工程を示すフローチャートを形成する。本明細書中に開示する、製造
方法、前駆体および組成を、図１および図２に示すメモリコンデンサ１２２、２
２２の構造に関して記載する。しかし、本発明の有用な特徴を、本明細書中に開
示する一般化された製造方法の多くの変形に適用することが可能であることが理
解される。
【００５６】 工程８１０において、シリコン半導体基板１０２を含む半導体ウエハを、好適
には、３０分間、Ｈ2ＳＯ4内にウエハを浸すことによって、クリーニングして、
不純物を除去する。次いで、５分間、１０：１のＢＯＥ内にウエハを浸して、ウ
エハ上に形成され得た任意の自然酸化物を除去する。工程８１２において、電界
酸化物１０４は、炉内で、好適には５００ｎｍの厚さまで成長する。次いで、工
程８１４において、ソース領域１０６、ドレイン領域１０８およびチャネル領域
１０９を、従来のドーピング方法によって形成する。これは、電界酸化物を除去
するための、通常のフォトレジスト、エッチングおよびストリッピング工程、こ
れらに続く、好適にはリン拡散工程を含む。好適には、チャネル領域１０９のド
ーピングは、２×１０15〜１０17原子／ｃｍ3の範囲内、最も好適には、１０16
〜１０17原子／ｃｍ3の範囲内にあり、約１Ω〜５Ωの抵抗を提供する。好適に
は、ソース領域１０６／ドレイン領域１０８のドーピングは、１０19〜１０20原
子／ｃｍ3の範囲内にある。従来のプロセスを用いると、薄いゲート酸化物１１
０を形成した後、次いでゲート１１２、好適には、ポリシリコンを形成し、ＭＯ
ＳＦＥＴ１１４を完成する。
【００５７】 工程８１６において、第１の中間誘電性（「ＩＬＤ」）層１１６、好適には、
ＢＰＳＧ（ホウ酸添加燐酸珪酸ガラス）から形成される層を、半導体基板１０２
および電界酸化物領域１０４に接して、従来のスピン−オン（ｓｐｉｎ−ｏｎ）
技術によって設け、ＭＯＳＦＥＴ１１４を被覆する。工程８１８において、ＩＬ
Ｄ１１６を、ソース領域１０６のバイア１１７およびドレイン領域１０８のバイ
ア１１８を形成するように、従来技術を用いてパターニングする。工程８２０に
おいて、バイア１１７、１１８を、プラグ１１９、１２０をそれぞれ形成するよ
うに、従来技術を用いて充填する。プラグ１１９、１２０は導電性を有し、通常
、ポリシリコンまたはタングステンを含む。
【００５８】 次に、導電性の拡散バリア材料の層、好適にはＩｒＯ2を、プラグ１２０、２
２０と電気的に接触するＩＬＤ１１６に接して堆積する。材料は、従来のスパッ
タリング技術を用いて堆積され得る。しかし、好適な方法において、ＭＯＤ前駆
体を用いて、導電酸化物を形成する。膜の厚みが非常に薄い（１ｎｍ〜３０ｎｍ
の範囲内）ことが望ましいため、ＭＯＤ前駆体およびＬＳＭＣＤ技術を用いて、
拡散バリア層物質の層を形成することが好適である。工程８２２において、導電
性拡散バリア材料の層用の最終ＭＯＤ前駆体を調製する。ｎ−ブチルアセテート
溶媒を用いて、キシレン内のイリジウム２−ヘキサン酸エチルの溶液を含む最初
の前駆体を、０．１４のモル濃度に希釈する。工程８２４において、噴霧堆積リ
アクタ内にウエハ１０１を置き、次いで、前駆体を噴霧し、リアクタ内に流し込
み、これにより、基板上に液体のコーティングが形成される。工程８２６におい
て、基板および液体コーティングを、ＩｒＯ2の層が形成されるように処理する
。処理は、真空に露すプロセス、紫外線に露光するプロセス、乾燥プロセス、加
熱プロセス、焼付けプロセス、急速加熱処理およびアニ―リングを含む群から選
択されたプロセスを含み得る。工程８２６において、処理は通常、乾燥、急速加
熱処理（「ＲＴＰ」）、およびアニーリングを含む。乾燥は通常、１分間、１６
０℃で実行され、次いで、４分間、２６０℃で実行される。ＲＴＰを使用した場
合、ＲＴＰは通常、３０秒間、７２５℃、１００℃／秒の上昇速度で実行される
。炉アニールは、好適には、酸素雰囲気において、金属酸化物化合物を結晶化す
る。アニーリングは好適には、５ｌ／ｍの酸素フローで、１０分の「プッシュ」
と１０分の「プル」を行い、６０分間、８００℃で実行される。導電性の低拡散
バリア層は、１ｎｍ〜３０ｎｍ、好適には約５ｎｍの厚さを有する。
【００５９】 次に、下部電極材料の層を、従来のスパッタリング技術によって堆積し、低拡
散バリア材料を被覆する。好適には、１００ｎｍの厚みを有する白金の層を、ス
パッタリングによって形成する。工程８３０において、低拡散バリア層および下
部電極層を、パターニング、エッチングして、それぞれ下部電極１２６、２２６
を下にする低拡散バリア層１２４、２２４を形成する。
【００６０】 次に、図２において示されるように、強誘電体薄膜１２８は、ＩＬＤ１１６お
よび下部電極１２６、２２６上に堆積される。強誘電体薄膜１２８は、液体ソー
ス堆積法、好適にはＬＳＭＣＤを用いて堆積される。噴霧堆積プロセスは、Ｍｃ
Ｍｉｌｌａｎらの米国特許第５，４５６，９４５号（１９９５年１０月１０日出
願）において記載される。液体を基板に付与する他の方法は、スピンオン法等も
用いられ得る。工程８３２において、強誘電体薄膜１２８のための最終ＭＯＤ前
駆体が準備される。好適には、最終前駆体は、０．９≦ａ≦１，２≦ｂ≦２．２
、および（ｃ＋ｄ）＝２として、化学量論式Ｓｒaｂｉb（ＴａcＮｂd）Ｏ[9+(a- 1)+(b-2)(1.5)] に対応する相対モルに比例する金属有機前駆体化合物を含む。好
適には、ａ＝０．９、ｂ＝２．２およびｄ＝０である。あるいはｄ＝０．５であ
る。通常、金属前駆体化合物がキシレン中で溶解されている商業的に利用可能な
前駆体溶体は、使用直前にｎ−ブチルアセテートで希釈される。好適な前駆体溶
液は、２−エチルヘキサン酸ビスマス、２−エチルヘキサン酸ストロンチウム、
および２−エチルヘキサン酸タンタルを含み、この前駆体は、工程８３２におい
て、ｎ−ブチルアセテートで１．２モル濃度に希釈される。
【００６１】 工程８３４において、ウエハ１０１は噴霧堆積リアクタに配置され、その後、
前駆体は噴霧され、リアクタに流され、ウエハは基板上に液体コーティングを形
成する。工程８３６において、基板および液体コーティングは、強誘電性材料１
２８の層を形成するために処理される。処理は、真空に曝す工程、紫外線照射に
曝す工程、乾燥工程、加熱工程、焼き付け工程、急速熱処理工程およびアニーリ
ング工程を含む群から選択されるプロセスを含み得る。工程８３６における処理
は、通常、乾燥工程、急速熱処理工程（“ＲＴＰ”）およびアニーリング工程を
含む。乾燥工程は、通常、１６０℃で１分間、その後、２６０℃で４分間なされ
る。ＲＴＰが用いられた場合、通常、７２５℃で３０秒間、１００℃／秒の上昇
速度で行なわれる。炉アニーリングは、好適には、酸素雰囲気において、金属化
合物を結晶化する。アニーリング工程は、好適には、５ｌ／ｍの酸素流において
８００℃で６０分間、行なわれ、１０分間「押し込み」および１０分間「引き出
し」される。強誘電体薄膜１２８は、５ｎｍ〜５００ｎｍ、好適には３０ｎｍ〜
１００ｎｍの範囲の厚さを有する。
【００６２】 工程８３８において、プラチナからなり、１００ｍｍの厚さを有する通常のプ
レート上部電極層１３０は、従来のスパッタリング法を用いて強誘電体薄膜１２
８上に堆積される。工程８４０において、共通のプレート上部電極１３０および
強誘電体薄膜１２８は、ＦＧＡプロセスによる妨害を低減するために、パターン
ニングされ、ＩＬＤ１１６からチャネル１０９上の部分およびＭＯＳＦＥＴ１１
４の電源１０６を除去する。共通の上部プレート電極１３０および強誘電体薄膜
１２８は、工程８４０においてパターンニングされるので、これらはスタックコ
ンデンサ１２２を形成し、下部電極１２６および強誘電体薄膜１２８を含み、ス
タックコンデンサ２２２は、下部電極２２６および強誘電体薄膜２２８を含む。
【００６３】 工程８４２において、本発明の水素拡散バリア層１３２のために最終液体ＭＯ
Ｄ前駆体が調整される。好適には、前駆体化合物は、２−エチルヘキサン酸タン
タルを含み、好適なＬＳＭＣＤ技術を適用することによってＴａ2Ｏ5を形成する
のに適切である。噴射堆積法は、液体前駆体の組成および堆積レートが代替的方
法においてよりも容易に制御されるので好ましく、これによって、バリア層化合
物の非常に薄く均一な膜の形成を可能にする。工程８４４において、ウエハ基板
は、噴霧堆積リアクタに配置される。その後、最終前駆体の噴霧が形成され、堆
積リアクタに流され、このリアクタにおいて、噴霧は、通常のプレート上部電極
層上で、前駆体の液体コーティングを形成して堆積する。工程８４６において、
液体コーティングは、共通の上部プレート電極１３０および強誘電体薄膜１２８
をコーティングする水素拡散バリア層１３２を形成するために処理される。処理
工程は、真空に曝す工程、紫外線に曝す工程、乾燥工程、加熱工程、焼き付け工
程、急速熱処理工程およびアニーリング工程を含む群から選択されるプロセスを
含み得る。工程８４６において、通常、処理は、乾燥工程、急速熱処理工程（“
ＲＴＰ”）およびアニーリング工程を含む。乾燥工程は１６０℃で１分間、その
後、２６０℃で数分間行なわれる。ＲＴＰが用いられる場合、通常、７２５℃で
３０秒間、１００℃／秒の上昇速度を用いて行なわれる。炉アニーリングは、好
適には、酸素雰囲気において金属酸化物化合物を結晶化する。アニーリング工程
は、好適には、５ｌ／ｍの酸素流において８００℃で６０分間、行なわれ、１０
分間「押し込み」および１０分間「引き出し」される。工程８４８において、Ｆ
ＧＡプロセスによる妨害を低減するために、水素拡散バリア層１３２はパターン
ニングされ、チャネル１０９上のＩＬＤ１１６によってエッチングされる。水素
拡散バリア薄膜１３２は、５ｎｍ〜５００ｎｍ、好適には３０ｎｍ〜１００ｎｍ
の範囲の厚さを有する。この後、工程８５０において、メモリセル１００は、Ｉ
ＬＤ１３６およびパシベーション層１４２を形成するために従来の技術を用いて
完成される。最後に、スイッチ（ＭＯＳＦＥＴ）１１４において、欠陥を修復し
、所望の半導体特性を再生するために、水素アニーリング工程が行なわれる。好
適には、集積回路の水素アニーリング（ＦＧＡ）は、１％〜５％のＨ2を含むＨ2 ／Ｎ2（フォーミングガス）のガス混合物において大気圧で、２００℃〜４００
℃の温度で１０分〜４０分の継続時間で行なわれる。
【００６４】 （実施例１） 図１１は、本発明に従って作製された水素拡散バリア層を有する例示的コンデ
ンサ９００の断面図である。Ｐ型の列１００Ｓｉウエハ基板９０２は、二酸化珪
素層９０４を形成するために酸化された。それぞれの基板９０２は、真空炉にお
いて１８０℃で３０分間脱水された。その後、３００ｎｍの厚さを有する下部プ
ラチナ電極層９０６は、８ｍＴｏｒｒ圧および０．５３ａｍｐｓのアルゴン雰囲
気を用いて、基板上でスパッタ堆積された。脱水焼き付けは、真空炉において、
１８０℃で３０分間行なわれた。化学量論式Ｓｒ0.9Ｂｉ2.2Ｔａ2Ｏ9に対応する
相対モル比の２−エチルヘキサン酸ストロンチウム、２−エチルヘキサン酸ビス
マス、および２−エチルヘキサン酸タンタルを含む、０．２モルの前駆体溶液は
、ｎ−酢酸ブチル溶媒を用いて０．１４のモル濃度に希釈された。脱水焼き付け
は、真空炉において１８０℃で３０分間行なわれた。０．１４モルの前駆体溶液
の第１のスピンコートは、下部電極上で、１５００ｒｐｍで３０秒間処理された
。これは、ホットプレートを用いて、１６０℃で、その後、２６０℃で４分間焼
き付けされた。急速熱処理（ＲＴＰ）は、酸素雰囲気において、７２５℃で３０
秒間、１００℃／秒の上昇速度で行なわれた。スピンコーティング工程、焼き付
け工程およびＲＴＰの手順は繰り返された。それぞれのウエハは、その後、５ｌ
／ｍのＯ2ガス流において８００℃で６０分間焼き付けられ、１９０ｎｍの厚さ
を有する超格子材料を層状にした、ストロンチウムビスマスタンタル酸塩（“Ｓ
ＢＴ”）の薄膜を形成するために、１０分間「押し込み」および１０分間「引き
出し」された。
【００６５】 次に、それぞれのウエハは、真空炉において、１８０℃で３０分間脱水された
。プラチナは、２００ｎｍの厚さを有する上部電極層９１０を作製するために、
８ｍＴｏｒｒ圧のアルゴン雰囲気において、０．５３ａｍｐｓを用いて、スパッ
タ堆積された。上部電極層９１０、強誘電体薄膜９０８および下部電極９０６は
、約４００平方ミクロンの上部表面領域を有する個々のコンデンサ９００を形成
するために、順にパターンニングされ、エッチングされた。それぞれのウエハは
、その後、５ｌ／ｍのＯ2ガス流において７００℃で３０分間アニーリングされ
た。図１１において示されるように、例示的ウエハの群において、本発明による
水素拡散バリア層９１２は、それぞれのコンデンサ９００をコーティングするた
めに形成された。キシレン溶媒において２−エチルヘキサン酸タンタルを含む初
期前駆体溶液は、Ｔａ2Ｏ5を形成するための最終前駆体を作製するために、ｎ−
酢酸ブチルを用いて１．４モル濃度に希釈された。コンデンサを含むウエハには
、真空炉において１８０℃で３０分間、脱水焼き付けが付与される。その後、最
終前駆体の第１のスピンオン層が、２０００ｒｐｍで３０秒間付与された。液体
コーティングは、ホットプレートを用いて、１６０℃で、その後２６０℃で４分
間焼き付けされた。スピンコーティング工程および焼き付け工程の手順は繰り返
された。それぞれのウエハは、その後、５ｌ／ｍのＯ2ガス流において、７００
℃で３０分間アニーリングされ、４０ｎｍの厚さを有するＴａ2Ｏ5の薄膜９１２
を形成するために１０分間「押し込み」および１０分間「引き出し」される。
【００６６】 その後ＩＬＤ９１４は、従来のスピンオンガラス技術を用いて、すべてのウエ
ハ上で形成された。配線ホール９１５および配線層９１６の列は、ＩＬＤ９１４
を介して形成され、水素拡散バリア層が存在する場合、表面部分９１７における
上部電極９１０との電気接触を可能にする水素拡散バリア層９１２を介して形成
された。最後に、すべてのウエハには、５ｌ／ｍのＯ2ガス流において４５０℃
で３０分間酸素アニーリングが付与され、１０分間「押し込み」および１０分間
「引き出し」された。通常、個々のパターンニングされたコンデンサは、約４０
０平方ミクロンの表面領域を有した。表面部分９１７のコンデンサ９００の表面
部分との表面領域比率は、集積回路記憶コンデンサにおいて通常見られる比率に
対応した。
【００６７】 Ｓｒ0.9Ｂｉ2.2Ｔａ2Ｏ9（“ＳＢＴ”）コンデンサのヒステレシス曲線は、水
素拡散バリア層を有する場合もそうでない場合も、両方とも測定された。その後
、すべてのコンデンサには、５％のＨ2を有するＨ2／Ｎ2の雰囲気おいて、４５
０℃で３０分間ＦＧＡ処理が付与された。
【００６８】 ＦＧＡ処理の後、コンデンサの薄膜の強誘電性特性は再び測定された。測定は
、約５個の異なったウエハから選択された約２０個の個々のコンデンサ上で行な
われ、分極率についてのＦＧＡの効果は、コンデンサのヒステレシス曲線を、水
素拡散バリア層を含むコンデンサおよび水素拡散バリア層を含まないコンデンサ
と比較することによって研究された。代表的な結果は、図１２および図１３にお
いて示される。図１２はＦＧＡ前後に測定されたヒステレシス曲線のグラフであ
り、このグラフにおいては、μＣ／ｃｍ2の分極が電場の関数として、ｋＶ／ｃ
ｍの単位で、水素拡散バリア層を含まないＳＢＴ薄膜コンデンサにおいてプロッ
トされる。図１３は、ＦＧＡの前後に測定されたヒステレシス曲線のグラフであ
り、このグラフにおいては、μＣ／ｃｍ2の分極が電場の関数として、ｋＶ／ｃ
ｍの単位で、本発明の水素拡散バリア層を有するＳＢＴ薄膜コンデンサにおいて
プロットされる。図１２のグラフは、本発明の水素拡散バリア層を含まないＳＢ
Ｔコンデンサにおける残留分極が、ＦＧＡ前では約１８μＣ／ｃｍ2の分極から
、ＦＧＡ後には約１０μＣ／ｃｍ2に減少することを示す。“残留分極”は、２
Ｐｒ値であり、これは、絶対値が水平軸上のゼロ値において、ヒステレシス曲線
から垂直方向に測定される。実用的な商業的集積回路不揮発性メモリの用途のた
めには、約１２μＣ／ｃｍ2の残留分極の値が、通常、必要とされる。したがっ
て、バリア層なしでは、分極は材料が商業的メモリのために実用的ではない程度
に減少された。図１３のグラフは、本発明による水素拡散バリア層によりコーテ
ィングされたＳＢＴコンデンサがＦＧＡの結果として、残留分極における認識可
能な減少を受けないことを示す。２Ｐｒ値は、ＦＧＡの後、約１８μＣ／ｃｍ2
のままであり、実用的メモリのために必要な値を十分に上回る。
【００６９】 集積回路における強誘電体高誘電率金属酸化物材料および非強誘電体高誘電率
金属酸化物材料の両方を、水素による劣化から保護するための水素拡散バリア層
の新しい組成が説明されてきた。さらに、水素に曝し、かつその結果、デバイス
は依然として良好な電気的特性を有することを可能にする強誘電性集積回路およ
び誘電性集積回路を製作するための方法および構造が説明されてきた。図面にお
いて示され、かつ本明細書において説明される特定の実施形態は、例示の目的の
ためであり、上記請求項において説明された発明を限定すると解釈されるべきで
はない。さらに、当業者が今、発明の概念から逸脱することなく、説明された特
定の実施形態の多くの使用および改変を行い得ることは明らかである。さらに、
列挙された工程は、いくつかの例において、異なった順序でなされ得、または等
価の構造およびプロセスは、説明された様々な構造およびプロセスに代わるもの
であり得ることが明らかである。
【図面の簡単な説明】
【図１】 図１は、本発明の好適な実施形態による集積回路の「積み重ねられた」メモリ
セルの断面図であり、ここで、共通プレートの上部電極は複数の強誘電体メモリ
キャパシタの上部電極としての役割を果たし、メモリキャパシタを被覆する水素
拡散バリア層内に配線のホールはない。
【図２】 図２は、図１に描かれるセクションに垂直な断面図であり、図１のメモリキャ
パシタ、および共通プレートの上部電極を共通する隣接メモリキャパシタを示し
、ここで、キャパシタの真上にある水素拡散バリア層内に配線のホールはない。
【図３】 図３は、本発明の別の好適な実施形態の集積回路の「ストラップされた」メモ
リセルの断面図であり、ここで、強誘電体メモリキャパシタは、ＦＥＴのソース
電極から離れ（ｄｉｓｐｌａｃｅ）て、その上およびその横方向に形成される。
【図４】 図４は、本発明の別の実施形態の集積回路の「平面」のメモリセルの断面図で
あり、ここで、メモリキャパシタは、ＦＥＴのソース電極から離れて、その上お
おびその横方向の両方に形成される。
【図５】 図５は、集積回路メモリセルの断面図であり、ここで、本発明による水素拡散
バリア層は、メモリキャパシタの上および側面を被覆し、水素拡散バリア層を通
る配線のホールは、強誘電体メモリキャパシタの上部電極への電気的接触を可能
にする。
【図６】 図６は、従来の水素拡散バリア層を通る配線のホールを有する従来の集積回路
メモリセルの断面図である。
【図７】 図７は、本発明の好適な実施形態による集積回路の強誘電体ＦＥＴメモリセル
の断面図であり、ここで、共通プレートゲート電極は、複数の強誘電体メモリキ
ャパシタに関するゲート電極としての役割を果たし、ゲート電極を被覆する水素
拡散バリア層内に配線のホールはない。
【図８】 図８は、集積回路の強誘電体ＦＥＴメモリの断面図であり、ここで、本発明に
よる水素拡散バリア層は、強誘電体ＦＥＴの上および側面を被覆し、局所的相互
接続は、水素拡散バリア層を通る配線のホールを充填する。
【図９】 図９は、本発明の別の実施形態を示し、ここで、ＭＦＭＩＳ型の強誘電体ＦＥ
Ｔメモリ内の強誘電体薄膜は、本発明による水素バリア層によって保護される。
【図１０Ａ】 図１０Ａは、本発明の好適な実施形態による水素拡散バリア層を含む不揮発性
の強誘電体メモリデバイスを製造するプロセスフローシートを示すフローチャー
トを示す。
【図１０Ｂ】 図１０Ｂは、本発明の好適な実施形態による水素拡散バリア層を含む不揮発性
の強誘電体メモリデバイスを製造するプロセスフローシートを示すフローチャー
トを示す。
【図１１】 図１１は、本発明による水素拡散バリア層を有する例示的なキャパシタの断面
図である。
【図１２】 図１２は、ＦＧＡの前後に測定されたヒステリシス曲線のグラフであり、ここ
で、分極（μＣ／ｃｍ2）は、水素拡散バリア層を有さないタンタル酸ストロン
チウムビスマス薄膜キャパシタにおいて、電界の関数として（ｋＶ／ｃｍを単位
にして）プロットされる。
【図１３】 図１３は、ＦＧＡの前後に測定されたヒステリシス曲線のグラフであり、ここ
で、分極（μＣ／ｃｍ2）は、本発明による水素拡散バリア層を有するタンタル
酸ストロンチウムビスマス薄膜キャパシタにおいて、電界の関数として（ｋＶ／
ｃｍを単位にして）プロットされる。
【手続補正書】
【提出日】平成１４年４月１日（２００２．４．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】 本発明の特徴は、Ｔａ2Ｏ5、ＷＯ3、およびＴｉＯ2 、好適にＴａ2Ｏ5を含むグ
ループから選択された金属酸化物の薄膜を含む水素拡散バリア層である。本発明
の金属酸化物の薄膜は、水素拡散への効果的なバリアである。また、金属酸化物
の薄膜は、バリア層が酸化物を含むため、水素の「ゲッタ」としての役割を果た
す。つまり、金属酸化物の薄膜は、バリア層内に存在する水素原子を結合させる
。さらに、本発明の水素拡散バリア層は、電気的に非導電である。結果として、
本発明の水素拡散バリア層は、集積回路の層間の所望でない電気的ショートを起
こし得ない。従って、本発明の一実施形態において、本発明による水素拡散バリ
ア層は、メモリキャパシタと直接接触して使用されて、その側面およびその上部
電極を被覆し得、従って、キャパシタの強誘電体または誘電体の薄膜内への水素
または他の成分の所望でない側面拡散を阻止する。好適な実施形態において、Ｔ
ａ2Ｏ5水素拡散バリア層は、Ｔａを含む層状超格子材料の薄膜と直接接触し、こ
のような層状超格子材料は、ＳｒＢｉ2Ｔａ2Ｏ9またはＳｒaＢｉb（ＴａcＮｂd
）Ｏ[9+(a-1)+(b-2)(1.5)]などであり、ここで、０．９≦ａ≦１、２≦ｂ≦２．
２、および（ｃ＋ｄ）＝２であり、従って、キャパシタの強誘電体金属酸化物と
特に適合性を有する。別の実施形態において、本発明による水素拡散バリア層は
、強誘電体ＦＥＴの強誘電体層を保護するために使用され得る。この実施形態に
おいて、本発明による水素拡散バリアは、ゲート電極の上面および強誘電体層の
側面に堆積されるが、強誘電体ＦＥＴのソースおよびドレインを被覆しないよう
にパターニングされる。従って、本発明による水素拡散バリアは、半導体材料の
ＦＧＡを邪魔せずに、強誘電体層の上方または側面からその中への水素および他
の元素の所望でない拡散を阻止する。好適な実施形態において、Ｔａ2Ｏ5水素拡
散バリア層は、強誘電体層を保護するために使用される。本発明による金属酸化
物を含む薄膜は、また、強誘電体層と半導体基板との間に堆積されるゲート絶縁
体として使用されて、界面問題を低減し、全体の誘電率を増加し得る。好適には
、ゲート絶縁体は、Ｔａ2Ｏ5を含み、強誘電体層は、タンタル酸ストロンチウム
ビスマス（ｓｔｒｏｎｔｉｕｍ ｂｉｓｍｕｔｈ ｔａｎｔａｌａｔｅ）などの
Ｔａを含む層状超格子材料の薄膜である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】 本発明のさらなる特徴は、強誘電体薄膜または誘電体薄膜を含む半導体基板と
デバイスとの間に配置されるより低い拡散バリア層である。より低い拡散バリア
層は、その下にある集積回路部を、酸素拡散および金属拡散に対して上から保護
する。メモリセルの構造に応じて、より低い拡散バリア層は、電気的に導電性ま
たは非導電性である。強誘電体ＦＥＴを含むＮＤＲＯメモリにおいて、より低い
拡散バリア層は、ゲート絶縁層としての役割を果たし得る。好適には、より低い
拡散バリア層またはゲート絶縁層は、五酸化タンタル、酸化アルミニウム、酸化 タングステン、酸化イリジウム、 （好適には、Ｔａ2Ｏ5）を含む。より低い拡散
バリア層は、好適には、ＭＯＤ技術を用いて堆積される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ソラヤパン， ナラヤン アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ナンバー206， メレディス ハイツ 1410 (72)発明者 マックミラン， ラリー ディー． アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ブロドゲット ドライブ 3005 (72)発明者 パズ デ アラウジョ， カルロス エ イ． アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ウエスト サン バード クリフス レーン 317 Ｆターム(参考） 5F058 BA20 BB10 BC03 BF46 BH03 5F083 AD49 FR02 FR06 FR07 GA27 JA06 JA14 JA15 JA17 JA35 JA36 JA37 JA38 JA39 JA40 MA06 MA17 MA20 5F101 BA62 BH30

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 金属酸化物材料の誘電体薄膜（１２８、３２８、４２８、５
    ２８、７１１、７６４、９０８）と、水素拡散バリア層（１３２、３３２、４３
    ２、５３２、７２０、７５０、７７０、９１２）とを含む、集積回路（１００、
    ２００、３００、４００、５００、７００、７４０、９００）であって、該水素
    拡散バリア層は、水素が該誘電体薄膜に向って拡散することを防止するために配
    置され、該集積回路は、該水素拡散バリア層が、五酸化タンタル、酸化タングス
    テンおよび酸化チタンから構成される群から選択された酸化物を含むことを特徴
    とする、集積回路。
  2. 【請求項２】 前記水素拡散バリア層は、Ｔａ2Ｏ5、ＷＯ3、およびＴｉＯ2 からなる群から選択される金属酸化物を含む、請求項１に記載の集積回路。
  3. 【請求項３】 前記水素拡散バリア層は、Ｔａ2Ｏ5を含む、請求項１に記載
    の集積回路。
  4. 【請求項４】 前記水素拡散バリア層の一部分は、前記誘電体薄膜の少なく
    とも一部分に直接的に上に配置される、請求項１に記載の集積回路。
  5. 【請求項５】 前記水素拡散バリア層の一部分は、前記誘電体薄膜から横に
    配置される、請求項１に記載の集積回路。
  6. 【請求項６】 前記誘電体薄膜は強誘電体材料を含む、請求項１に記載の集
    積回路。
  7. 【請求項７】 前記強誘電体薄膜は、ＡＢＯ3型ペロブスカイトを含む、請
    求項１に記載の強誘電性ＦＥＴ。
  8. 【請求項８】 前記強誘電体薄膜は、層状超格子材料を含む、請求項１に記
    載の集積回路。
  9. 【請求項９】 前記層状超格子材料は、ストロンチウム、ビスマスおよびタ
    ンタルを含む、請求項８に記載の集積回路。
  10. 【請求項１０】 前記誘電体薄膜は、非強誘電性、高誘電率材料を含む、請
    求項１に記載の集積回路。
  11. 【請求項１１】 前記集積回路は、下部電極および上部電極をさらに含み、
    前記誘電体薄膜は、該下部電極と該上部電極との間に配置され、前記水素拡散バ
    リア層は、該上部電極の直接上に配置される、請求項１に記載の集積回路。
  12. 【請求項１２】 前記集積回路は下部拡散バリア層を含み、該下部拡散バリ
    ア層は前記下部電極の下に配置される、請求項１１に記載の集積回路。
  13. 【請求項１３】 前記誘電体薄膜は、強誘電体ＦＥＴメモリに含まれる、請
    求項１に記載の集積回路。
  14. 【請求項１４】 還元プロセスに曝された場合、改良される電気特性を有す
    る第１の電気素子と、 還元プロセスに曝された場合、劣化する電気特性を有する第２の電気素子と、 非導電性還元プロセスバリア層と、を含み 該非導電性還元プロセスバリア層は、該第２の素子を該還元プロセスから保護
    するために、該第２の素子の完全に上にある一方で、該第一の素子は、該還元プ
    ロセスに曝されたままである、方法。
  15. 【請求項１５】 前記第１の電子素子はトランジスタである、請求項１４に
    記載の集積回路。
  16. 【請求項１６】 前記第２の電子素子はコンデンサである、請求項１４に記
    載の集積回路。
  17. 【請求項１７】 下部電極と、 上部電極と、 該下部電極と該上部電極との間に配置される誘電体薄膜と、 拡散バリア層と、を含み、 該拡散バリア層は該誘電体薄膜の下にあり、該拡散バリア層は、五酸化タンタ
    ル、酸化アルミニウム、酸化タングステンおよび酸化イリジウムからなる群から
    選択される酸化物を含む、集積回路。
  18. 【請求項１８】 水素拡散バリア層は、Ｔａ2Ｏ5、ＷＯ3、Ａｌ2Ｏ3および
    ＩｒＯ2からなる群から選択される金属酸化物を含む、請求項１７に記載の集積
    回路。
  19. 【請求項１９】 前記水素拡散バリア層は、Ｔａ2Ｏ5を含む、請求項７に記
    載の集積回路。
  20. 【請求項２０】 前記下部拡散バリア層は、前記下部電極の下にある、請求
    項１７に記載の集積回路。
  21. 【請求項２１】 集積回路を製造する方法であって、 基板を供給する工程と、 誘電体薄膜を形成する工程と、 水素拡散バリア層を形成する工程と、を含み、該水素拡散バリア層は、該誘電
    体薄膜への水素の拡散を妨げるために配置され、該水素拡散バリア層は、五酸化
    タンタル、酸化タングステンおよび酸化チタンからなる群から選択される酸化物
    を含む、集積回路を製造する方法。
  22. 【請求項２２】 前記水素拡散バリア層を形成する工程は、 前記水素拡散バリア層の液体前駆体を供給する工程と、 該水素拡散バリア層を形成するために該液体前駆体を利用する工程と を包含する、請求項２１に記載の集積回路を製造する方法。
  23. 【請求項２３】 基板を供給する工程と、拡散バリア層を形成する工程と、
    該拡散バリア層の上方に誘電体薄膜を形成する工程と、該基板と該誘電体薄膜と
    の間の化学元素の拡散を妨げるように該拡散層が配置され、該拡散バリア層を形
    成する工程がｌｒＯ2を含む材料を形成する工程を包含する、集積回路を製造す
    る方法。
  24. 【請求項２４】 前記拡散バリアを形成する工程は、液体前駆体を利用する
    工程を包含し、前記液体前駆体は、２−エチルヘキサン酸イリジウムを含む、請
    求項２３に記載の集積回路を製造する方法。
  25. 【請求項２５】 基板を供給する工程と、酸化イリジウムを含む拡散バリア
    層を形成する工程と、誘電体薄膜を形成する工程と、を含み、該拡散バリア層を
    形成する工程は、 酸化イリジウムのための液体前駆体を供給する工程と、 該拡散バリア層を形成するために該液体前駆体を利用する工程と を含む、集積回路を製造する方法。
  26. 【請求項２６】 前記液体前駆体は、ベータジケトン酸イリジウム、イリジ
    ウムポリアルコキシド、ジピバロイルメタン酸イリジウム、イリジウムシクロペ
    ンタジエニル、アルコキシカルボン酸イリジウムおよびカルボキシ酸イリジウム
    、イリジウムアルコキシド、エチルヘキサン酸イリジウム、オクタン酸イリジウ
    ム、ならびにネオデカン酸イリジウムから構成される群から選択される金属有機
    前駆体化合物を含む、請求項２５に記載の集積回路を製造する方法。
  27. 【請求項２７】 前記液体前駆体は、２−エチルヘキサン酸イリジウムを含
    む、請求項２６に記載の集積回路を製造する方法。
  28. 【請求項２８】 前記液体前駆体は、ｌｒＯ2を形成するのに適切な有機前
    駆体化合物を含む、請求項２５に記載の集積回路を製造する方法。
JP2001527330A 1999-09-28 2000-09-12 バリア層を有する集積回路およびその製造方法 Withdrawn JP2003510839A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40720999A 1999-09-28 1999-09-28
US09/407,209 1999-09-28
PCT/US2000/024993 WO2001024237A1 (en) 1999-09-28 2000-09-12 Integrated circuits with barrier layers and methods of fabricating same

Publications (1)

Publication Number Publication Date
JP2003510839A true JP2003510839A (ja) 2003-03-18

Family

ID=23611098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001527330A Withdrawn JP2003510839A (ja) 1999-09-28 2000-09-12 バリア層を有する集積回路およびその製造方法

Country Status (5)

Country Link
EP (1) EP1218928A1 (ja)
JP (1) JP2003510839A (ja)
KR (1) KR20020035620A (ja)
AU (1) AU7611800A (ja)
WO (1) WO2001024237A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP2003110095A (ja) * 2001-08-08 2003-04-11 Agilent Technol Inc 集積回路およびその形成方法
JP2005354103A (ja) * 2003-05-27 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121657B4 (de) 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
CN1264220C (zh) * 2001-09-27 2006-07-12 松下电器产业株式会社 强电介质存储装置及其制造方法
EP1324392B1 (en) * 2001-12-28 2009-12-09 STMicroelectronics S.r.l. Capacitor for semiconductor integrated devices
JP2003297956A (ja) 2002-04-04 2003-10-17 Toshiba Corp 半導体記憶装置及びその製造方法
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
KR20040003967A (ko) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100476376B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US7550799B2 (en) 2002-11-18 2009-06-23 Fujitsu Microelectronics Limited Semiconductor device and fabrication method of a semiconductor device
JP4332119B2 (ja) * 2002-11-18 2009-09-16 富士通マイクロエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006097099A (ja) * 2004-09-30 2006-04-13 Tri Chemical Laboratory Inc 膜形成材料、膜形成方法、及び素子
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
KR100790237B1 (ko) 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
EP2325867A1 (en) * 2009-11-24 2011-05-25 Nxp B.V. High-dielectric constant capacitor
US10388646B1 (en) * 2018-06-04 2019-08-20 Sandisk Technologies Llc Electrostatic discharge protection devices including a field-induced switching element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JPH07135202A (ja) * 1993-11-09 1995-05-23 Miyagi Oki Denki Kk 半導体装置の製造方法
JP2629586B2 (ja) * 1993-12-16 1997-07-09 日本電気株式会社 半導体デバイスおよびその製造方法
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
JPH09260516A (ja) * 1996-03-18 1997-10-03 Sharp Corp 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
JP3641142B2 (ja) * 1997-12-24 2005-04-20 株式会社東芝 強誘電体メモリ
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP2003110095A (ja) * 2001-08-08 2003-04-11 Agilent Technol Inc 集積回路およびその形成方法
JP2005354103A (ja) * 2003-05-27 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置
JP4549947B2 (ja) * 2003-05-27 2010-09-22 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
EP1218928A1 (en) 2002-07-03
WO2001024237A1 (en) 2001-04-05
KR20020035620A (ko) 2002-05-11
AU7611800A (en) 2001-04-30

Similar Documents

Publication Publication Date Title
EP1018151B1 (en) Process for fabricating layered superlattice materials and making electronic devices including same without exposure to oxygen
US20040089920A1 (en) Stacked memory cell and process of fabricating same
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
US20010012698A1 (en) Metal oxide thin films for high dielectric constant application
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
US20020125573A1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6326315B1 (en) Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
US20010013614A1 (en) Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
JP2003502837A (ja) 高誘電率用途向け金属酸化物薄膜
US6743643B2 (en) Stacked memory cell having diffusion barriers
US6372518B1 (en) Method using unreactive gas anneal and low temperature pretreatment for fabricating layered superlattice materials and making electronic devices including same
US6607980B2 (en) Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6582972B1 (en) Low temperature oxidizing method of making a layered superlattice material
US6133092A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
CN100355042C (zh) 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204