JP2003297956A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JP2003297956A JP2003297956A JP2002102818A JP2002102818A JP2003297956A JP 2003297956 A JP2003297956 A JP 2003297956A JP 2002102818 A JP2002102818 A JP 2002102818A JP 2002102818 A JP2002102818 A JP 2002102818A JP 2003297956 A JP2003297956 A JP 2003297956A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- memory device
- semiconductor memory
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
(57)【要約】
【課題】 データ保持特性を向上できる不揮発性半導体
記憶装置及びその製造方法を提供する。 【解決手段】 記憶素子の上層に、窒素が添加されたシ
リコン酸化膜、Ａｌが添加されたシリコン酸化膜、Ａｌ
の酸化物、Ｔｉが添加されたシリコン酸化膜、窒素とＡ
ｌとＴｉの３種類のうち２種類が添加されたシリコン酸
化膜、窒素とＡｌとＴｉの３種類が添加されたシリコン
酸化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、Ｔｉ，Ｎ
ｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌ
ａ，Ｓｃの金属群のうちいずれか１つからなる単体金属
層、これらの金属群のうち２つ以上の金属が全体の少な
くとも５０％以上含まれている二元系以上の合金からな
る層、この合金の窒化物からなる層、又はこの合金の水
素化物からなる層からなる群のうち少なくとも１つ以上
を含む層（例えばＡｌ2Ｏ3膜１０）を具備する。
記憶装置及びその製造方法を提供する。 【解決手段】 記憶素子の上層に、窒素が添加されたシ
リコン酸化膜、Ａｌが添加されたシリコン酸化膜、Ａｌ
の酸化物、Ｔｉが添加されたシリコン酸化膜、窒素とＡ
ｌとＴｉの３種類のうち２種類が添加されたシリコン酸
化膜、窒素とＡｌとＴｉの３種類が添加されたシリコン
酸化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、Ｔｉ，Ｎ
ｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌ
ａ，Ｓｃの金属群のうちいずれか１つからなる単体金属
層、これらの金属群のうち２つ以上の金属が全体の少な
くとも５０％以上含まれている二元系以上の合金からな
る層、この合金の窒化物からなる層、又はこの合金の水
素化物からなる層からなる群のうち少なくとも１つ以上
を含む層（例えばＡｌ2Ｏ3膜１０）を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置及びその製造方法に係わり、特に浮遊ゲ−トを有
するフラッシュメモリに関する。
憶装置及びその製造方法に係わり、特に浮遊ゲ−トを有
するフラッシュメモリに関する。
【０００２】
【従来の技術】従来技術とその問題点を、以下に図面を
参照して説明する。
参照して説明する。
【０００３】図１８（ａ）は、従来技術による不揮発性
半導体記憶装置の断面図を示す。図１８（ｂ）は、図１
８（ａ）の垂直方向に対する不揮発性半導体記憶装置の
断面図を示す。図１８（ａ）、（ｂ）に示すように、従
来技術による不揮発性半導体記憶装置は、記憶素子の上
層には、シリコン酸化膜１２３，１２８，１３１，１３
３、シリコン窒化膜１３４、ポリイミド樹脂１３５が積
層されている。
半導体記憶装置の断面図を示す。図１８（ｂ）は、図１
８（ａ）の垂直方向に対する不揮発性半導体記憶装置の
断面図を示す。図１８（ａ）、（ｂ）に示すように、従
来技術による不揮発性半導体記憶装置は、記憶素子の上
層には、シリコン酸化膜１２３，１２８，１３１，１３
３、シリコン窒化膜１３４、ポリイミド樹脂１３５が積
層されている。
【０００４】ここで、記憶素子は、第１及び第２のゲー
ト絶縁膜１１２，１１６と、第１及び第２の多結晶シリ
コン膜１１４，１１５からなる浮遊ゲートと、第３の多
結晶シリコン膜１１７からなる制御ゲートと、Ｗ（タン
グステン）シリサイド膜１１８と、ゲートのマスク材と
なる第１のシリコン酸化膜１１９とを具備している。そ
して、記憶素子を覆うように第１のシリコン窒化膜１２
１が形成され、記憶素子間は絶縁膜１２２で埋め込まれ
ている。
ト絶縁膜１１２，１１６と、第１及び第２の多結晶シリ
コン膜１１４，１１５からなる浮遊ゲートと、第３の多
結晶シリコン膜１１７からなる制御ゲートと、Ｗ（タン
グステン）シリサイド膜１１８と、ゲートのマスク材と
なる第１のシリコン酸化膜１１９とを具備している。そ
して、記憶素子を覆うように第１のシリコン窒化膜１２
１が形成され、記憶素子間は絶縁膜１２２で埋め込まれ
ている。
【０００５】図１９乃至図２４は、従来技術による不揮
発性半導体記憶装置の製造工程の断面図を示す。この図
１９乃至図２４は、図１８（ｂ）と同様の方向における
半導体記憶装置の断面図である。以下に、従来技術によ
る不揮発性半導体記憶装置の製造方法について説明す
る。尚、記憶素子が加工されてからがポイントであるの
で、記憶素子の加工後から説明する。
発性半導体記憶装置の製造工程の断面図を示す。この図
１９乃至図２４は、図１８（ｂ）と同様の方向における
半導体記憶装置の断面図である。以下に、従来技術によ
る不揮発性半導体記憶装置の製造方法について説明す
る。尚、記憶素子が加工されてからがポイントであるの
で、記憶素子の加工後から説明する。
【０００６】まず、図１９に示すように、公知の技術を
用いて、半導体基板１１１上に記憶素子が形成される。
また、素子領域を分離するために、ＳＴＩ（Shallow Tr
enchIsolation）構造の素子分離絶縁膜１１３が形成さ
れる（図１８（ａ）参照）。
用いて、半導体基板１１１上に記憶素子が形成される。
また、素子領域を分離するために、ＳＴＩ（Shallow Tr
enchIsolation）構造の素子分離絶縁膜１１３が形成さ
れる（図１８（ａ）参照）。
【０００７】次に、図２０に示すように、例えば８００
℃の窒素雰囲気で加熱し、引き続き酸化性雰囲気で加熱
することにより、第１乃至第３の多結晶シリコン膜１１
４，１１５，１１７、第２のゲート絶縁膜１１６、Ｗシ
リサイド膜１１８の側面、及び第１のゲート絶縁膜１１
２の表面に、例えば１０ｎｍの膜厚の第２のシリコン酸
化膜１２０が堆積される。引き続き、イオン注入法によ
り、ソース／ドレイン領域にドーパントが注入される。
その後、減圧ＣＶＤ（Chemical Vapor Deposition）法
により、第１及び第２のシリコン酸化膜１１９，１２０
上に、例えば４０ｎｍの膜厚の第１のシリコン窒化膜１
２１を堆積させ、この第１のシリコン窒化膜１２１で記
憶素子が覆われる。次に、常圧ＣＶＤ法により、第１の
シリコン窒化膜１２１上に、例えば３００ｎｍの膜厚の
例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）
膜からなる第１の絶縁膜１２２ａが堆積される。その
後、例えば８５０℃の窒素雰囲気で加熱させることによ
り、第１の絶縁膜１２２ａをリフロ−させる。次に、第
１の絶縁膜１２２ａ上に、例えば３００ｎｍの膜厚の第
２の絶縁膜１２２ｂが堆積される。その後、例えば８５
０℃の窒素雰囲気で加熱させることにより、第２の絶縁
膜１２２ｂをリフロ−させる。以下、第１及び第２の絶
縁膜１２２ａ，１２２ｂは、絶縁膜１２２と称す。
℃の窒素雰囲気で加熱し、引き続き酸化性雰囲気で加熱
することにより、第１乃至第３の多結晶シリコン膜１１
４，１１５，１１７、第２のゲート絶縁膜１１６、Ｗシ
リサイド膜１１８の側面、及び第１のゲート絶縁膜１１
２の表面に、例えば１０ｎｍの膜厚の第２のシリコン酸
化膜１２０が堆積される。引き続き、イオン注入法によ
り、ソース／ドレイン領域にドーパントが注入される。
その後、減圧ＣＶＤ（Chemical Vapor Deposition）法
により、第１及び第２のシリコン酸化膜１１９，１２０
上に、例えば４０ｎｍの膜厚の第１のシリコン窒化膜１
２１を堆積させ、この第１のシリコン窒化膜１２１で記
憶素子が覆われる。次に、常圧ＣＶＤ法により、第１の
シリコン窒化膜１２１上に、例えば３００ｎｍの膜厚の
例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）
膜からなる第１の絶縁膜１２２ａが堆積される。その
後、例えば８５０℃の窒素雰囲気で加熱させることによ
り、第１の絶縁膜１２２ａをリフロ−させる。次に、第
１の絶縁膜１２２ａ上に、例えば３００ｎｍの膜厚の第
２の絶縁膜１２２ｂが堆積される。その後、例えば８５
０℃の窒素雰囲気で加熱させることにより、第２の絶縁
膜１２２ｂをリフロ−させる。以下、第１及び第２の絶
縁膜１２２ａ，１２２ｂは、絶縁膜１２２と称す。
【０００８】次に、図２１に示すように、ＣＭＰ（Chem
ical Mechanical Polish）法により、ストッパー膜であ
る第１のシリコン窒化膜１２１が露出するまで、絶縁膜
１２２が平坦化される。その後、例えば８５０℃、１５
分の窒素雰囲気で加熱して絶縁膜１２２をリフロ−さ
せ、引き続き、例えば９５０℃の窒素雰囲気で加熱す
る。次に、プラズマＣＶＤ法により、第１のシリコン窒
化膜１２１及び絶縁膜１２２上に、例えば３５０ｎｍの
膜厚の第３のシリコン酸化膜１２３が堆積される。次
に、光蝕刻技術で、フォトレジスト（図示せず）を所望
のパタ−ンに加工した後、このフォトレジストをマスク
として、ＲＩＥ（Reactive Ion Etching）法で、第３の
シリコン酸化膜１２３及び絶縁膜１２２を加工し、第１
のコンタクトホール１２４が形成される。その後、フォ
トレジストが除去される。
ical Mechanical Polish）法により、ストッパー膜であ
る第１のシリコン窒化膜１２１が露出するまで、絶縁膜
１２２が平坦化される。その後、例えば８５０℃、１５
分の窒素雰囲気で加熱して絶縁膜１２２をリフロ−さ
せ、引き続き、例えば９５０℃の窒素雰囲気で加熱す
る。次に、プラズマＣＶＤ法により、第１のシリコン窒
化膜１２１及び絶縁膜１２２上に、例えば３５０ｎｍの
膜厚の第３のシリコン酸化膜１２３が堆積される。次
に、光蝕刻技術で、フォトレジスト（図示せず）を所望
のパタ−ンに加工した後、このフォトレジストをマスク
として、ＲＩＥ（Reactive Ion Etching）法で、第３の
シリコン酸化膜１２３及び絶縁膜１２２を加工し、第１
のコンタクトホール１２４が形成される。その後、フォ
トレジストが除去される。
【０００９】次に、第３のシリコン酸化膜１２３をマス
クとして、ＲＩＥ法で、第１のコンタクトホール１２４
の底部の第１のシリコン窒化膜１２１、第２のシリコン
酸化膜１２０、第１のゲート絶縁膜１１２を、半導体基
板１１１が露出するまで加工する。その後、第１のコン
タクトホール１２４の側壁に存在する生成物が除去され
る。次に、減圧ＣＶＤ法により、第１のコンタクトホー
ル１２４内及び第３のシリコン酸化膜１２３上に、例え
ば３００ｎｍの膜厚の第４の多結晶シリコン膜１２５が
堆積される。次に、ＣＤＥ法（Chemical Dry Etching）
で、第３のシリコン酸化膜１２３上に堆積した第４の多
結晶シリコン膜１２５が除去される。その後、第４の多
結晶シリコン膜１２５の表面が第３のシリコン酸化膜１
２３の表面よりも下に位置するように、第４の多結晶シ
リコン膜１２５の表面の高さが調整される。そして、例
えば９５０℃の窒素雰囲気で加熱される。
クとして、ＲＩＥ法で、第１のコンタクトホール１２４
の底部の第１のシリコン窒化膜１２１、第２のシリコン
酸化膜１２０、第１のゲート絶縁膜１１２を、半導体基
板１１１が露出するまで加工する。その後、第１のコン
タクトホール１２４の側壁に存在する生成物が除去され
る。次に、減圧ＣＶＤ法により、第１のコンタクトホー
ル１２４内及び第３のシリコン酸化膜１２３上に、例え
ば３００ｎｍの膜厚の第４の多結晶シリコン膜１２５が
堆積される。次に、ＣＤＥ法（Chemical Dry Etching）
で、第３のシリコン酸化膜１２３上に堆積した第４の多
結晶シリコン膜１２５が除去される。その後、第４の多
結晶シリコン膜１２５の表面が第３のシリコン酸化膜１
２３の表面よりも下に位置するように、第４の多結晶シ
リコン膜１２５の表面の高さが調整される。そして、例
えば９５０℃の窒素雰囲気で加熱される。
【００１０】次に、光蝕刻技術により、フォトレジスト
（図示せず）を所望のパタ−ンに加工し、このフォトレ
ジストをマスクとして、ＲＩＥ法で、第３のシリコン酸
化膜１２３、絶縁膜１２２、第１のシリコン窒化膜１２
１を加工することにより、半導体基板１１１上に第２の
コンタクトホール（図示せず）が形成される。同時に、
第３のシリコン酸化膜１２３、絶縁膜１２２、第１のシ
リコン窒化膜１２１を加工することにより、第２の多結
晶シリコン膜１１５上に第３のコンタクトホール（図示
せず）が形成される。さらに、同時に、第３のシリコン
酸化膜１２３、第１のシリコン窒化膜１２１、第１のシ
リコン酸化膜１１９、Ｗシリサイド膜１１８を加工する
ことにより、第３の多結晶シリコン膜１１７上に第４の
コンタクトホール（図示せず）が形成される。その後、
フォトレジストが除去される。
（図示せず）を所望のパタ−ンに加工し、このフォトレ
ジストをマスクとして、ＲＩＥ法で、第３のシリコン酸
化膜１２３、絶縁膜１２２、第１のシリコン窒化膜１２
１を加工することにより、半導体基板１１１上に第２の
コンタクトホール（図示せず）が形成される。同時に、
第３のシリコン酸化膜１２３、絶縁膜１２２、第１のシ
リコン窒化膜１２１を加工することにより、第２の多結
晶シリコン膜１１５上に第３のコンタクトホール（図示
せず）が形成される。さらに、同時に、第３のシリコン
酸化膜１２３、第１のシリコン窒化膜１２１、第１のシ
リコン酸化膜１１９、Ｗシリサイド膜１１８を加工する
ことにより、第３の多結晶シリコン膜１１７上に第４の
コンタクトホール（図示せず）が形成される。その後、
フォトレジストが除去される。
【００１１】次に、図２２に示すように、光蝕刻技術に
より、フォトレジスト（図示せず）を所望のパタ−ンに
加工し、このフォトレジストをマスクとして、ＲＩＥ法
で、第３のシリコン酸化膜１２３が加工される。その
後、フォトレジストが除去される。次に、イオン注入法
により所望の領域にドーパントを注入し、ＲＴＡ（Rapi
d Thermal Annealing）法により例えば９５０℃の窒素
雰囲気中で加熱してドーパントを活性化させる。次に、
ＰＶＤ法により、例えば３０ｎｍの膜厚のＴｉ（チタ
ン）膜１２６を重ねるように堆積し、例えば５５０℃、
９０分の水素を含む窒素性雰囲気で加熱させる。引き続
き、ＰＶＤ法により、Ｔｉ膜１２６上に、例えば４００
ｎｍの膜厚の第１のＷ膜１２７が堆積される。その後、
ＣＭＰ法により、第３のシリコン酸化膜１２３が露出す
るまで、Ｔｉ膜１２６及び第１のＷ膜１２７が平坦化さ
れる。そして、例えば４００℃、３０分の水素と窒素の
混合ガスで加熱される。
より、フォトレジスト（図示せず）を所望のパタ−ンに
加工し、このフォトレジストをマスクとして、ＲＩＥ法
で、第３のシリコン酸化膜１２３が加工される。その
後、フォトレジストが除去される。次に、イオン注入法
により所望の領域にドーパントを注入し、ＲＴＡ（Rapi
d Thermal Annealing）法により例えば９５０℃の窒素
雰囲気中で加熱してドーパントを活性化させる。次に、
ＰＶＤ法により、例えば３０ｎｍの膜厚のＴｉ（チタ
ン）膜１２６を重ねるように堆積し、例えば５５０℃、
９０分の水素を含む窒素性雰囲気で加熱させる。引き続
き、ＰＶＤ法により、Ｔｉ膜１２６上に、例えば４００
ｎｍの膜厚の第１のＷ膜１２７が堆積される。その後、
ＣＭＰ法により、第３のシリコン酸化膜１２３が露出す
るまで、Ｔｉ膜１２６及び第１のＷ膜１２７が平坦化さ
れる。そして、例えば４００℃、３０分の水素と窒素の
混合ガスで加熱される。
【００１２】次に、図２３に示すように、第３のシリコ
ン酸化膜１２３、Ｔｉ膜１２６、第１のＷ膜１２７上
に、第４のシリコン酸化膜１２８が堆積される。そし
て、光蝕刻技術により、フォトレジスト（図示せず）を
加工後、このフォトレジストをマスクにして第４のシリ
コン酸化膜１２８が加工され、第１のＷ膜１２７の一部
が露出される。その後、フォトレジストが剥離される。
次に、第１のＷ膜１２７及び第４のシリコン酸化膜１２
８上にバリアメタル膜（図示せず）が形成され、このバ
リアメタル膜上に第２のＷ膜１２９が堆積される。その
後、ＣＭＰ法により、第４のシリコン酸化膜１２８が露
出するまで、バリアメタル膜及び第２のＷ膜１２９が平
坦化される。引き続き、バリアメタル膜／Ａｌ−Ｃｕ膜
／バリアメタル膜からなる積層膜（以下、第１のメタル
層と称す）１３０が堆積される。その後、光触刻法によ
り、フォトレジスト（図示せず）を加工し、このフォト
レジストをマスクにして、第１のメタル層１３０が加工
される。その後、フォトレジストが剥離される。
ン酸化膜１２３、Ｔｉ膜１２６、第１のＷ膜１２７上
に、第４のシリコン酸化膜１２８が堆積される。そし
て、光蝕刻技術により、フォトレジスト（図示せず）を
加工後、このフォトレジストをマスクにして第４のシリ
コン酸化膜１２８が加工され、第１のＷ膜１２７の一部
が露出される。その後、フォトレジストが剥離される。
次に、第１のＷ膜１２７及び第４のシリコン酸化膜１２
８上にバリアメタル膜（図示せず）が形成され、このバ
リアメタル膜上に第２のＷ膜１２９が堆積される。その
後、ＣＭＰ法により、第４のシリコン酸化膜１２８が露
出するまで、バリアメタル膜及び第２のＷ膜１２９が平
坦化される。引き続き、バリアメタル膜／Ａｌ−Ｃｕ膜
／バリアメタル膜からなる積層膜（以下、第１のメタル
層と称す）１３０が堆積される。その後、光触刻法によ
り、フォトレジスト（図示せず）を加工し、このフォト
レジストをマスクにして、第１のメタル層１３０が加工
される。その後、フォトレジストが剥離される。
【００１３】次に、図２４に示すように、ＨＤＰＣＶＤ
（High Density Plasma Chemical Vapor Deposition：
高密度プラズマＣＶＤ）法により、第４のシリコン酸化
膜１２８及び第１のメタル層１３０上に、第５のシリコ
ン酸化膜１３１が堆積される。その後、ＣＭＰ法によ
り、第５のシリコン酸化膜１３１が平坦にされる。次
に、光触刻法によりフォトレジスト（図示せず）を加工
後、このフォトレジストをマスクにして第５のシリコン
酸化膜１３１が加工され、第１のメタル層１３０の一部
が露出される。その後、フォトレジストが剥離される。
次に、バリアメタル膜／Ａｌ−Ｃｕ膜からなる積層膜
（以下、第２のメタル層と称す）１３２が堆積される。
引き続き、光触刻法によりフォトレジストを加工後、こ
のフォトレジストをマスクにして第２のメタル層１３２
が加工される。
（High Density Plasma Chemical Vapor Deposition：
高密度プラズマＣＶＤ）法により、第４のシリコン酸化
膜１２８及び第１のメタル層１３０上に、第５のシリコ
ン酸化膜１３１が堆積される。その後、ＣＭＰ法によ
り、第５のシリコン酸化膜１３１が平坦にされる。次
に、光触刻法によりフォトレジスト（図示せず）を加工
後、このフォトレジストをマスクにして第５のシリコン
酸化膜１３１が加工され、第１のメタル層１３０の一部
が露出される。その後、フォトレジストが剥離される。
次に、バリアメタル膜／Ａｌ−Ｃｕ膜からなる積層膜
（以下、第２のメタル層と称す）１３２が堆積される。
引き続き、光触刻法によりフォトレジストを加工後、こ
のフォトレジストをマスクにして第２のメタル層１３２
が加工される。
【００１４】次に、図１８（ａ）、（ｂ）に示すよう
に、プラズマＣＶＤ法により、第５のシリコン酸化膜１
３１及び第２のメタル層１３２上に、第６のシリコン酸
化膜１３３が堆積される。その後、例えば４００℃の水
素と窒素の混合雰囲気中で加熱する。引き続き、プラズ
マＣＶＤ法により、第５のシリコン酸化膜１３１上に第
２のシリコン窒化膜１３４が堆積される。次に、第２の
シリコン窒化膜１３４上にポリイミド樹脂１３５が堆積
される。続いて、例えば３５０℃でアニールした後、ポ
リイミド樹脂１３５、第２のシリコン窒化膜１３４、第
６のシリコン酸化膜１３３が加工され、第２のメタル層
１３２の一部が露出される。
に、プラズマＣＶＤ法により、第５のシリコン酸化膜１
３１及び第２のメタル層１３２上に、第６のシリコン酸
化膜１３３が堆積される。その後、例えば４００℃の水
素と窒素の混合雰囲気中で加熱する。引き続き、プラズ
マＣＶＤ法により、第５のシリコン酸化膜１３１上に第
２のシリコン窒化膜１３４が堆積される。次に、第２の
シリコン窒化膜１３４上にポリイミド樹脂１３５が堆積
される。続いて、例えば３５０℃でアニールした後、ポ
リイミド樹脂１３５、第２のシリコン窒化膜１３４、第
６のシリコン酸化膜１３３が加工され、第２のメタル層
１３２の一部が露出される。
【００１５】
【発明が解決しようとする課題】以上のようにして作成
された従来の記憶素子では、データ書き換えの繰り返し
試験での特性低下が著しい。特に、書き換え試験を繰り
返した後に行われる高温放置試験（data retention試
験）において、“０”データ（浮遊ゲート電極に負の電
荷が蓄積された状態）が“１”データに変化する不良が
発生し、保証書き換え回数を増やすことが困難になって
きている。尚、高温放置試験とは、不揮発性メモリでは
データを保持しつづけるという性能が要求されているこ
とから、この性能を、温度を高くすることで加速して評
価する試験である。
された従来の記憶素子では、データ書き換えの繰り返し
試験での特性低下が著しい。特に、書き換え試験を繰り
返した後に行われる高温放置試験（data retention試
験）において、“０”データ（浮遊ゲート電極に負の電
荷が蓄積された状態）が“１”データに変化する不良が
発生し、保証書き換え回数を増やすことが困難になって
きている。尚、高温放置試験とは、不揮発性メモリでは
データを保持しつづけるという性能が要求されているこ
とから、この性能を、温度を高くすることで加速して評
価する試験である。
【００１６】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、データ保持特
性を向上できる不揮発性半導体記憶装置及びその製造方
法を提供することにある。
たものであり、その目的とするところは、データ保持特
性を向上できる不揮発性半導体記憶装置及びその製造方
法を提供することにある。
【００１７】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
成するために以下に示す手段を用いている。
【００１８】本発明の第１の視点による不揮発性半導体
記憶装置は、記憶素子の上層に、窒素が添加されたシリ
コン酸化膜、Ａｌが添加されたシリコン酸化膜、Ａｌの
酸化物、Ｔｉが添加されたシリコン酸化膜、窒素とＡｌ
とＴｉの３種類のうち２種類が添加されたシリコン酸化
膜、窒素とＡｌとＴｉの３種類が添加されたシリコン酸
化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、Ｔｉ，Ｎ
ｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌ
ａ，Ｓｃの金属群のうちいずれか１つからなる単体金属
層、これらの金属群のうち２つ以上の金属が全体の少な
くとも５０％以上含まれている二元系以上の合金からな
る層、この合金の窒化物からなる層、又はこの合金の水
素化物からなる層からなる群のうち少なくとも１つ以上
を含む層を具備する。
記憶装置は、記憶素子の上層に、窒素が添加されたシリ
コン酸化膜、Ａｌが添加されたシリコン酸化膜、Ａｌの
酸化物、Ｔｉが添加されたシリコン酸化膜、窒素とＡｌ
とＴｉの３種類のうち２種類が添加されたシリコン酸化
膜、窒素とＡｌとＴｉの３種類が添加されたシリコン酸
化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、Ｔｉ，Ｎ
ｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌ
ａ，Ｓｃの金属群のうちいずれか１つからなる単体金属
層、これらの金属群のうち２つ以上の金属が全体の少な
くとも５０％以上含まれている二元系以上の合金からな
る層、この合金の窒化物からなる層、又はこの合金の水
素化物からなる層からなる群のうち少なくとも１つ以上
を含む層を具備する。
【００１９】本発明の第２の視点による不揮発性半導体
記憶装置の製造方法は、記憶素子の上層に、窒素が添加
されたシリコン酸化膜、Ａｌが添加されたシリコン酸化
膜、Ａｌの酸化物、Ｔｉが添加されたシリコン酸化膜、
窒素とＡｌとＴｉの３種類のうち２種類が添加されたシ
リコン酸化膜、窒素とＡｌとＴｉの３種類が添加された
シリコン酸化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、
Ｔｉ，Ｎｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，
Ｎｄ，Ｌａ，Ｓｃの金属群のうちいずれか１つからなる
単体金属層、これらの金属群のうち２つ以上の金属が全
体の少なくとも５０％以上含まれている二元系以上の合
金からなる層、この合金の窒化物からなる層、又はこの
合金の水素化物からなる層からなる群のうち少なくとも
１つ以上を含む層を形成する。
記憶装置の製造方法は、記憶素子の上層に、窒素が添加
されたシリコン酸化膜、Ａｌが添加されたシリコン酸化
膜、Ａｌの酸化物、Ｔｉが添加されたシリコン酸化膜、
窒素とＡｌとＴｉの３種類のうち２種類が添加されたシ
リコン酸化膜、窒素とＡｌとＴｉの３種類が添加された
シリコン酸化膜、Ｔｉの酸化物、ＴｉとＡｌの酸化物、
Ｔｉ，Ｎｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，
Ｎｄ，Ｌａ，Ｓｃの金属群のうちいずれか１つからなる
単体金属層、これらの金属群のうち２つ以上の金属が全
体の少なくとも５０％以上含まれている二元系以上の合
金からなる層、この合金の窒化物からなる層、又はこの
合金の水素化物からなる層からなる群のうち少なくとも
１つ以上を含む層を形成する。
【００２０】
【発明の実施の形態】従来の不揮発性半導体記憶装置に
おいて、データ保持特性の劣化等の信頼性が低下する原
因を調べたところ、外部又は製造工程中の“水素”が大
きな原因となっていることが分かった。そこで、本発明
の実施の形態では、データ保持特性を向上させるため
に、この水素を捕獲する層又は水素の拡散を抑制する層
を記憶素子部上に形成することにしたものである。
おいて、データ保持特性の劣化等の信頼性が低下する原
因を調べたところ、外部又は製造工程中の“水素”が大
きな原因となっていることが分かった。そこで、本発明
の実施の形態では、データ保持特性を向上させるため
に、この水素を捕獲する層又は水素の拡散を抑制する層
を記憶素子部上に形成することにしたものである。
【００２１】このような本発明の実施の形態を以下に図
面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
面を参照して説明する。この説明に際し、全図にわた
り、共通する部分には共通する参照符号を付す。
【００２２】［第１の実施形態］第１の実施形態は、水
素を捕獲する層又は水素の拡散を抑制する層としてＡｌ
2Ｏ3（アルミナ）膜を用い、このＡｌ2Ｏ3膜を記憶素子
の上層に形成するものである。
素を捕獲する層又は水素の拡散を抑制する層としてＡｌ
2Ｏ3（アルミナ）膜を用い、このＡｌ2Ｏ3膜を記憶素子
の上層に形成するものである。
【００２３】図１（ａ）は、本発明の第１の実施形態に
係る不揮発性半導体記憶装置の断面図を示す。図１
（ｂ）は、図１（ａ）の垂直方向に対する不揮発性半導
体記憶装置の断面図を示す。以下に、第１の実施形態に
係る不揮発性半導体記憶装置の構造について説明する。
係る不揮発性半導体記憶装置の断面図を示す。図１
（ｂ）は、図１（ａ）の垂直方向に対する不揮発性半導
体記憶装置の断面図を示す。以下に、第１の実施形態に
係る不揮発性半導体記憶装置の構造について説明する。
【００２４】図１（ａ）、（ｂ）に示すように、第１の
実施形態に係る不揮発性半導体記憶装置は、記憶素子の
上層に、水素を捕獲する層又は水素の拡散を抑制する層
としてＡｌ2Ｏ3膜１０を形成している。そして、このＡ
ｌ2Ｏ3膜１０は、記憶素子と第２のメタル層３２との間
に位置することになる。
実施形態に係る不揮発性半導体記憶装置は、記憶素子の
上層に、水素を捕獲する層又は水素の拡散を抑制する層
としてＡｌ2Ｏ3膜１０を形成している。そして、このＡ
ｌ2Ｏ3膜１０は、記憶素子と第２のメタル層３２との間
に位置することになる。
【００２５】ここで、記憶素子は、第１及び第２のゲー
ト絶縁膜１２，１６と、第１及び第２の多結晶シリコン
膜１４，１５からなる浮遊ゲートと、第３の多結晶シリ
コン膜１７からなる制御ゲートと、Ｗ（タングステン）
シリサイド膜１８と、ゲートのマスク材となる第１のシ
リコン酸化膜１９とを具備している。そして、記憶素子
を覆うように第１のシリコン窒化膜２１が形成され、記
憶素子間は絶縁膜２２で埋め込まれ、第１のシリコン窒
化膜２１及び絶縁膜上にＡｌ2Ｏ3膜１０が形成されてい
る。
ト絶縁膜１２，１６と、第１及び第２の多結晶シリコン
膜１４，１５からなる浮遊ゲートと、第３の多結晶シリ
コン膜１７からなる制御ゲートと、Ｗ（タングステン）
シリサイド膜１８と、ゲートのマスク材となる第１のシ
リコン酸化膜１９とを具備している。そして、記憶素子
を覆うように第１のシリコン窒化膜２１が形成され、記
憶素子間は絶縁膜２２で埋め込まれ、第１のシリコン窒
化膜２１及び絶縁膜上にＡｌ2Ｏ3膜１０が形成されてい
る。
【００２６】図２乃至図１５は、本発明の第１の実施形
態に係る不揮発性半導体記憶装置の製造工程の断面図を
示す。この図２乃至図１５は、図１（ｂ）と同様の方向
における半導体記憶装置の断面図である。以下に、第１
の実施形態に係る不揮発性半導体記憶装置の製造方法に
ついて説明する。尚、記憶素子が加工されてからがポイ
ントであるので、記憶素子の加工後から説明する。
態に係る不揮発性半導体記憶装置の製造工程の断面図を
示す。この図２乃至図１５は、図１（ｂ）と同様の方向
における半導体記憶装置の断面図である。以下に、第１
の実施形態に係る不揮発性半導体記憶装置の製造方法に
ついて説明する。尚、記憶素子が加工されてからがポイ
ントであるので、記憶素子の加工後から説明する。
【００２７】まず、図２に示すように、公知の技術を用
いて、半導体基板１１上に記憶素子が形成される。ま
た、素子領域を分離するために、ＳＴＩ（Shallow Tren
ch Isolation）構造の素子分離絶縁膜１３が形成される
（図１（ａ）参照）。
いて、半導体基板１１上に記憶素子が形成される。ま
た、素子領域を分離するために、ＳＴＩ（Shallow Tren
ch Isolation）構造の素子分離絶縁膜１３が形成される
（図１（ａ）参照）。
【００２８】次に、図３に示すように、例えば８００℃
の窒素雰囲気で加熱し、引き続き酸化性雰囲気で加熱す
ることにより、第１乃至第３の多結晶シリコン膜１４，
１５，１７、第２のゲート絶縁膜１６、Ｗシリサイド膜
１８の側面、及び第１のゲート絶縁膜１２の表面に、例
えば１０ｎｍの膜厚の第２のシリコン酸化膜２０が堆積
される。引き続き、イオン注入法により、ソース／ドレ
イン領域にドーパントが注入される。その後、減圧ＣＶ
Ｄ（Chemical Vapor Deposition）法により、第１及び
第２のシリコン酸化膜１９，２０上に、例えば４０ｎｍ
の膜厚の第１のシリコン窒化膜２１を堆積させ、この第
１のシリコン窒化膜２１で記憶素子が覆われる。次に、
常圧ＣＶＤ法により、第１のシリコン窒化膜２１上に、
例えば３００ｎｍの膜厚の例えばＢＰＳＧ（Boron Phos
phorous Silicate Glass）膜からなる第１の絶縁膜２２
ａが堆積される。その後、例えば８５０℃の窒素雰囲気
で加熱させることにより、第１の絶縁膜２２ａをリフロ
−させる。次に、第１の絶縁膜２２ａ上に、例えば３０
０ｎｍの膜厚の第２の絶縁膜２２ｂが堆積される。その
後、例えば８５０℃の窒素雰囲気で加熱させることによ
り、第２の絶縁膜２２ｂをリフロ−させる。以下、第１
及び第２の絶縁膜２２ａ，２２ｂは、絶縁膜２２と称
す。
の窒素雰囲気で加熱し、引き続き酸化性雰囲気で加熱す
ることにより、第１乃至第３の多結晶シリコン膜１４，
１５，１７、第２のゲート絶縁膜１６、Ｗシリサイド膜
１８の側面、及び第１のゲート絶縁膜１２の表面に、例
えば１０ｎｍの膜厚の第２のシリコン酸化膜２０が堆積
される。引き続き、イオン注入法により、ソース／ドレ
イン領域にドーパントが注入される。その後、減圧ＣＶ
Ｄ（Chemical Vapor Deposition）法により、第１及び
第２のシリコン酸化膜１９，２０上に、例えば４０ｎｍ
の膜厚の第１のシリコン窒化膜２１を堆積させ、この第
１のシリコン窒化膜２１で記憶素子が覆われる。次に、
常圧ＣＶＤ法により、第１のシリコン窒化膜２１上に、
例えば３００ｎｍの膜厚の例えばＢＰＳＧ（Boron Phos
phorous Silicate Glass）膜からなる第１の絶縁膜２２
ａが堆積される。その後、例えば８５０℃の窒素雰囲気
で加熱させることにより、第１の絶縁膜２２ａをリフロ
−させる。次に、第１の絶縁膜２２ａ上に、例えば３０
０ｎｍの膜厚の第２の絶縁膜２２ｂが堆積される。その
後、例えば８５０℃の窒素雰囲気で加熱させることによ
り、第２の絶縁膜２２ｂをリフロ−させる。以下、第１
及び第２の絶縁膜２２ａ，２２ｂは、絶縁膜２２と称
す。
【００２９】次に、図４に示すように、ＣＭＰ（Chemic
al Mechanical Polish）法により、ストッパー膜である
第１のシリコン窒化膜２１が露出するまで、絶縁膜２２
が平坦化される。その後、例えば８５０℃、１５分の窒
素雰囲気で加熱して絶縁膜２２をリフロ−させ、引き続
き、例えば９５０℃の窒素雰囲気で加熱する。次に、Ｐ
ＶＤ（Physical Vapor Deposition）法により、第１の
シリコン窒化膜２１及び絶縁膜２２上に、例えば１０ｎ
ｍの膜厚のＡｌ2Ｏ3膜１０が堆積される。そして、この
Ａｌ2Ｏ3膜１０上に、プラズマＣＶＤ法により、例えば
３５０ｎｍの膜厚の第３のシリコン酸化膜２３が堆積さ
れる。次に、光蝕刻技術で、フォトレジスト（図示せ
ず）を所望のパタ−ンに加工した後、このフォトレジス
トをマスクとして、ＲＩＥ（Reactive Ion Etching）法
で、第３のシリコン酸化膜２３、Ａｌ2Ｏ3膜１０、絶縁
膜２２を加工し、第１のコンタクトホール２４が形成さ
れる。その後、フォトレジストが除去される。
al Mechanical Polish）法により、ストッパー膜である
第１のシリコン窒化膜２１が露出するまで、絶縁膜２２
が平坦化される。その後、例えば８５０℃、１５分の窒
素雰囲気で加熱して絶縁膜２２をリフロ−させ、引き続
き、例えば９５０℃の窒素雰囲気で加熱する。次に、Ｐ
ＶＤ（Physical Vapor Deposition）法により、第１の
シリコン窒化膜２１及び絶縁膜２２上に、例えば１０ｎ
ｍの膜厚のＡｌ2Ｏ3膜１０が堆積される。そして、この
Ａｌ2Ｏ3膜１０上に、プラズマＣＶＤ法により、例えば
３５０ｎｍの膜厚の第３のシリコン酸化膜２３が堆積さ
れる。次に、光蝕刻技術で、フォトレジスト（図示せ
ず）を所望のパタ−ンに加工した後、このフォトレジス
トをマスクとして、ＲＩＥ（Reactive Ion Etching）法
で、第３のシリコン酸化膜２３、Ａｌ2Ｏ3膜１０、絶縁
膜２２を加工し、第１のコンタクトホール２４が形成さ
れる。その後、フォトレジストが除去される。
【００３０】次に、第３のシリコン酸化膜２３をマスク
として、ＲＩＥ法で、第１のコンタクトホール２４の底
部の第１のシリコン窒化膜２１、第２のシリコン酸化膜
２０、第１のゲート絶縁膜１２を、半導体基板１１が露
出するまで加工する。その後、第１のコンタクトホール
２４の側壁に存在する生成物が除去される。次に、減圧
ＣＶＤ法により、第１のコンタクトホール２４内及び第
３のシリコン酸化膜２３上に、例えば３００ｎｍの膜厚
の第４の多結晶シリコン膜２５が堆積される。次に、Ｃ
ＤＥ法（Chemical Dry Etching）で、第３のシリコン酸
化膜２３上に堆積した第４の多結晶シリコン膜２５が除
去される。その後、第４の多結晶シリコン膜２５の表面
が第３のシリコン酸化膜２３の表面よりも下に位置する
ように、第４の多結晶シリコン膜２５の表面の高さが調
整される。そして、例えば９５０℃の窒素雰囲気で加熱
される。
として、ＲＩＥ法で、第１のコンタクトホール２４の底
部の第１のシリコン窒化膜２１、第２のシリコン酸化膜
２０、第１のゲート絶縁膜１２を、半導体基板１１が露
出するまで加工する。その後、第１のコンタクトホール
２４の側壁に存在する生成物が除去される。次に、減圧
ＣＶＤ法により、第１のコンタクトホール２４内及び第
３のシリコン酸化膜２３上に、例えば３００ｎｍの膜厚
の第４の多結晶シリコン膜２５が堆積される。次に、Ｃ
ＤＥ法（Chemical Dry Etching）で、第３のシリコン酸
化膜２３上に堆積した第４の多結晶シリコン膜２５が除
去される。その後、第４の多結晶シリコン膜２５の表面
が第３のシリコン酸化膜２３の表面よりも下に位置する
ように、第４の多結晶シリコン膜２５の表面の高さが調
整される。そして、例えば９５０℃の窒素雰囲気で加熱
される。
【００３１】次に、光蝕刻技術により、フォトレジスト
（図示せず）を所望のパタ−ンに加工し、このフォトレ
ジストをマスクとして、ＲＩＥ法で、第３のシリコン酸
化膜２３、絶縁膜２２、第１のシリコン窒化膜２１を加
工することにより、半導体基板１１上に第２のコンタク
トホール（図示せず）が形成される。同時に、第３のシ
リコン酸化膜２３、絶縁膜２２、第１のシリコン窒化膜
２１を加工することにより、第２の多結晶シリコン膜１
５上に第３のコンタクトホール（図示せず）が形成され
る。さらに、同時に、第３のシリコン酸化膜２３、第１
のシリコン窒化膜２１、第１のシリコン酸化膜１９、Ｗ
シリサイド膜１８を加工することにより、第３の多結晶
シリコン膜１７上に第４のコンタクトホール（図示せ
ず）が形成される。その後、フォトレジストが除去され
る。
（図示せず）を所望のパタ−ンに加工し、このフォトレ
ジストをマスクとして、ＲＩＥ法で、第３のシリコン酸
化膜２３、絶縁膜２２、第１のシリコン窒化膜２１を加
工することにより、半導体基板１１上に第２のコンタク
トホール（図示せず）が形成される。同時に、第３のシ
リコン酸化膜２３、絶縁膜２２、第１のシリコン窒化膜
２１を加工することにより、第２の多結晶シリコン膜１
５上に第３のコンタクトホール（図示せず）が形成され
る。さらに、同時に、第３のシリコン酸化膜２３、第１
のシリコン窒化膜２１、第１のシリコン酸化膜１９、Ｗ
シリサイド膜１８を加工することにより、第３の多結晶
シリコン膜１７上に第４のコンタクトホール（図示せ
ず）が形成される。その後、フォトレジストが除去され
る。
【００３２】次に、図５に示すように、光蝕刻技術によ
り、フォトレジスト（図示せず）を所望のパタ−ンに加
工し、このフォトレジストをマスクとして、ＲＩＥ法
で、第３のシリコン酸化膜２３が加工される。その後、
フォトレジストが除去される。次に、イオン注入法によ
り所望の領域にドーパントを注入し、ＲＴＡ（Rapid Th
ermal Annealing）法により例えば９５０℃の窒素雰囲
気中で加熱してドーパントを活性化させる。次に、ＰＶ
Ｄ法により、例えば３０ｎｍの膜厚のＴｉ（チタン）膜
２６を重ねるように堆積し、例えば５５０℃、９０分の
水素を含む窒素性雰囲気で加熱させる。引き続き、ＰＶ
Ｄ法により、Ｔｉ膜２６上に、例えば４００ｎｍの膜厚
の第１のＷ膜２７が堆積される。その後、ＣＭＰ法によ
り、第３のシリコン酸化膜２３が露出するまで、Ｔｉ膜
２６及び第１のＷ膜２７が平坦化される。そして、例え
ば４００℃、３０分の水素と窒素の混合ガスで加熱され
る。
り、フォトレジスト（図示せず）を所望のパタ−ンに加
工し、このフォトレジストをマスクとして、ＲＩＥ法
で、第３のシリコン酸化膜２３が加工される。その後、
フォトレジストが除去される。次に、イオン注入法によ
り所望の領域にドーパントを注入し、ＲＴＡ（Rapid Th
ermal Annealing）法により例えば９５０℃の窒素雰囲
気中で加熱してドーパントを活性化させる。次に、ＰＶ
Ｄ法により、例えば３０ｎｍの膜厚のＴｉ（チタン）膜
２６を重ねるように堆積し、例えば５５０℃、９０分の
水素を含む窒素性雰囲気で加熱させる。引き続き、ＰＶ
Ｄ法により、Ｔｉ膜２６上に、例えば４００ｎｍの膜厚
の第１のＷ膜２７が堆積される。その後、ＣＭＰ法によ
り、第３のシリコン酸化膜２３が露出するまで、Ｔｉ膜
２６及び第１のＷ膜２７が平坦化される。そして、例え
ば４００℃、３０分の水素と窒素の混合ガスで加熱され
る。
【００３３】次に、図６に示すように、第３のシリコン
酸化膜２３、Ｔｉ膜２６、第１のＷ膜２７上に、第４の
シリコン酸化膜２８が堆積される。そして、光蝕刻技術
により、フォトレジスト（図示せず）を加工後、このフ
ォトレジストをマスクにして第４のシリコン酸化膜２８
が加工され、第１のＷ膜２７の一部が露出される。その
後、フォトレジストが剥離される。次に、第１のＷ膜２
７及び第４のシリコン酸化膜２８上にバリアメタル膜
（図示せず）が形成され、このバリアメタル膜上に第２
のＷ膜２９が堆積される。その後、ＣＭＰ法により、第
４のシリコン酸化膜２８が露出するまで、バリアメタル
膜及び第２のＷ膜２９が平坦化される。引き続き、バリ
アメタル膜／Ａｌ−Ｃｕ膜／バリアメタル膜からなる積
層膜（以下、第１のメタル層と称す）３０が堆積され
る。その後、光触刻法により、フォトレジスト（図示せ
ず）を加工し、このフォトレジストをマスクにして、第
１のメタル層３０が加工される。その後、フォトレジス
トが剥離される。
酸化膜２３、Ｔｉ膜２６、第１のＷ膜２７上に、第４の
シリコン酸化膜２８が堆積される。そして、光蝕刻技術
により、フォトレジスト（図示せず）を加工後、このフ
ォトレジストをマスクにして第４のシリコン酸化膜２８
が加工され、第１のＷ膜２７の一部が露出される。その
後、フォトレジストが剥離される。次に、第１のＷ膜２
７及び第４のシリコン酸化膜２８上にバリアメタル膜
（図示せず）が形成され、このバリアメタル膜上に第２
のＷ膜２９が堆積される。その後、ＣＭＰ法により、第
４のシリコン酸化膜２８が露出するまで、バリアメタル
膜及び第２のＷ膜２９が平坦化される。引き続き、バリ
アメタル膜／Ａｌ−Ｃｕ膜／バリアメタル膜からなる積
層膜（以下、第１のメタル層と称す）３０が堆積され
る。その後、光触刻法により、フォトレジスト（図示せ
ず）を加工し、このフォトレジストをマスクにして、第
１のメタル層３０が加工される。その後、フォトレジス
トが剥離される。
【００３４】次に、図７に示すように、ＨＤＰＣＶＤ
（High Density Plasma Chemical Vapor Deposition：
高密度プラズマＣＶＤ）法により、第４のシリコン酸化
膜２８及び第１のメタル層３０上に、第５のシリコン酸
化膜３１が堆積される。その後、ＣＭＰ法により、第５
のシリコン酸化膜３１が平坦にされる。次に、光触刻法
によりフォトレジスト（図示せず）を加工後、このフォ
トレジストをマスクにして第５のシリコン酸化膜３１が
加工され、第１のメタル層３０の一部が露出される。そ
の後、フォトレジストが剥離される。次に、バリアメタ
ル膜／Ａｌ−Ｃｕ膜からなる積層膜（以下、第２のメタ
ル層と称す）３２が堆積される。引き続き、光触刻法に
よりフォトレジストを加工後、このフォトレジストをマ
スクにして第２のメタル層３２が加工される。
（High Density Plasma Chemical Vapor Deposition：
高密度プラズマＣＶＤ）法により、第４のシリコン酸化
膜２８及び第１のメタル層３０上に、第５のシリコン酸
化膜３１が堆積される。その後、ＣＭＰ法により、第５
のシリコン酸化膜３１が平坦にされる。次に、光触刻法
によりフォトレジスト（図示せず）を加工後、このフォ
トレジストをマスクにして第５のシリコン酸化膜３１が
加工され、第１のメタル層３０の一部が露出される。そ
の後、フォトレジストが剥離される。次に、バリアメタ
ル膜／Ａｌ−Ｃｕ膜からなる積層膜（以下、第２のメタ
ル層と称す）３２が堆積される。引き続き、光触刻法に
よりフォトレジストを加工後、このフォトレジストをマ
スクにして第２のメタル層３２が加工される。
【００３５】次に、図１（ａ）、（ｂ）に示すように、
プラズマＣＶＤ法により、第５のシリコン酸化膜３１及
び第２のメタル層３２上に、第６のシリコン酸化膜３３
が堆積される。その後、例えば４００℃の水素と窒素の
混合雰囲気中で加熱する。引き続き、プラズマＣＶＤ法
により、第５のシリコン酸化膜３１上に第２のシリコン
窒化膜３４が堆積される。次に、第２のシリコン窒化膜
３４上にポリイミド樹脂３５が堆積される。続いて、例
えば３５０℃でアニールした後、ポリイミド樹脂３５、
第２のシリコン窒化膜３４、第６のシリコン酸化膜３３
が加工され、第２のメタル層３２の一部が露出される。
プラズマＣＶＤ法により、第５のシリコン酸化膜３１及
び第２のメタル層３２上に、第６のシリコン酸化膜３３
が堆積される。その後、例えば４００℃の水素と窒素の
混合雰囲気中で加熱する。引き続き、プラズマＣＶＤ法
により、第５のシリコン酸化膜３１上に第２のシリコン
窒化膜３４が堆積される。次に、第２のシリコン窒化膜
３４上にポリイミド樹脂３５が堆積される。続いて、例
えば３５０℃でアニールした後、ポリイミド樹脂３５、
第２のシリコン窒化膜３４、第６のシリコン酸化膜３３
が加工され、第２のメタル層３２の一部が露出される。
【００３６】上記第１の実施形態では、記憶素子より上
層にＡｌ2Ｏ3膜１０を堆積させる例を示したが、記憶素
子より上層に設ける層は、Ａｌ2Ｏ3膜１０に限定され
ず、水素の拡散を抑制する層（水素の捕獲が可能な層も
含む）であればよい。この水素の拡散を抑制する層とし
ては、例えば次のような膜があげられる。
層にＡｌ2Ｏ3膜１０を堆積させる例を示したが、記憶素
子より上層に設ける層は、Ａｌ2Ｏ3膜１０に限定され
ず、水素の拡散を抑制する層（水素の捕獲が可能な層も
含む）であればよい。この水素の拡散を抑制する層とし
ては、例えば次のような膜があげられる。
【００３７】第１の例として、窒素が添加されたシリコ
ン酸化膜があげられる。この窒素が添加されたシリコン
酸化膜は、シリコン酸化膜中に窒素原子を、例えば加速
エネルギーを２５ｋｅＶ、ドーズ量を１×１０15ｃｍ-2
でイオン注入することにより形成してもよい。また、窒
素が添加されたシリコン酸化膜は、例えばＮ2ＯやＮＦ3
等のような水素は含まずに窒素を含むガスを用いて、Ｃ
ＶＤ法により形成してもよい。また、窒素が添加された
シリコン酸化膜は、シリコン酸化膜を形成した後、例え
ば８００℃のアンモニア（ＮＨ3）雰囲気で３０分程度
加熱することにより形成してもよい。また、窒素が添加
されたシリコン酸化膜は、ＨＤＰＣＶＤ法により形成し
てもよい。
ン酸化膜があげられる。この窒素が添加されたシリコン
酸化膜は、シリコン酸化膜中に窒素原子を、例えば加速
エネルギーを２５ｋｅＶ、ドーズ量を１×１０15ｃｍ-2
でイオン注入することにより形成してもよい。また、窒
素が添加されたシリコン酸化膜は、例えばＮ2ＯやＮＦ3
等のような水素は含まずに窒素を含むガスを用いて、Ｃ
ＶＤ法により形成してもよい。また、窒素が添加された
シリコン酸化膜は、シリコン酸化膜を形成した後、例え
ば８００℃のアンモニア（ＮＨ3）雰囲気で３０分程度
加熱することにより形成してもよい。また、窒素が添加
されたシリコン酸化膜は、ＨＤＰＣＶＤ法により形成し
てもよい。
【００３８】第２の例として、Ａｌが添加されたシリコ
ン酸化膜があげられる。このＡｌが添加されたシリコン
酸化膜は、シリコン酸化膜中にＡｌをイオン注入するこ
とにより形成してもよい。また、Ａｌが添加されたシリ
コン酸化膜は、ＣＶＤ法により形成してもよい。また、
Ａｌが添加されたシリコン酸化膜は、ＡｌとＳｉの合金
を形成した後、酸素雰囲気中で加熱することにより形成
してもよい。また、Ａｌが添加されたシリコン酸化膜
は、ＰＶＤ法により形成してもよい。
ン酸化膜があげられる。このＡｌが添加されたシリコン
酸化膜は、シリコン酸化膜中にＡｌをイオン注入するこ
とにより形成してもよい。また、Ａｌが添加されたシリ
コン酸化膜は、ＣＶＤ法により形成してもよい。また、
Ａｌが添加されたシリコン酸化膜は、ＡｌとＳｉの合金
を形成した後、酸素雰囲気中で加熱することにより形成
してもよい。また、Ａｌが添加されたシリコン酸化膜
は、ＰＶＤ法により形成してもよい。
【００３９】第３の例として、Ａｌの酸化物があげられ
る。このＡｌの酸化物は、ＣＶＤ法により形成してもよ
い。また、Ａｌの酸化物は、ＰＶＤ法により形成しても
よい。また、Ａｌの酸化物は、Ａｌを形成した後、酸素
雰囲気で加熱することにより形成してもよい。
る。このＡｌの酸化物は、ＣＶＤ法により形成してもよ
い。また、Ａｌの酸化物は、ＰＶＤ法により形成しても
よい。また、Ａｌの酸化物は、Ａｌを形成した後、酸素
雰囲気で加熱することにより形成してもよい。
【００４０】第４の例として、Ｔｉが添加されたシリコ
ン酸化膜があげられる。このＴｉが添加されたシリコン
酸化膜は、シリコン酸化膜中にＴｉをイオン注入するこ
とにより形成してもよい。また、Ｔｉが添加されたシリ
コン酸化膜は、ＣＶＤ法により形成してもよい。
ン酸化膜があげられる。このＴｉが添加されたシリコン
酸化膜は、シリコン酸化膜中にＴｉをイオン注入するこ
とにより形成してもよい。また、Ｔｉが添加されたシリ
コン酸化膜は、ＣＶＤ法により形成してもよい。
【００４１】第５の例として、窒素、Ａｌ、Ｔｉの３種
類のうち２種類が添加されたシリコン酸化膜があげられ
る。
類のうち２種類が添加されたシリコン酸化膜があげられ
る。
【００４２】第６の例として、窒素、Ａｌ、Ｔｉの３種
類が添加されたシリコン酸化膜があげられる。
類が添加されたシリコン酸化膜があげられる。
【００４３】第７の例として、Ｔｉの酸化物があげられ
る。このＴｉの酸化物は、ＣＶＤ法により形成してもよ
い。また、Ｔｉの酸化物は、ＰＶＤ法により形成しても
よい。また、Ｔｉの酸化物は、Ｔｉを形成した後、酸素
雰囲気で加熱することにより形成してもよい。
る。このＴｉの酸化物は、ＣＶＤ法により形成してもよ
い。また、Ｔｉの酸化物は、ＰＶＤ法により形成しても
よい。また、Ｔｉの酸化物は、Ｔｉを形成した後、酸素
雰囲気で加熱することにより形成してもよい。
【００４４】第８の例として、ＴｉとＡｌの酸化物があ
げられる。
げられる。
【００４５】第９の例として、Ｔｉ，Ｎｉ，Ｃｏ，Ｚ
ｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌａ，Ｓｃの金
属群のうちいずれか１つからなる単体金属層、これらの
金属群のうち２つ以上の金属が全体の少なくとも５０％
以上含まれている二元系以上の合金からなる層、この合
金の窒化物からなる層、又はこの合金の水素化物からな
る層があげられる。具体的には、例えば、ＴｉＮｉ、Ｔ
ｉ−Ｃｏ、Ｔｉ−Ｃｕ、Ｎｉ−Ｚｒ、Ｔｉ−Ｐｔ、Ｚｒ
−Ｃｕ等である。
ｒ，Ｃｕ，Ｐｔ，Ｖ，Ｍｇ，Ｕ，Ｎｄ，Ｌａ，Ｓｃの金
属群のうちいずれか１つからなる単体金属層、これらの
金属群のうち２つ以上の金属が全体の少なくとも５０％
以上含まれている二元系以上の合金からなる層、この合
金の窒化物からなる層、又はこの合金の水素化物からな
る層があげられる。具体的には、例えば、ＴｉＮｉ、Ｔ
ｉ−Ｃｏ、Ｔｉ−Ｃｕ、Ｎｉ−Ｚｒ、Ｔｉ−Ｐｔ、Ｚｒ
−Ｃｕ等である。
【００４６】上記第１の実施形態によれば、記憶素子上
にＡｌ2Ｏ3膜１０を設けているため、記憶素子へ水素が
侵入することを抑制することができる。このため、デー
タ書き込み後の閾値電圧の分布を用いて、データリテン
ションテスト（記憶保持時間の試験）を行った結果、閾
値電圧の変動量が従来は０．５Ｖ程度あったものが、第
１の実施形態では０．３Ｖ以下に減った。このように、
第１の実施形態によれば、従来技術に比べてデータ保持
特性を向上することができる。
にＡｌ2Ｏ3膜１０を設けているため、記憶素子へ水素が
侵入することを抑制することができる。このため、デー
タ書き込み後の閾値電圧の分布を用いて、データリテン
ションテスト（記憶保持時間の試験）を行った結果、閾
値電圧の変動量が従来は０．５Ｖ程度あったものが、第
１の実施形態では０．３Ｖ以下に減った。このように、
第１の実施形態によれば、従来技術に比べてデータ保持
特性を向上することができる。
【００４７】尚、第３のシリコン酸化膜２３を、窒素が
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することがで
きる。この場合は、記憶素子へ水素が侵入することをさ
らに抑制することができ、データ保持特性をさらに向上
することができる。
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することがで
きる。この場合は、記憶素子へ水素が侵入することをさ
らに抑制することができ、データ保持特性をさらに向上
することができる。
【００４８】［第２の実施形態］第２の実施形態は、Ａ
ｌ2Ｏ3膜を形成する位置が第１の実施形態と異なり、Ａ
ｌ2Ｏ3膜をシリコン酸化膜を介して記憶素子上に形成す
るものである。
ｌ2Ｏ3膜を形成する位置が第１の実施形態と異なり、Ａ
ｌ2Ｏ3膜をシリコン酸化膜を介して記憶素子上に形成す
るものである。
【００４９】図８（ａ）は、本発明の第２の実施形態に
係る不揮発性半導体記憶装置の断面図を示す。図８
（ｂ）は、図８（ａ）の垂直方向に対する不揮発性半導
体記憶装置の断面図を示す。以下に、第２の実施形態に
係る不揮発性半導体記憶装置の構造について説明する。
係る不揮発性半導体記憶装置の断面図を示す。図８
（ｂ）は、図８（ａ）の垂直方向に対する不揮発性半導
体記憶装置の断面図を示す。以下に、第２の実施形態に
係る不揮発性半導体記憶装置の構造について説明する。
【００５０】図８（ａ）、（ｂ）に示すように、第２の
実施形態に係る不揮発性半導体記憶装置において、第１
の実施形態と異なる点は、Ａｌ2Ｏ3膜１０を第３のシリ
コン酸化膜２３上に形成していることである。そして、
第１の実施形態と同様、Ａｌ 2Ｏ3膜１０は、記憶素子と
第２のメタル層３２との間に位置することになる。その
他の構造は、第１の実施形態と同様であるため説明を省
略する。
実施形態に係る不揮発性半導体記憶装置において、第１
の実施形態と異なる点は、Ａｌ2Ｏ3膜１０を第３のシリ
コン酸化膜２３上に形成していることである。そして、
第１の実施形態と同様、Ａｌ 2Ｏ3膜１０は、記憶素子と
第２のメタル層３２との間に位置することになる。その
他の構造は、第１の実施形態と同様であるため説明を省
略する。
【００５１】図９乃至図１２は、本発明の第２の実施形
態に係る不揮発性半導体記憶装置の製造工程の断面図を
示す。以下に、第２の実施形態に係る不揮発性半導体記
憶装置の製造方法について説明する。ここでは、上記第
１の実施形態に係る不揮発性半導体記憶装置の製造方法
と同様の工程は説明を省略又は簡略化し、異なる工程の
み説明する。
態に係る不揮発性半導体記憶装置の製造工程の断面図を
示す。以下に、第２の実施形態に係る不揮発性半導体記
憶装置の製造方法について説明する。ここでは、上記第
１の実施形態に係る不揮発性半導体記憶装置の製造方法
と同様の工程は説明を省略又は簡略化し、異なる工程の
み説明する。
【００５２】まず、第１及び第２の絶縁膜２２ａ，２２
ｂからなる絶縁膜２２が形成される工程までは、第１の
実施形態と同様であるため、説明は省略する（図２，図
３参照）。
ｂからなる絶縁膜２２が形成される工程までは、第１の
実施形態と同様であるため、説明は省略する（図２，図
３参照）。
【００５３】次に、図９に示すように、ＣＭＰ法によ
り、ストッパー膜である第１のシリコン窒化膜２１が露
出するまで、絶縁膜２２が平坦化される。その後、例え
ば８５０℃、１５分の窒素雰囲気で加熱して絶縁膜２２
をリフロ−させ、引き続き、例えば９５０℃の窒素雰囲
気で加熱する。次に、プラズマＣＶＤ法により、第１の
シリコン窒化膜２１及び絶縁膜２２上に、例えば３５０
ｎｍの膜厚の第３のシリコン酸化膜２３が堆積される。
次に、光蝕刻技術で、フォトレジスト（図示せず）を所
望のパタ−ンに加工した後、このフォトレジストをマス
クとして、ＲＩＥ法で、第３のシリコン酸化膜２３及び
絶縁膜２２を加工し、第１のコンタクトホール２４が形
成される。その後、フォトレジストが除去される。
り、ストッパー膜である第１のシリコン窒化膜２１が露
出するまで、絶縁膜２２が平坦化される。その後、例え
ば８５０℃、１５分の窒素雰囲気で加熱して絶縁膜２２
をリフロ−させ、引き続き、例えば９５０℃の窒素雰囲
気で加熱する。次に、プラズマＣＶＤ法により、第１の
シリコン窒化膜２１及び絶縁膜２２上に、例えば３５０
ｎｍの膜厚の第３のシリコン酸化膜２３が堆積される。
次に、光蝕刻技術で、フォトレジスト（図示せず）を所
望のパタ−ンに加工した後、このフォトレジストをマス
クとして、ＲＩＥ法で、第３のシリコン酸化膜２３及び
絶縁膜２２を加工し、第１のコンタクトホール２４が形
成される。その後、フォトレジストが除去される。
【００５４】次に、第１の実施形態と同様に、第１のコ
ンタクトホール２４の底部の第１のシリコン窒化膜２
１、第２のシリコン酸化膜２０、第１のゲート絶縁膜１
２が除去された後、第４の多結晶シリコン膜２５が堆積
され、この第４の多結晶シリコン膜２５の表面の位置が
調整される。その後、第２乃至第４のコンタクトホール
（図示せず）が形成される。
ンタクトホール２４の底部の第１のシリコン窒化膜２
１、第２のシリコン酸化膜２０、第１のゲート絶縁膜１
２が除去された後、第４の多結晶シリコン膜２５が堆積
され、この第４の多結晶シリコン膜２５の表面の位置が
調整される。その後、第２乃至第４のコンタクトホール
（図示せず）が形成される。
【００５５】次に、図１０に示すように、第３のシリコ
ン酸化膜２３が加工された後、Ｔｉ膜２６及び第１のＷ
膜２７が堆積される。その後、ＣＭＰ法により、第３の
シリコン酸化膜２３が露出するまで、Ｔｉ膜２６及び第
１のＷ膜２７が平坦化される。
ン酸化膜２３が加工された後、Ｔｉ膜２６及び第１のＷ
膜２７が堆積される。その後、ＣＭＰ法により、第３の
シリコン酸化膜２３が露出するまで、Ｔｉ膜２６及び第
１のＷ膜２７が平坦化される。
【００５６】次に、図１１に示すように、ＰＶＤ法によ
り、第３のシリコン酸化膜２３、Ｔｉ膜２６、第１のＷ
膜２７上に、例えば１０ｎｍの膜厚のＡｌ2Ｏ3膜１０が
堆積される。そして、このＡｌ2Ｏ3膜１０上に第４のシ
リコン酸化膜２８が堆積される。そして、第４のシリコ
ン酸化膜２８及びＡｌ2Ｏ3膜１０が加工され、第１のＷ
膜２７の一部が露出される。次に、第１のＷ膜２７及び
第４のシリコン酸化膜２８上に第２のＷ膜２９が堆積さ
れ、この第２のＷ膜２９が平坦化される。引き続き、第
１のメタル層３０が堆積され、この第１のメタル層３０
が加工される。
り、第３のシリコン酸化膜２３、Ｔｉ膜２６、第１のＷ
膜２７上に、例えば１０ｎｍの膜厚のＡｌ2Ｏ3膜１０が
堆積される。そして、このＡｌ2Ｏ3膜１０上に第４のシ
リコン酸化膜２８が堆積される。そして、第４のシリコ
ン酸化膜２８及びＡｌ2Ｏ3膜１０が加工され、第１のＷ
膜２７の一部が露出される。次に、第１のＷ膜２７及び
第４のシリコン酸化膜２８上に第２のＷ膜２９が堆積さ
れ、この第２のＷ膜２９が平坦化される。引き続き、第
１のメタル層３０が堆積され、この第１のメタル層３０
が加工される。
【００５７】次に、図１２に示すように、ＨＤＰＣＶＤ
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に第５のシリコン酸化膜３１が堆積され、この
第５のシリコン酸化膜３１が平坦にされる。次に、第５
のシリコン酸化膜３１が加工され、第１のメタル層３０
の一部が露出される。次に、第２のメタル層３２が堆積
され、この第２のメタル層３２が加工される。
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に第５のシリコン酸化膜３１が堆積され、この
第５のシリコン酸化膜３１が平坦にされる。次に、第５
のシリコン酸化膜３１が加工され、第１のメタル層３０
の一部が露出される。次に、第２のメタル層３２が堆積
され、この第２のメタル層３２が加工される。
【００５８】次に、図８（ａ）、（ｂ）に示すように、
第６のシリコン酸化膜３３、第２のシリコン窒化膜３
４、ポリイミド樹脂３５が堆積される。続いて、ポリイ
ミド樹脂３５、第２のシリコン窒化膜３４、第６のシリ
コン酸化膜３３が加工され、第２のメタル層３２の一部
が露出される。
第６のシリコン酸化膜３３、第２のシリコン窒化膜３
４、ポリイミド樹脂３５が堆積される。続いて、ポリイ
ミド樹脂３５、第２のシリコン窒化膜３４、第６のシリ
コン酸化膜３３が加工され、第２のメタル層３２の一部
が露出される。
【００５９】上記第２の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００６０】尚、第４のシリコン酸化膜２８を、窒素が
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することがで
きる。
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することがで
きる。
【００６１】［第３の実施形態］第３の実施形態は、Ａ
ｌ2Ｏ3膜を形成する位置が第１の実施形態と異なり、Ａ
ｌ2Ｏ3膜を上層配線上のシリコン酸化膜上に形成するも
のである。
ｌ2Ｏ3膜を形成する位置が第１の実施形態と異なり、Ａ
ｌ2Ｏ3膜を上層配線上のシリコン酸化膜上に形成するも
のである。
【００６２】図１３（ａ）は、本発明の第３の実施形態
に係る不揮発性半導体記憶装置の断面図を示す。図１３
（ｂ）は、図１３（ａ）の垂直方向に対する不揮発性半
導体記憶装置の断面図を示す。以下に、第３の実施形態
に係る不揮発性半導体記憶装置の構造について説明す
る。
に係る不揮発性半導体記憶装置の断面図を示す。図１３
（ｂ）は、図１３（ａ）の垂直方向に対する不揮発性半
導体記憶装置の断面図を示す。以下に、第３の実施形態
に係る不揮発性半導体記憶装置の構造について説明す
る。
【００６３】図１３（ａ）、（ｂ）に示すように、第３
の実施形態に係る不揮発性半導体記憶装置において、第
１の実施形態と異なる点は、Ａｌ2Ｏ3膜１０を、第２の
メタル層３２上の第６のシリコン酸化膜３３上に形成し
ていることである。その他の構造は、第１の実施形態と
同様であるため説明を省略する。
の実施形態に係る不揮発性半導体記憶装置において、第
１の実施形態と異なる点は、Ａｌ2Ｏ3膜１０を、第２の
メタル層３２上の第６のシリコン酸化膜３３上に形成し
ていることである。その他の構造は、第１の実施形態と
同様であるため説明を省略する。
【００６４】図１４乃至図１５は、本発明の第３の実施
形態に係る不揮発性半導体記憶装置の製造工程の断面図
を示す。以下に、第３の実施形態に係る不揮発性半導体
記憶装置の製造方法について説明する。ここでは、上記
第１及び第２の実施形態に係る不揮発性半導体記憶装置
の製造方法と同様の工程は説明を省略又は簡略化し、異
なる工程のみ説明する。
形態に係る不揮発性半導体記憶装置の製造工程の断面図
を示す。以下に、第３の実施形態に係る不揮発性半導体
記憶装置の製造方法について説明する。ここでは、上記
第１及び第２の実施形態に係る不揮発性半導体記憶装置
の製造方法と同様の工程は説明を省略又は簡略化し、異
なる工程のみ説明する。
【００６５】まず、Ｔｉ膜２６及び第１のＷ膜２７が形
成される工程までは、第２の実施形態と同様であるた
め、説明は省略する（図２，図３，図９，図１０参
照）。
成される工程までは、第２の実施形態と同様であるた
め、説明は省略する（図２，図３，図９，図１０参
照）。
【００６６】次に、図１４に示すように、第３のシリコ
ン酸化膜２３、Ｔｉ膜２６、第１のＷ膜２７上に、第４
のシリコン酸化膜２８が堆積される。そして、第４のシ
リコン酸化膜２８が加工され、第１のＷ膜２７の一部が
露出される。次に、第１のＷ膜２７及び第４のシリコン
酸化膜２８上に第２のＷ膜２９が堆積され、この第２の
Ｗ膜２９が平坦化される。引き続き、第１のメタル層３
０が堆積され、この第１のメタル層３０が加工される。
ン酸化膜２３、Ｔｉ膜２６、第１のＷ膜２７上に、第４
のシリコン酸化膜２８が堆積される。そして、第４のシ
リコン酸化膜２８が加工され、第１のＷ膜２７の一部が
露出される。次に、第１のＷ膜２７及び第４のシリコン
酸化膜２８上に第２のＷ膜２９が堆積され、この第２の
Ｗ膜２９が平坦化される。引き続き、第１のメタル層３
０が堆積され、この第１のメタル層３０が加工される。
【００６７】次に、図１５に示すように、ＨＤＰＣＶＤ
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に第５のシリコン酸化膜３１が堆積され、この
第５のシリコン酸化膜３１が平坦にされる。次に、第５
のシリコン酸化膜３１が加工され、第１のメタル層３０
の一部が露出される。次に、第２のメタル層３２が堆積
され、この第２のメタル層３２が加工される。
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に第５のシリコン酸化膜３１が堆積され、この
第５のシリコン酸化膜３１が平坦にされる。次に、第５
のシリコン酸化膜３１が加工され、第１のメタル層３０
の一部が露出される。次に、第２のメタル層３２が堆積
され、この第２のメタル層３２が加工される。
【００６８】次に、図１３（ａ）、（ｂ）に示すよう
に、ＨＤＰＣＶＤ法により、第５のシリコン酸化膜３１
及び第２のメタル層３２上に、例えば９００ｎｍの膜厚
の第６のシリコン酸化膜３３が堆積される。その後、例
えば４００℃の水素と窒素の混合雰囲気中で加熱する。
次に、ＰＶＤ法により、第６のシリコン酸化膜３３上
に、例えば１０ｎｍの膜厚のＡｌ2Ｏ3膜１０が堆積され
る。次に、プラズマＣＶＤ法により、第５のシリコン酸
化膜３１上に第２のシリコン窒化膜３４が堆積される。
次に、第２のシリコン窒化膜３４上にポリイミド樹脂３
５が堆積される。続いて、例えば３５０℃でアニールし
た後、ポリイミド樹脂３５、第２のシリコン窒化膜３
４、第６のシリコン酸化膜３３が加工され、第２のメタ
ル層３２の一部が露出される。
に、ＨＤＰＣＶＤ法により、第５のシリコン酸化膜３１
及び第２のメタル層３２上に、例えば９００ｎｍの膜厚
の第６のシリコン酸化膜３３が堆積される。その後、例
えば４００℃の水素と窒素の混合雰囲気中で加熱する。
次に、ＰＶＤ法により、第６のシリコン酸化膜３３上
に、例えば１０ｎｍの膜厚のＡｌ2Ｏ3膜１０が堆積され
る。次に、プラズマＣＶＤ法により、第５のシリコン酸
化膜３１上に第２のシリコン窒化膜３４が堆積される。
次に、第２のシリコン窒化膜３４上にポリイミド樹脂３
５が堆積される。続いて、例えば３５０℃でアニールし
た後、ポリイミド樹脂３５、第２のシリコン窒化膜３
４、第６のシリコン酸化膜３３が加工され、第２のメタ
ル層３２の一部が露出される。
【００６９】上記第３の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００７０】尚、第６のシリコン酸化膜３３を、窒素が
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することもで
きるし、ＳｉＨ4とＮ2ＯとＮ 2を用いてＨＤＰＣＶＤ法
により形成することもできる。
添加されたシリコン酸化膜にしてもよい。この窒素が添
加されたシリコン酸化膜は、例えば、ＳｉＨ4とＮ2Ｏと
Ｎ2を用いてプラズマＣＶＤ法により形成することもで
きるし、ＳｉＨ4とＮ2ＯとＮ 2を用いてＨＤＰＣＶＤ法
により形成することもできる。
【００７１】［第４の実施形態］第４の実施形態は、上
層配線と水素を捕獲する層又は水素の拡散を抑制する層
とを積層して形成したものである。
層配線と水素を捕獲する層又は水素の拡散を抑制する層
とを積層して形成したものである。
【００７２】図１６（ａ）は、本発明の第４の実施形態
に係る不揮発性半導体記憶装置の断面図を示す。図１６
（ｂ）は、図１６（ａ）の垂直方向に対する不揮発性半
導体記憶装置の断面図を示す。以下に、第４の実施形態
に係る不揮発性半導体記憶装置の構造について説明す
る。
に係る不揮発性半導体記憶装置の断面図を示す。図１６
（ｂ）は、図１６（ａ）の垂直方向に対する不揮発性半
導体記憶装置の断面図を示す。以下に、第４の実施形態
に係る不揮発性半導体記憶装置の構造について説明す
る。
【００７３】図１６（ａ）、（ｂ）に示すように、第４
の実施形態に係る不揮発性半導体記憶装置において、第
１の実施形態と異なる点は、第３のメタル層３２’をＴ
ｉ膜／ＴｉＮ膜／Ａｌ−Ｃｕ膜からなる積層膜で形成し
ていることである。このような積層膜は、上記第１の実
施形態でも述べたように水素を捕獲する層又は水素の拡
散を抑制する層と機能する上に、導電層としての機能も
合わせ持っている。また、第３のメタル層３２’は、第
１のメタル層３０に電気的に接続する部分だけでなく、
記憶素子の上方に電気的に孤立した部分を形成しておく
ことが望ましい。その他の構造は、第１の実施形態と同
様であるため説明を省略する。
の実施形態に係る不揮発性半導体記憶装置において、第
１の実施形態と異なる点は、第３のメタル層３２’をＴ
ｉ膜／ＴｉＮ膜／Ａｌ−Ｃｕ膜からなる積層膜で形成し
ていることである。このような積層膜は、上記第１の実
施形態でも述べたように水素を捕獲する層又は水素の拡
散を抑制する層と機能する上に、導電層としての機能も
合わせ持っている。また、第３のメタル層３２’は、第
１のメタル層３０に電気的に接続する部分だけでなく、
記憶素子の上方に電気的に孤立した部分を形成しておく
ことが望ましい。その他の構造は、第１の実施形態と同
様であるため説明を省略する。
【００７４】図１７は、本発明の第４の実施形態に係る
不揮発性半導体記憶装置の製造工程の断面図を示す。以
下に、第４の実施形態に係る不揮発性半導体記憶装置の
製造方法について説明する。ここでは、上記第１乃至第
３の実施形態に係る不揮発性半導体記憶装置の製造方法
と同様の工程は説明を省略又は簡略化し、異なる工程の
み説明する。
不揮発性半導体記憶装置の製造工程の断面図を示す。以
下に、第４の実施形態に係る不揮発性半導体記憶装置の
製造方法について説明する。ここでは、上記第１乃至第
３の実施形態に係る不揮発性半導体記憶装置の製造方法
と同様の工程は説明を省略又は簡略化し、異なる工程の
み説明する。
【００７５】まず、第１のメタル層３０が形成される工
程までは、第３の実施形態と同様であるため、説明は省
略する（図２，図３，図９，図１０，図１４参照）。
程までは、第３の実施形態と同様であるため、説明は省
略する（図２，図３，図９，図１０，図１４参照）。
【００７６】次に、図１７に示すように、ＨＤＰＣＶＤ
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に、第５のシリコン酸化膜３１が堆積される。
その後、ＣＭＰ法により、第５のシリコン酸化膜３１が
平坦にされる。次に、光触刻法によりフォトレジスト
（図示せず）を加工後、このフォトレジストをマスクに
して第５のシリコン酸化膜３１が加工され、第１のメタ
ル層３０の一部が露出される。その後、フォトレジスト
が剥離される。次に、第１のメタル層３０及び第５のシ
リコン酸化膜３１上に、Ｔｉ膜／ＴｉＮ膜／Ａｌ−Ｃｕ
膜からなる積層膜（以下、第３のメタル層と称す）３
２’が堆積される。この第３のメタル層３２’は、例え
ば２５ｎｍ膜厚のＴｉ膜、例えば２５ｎｍの膜厚のＴｉ
Ｎ膜、例えば８００ｎｍの膜厚のＡｌ−Ｃｕ膜が、下か
ら順に堆積されている。引き続き、光触刻法によりフォ
トレジストを加工後、このフォトレジストをマスクにし
て第３のメタル層３２’が加工される。この際、第３の
メタル層３２’は、第１のメタル層３０に電気的に接続
する部分だけでなく、記憶素子の上方に電気的に孤立し
た部分を形成しておくとよい。
法により、第４のシリコン酸化膜２８及び第１のメタル
層３０上に、第５のシリコン酸化膜３１が堆積される。
その後、ＣＭＰ法により、第５のシリコン酸化膜３１が
平坦にされる。次に、光触刻法によりフォトレジスト
（図示せず）を加工後、このフォトレジストをマスクに
して第５のシリコン酸化膜３１が加工され、第１のメタ
ル層３０の一部が露出される。その後、フォトレジスト
が剥離される。次に、第１のメタル層３０及び第５のシ
リコン酸化膜３１上に、Ｔｉ膜／ＴｉＮ膜／Ａｌ−Ｃｕ
膜からなる積層膜（以下、第３のメタル層と称す）３
２’が堆積される。この第３のメタル層３２’は、例え
ば２５ｎｍ膜厚のＴｉ膜、例えば２５ｎｍの膜厚のＴｉ
Ｎ膜、例えば８００ｎｍの膜厚のＡｌ−Ｃｕ膜が、下か
ら順に堆積されている。引き続き、光触刻法によりフォ
トレジストを加工後、このフォトレジストをマスクにし
て第３のメタル層３２’が加工される。この際、第３の
メタル層３２’は、第１のメタル層３０に電気的に接続
する部分だけでなく、記憶素子の上方に電気的に孤立し
た部分を形成しておくとよい。
【００７７】次に、図１６（ａ）、（ｂ）に示すよう
に、ＨＤＰＣＶＤ法により、第５のシリコン酸化膜３１
及び第３のメタル層３２’上に、例えば９００ｎｍの膜
厚の第６のシリコン酸化膜３３が堆積される。その後、
例えば４００℃の水素と窒素の混合雰囲気中で加熱す
る。次に、プラズマＣＶＤ法により、第５のシリコン酸
化膜３１上に第２のシリコン窒化膜３４が堆積される。
次に、第２のシリコン窒化膜３４上にポリイミド樹脂３
５が堆積される。続いて、例えば３５０℃でアニールし
た後、ポリイミド樹脂３５、第２のシリコン窒化膜３
４、第６のシリコン酸化膜３３が加工され、第３のメタ
ル層３２’の一部が露出される。
に、ＨＤＰＣＶＤ法により、第５のシリコン酸化膜３１
及び第３のメタル層３２’上に、例えば９００ｎｍの膜
厚の第６のシリコン酸化膜３３が堆積される。その後、
例えば４００℃の水素と窒素の混合雰囲気中で加熱す
る。次に、プラズマＣＶＤ法により、第５のシリコン酸
化膜３１上に第２のシリコン窒化膜３４が堆積される。
次に、第２のシリコン窒化膜３４上にポリイミド樹脂３
５が堆積される。続いて、例えば３５０℃でアニールし
た後、ポリイミド樹脂３５、第２のシリコン窒化膜３
４、第６のシリコン酸化膜３３が加工され、第３のメタ
ル層３２’の一部が露出される。
【００７８】上記第４の実施形態によれば、第１の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【００７９】その他、本発明は、上記各実施形態に限定
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で、種々に変形することが可能である。
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で、種々に変形することが可能である。
【００８０】例えば、配線の作り方については、上述し
た方法に限定されるものではない。
た方法に限定されるものではない。
【００８１】また、第１乃至第４の実施形態を組み合わ
せた構造でもよい。また、第１乃至第３の実施形態にお
いて、Ａｌ2Ｏ3膜１０のような水素を捕獲する層又は水
素の拡散を抑制する層を積層して形成してもよい。ま
た、第４の実施形態において、第１のメタル層３０の
み、第１及び第３のメタル層３０，３２’の両方を、上
層配線と水素を捕獲する層又は水素の拡散を抑制する層
とを積層して形成したものにしてもよい。
せた構造でもよい。また、第１乃至第３の実施形態にお
いて、Ａｌ2Ｏ3膜１０のような水素を捕獲する層又は水
素の拡散を抑制する層を積層して形成してもよい。ま
た、第４の実施形態において、第１のメタル層３０の
み、第１及び第３のメタル層３０，３２’の両方を、上
層配線と水素を捕獲する層又は水素の拡散を抑制する層
とを積層して形成したものにしてもよい。
【００８２】さらに、上記実施形態には種々の段階の発
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題が解決でき、発明の効果の欄で述べられて
いる効果が得られる場合には、この構成要件が削除され
た構成が発明として抽出され得る。
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題が解決でき、発明の効果の欄で述べられて
いる効果が得られる場合には、この構成要件が削除され
た構成が発明として抽出され得る。
【００８３】
【発明の効果】以上説明したように本発明によれば、デ
ータ保持特性を向上できる不揮発性半導体記憶装置及び
その製造方法を提供できる。
ータ保持特性を向上できる不揮発性半導体記憶装置及び
その製造方法を提供できる。
【図１】図１（ａ）は本発明の第１の実施形態に係わる
不揮発性半導体記憶装置を示す断面図、図１（ｂ）は図
１（ａ）と垂直方向に対する不揮発性半導体記憶装置を
示す断面図。
不揮発性半導体記憶装置を示す断面図、図１（ｂ）は図
１（ａ）と垂直方向に対する不揮発性半導体記憶装置を
示す断面図。
【図２】本発明の第１の実施形態に係わる不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
【図３】図２に続く、本発明の第１の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図４】図３に続く、本発明の第１の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図５】図４に続く、本発明の第１の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図６】図５に続く、本発明の第１の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図７】図６に続く、本発明の第１の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図８】図８（ａ）は本発明の第２の実施形態に係わる
不揮発性半導体記憶装置を示す断面図、図８（ｂ）は図
８（ａ）と垂直方向に対する不揮発性半導体記憶装置を
示す断面図。
不揮発性半導体記憶装置を示す断面図、図８（ｂ）は図
８（ａ）と垂直方向に対する不揮発性半導体記憶装置を
示す断面図。
【図９】図３に続く、本発明の第２の実施形態に係わる
不揮発性半導体記憶装置の製造工程を示す断面図。
不揮発性半導体記憶装置の製造工程を示す断面図。
【図１０】図９に続く、本発明の第２の実施形態に係わ
る不揮発性半導体記憶装置の製造工程を示す断面図。
る不揮発性半導体記憶装置の製造工程を示す断面図。
【図１１】図１０に続く、本発明の第２の実施形態に係
わる不揮発性半導体記憶装置の製造工程を示す断面図。
わる不揮発性半導体記憶装置の製造工程を示す断面図。
【図１２】図１１に続く、本発明の第２の実施形態に係
わる不揮発性半導体記憶装置の製造工程を示す断面図。
わる不揮発性半導体記憶装置の製造工程を示す断面図。
【図１３】図１３（ａ）は本発明の第３の実施形態に係
わる不揮発性半導体記憶装置を示す断面図、図１３
（ｂ）は図１３（ａ）と垂直方向に対する不揮発性半導
体記憶装置を示す断面図。
わる不揮発性半導体記憶装置を示す断面図、図１３
（ｂ）は図１３（ａ）と垂直方向に対する不揮発性半導
体記憶装置を示す断面図。
【図１４】図１０に続く、本発明の第３の実施形態に係
わる不揮発性半導体記憶装置の製造工程を示す断面図。
わる不揮発性半導体記憶装置の製造工程を示す断面図。
【図１５】図１４に続く、本発明の第３の実施形態に係
わる不揮発性半導体記憶装置の製造工程を示す断面図。
わる不揮発性半導体記憶装置の製造工程を示す断面図。
【図１６】図１６（ａ）は本発明の第４の実施形態に係
わる不揮発性半導体記憶装置を示す断面図、図１６
（ｂ）は図１６（ａ）と垂直方向に対する不揮発性半導
体記憶装置を示す断面図。
わる不揮発性半導体記憶装置を示す断面図、図１６
（ｂ）は図１６（ａ）と垂直方向に対する不揮発性半導
体記憶装置を示す断面図。
【図１７】図１４に続く、本発明の第４の実施形態に係
わる不揮発性半導体記憶装置の製造工程を示す断面図。
わる不揮発性半導体記憶装置の製造工程を示す断面図。
【図１８】図１８（ａ）は従来技術による不揮発性半導
体記憶装置を示す断面図、図１８（ｂ）は図１８（ａ）
と垂直方向に対する不揮発性半導体記憶装置を示す断面
図。
体記憶装置を示す断面図、図１８（ｂ）は図１８（ａ）
と垂直方向に対する不揮発性半導体記憶装置を示す断面
図。
【図１９】従来技術による不揮発性半導体記憶装置の製
造工程を示す断面図。
造工程を示す断面図。
【図２０】図１９に続く、従来技術による不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
【図２１】図２０に続く、従来技術による不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
【図２２】図２１に続く、従来技術による不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
【図２３】図２２に続く、従来技術による不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
【図２４】図２３に続く、従来技術による不揮発性半導
体記憶装置の製造工程を示す断面図。
体記憶装置の製造工程を示す断面図。
１０…Ａｌ2Ｏ3膜、
１１…半導体基板、
１２…第１のゲート絶縁膜、
１３…素子分離絶縁膜、
１４…第１の多結晶シリコン膜、
１５…第２の多結晶シリコン膜、
１６…第２のゲート絶縁膜、
１７…第３の多結晶シリコン膜、
１８…Ｗシリサイド膜、
１９…第１のシリコン酸化膜、
２０…第２のシリコン酸化膜、
２１…第１のシリコン窒化膜、
２２…絶縁膜、
２２ａ…第１の絶縁膜、
２２ｂ…第２の絶縁膜、
２３…第３のシリコン酸化膜、
２４…第１のコンタクトホール、
２５…第４の多結晶シリコン膜、
２６…Ｔｉ膜、
２７…第１のＷ膜、
２８…第４のシリコン酸化膜、
２９…第２のＷ膜、
３０…第１のメタル層（バリアメタル膜／Ａｌ−Ｃｕ膜
／バリアメタル膜）、 ３１…第５のシリコン酸化膜、 ３２…第２のメタル層（バリアメタル膜／Ａｌ−Ｃｕ
膜）、 ３２’…第３のメタル層（Ｔｉ膜／ＴｉＮ膜／Ａｌ−Ｃ
ｕ膜）、 ３３…第６のシリコン酸化膜、 ３４…第２のシリコン窒化膜、 ３５…ポリイミド樹脂。
／バリアメタル膜）、 ３１…第５のシリコン酸化膜、 ３２…第２のメタル層（バリアメタル膜／Ａｌ−Ｃｕ
膜）、 ３２’…第３のメタル層（Ｔｉ膜／ＴｉＮ膜／Ａｌ−Ｃ
ｕ膜）、 ３３…第６のシリコン酸化膜、 ３４…第２のシリコン窒化膜、 ３５…ポリイミド樹脂。
フロントページの続き
(72)発明者 小林 英行
三重県四日市市山之一色町800番地 株式
会社東芝四日市工場内
(72)発明者 柴 克育
三重県四日市市山之一色町800番地 株式
会社東芝四日市工場内
(72)発明者 姫野 嘉朗
三重県四日市市山之一色町800番地 株式
会社東芝四日市工場内
Ｆターム(参考） 5F083 EP02 EP23 ER22 GA11 JA35
JA36 JA37 JA39 JA40 MA06
MA20 NA01 PR36 PR40
5F101 BA01 BB05 BD02 BD41 BD50
Claims (46)
- 【請求項１】 記憶素子の上層に、 窒素が添加されたシリコン酸化膜、Ａｌが添加されたシ
リコン酸化膜、Ａｌの酸化物、Ｔｉが添加されたシリコ
ン酸化膜、窒素とＡｌとＴｉの３種類のうち２種類が添
加されたシリコン酸化膜、窒素とＡｌとＴｉの３種類が
添加されたシリコン酸化膜、Ｔｉの酸化物、ＴｉとＡｌ
の酸化物、Ｔｉ，Ｎｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，
Ｍｇ，Ｕ，Ｎｄ，Ｌａ，Ｓｃの金属群のうちいずれか１
つからなる単体金属層、これらの金属群のうち２つ以上
の金属が全体の少なくとも５０％以上含まれている二元
系以上の合金からなる層、この合金の窒化物からなる
層、又はこの合金の水素化物からなる層からなる群のう
ち少なくとも１つ以上を含む層を具備することを特徴と
する半導体記憶装置。 - 【請求項２】 前記記憶素子の前記上層に形成された金
属配線層をさらに具備し、 前記記憶素子と前記金属配線層との間、前記金属配線層
の上層の少なくとも一方に、前記群のうち少なくとも１
つ以上を含む層が形成されていることを特徴とする請求
項１に記載の半導体記憶装置。 - 【請求項３】 前記記憶素子の前記上層に形成された第
１の金属配線層と、 前記第１の金属配線層の上層に形成された第２の金属配
線層とをさらに具備し、 前記記憶素子と前記第１の金属配線層との間、前記第１
及び第２の金属配線層間、前記第２の金属配線層の上層
の少なくともいずれか１つの箇所に、前記群のうち少な
くとも１つ以上を含む層が形成されていることを特徴と
する請求項１に記載の半導体記憶装置。 - 【請求項４】 前記記憶素子の前記上層に形成された金
属配線層をさらに具備し、 前記群のうち少なくとも１つ以上を含む層が前記金属配
線層と積層して形成されていることを特徴とする請求項
１に記載の半導体記憶装置。 - 【請求項５】 前記記憶素子の前記上層に形成された第
１の金属配線層と、 前記第１の金属配線層の上層に形成された第２の金属配
線層とをさらに具備し、 前記群のうち少なくとも１つ以上を含む層が前記第１及
び第２の金属配線層の少なくとも一方と積層して形成さ
れていることを特徴とする請求項１に記載の半導体記憶
装置。 - 【請求項６】 前記記憶素子の前記上層に形成された第
１の金属配線層と、 前記第１の金属配線層と同一面上に前記第１の金属配線
層と分離して形成され、かつ電気的に孤立した第２の金
属配線層とをさらに具備し、 前記群のうち少なくとも１つ以上を含む層が前記第１及
び第２の金属配線層と積層して形成されていることを特
徴とする請求項１に記載の半導体記憶装置。 - 【請求項７】 前記群のうち少なくとも１つ以上を含む
層はＴｉ層であることを特徴とする請求項４乃至６のい
ずれか１項に記載の半導体記憶装置。 - 【請求項８】 前記窒素が添加されたシリコン酸化膜
は、シリコン酸化膜中へ窒素原子をイオン注入すること
により形成されていることを特徴とする請求項１に記載
の半導体記憶装置。 - 【請求項９】 前記窒素が添加されたシリコン酸化膜
は、水素は含まずかつ窒素を含むガスを用いて、ＣＶＤ
法により形成されていることを特徴とする請求項１に記
載の半導体記憶装置。 - 【請求項１０】 前記窒素が添加されたシリコン酸化膜
は、シリコン酸化膜を形成した後、アンモニア雰囲気で
加熱することにより形成されていることを特徴とする請
求項１に記載の半導体記憶装置。 - 【請求項１１】 前記窒素が添加されたシリコン酸化膜
は、ＨＤＰＣＶＤ法により形成されていることを特徴と
する請求項１に記載の半導体記憶装置。 - 【請求項１２】 前記Ａｌが添加されたシリコン酸化膜
は、シリコン酸化膜中にＡｌをイオン注入することによ
り形成されていることを特徴とする請求項１に記載の半
導体記憶装置。 - 【請求項１３】 前記Ａｌが添加されたシリコン酸化膜
は、ＣＶＤ法により形成されていることを特徴とする請
求項１に記載の半導体記憶装置。 - 【請求項１４】 前記Ａｌが添加されたシリコン酸化膜
は、ＡｌとＳｉの合金を形成した後、酸素雰囲気で加熱
することにより形成されていることを特徴とする請求項
１に記載の半導体記憶装置。 - 【請求項１５】 前記Ａｌが添加されたシリコン酸化膜
は、ＰＶＤ法により形成されていることを特徴とする請
求項１に記載の半導体記憶装置。 - 【請求項１６】 前記Ａｌの酸化物は、ＣＶＤ法により
形成されていることを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項１７】 前記Ａｌの酸化物は、ＰＶＤ法により
形成されていることを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項１８】 前記Ａｌの酸化物は、Ａｌを形成した
後、酸素雰囲気で加熱することにより形成されているこ
とを特徴とする請求項１に記載の半導体記憶装置。 - 【請求項１９】 前記Ｔｉが添加されたシリコン酸化膜
は、シリコン酸化膜中にＴｉをイオン注入することによ
り形成されていることを特徴とする請求項１に記載の半
導体記憶装置。 - 【請求項２０】 前記Ｔｉが添加されたシリコン酸化膜
は、ＣＶＤ法により形成されていることを特徴とする請
求項１に記載の半導体記憶装置。 - 【請求項２１】 前記Ｔｉの酸化物は、ＣＶＤ法により
形成されていることを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項２２】 前記Ｔｉの酸化物は、ＰＶＤ法により
形成されていることを特徴とする請求項１に記載の半導
体記憶装置。 - 【請求項２３】 前記Ｔｉの酸化物は、Ｔｉを形成した
後、酸素雰囲気で加熱することより形成されていること
を特徴とする請求項１に記載の半導体記憶装置。 - 【請求項２４】 記憶素子の上層に、 窒素が添加されたシリコン酸化膜、Ａｌが添加されたシ
リコン酸化膜、Ａｌの酸化物、Ｔｉが添加されたシリコ
ン酸化膜、窒素とＡｌとＴｉの３種類のうち２種類が添
加されたシリコン酸化膜、窒素とＡｌとＴｉの３種類が
添加されたシリコン酸化膜、Ｔｉの酸化物、ＴｉとＡｌ
の酸化物、Ｔｉ，Ｎｉ，Ｃｏ，Ｚｒ，Ｃｕ，Ｐｔ，Ｖ，
Ｍｇ，Ｕ，Ｎｄ，Ｌａ，Ｓｃの金属群のうちいずれか１
つからなる単体金属層、これらの金属群のうち２つ以上
の金属が全体の少なくとも５０％以上含まれている二元
系以上の合金からなる層、この合金の窒化物からなる
層、又はこの合金の水素化物からなる層からなる群のう
ち少なくとも１つ以上を含む層を形成することを特徴と
する半導体記憶装置の製造方法。 - 【請求項２５】 前記記憶素子の前記上層に金属配線層
をさらに形成し、 前記記憶素子と前記金属配線層との間、前記金属配線層
の上層の少なくとも一方に、前記群のうち少なくとも１
つ以上を含む層が形成されていることを特徴とする請求
項２４に記載の半導体記憶装置の製造方法。 - 【請求項２６】 前記記憶素子の前記上層に第１の金属
配線層を形成し、 前記第１の金属配線層の上層に第２の金属配線層を形成
し、 前記記憶素子と前記第１の金属配線層との間、前記第１
及び第２の金属配線層間、前記第２の金属配線層の上層
の少なくともいずれか１つの箇所に、前記群のうち少な
くとも１つ以上を含む層が形成されていることを特徴と
する請求項２４に記載の半導体記憶装置の製造方法。 - 【請求項２７】 前記記憶素子の前記上層に金属配線層
を形成し、 前記群のうち少なくとも１つ以上を含む層が前記金属配
線層と積層して形成されていることを特徴とする請求項
２４に記載の半導体記憶装置の製造方法。 - 【請求項２８】 前記記憶素子の前記上層に第１の金属
配線層を形成し、 前記第１の金属配線層の上層に第２の金属配線層を形成
し、 前記群のうち少なくとも１つ以上を含む層が前記第１及
び第２の金属配線層の少なくとも一方と積層して形成さ
れていることを特徴とする請求項２４に記載の半導体記
憶装置の製造方法。 - 【請求項２９】 前記記憶素子の前記上層に第１の金属
配線層を形成するとともに、 前記第１の金属配線層と同一面上に前記第１の金属配線
層と分離し、かつ電気的に孤立した第２の金属配線層を
形成し、 前記群のうち少なくとも１つ以上を含む層が前記第１及
び第２の金属配線層と積層して形成されていることを特
徴とする請求項２４に記載の半導体記憶装置の製造方
法。 - 【請求項３０】 前記群のうち少なくとも１つ以上を含
む層はＴｉ層であることを特徴とする請求項２７乃至２
９のいずれか１項に記載の半導体記憶装置の製造方法。 - 【請求項３１】 前記窒素が添加されたシリコン酸化膜
は、シリコン酸化膜中へ窒素原子をイオン注入すること
により形成されることを特徴とする請求項２４に記載の
半導体記憶装置の製造方法。 - 【請求項３２】 前記窒素が添加されたシリコン酸化膜
は、水素は含まずかつ窒素を含むガスを用いて、ＣＶＤ
法により形成されることを特徴とする請求項２４に記載
の半導体記憶装置の製造方法。 - 【請求項３３】 前記窒素が添加されたシリコン酸化膜
は、シリコン酸化膜を形成した後、アンモニア雰囲気で
加熱することにより形成されることを特徴とする請求項
２４に記載の半導体記憶装置の製造方法。 - 【請求項３４】 前記窒素が添加されたシリコン酸化膜
は、ＨＤＰＣＶＤ法により形成されることを特徴とする
請求項２４に記載の半導体記憶装置の製造方法。 - 【請求項３５】 前記Ａｌが添加されたシリコン酸化膜
は、シリコン酸化膜中にＡｌをイオン注入することによ
り形成されることを特徴とする請求項２４に記載の半導
体記憶装置の製造方法。 - 【請求項３６】 前記Ａｌが添加されたシリコン酸化膜
は、ＣＶＤ法により形成されることを特徴とする請求項
２４に記載の半導体記憶装置の製造方法。 - 【請求項３７】 前記Ａｌが添加されたシリコン酸化膜
は、ＡｌとＳｉの合金を形成した後、酸素雰囲気で加熱
することにより形成されることを特徴とする請求項２４
に記載の半導体記憶装置の製造方法。 - 【請求項３８】 前記Ａｌが添加されたシリコン酸化膜
は、ＰＶＤ法により形成されることを特徴とする請求項
２４に記載の半導体記憶装置の製造方法。 - 【請求項３９】 前記Ａｌの酸化物は、ＣＶＤ法により
形成されることを特徴とする請求項２４に記載の半導体
記憶装置の製造方法。 - 【請求項４０】 前記Ａｌの酸化物は、ＰＶＤ法により
形成されることを特徴とする請求項２４に記載の半導体
記憶装置の製造方法。 - 【請求項４１】 前記Ａｌの酸化物は、Ａｌを形成した
後、酸素雰囲気で加熱することにより形成されることを
特徴とする請求項２４に記載の半導体記憶装置の製造方
法。 - 【請求項４２】 前記Ｔｉが添加されたシリコン酸化膜
は、シリコン酸化膜中にＴｉをイオン注入することによ
り形成されることを特徴とする請求項２４に記載の半導
体記憶装置の製造方法。 - 【請求項４３】 前記Ｔｉが添加されたシリコン酸化膜
は、ＣＶＤ法により形成されることを特徴とする請求項
２４に記載の半導体記憶装置の製造方法。 - 【請求項４４】 前記Ｔｉの酸化物は、ＣＶＤ法により
形成されることを特徴とする請求項２４に記載の半導体
記憶装置の製造方法。 - 【請求項４５】 前記Ｔｉの酸化物は、ＰＶＤ法により
形成されることを特徴とする請求項２４に記載の半導体
記憶装置の製造方法。 - 【請求項４６】 前記Ｔｉの酸化物は、Ｔｉを形成した
後、酸素雰囲気で加熱することより形成されることを特
徴とする請求項２４に記載の半導体記憶装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102818A JP2003297956A (ja) | 2002-04-04 | 2002-04-04 | 半導体記憶装置及びその製造方法 |
| TW092104034A TWI233185B (en) | 2002-04-04 | 2003-02-26 | Semiconductor memory device and its manufacturing method |
| KR10-2003-0012268A KR100482711B1 (ko) | 2002-04-04 | 2003-02-27 | 반도체 기억 장치 및 그 제조 방법 |
| CNB031066879A CN100514653C (zh) | 2002-04-04 | 2003-02-28 | 非易失性半导体存储装置及其制造方法 |
| US10/396,463 US7166889B2 (en) | 2002-04-04 | 2003-03-26 | Semiconductor memory device having a gate electrode and a method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102818A JP2003297956A (ja) | 2002-04-04 | 2002-04-04 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297956A true JP2003297956A (ja) | 2003-10-17 |
| JP2003297956A5 JP2003297956A5 (ja) | 2006-04-06 |
Family
ID=28786275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002102818A Pending JP2003297956A (ja) | 2002-04-04 | 2002-04-04 | 半導体記憶装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7166889B2 (ja) |
| JP (1) | JP2003297956A (ja) |
| KR (1) | KR100482711B1 (ja) |
| CN (1) | CN100514653C (ja) |
| TW (1) | TWI233185B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088018A (ja) * | 2005-09-20 | 2007-04-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7763931B2 (en) | 2006-12-28 | 2010-07-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2012216793A (ja) * | 2011-03-25 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2016149562A (ja) * | 2011-03-25 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 積層構造体、及びその作製方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101813B2 (en) * | 2002-12-04 | 2006-09-05 | Micron Technology Inc. | Atomic layer deposited Zr-Sn-Ti-O films |
| JP4340517B2 (ja) * | 2003-10-30 | 2009-10-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| WO2005093837A1 (en) * | 2004-03-29 | 2005-10-06 | Industry-University Cooperation Foundation Hanyang University | Flash memory device utilizing nanocrystals embeded in polymer |
| US20050287747A1 (en) * | 2004-06-29 | 2005-12-29 | International Business Machines Corporation | Doped nitride film, doped oxide film and other doped films |
| JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
| US7081421B2 (en) | 2004-08-26 | 2006-07-25 | Micron Technology, Inc. | Lanthanide oxide dielectric layer |
| US7588988B2 (en) * | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7494939B2 (en) | 2004-08-31 | 2009-02-24 | Micron Technology, Inc. | Methods for forming a lanthanum-metal oxide dielectric layer |
| US7235501B2 (en) * | 2004-12-13 | 2007-06-26 | Micron Technology, Inc. | Lanthanum hafnium oxide dielectrics |
| US7662729B2 (en) * | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| KR100687760B1 (ko) | 2005-10-19 | 2007-02-27 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 하는 절연체 및 그 제조방법,이를 이용한 소자 |
| JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7879718B2 (en) * | 2006-12-27 | 2011-02-01 | Spansion Llc | Local interconnect having increased misalignment tolerance |
| US8283224B2 (en) * | 2008-12-23 | 2012-10-09 | Texas Instruments Incorporated | Ammonia pre-treatment in the fabrication of a memory cell |
| CN101562228B (zh) * | 2009-05-27 | 2011-03-30 | 中山大学 | 一种非挥发性电阻存储元件及其制备方法 |
| JP2013197187A (ja) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8835248B2 (en) * | 2012-05-24 | 2014-09-16 | Sandisk Technologies Inc. | Method for forming metal wire |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281663A (ja) * | 1989-03-22 | 1990-11-19 | Intel Corp | 半導体装置の製造方法 |
| JPH04177761A (ja) * | 1990-11-09 | 1992-06-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH09331031A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | 強誘電体を用いた半導体集積回路とその製造方法 |
| JPH1187633A (ja) * | 1997-09-02 | 1999-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11111951A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JPH11176960A (ja) * | 1997-12-10 | 1999-07-02 | Toshiba Corp | 不揮発性半導体メモリ及びデータ読み出し方法 |
| JPH11284067A (ja) * | 1998-03-27 | 1999-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11284155A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2001015703A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 混載ｌｓｉ半導体装置 |
| JP2001028404A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
| JP2001223342A (ja) * | 1999-12-22 | 2001-08-17 | Texas Instr Inc <Ti> | 半導体デバイスの強誘電性コンデンサ下に位置する導電性プラグを平坦化する方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2667605B2 (ja) | 1991-02-21 | 1997-10-27 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| US5343514A (en) * | 1993-12-10 | 1994-08-30 | Snyder Gary K | Telephone line powered system |
| JPH07335641A (ja) * | 1994-06-03 | 1995-12-22 | Sony Corp | シリコン酸化膜の形成方法及び半導体装置の酸化膜 |
| JP3893480B2 (ja) * | 1994-09-28 | 2007-03-14 | 株式会社リコー | デジタル電子カメラ |
| US5656519A (en) | 1995-02-14 | 1997-08-12 | Nec Corporation | Method for manufacturing salicide semiconductor device |
| JP3146962B2 (ja) * | 1995-12-14 | 2001-03-19 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| TW468253B (en) | 1997-01-13 | 2001-12-11 | Hitachi Ltd | Semiconductor memory device |
| KR100269306B1 (ko) * | 1997-07-31 | 2000-10-16 | 윤종용 | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 |
| US6027793A (en) * | 1997-11-03 | 2000-02-22 | Alusuisse Technology & Management Ltd. | Packaging film |
| US6040605A (en) * | 1998-01-28 | 2000-03-21 | Hitachi, Ltd. | Semiconductor memory device |
| US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
| JP2000156480A (ja) * | 1998-09-03 | 2000-06-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5895239A (en) * | 1998-09-14 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts |
| JP3837253B2 (ja) | 1999-03-09 | 2006-10-25 | 三洋電機株式会社 | 不揮発性半導体記憶装置とその製造方法 |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| KR100308622B1 (ko) * | 1999-04-12 | 2001-11-01 | 윤종용 | 디램 셀 캐패시터 및 제조 방법 |
| JP2001085547A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその読み出し方法 |
| EP1218928A1 (en) * | 1999-09-28 | 2002-07-03 | Symetrix Corporation | Integrated circuits with barrier layers and methods of fabricating same |
| KR100362189B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| JP3659161B2 (ja) * | 2000-10-30 | 2005-06-15 | 日本電気株式会社 | 動画像符号化装置及びそれを用いたテレビ電話端末 |
| KR100396470B1 (ko) * | 2001-02-19 | 2003-09-03 | 삼성전자주식회사 | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 |
| JP4657480B2 (ja) * | 2001-03-27 | 2011-03-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100421911B1 (ko) * | 2001-09-20 | 2004-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 격리 영역 형성 방법 |
| US6693321B1 (en) * | 2002-05-15 | 2004-02-17 | Advanced Micro Devices, Inc. | Replacing layers of an intergate dielectric layer with high-K material for improved scalability |
-
2002
- 2002-04-04 JP JP2002102818A patent/JP2003297956A/ja active Pending
-
2003
- 2003-02-26 TW TW092104034A patent/TWI233185B/zh not_active IP Right Cessation
- 2003-02-27 KR KR10-2003-0012268A patent/KR100482711B1/ko not_active IP Right Cessation
- 2003-02-28 CN CNB031066879A patent/CN100514653C/zh not_active Expired - Fee Related
- 2003-03-26 US US10/396,463 patent/US7166889B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281663A (ja) * | 1989-03-22 | 1990-11-19 | Intel Corp | 半導体装置の製造方法 |
| JPH04177761A (ja) * | 1990-11-09 | 1992-06-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH09331031A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | 強誘電体を用いた半導体集積回路とその製造方法 |
| JPH1187633A (ja) * | 1997-09-02 | 1999-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH11111951A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JPH11176960A (ja) * | 1997-12-10 | 1999-07-02 | Toshiba Corp | 不揮発性半導体メモリ及びデータ読み出し方法 |
| JPH11284067A (ja) * | 1998-03-27 | 1999-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11284155A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2001015703A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 混載ｌｓｉ半導体装置 |
| JP2001028404A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
| JP2001223342A (ja) * | 1999-12-22 | 2001-08-17 | Texas Instr Inc <Ti> | 半導体デバイスの強誘電性コンデンサ下に位置する導電性プラグを平坦化する方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088018A (ja) * | 2005-09-20 | 2007-04-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7763931B2 (en) | 2006-12-28 | 2010-07-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2012216793A (ja) * | 2011-03-25 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9397225B2 (en) | 2011-03-25 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016149562A (ja) * | 2011-03-25 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 積層構造体、及びその作製方法 |
| JP2016189483A (ja) * | 2011-03-25 | 2016-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040013009A1 (en) | 2004-01-22 |
| CN100514653C (zh) | 2009-07-15 |
| KR20030079674A (ko) | 2003-10-10 |
| TW200400600A (en) | 2004-01-01 |
| US7166889B2 (en) | 2007-01-23 |
| CN1449044A (zh) | 2003-10-15 |
| TWI233185B (en) | 2005-05-21 |
| KR100482711B1 (ko) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003297956A (ja) | 半導体記憶装置及びその製造方法 | |
| US8686535B2 (en) | Trench isolation implantation | |
| US8309448B2 (en) | Method for forming buried word line in semiconductor device | |
| JPH09246497A (ja) | 半導体装置を形成する方法 | |
| TW201338023A (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| TW412791B (en) | Semiconductor device and method for making the same | |
| JP2000223571A (ja) | 半導体素子のコンタクト形成方法 | |
| JP2003124144A (ja) | 半導体素子の製造方法 | |
| TWI248170B (en) | Memory device and coding method of memory cell thereof | |
| US6011289A (en) | Metal oxide stack for flash memory application | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| JPH11284150A (ja) | 単結晶シリコン領域と多結晶シリコン構造体を有する半導体装置および単結晶シリコン領域と多結晶シリコン構造体との間のコンタクトを生成する方法 | |
| JP2006093635A (ja) | 半導体装置およびその製造方法 | |
| US6169041B1 (en) | Method for enhancing the reliability of a dielectric layer of a semiconductor wafer | |
| US6316313B1 (en) | Method of manufacturing a flash memory device | |
| JPH11102877A (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| JP3765968B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP3438434B2 (ja) | 不揮発性半導体装置およびその製造方法 | |
| JP2006165090A (ja) | Ｍｏｓ型半導体装置の製造方法およびｍｏｓ型半導体装置 | |
| US8828867B2 (en) | System and method for manufacturing contact | |
| US7407884B2 (en) | Method for forming an aluminum contact | |
| TW584942B (en) | Method for fabricating nitride read-only memory | |
| TW452865B (en) | Method for forming conductive area by ionized metal plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |