JP2000223571A - 半導体素子のコンタクト形成方法 - Google Patents
半導体素子のコンタクト形成方法Info
- Publication number
- JP2000223571A JP2000223571A JP11329448A JP32944899A JP2000223571A JP 2000223571 A JP2000223571 A JP 2000223571A JP 11329448 A JP11329448 A JP 11329448A JP 32944899 A JP32944899 A JP 32944899A JP 2000223571 A JP2000223571 A JP 2000223571A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- forming
- layer
- conductive
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 295
- 238000009792 diffusion process Methods 0.000 claims abstract description 97
- 239000012535 impurity Substances 0.000 claims abstract description 63
- 150000002500 ions Chemical class 0.000 claims abstract description 43
- 230000003405 preventing effect Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 41
- 229910052721 tungsten Inorganic materials 0.000 claims description 41
- 239000010937 tungsten Substances 0.000 claims description 40
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 229910052796 boron Inorganic materials 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 17
- -1 nitrogen ions Chemical class 0.000 claims description 17
- 239000010936 titanium Substances 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 17
- 229910021341 titanium silicide Inorganic materials 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 125000001153 fluoro group Chemical group F* 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 125000002147 dimethylamino group Chemical group [H]C([H])([H])N(*)C([H])([H])[H] 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 イオン拡散防止埋込み層を形成することによ
り、不純物イオンの拡散を抑制し、コンタクト抵抗及び
漏れ電流を低減することができる半導体素子のコンタク
ト形成方法に関するものである。 【解決手段】 不純物拡散領域２１を内包した半導体基
板２０上にコンタクトホールが形成された層間絶縁膜２
２を形成し、該層間絶縁膜２２を覆う第１導電層２３を
形成し、該第１導電層２３を覆う第２導電層２４を形成
し、該第１導電層２３界面に第３導電層２５を形成し、
該第２導電層２４内部にイオン拡散防止層２６を形成
し、該コンタクトホール内に導電性プラグ２７を形成
し、該導電性プラグ２７上に第４導電層２８を形成する
ステップを順次行うことを特徴とする半導体素子のコン
タクト形成方法である。これにより、半導体素子の不純
物イオンの拡散を抑制し、コンタクト抵抗及び漏れ電流
を低減することができる。
り、不純物イオンの拡散を抑制し、コンタクト抵抗及び
漏れ電流を低減することができる半導体素子のコンタク
ト形成方法に関するものである。 【解決手段】 不純物拡散領域２１を内包した半導体基
板２０上にコンタクトホールが形成された層間絶縁膜２
２を形成し、該層間絶縁膜２２を覆う第１導電層２３を
形成し、該第１導電層２３を覆う第２導電層２４を形成
し、該第１導電層２３界面に第３導電層２５を形成し、
該第２導電層２４内部にイオン拡散防止層２６を形成
し、該コンタクトホール内に導電性プラグ２７を形成
し、該導電性プラグ２７上に第４導電層２８を形成する
ステップを順次行うことを特徴とする半導体素子のコン
タクト形成方法である。これにより、半導体素子の不純
物イオンの拡散を抑制し、コンタクト抵抗及び漏れ電流
を低減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子のコン
タクト形成方法に関するもので、特に、バリアー金属層
の内部に別途の拡散防止イオン埋没層を形成して、不純
物拡散領域における不純物イオンの濃度減少を防止し、
それと同時に、導電性プラグ内におけるフッ素の半導体
基板への浸透を防止して、活性領域及び導電性プラグに
おけるコンタクト抵抗を低め、ジャンクションにおける
漏洩電流を減少させることによって半導体素子の動作速
度を向上させて電力消耗を減少させることができる、半
導体素子のコンタクト形成方法に関する。
タクト形成方法に関するもので、特に、バリアー金属層
の内部に別途の拡散防止イオン埋没層を形成して、不純
物拡散領域における不純物イオンの濃度減少を防止し、
それと同時に、導電性プラグ内におけるフッ素の半導体
基板への浸透を防止して、活性領域及び導電性プラグに
おけるコンタクト抵抗を低め、ジャンクションにおける
漏洩電流を減少させることによって半導体素子の動作速
度を向上させて電力消耗を減少させることができる、半
導体素子のコンタクト形成方法に関する。
【０００２】
【従来の技術】近年、半導体素子が高集積化されるにつ
れて、高速で動作する低電力消耗形回路設計が、更に重
要視されるようになってきた。このような低電力消耗形
回路を設計することにおいて特に要求されるいくつかの
制限要素があるが、その中の１つがコンタクト部位にお
ける抵抗減少である。
れて、高速で動作する低電力消耗形回路設計が、更に重
要視されるようになってきた。このような低電力消耗形
回路を設計することにおいて特に要求されるいくつかの
制限要素があるが、その中の１つがコンタクト部位にお
ける抵抗減少である。
【０００３】メモリ素子の集積度増加と動作速度の向上
のため、導電性プラグとビットラインとをタングステン
から形成する技術が、主要研究対象となっている。この
ような構造は、従来技術のタングステン／ポリシリコン
構造と比べて電気抵抗を約１／８程度に減少することが
できるので、高性能メモリ素子の製造において必須とな
っている。
のため、導電性プラグとビットラインとをタングステン
から形成する技術が、主要研究対象となっている。この
ような構造は、従来技術のタングステン／ポリシリコン
構造と比べて電気抵抗を約１／８程度に減少することが
できるので、高性能メモリ素子の製造において必須とな
っている。
【０００４】従来技術のタングステンビットラインコン
タクト部位においては、ｐ形のイオンがドーピングされ
たソース／ドレインの不純物拡散領域はホウ素イオンが
ドーピングされ、バリアー金属層は窒化チタンからな
り、導電性プラグはタングステンからなっている。
タクト部位においては、ｐ形のイオンがドーピングされ
たソース／ドレインの不純物拡散領域はホウ素イオンが
ドーピングされ、バリアー金属層は窒化チタンからな
り、導電性プラグはタングステンからなっている。
【０００５】ホウ素原子は、約７００℃以上の高温のも
とで金属、即ち窒化チタン(TiN)とタングステン(W)とに
拡散され易くなる特性がある。つまり、キャパシタ形成
工程において、又は層間絶縁膜の蒸着及び熱処理工程に
おいて、ソース／ドレインに埋没されて拡散されたイオ
ンの中でも、特にホウ素原子は、タングステンからなる
ビットラインを形成するステップ以降の工程において、
窒化チタン／タングステン層に拡散され易くなる。そう
すると、半導体基板内の不純物拡散領域におけるドーパ
ントであるホウ素イオンの濃度は、相対的に減少し、そ
のことによってコンタクト抵抗(contact resistance)が
増加するようになる。したがって、素子の消費電力を増
加させ、また動作速度を減少させるようになる。
とで金属、即ち窒化チタン(TiN)とタングステン(W)とに
拡散され易くなる特性がある。つまり、キャパシタ形成
工程において、又は層間絶縁膜の蒸着及び熱処理工程に
おいて、ソース／ドレインに埋没されて拡散されたイオ
ンの中でも、特にホウ素原子は、タングステンからなる
ビットラインを形成するステップ以降の工程において、
窒化チタン／タングステン層に拡散され易くなる。そう
すると、半導体基板内の不純物拡散領域におけるドーパ
ントであるホウ素イオンの濃度は、相対的に減少し、そ
のことによってコンタクト抵抗(contact resistance)が
増加するようになる。したがって、素子の消費電力を増
加させ、また動作速度を減少させるようになる。
【０００６】また、タングステンからなる導電性プラグ
は、拡散防止用のバリアー金属層上にフッ化タングステ
ン(WF6)等の気体を用いて、化学気相蒸着(Chemical Vap
or Deposition：以下、「ＣＶＤ」と略称する)法を施
し、タングステンがコンタクトホールを満たすように蒸
着して形成される。
は、拡散防止用のバリアー金属層上にフッ化タングステ
ン(WF6)等の気体を用いて、化学気相蒸着(Chemical Vap
or Deposition：以下、「ＣＶＤ」と略称する)法を施
し、タングステンがコンタクトホールを満たすように蒸
着して形成される。
【０００７】この時、雰囲気となる気体に用いられるフ
ッ化タングステンに含まれたフッ素(F)が導電性プラグ
に含まれるようになり、このようなフッ素原子は、不純
物拡散領域に拡散し、シリコンからなる半導体基板の表
面に形成されたシリコン／ケイ化チタン(TiSix)界面に
フッ化チタン(TiFx)を形成し、ソース／ドレインジャン
クションに深く浸透する。したがって、コンタクト抵抗
を増加させ、ジャンクションにおける漏洩電流を増加さ
せるようになる。
ッ化タングステンに含まれたフッ素(F)が導電性プラグ
に含まれるようになり、このようなフッ素原子は、不純
物拡散領域に拡散し、シリコンからなる半導体基板の表
面に形成されたシリコン／ケイ化チタン(TiSix)界面に
フッ化チタン(TiFx)を形成し、ソース／ドレインジャン
クションに深く浸透する。したがって、コンタクト抵抗
を増加させ、ジャンクションにおける漏洩電流を増加さ
せるようになる。
【０００８】さらに、ケイ化物であるケイ化チタンを形
成させるために半導体基板に熱処理を施す時、コンタク
トホールの底部に位置するバリアー金属層である窒化チ
タン層の体積は、ケイ化チタンの体積より大きくなる。
したがって、ケイ化チタンが形成される時の体積の縮小
によるストレスに起因して微細亀裂(micro-crack)がバ
リアー金属層上に発生するようになる。
成させるために半導体基板に熱処理を施す時、コンタク
トホールの底部に位置するバリアー金属層である窒化チ
タン層の体積は、ケイ化チタンの体積より大きくなる。
したがって、ケイ化チタンが形成される時の体積の縮小
によるストレスに起因して微細亀裂(micro-crack)がバ
リアー金属層上に発生するようになる。
【０００９】図５〜図７は、従来技術による半導体素子
のコンタクト形成方法を図示する工程断面図である。ま
ず、図５を参照すると、ソース／ドレインを形成するた
め、半導体基板１０の所定部位に高濃度のホウ素イオン
をドーピングし、ｐ形の不純物拡散領域１１が形成され
た半導体基板１０を形成する。この半導体基板１０上
に、ＣＶＤ法を施し、酸化膜または窒化膜を蒸着して層
間絶縁膜１２を形成する。
のコンタクト形成方法を図示する工程断面図である。ま
ず、図５を参照すると、ソース／ドレインを形成するた
め、半導体基板１０の所定部位に高濃度のホウ素イオン
をドーピングし、ｐ形の不純物拡散領域１１が形成され
た半導体基板１０を形成する。この半導体基板１０上
に、ＣＶＤ法を施し、酸化膜または窒化膜を蒸着して層
間絶縁膜１２を形成する。
【００１０】次に、層間絶縁膜１２上にフォトレジスト
を塗布した後、露光及び現像を施して、開放されるコン
タクト部の上部に位置し、層間絶縁膜１２の表面を露出
させるフォトレジストパターンを形成させる。
を塗布した後、露光及び現像を施して、開放されるコン
タクト部の上部に位置し、層間絶縁膜１２の表面を露出
させるフォトレジストパターンを形成させる。
【００１１】次に、層間絶縁膜１２における上面がフォ
トレジストパターンに覆われていない部位を除去する
と、不純物拡散領域１１の一部表面を露出し、コンタク
トホールが形成される。このコンタクトホールは、プラ
グを含むビットラインコンタクトが形成される部位とな
る。
トレジストパターンに覆われていない部位を除去する
と、不純物拡散領域１１の一部表面を露出し、コンタク
トホールが形成される。このコンタクトホールは、プラ
グを含むビットラインコンタクトが形成される部位とな
る。
【００１２】そして、コンタクトホールが形成され露出
した半導体基板１０の不純物拡散領域１１の表面をフッ
化水素(HF)又はＢＯＥ(Buffered Oxide Etchant)等で洗
浄して自然酸化膜を除去し、それと同時にコンタクトホ
ールの形成時に残留したポリマー等を除去する。
した半導体基板１０の不純物拡散領域１１の表面をフッ
化水素(HF)又はＢＯＥ(Buffered Oxide Etchant)等で洗
浄して自然酸化膜を除去し、それと同時にコンタクトホ
ールの形成時に残留したポリマー等を除去する。
【００１３】次に、図６を参照すると、前記層間絶縁膜
１２の表面及びコンタクトホールの底部に露出した不純
物拡散領域１１の表面にケイ化物を形成するため、チタ
ンからなる第１導電層１３を形成した後、この第１導電
層１３の表面に、拡散防止用のバリアー金属層となる窒
化チタンからなる第２導電層１４を蒸着して形成する。
この時、それぞれの金属層の蒸着厚さが３００Å程度と
なるよう、スパッタリング法を施して蒸着する。このよ
うなスパッタリング法は、コンタクトホールの縦横比に
応じて平行イオン化金属プラズマ(collimated Ionized
Metal Plasma)又は中空陰極電磁管(Hollow Cathode Mag
netron)を用いる。
１２の表面及びコンタクトホールの底部に露出した不純
物拡散領域１１の表面にケイ化物を形成するため、チタ
ンからなる第１導電層１３を形成した後、この第１導電
層１３の表面に、拡散防止用のバリアー金属層となる窒
化チタンからなる第２導電層１４を蒸着して形成する。
この時、それぞれの金属層の蒸着厚さが３００Å程度と
なるよう、スパッタリング法を施して蒸着する。このよ
うなスパッタリング法は、コンタクトホールの縦横比に
応じて平行イオン化金属プラズマ(collimated Ionized
Metal Plasma)又は中空陰極電磁管(Hollow Cathode Mag
netron)を用いる。
【００１４】そして、コンタクトの抵抗を減少させるケ
イ化物を形成するため、窒素雰囲気下にて、半導体基板
１０に６５０℃以上の温度で熱処理を施すと、チタン及
びシリコンが反応してケイ化物が生成し、チタンからな
る第１導電層１３及び不純物拡散領域１１の界面部に、
ケイ化チタンからなる第３導電層１５が形成される。こ
の時の熱処理は、急速熱処理(Rapid Thermal Process)
の場合は約３０秒間施し、炉(furnace)を用いる場合は
約３０分間施す。
イ化物を形成するため、窒素雰囲気下にて、半導体基板
１０に６５０℃以上の温度で熱処理を施すと、チタン及
びシリコンが反応してケイ化物が生成し、チタンからな
る第１導電層１３及び不純物拡散領域１１の界面部に、
ケイ化チタンからなる第３導電層１５が形成される。こ
の時の熱処理は、急速熱処理(Rapid Thermal Process)
の場合は約３０秒間施し、炉(furnace)を用いる場合は
約３０分間施す。
【００１５】次に、図７を参照すると、ＣＶＤ法を施
し、バリアー金属層となる第２導電層１４の表面にコン
タクトホールを充填するように、タングステンを約４０
００Åの厚さで蒸着し形成する。
し、バリアー金属層となる第２導電層１４の表面にコン
タクトホールを充填するように、タングステンを約４０
００Åの厚さで蒸着し形成する。
【００１６】次に、このタングステン層の表面に、エッ
チバック法等のＣＭＰ(Chemical-Mechanical Polishin
g)を施し、前記第２導電層の表面を露出させる平坦化工
程を施す。こうして、コンタクトホールがタングステン
で充填された導電性プラグ１６が形成される。
チバック法等のＣＭＰ(Chemical-Mechanical Polishin
g)を施し、前記第２導電層の表面を露出させる平坦化工
程を施す。こうして、コンタクトホールがタングステン
で充填された導電性プラグ１６が形成される。
【００１７】次いで、前記導電性プラグ１６及び前記第
２導電層１４の表面に、タングステンからなる第４導電
層を約１０００Åの厚さで蒸着する。この時、タングス
テンは、ＣＶＤ法又はスパッタリング法を施し形成す
る。
２導電層１４の表面に、タングステンからなる第４導電
層を約１０００Åの厚さで蒸着する。この時、タングス
テンは、ＣＶＤ法又はスパッタリング法を施し形成す
る。
【００１８】その後、このタングステンからなる第４導
電層１７の所定部位を写真食刻工程により除去してビッ
トラインを形成する。
電層１７の所定部位を写真食刻工程により除去してビッ
トラインを形成する。
【００１９】
【発明が解決しようとする課題】しかし、上述した従来
の半導体素子のコンタクト形成方法は、半導体基板１０
に形成された不純物拡散領域１１におけるドーパントで
あるホウ素イオンの濃度が減少し易いので、コンタクト
抵抗が増加するようになる。したがって、素子の消費電
力を増加させ、動作速度を減少させる問題点があった。
の半導体素子のコンタクト形成方法は、半導体基板１０
に形成された不純物拡散領域１１におけるドーパントで
あるホウ素イオンの濃度が減少し易いので、コンタクト
抵抗が増加するようになる。したがって、素子の消費電
力を増加させ、動作速度を減少させる問題点があった。
【００２０】また、タングステンからなる導電性プラグ
１６の形成時、雰囲気となる気体として用いるフッ化タ
ングステンに含まれたフッ素が導電性プラグ１６に含ま
れるようになるので、この導電性プラグ１６内のフッ素
原子は、シリコンからなる半導体基板１０の表面に形成
されたシリコン／ケイ化チタン界面に拡散してフッ化チ
タンを形成し、ソース／ドレインジャンクションに深く
浸透する。したがって、コンタクト抵抗を増加させ、ジ
ャンクションにおける漏洩電流を増加させるようになる
という問題点があった。
１６の形成時、雰囲気となる気体として用いるフッ化タ
ングステンに含まれたフッ素が導電性プラグ１６に含ま
れるようになるので、この導電性プラグ１６内のフッ素
原子は、シリコンからなる半導体基板１０の表面に形成
されたシリコン／ケイ化チタン界面に拡散してフッ化チ
タンを形成し、ソース／ドレインジャンクションに深く
浸透する。したがって、コンタクト抵抗を増加させ、ジ
ャンクションにおける漏洩電流を増加させるようになる
という問題点があった。
【００２１】さらに、ケイ化チタンからなる第３導電層
１５を形成させるため、半導体基板１０に熱処理を施す
時、コンタクトホールの底部に位置するバリアー金属層
である窒化チタンからなる第２導電層１４の体積がケイ
化チタンからなる第３導電層１５の体積より大きくな
る。したがって、第３導電層１５が形成される時の体積
の縮小によるストレスに起因して微細亀裂が発生するよ
うになる問題点があった。
１５を形成させるため、半導体基板１０に熱処理を施す
時、コンタクトホールの底部に位置するバリアー金属層
である窒化チタンからなる第２導電層１４の体積がケイ
化チタンからなる第３導電層１５の体積より大きくな
る。したがって、第３導電層１５が形成される時の体積
の縮小によるストレスに起因して微細亀裂が発生するよ
うになる問題点があった。
【００２２】そこで、本発明の目的は、タングステンか
らなる導電層プラグ及びビットラインとなる第４導電層
を形成する場合、コンタクトホールを形成した上に拡散
防止用のバリアー金属層となる第２導電層を蒸着した
後、この第２導電層の内部に別途の拡散防止イオン埋没
層を形成することにより、コンタクトホールの下部に位
置した不純物拡散領域における不純物イオンの濃度減少
を防止し、また、ビットライン形成後における、導電性
プラグに含有されたフッ素の半導体基板への浸透を防止
し、活性領域及び導電性プラグにおけるコンタクト抵抗
を低め、かつジャンクションにおける漏洩電流を減少さ
せることができ、よって半導体素子の動作速度を向上さ
せ、消費電力を減少させることができる半導体素子のコ
ンタクト形成方法を提供することにある。
らなる導電層プラグ及びビットラインとなる第４導電層
を形成する場合、コンタクトホールを形成した上に拡散
防止用のバリアー金属層となる第２導電層を蒸着した
後、この第２導電層の内部に別途の拡散防止イオン埋没
層を形成することにより、コンタクトホールの下部に位
置した不純物拡散領域における不純物イオンの濃度減少
を防止し、また、ビットライン形成後における、導電性
プラグに含有されたフッ素の半導体基板への浸透を防止
し、活性領域及び導電性プラグにおけるコンタクト抵抗
を低め、かつジャンクションにおける漏洩電流を減少さ
せることができ、よって半導体素子の動作速度を向上さ
せ、消費電力を減少させることができる半導体素子のコ
ンタクト形成方法を提供することにある。
【００２３】
【発明を解決するための手段】このような目的を達成す
るため、本発明に係る半導体素子のコンタクト形成方法
は、ｐ形の不純物拡散領域が形成された半導体基板上に
層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去
して前記不純物拡散領域の一部表面を露出させるコンタ
クトホールを形成するステップと、このコンタクトホー
ルが形成された層間絶縁膜の表面を覆う第１導電層を形
成するステップと、この第１導電層を覆う第２導電層を
形成するステップと、この第１導電層と前記不純物拡散
領域の界面に第３導電層を形成するステップと、前記第
２導電層の内部に拡散防止イオン埋没層を形成するステ
ップと、前記第２導電層が形成された前記コンタクトホ
ールを充填する導電性プラグを形成するステップと、こ
の導電性プラグの上部表面と電気的に連結された第４導
電層を前記第２導電層上に形成するステップと、を順次
行うものとする。
るため、本発明に係る半導体素子のコンタクト形成方法
は、ｐ形の不純物拡散領域が形成された半導体基板上に
層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去
して前記不純物拡散領域の一部表面を露出させるコンタ
クトホールを形成するステップと、このコンタクトホー
ルが形成された層間絶縁膜の表面を覆う第１導電層を形
成するステップと、この第１導電層を覆う第２導電層を
形成するステップと、この第１導電層と前記不純物拡散
領域の界面に第３導電層を形成するステップと、前記第
２導電層の内部に拡散防止イオン埋没層を形成するステ
ップと、前記第２導電層が形成された前記コンタクトホ
ールを充填する導電性プラグを形成するステップと、こ
の導電性プラグの上部表面と電気的に連結された第４導
電層を前記第２導電層上に形成するステップと、を順次
行うものとする。
【００２４】ここで、前記第１導電層はチタンからな
り、前記第２導電層は窒化チタンからなり、前記第３導
電層はケイ化物からなり、前記導電性プラグはタングス
テンからなる。
り、前記第２導電層は窒化チタンからなり、前記第３導
電層はケイ化物からなり、前記導電性プラグはタングス
テンからなる。
【００２５】また、前記不純物拡散領域におけるｐ形の
不純物は、ホウ素からなる。また、記第４導電層は、タ
ングステンからなるビットラインとする。また、前記拡
散防止イオン埋没層は、窒素イオンからなるものであ
る。
不純物は、ホウ素からなる。また、記第４導電層は、タ
ングステンからなるビットラインとする。また、前記拡
散防止イオン埋没層は、窒素イオンからなるものであ
る。
【００２６】このとき、前記拡散防止イオン埋没層は、
イオン注入エネルギーを１０〜３０KeVとし、ドーズ注
入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入
を施して形成する。
イオン注入エネルギーを１０〜３０KeVとし、ドーズ注
入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入
を施して形成する。
【００２７】また、前記第１導電層及び前記第２導電層
は、スパッタリング又はＣＶＤ法を施して形成し、それ
ぞれ第１導電層は約１００Å、第２導電層は４００Åの
厚さで形成する。
は、スパッタリング又はＣＶＤ法を施して形成し、それ
ぞれ第１導電層は約１００Å、第２導電層は４００Åの
厚さで形成する。
【００２８】ここで、前記導電性プラグ及び前記第４導
電層は、同一物質により同時に形成することができる。
さらに、前記拡散防止イオン埋没層を形成するステップ
の後に、前記第２導電層上にそれと同一物質からなる第
５導電層を形成するステップを追加することができる。
電層は、同一物質により同時に形成することができる。
さらに、前記拡散防止イオン埋没層を形成するステップ
の後に、前記第２導電層上にそれと同一物質からなる第
５導電層を形成するステップを追加することができる。
【００２９】ここで、前記第５導電層を形成するステッ
プは、前記第２導電層上にスパッタリング法を施し、窒
化チタンからなる層を１００〜３００Åの厚さで形成す
るものとする。
プは、前記第２導電層上にスパッタリング法を施し、窒
化チタンからなる層を１００〜３００Åの厚さで形成す
るものとする。
【００３０】また、前記第５導電層を形成するステップ
は、前記第２導電層上に四塩化チタン及びアンモニア(N
H3)を雰囲気となる気体に用いるＣＶＤ法を施し、窒化
チタンからなる層を１００〜３００Åの厚さで形成する
こともできる。
は、前記第２導電層上に四塩化チタン及びアンモニア(N
H3)を雰囲気となる気体に用いるＣＶＤ法を施し、窒化
チタンからなる層を１００〜３００Åの厚さで形成する
こともできる。
【００３１】さらに、前記第５導電層を形成するステッ
プは、前記第２導電層上に金属有機物を雰囲気となる気
体に用いるＣＶＤ法を施し、窒化チタンからなる層を１
００〜３００Åの厚さで形成することもできる。
プは、前記第２導電層上に金属有機物を雰囲気となる気
体に用いるＣＶＤ法を施し、窒化チタンからなる層を１
００〜３００Åの厚さで形成することもできる。
【００３２】また、前記第１導電層及び前記第２導電層
は、四塩化チタン及びアンモニアを雰囲気となる気体に
用いるＣＶＤ法を施し、チタンからなる第１導電層及び
窒化チタンからなる第２導電層を形成するものとする。
は、四塩化チタン及びアンモニアを雰囲気となる気体に
用いるＣＶＤ法を施し、チタンからなる第１導電層及び
窒化チタンからなる第２導電層を形成するものとする。
【００３３】なお、前記第１導電層及び前記第２導電層
を高温で形成することにより、前記第３導電層を自動的
に形成させることができる。したがって、本発明に係る
半導体素子のコンタクト形成方法は、ｐ形の不純物拡散
領域が形成された半導体基板上に層間絶縁膜を形成し、
この層間絶縁膜の所定部位を除去して前記不純物拡散領
域の一部表面を露出させるコンタクトホールを形成する
ステップと、このコンタクトホールが形成された層間絶
縁膜の表面を覆う第１導電層を形成するステップと、こ
の第１導電層を覆う第２導電層と前記第１導電層及び前
記不純物拡散領域の界面に形成される第３導電層とを同
時に形成させるステップと、前記第２導電層の内部に拡
散防止イオン埋没層を形成するステップと、前記コンタ
クトホールを充填する導電性プラグを形成するステップ
と、この導電性プラグの上部表面と電気的に連結された
第４導電層を前記第２導電層上に形成するステップと、
を順次行うこともできる。
を高温で形成することにより、前記第３導電層を自動的
に形成させることができる。したがって、本発明に係る
半導体素子のコンタクト形成方法は、ｐ形の不純物拡散
領域が形成された半導体基板上に層間絶縁膜を形成し、
この層間絶縁膜の所定部位を除去して前記不純物拡散領
域の一部表面を露出させるコンタクトホールを形成する
ステップと、このコンタクトホールが形成された層間絶
縁膜の表面を覆う第１導電層を形成するステップと、こ
の第１導電層を覆う第２導電層と前記第１導電層及び前
記不純物拡散領域の界面に形成される第３導電層とを同
時に形成させるステップと、前記第２導電層の内部に拡
散防止イオン埋没層を形成するステップと、前記コンタ
クトホールを充填する導電性プラグを形成するステップ
と、この導電性プラグの上部表面と電気的に連結された
第４導電層を前記第２導電層上に形成するステップと、
を順次行うこともできる。
【００３４】ここで、前記第３導電層は、前記第２導電
層を高温で形成することにより、自動的に形成させるこ
とができる。このとき、前記第２導電層を高温で形成す
る温度は、６００℃とする。
層を高温で形成することにより、自動的に形成させるこ
とができる。このとき、前記第２導電層を高温で形成す
る温度は、６００℃とする。
【００３５】ここで、前記第１導電層はチタンからな
り、前記第２導電層は窒化チタンからなり、前記第３導
電層はケイ化物からなり、前記導電性プラグはタングス
テンからなり、前記第４導電層はタングステンからなる
ものである。
り、前記第２導電層は窒化チタンからなり、前記第３導
電層はケイ化物からなり、前記導電性プラグはタングス
テンからなり、前記第４導電層はタングステンからなる
ものである。
【００３６】また、前記拡散防止イオン埋没層は、イオ
ン注入エネルギーを１０〜３０KeVとし、ドーズ注入量
を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施
して形成する。
ン注入エネルギーを１０〜３０KeVとし、ドーズ注入量
を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施
して形成する。
【００３７】さらに、前記第２導電層の内部に拡散防止
イオン埋没層を形成するステップの後に、前記第２導電
層上にそれと同一物質からなる第５導電層を形成するス
テップを追加することができる。
イオン埋没層を形成するステップの後に、前記第２導電
層上にそれと同一物質からなる第５導電層を形成するス
テップを追加することができる。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１〜図４は、本発明
による半導体素子のコンタクト形成方法を図示する工程
断面図である。
図面に基づいて詳細に説明する。図１〜図４は、本発明
による半導体素子のコンタクト形成方法を図示する工程
断面図である。
【００３９】まず、図１を参照すると、ソース／ドレイ
ンを形成するため、シリコンからなる半導体基板２０の
所定部位にイオン注入を施し、高濃度のホウ素イオンが
ドーピングされたｐ形の不純物拡散領域２１を形成す
る。
ンを形成するため、シリコンからなる半導体基板２０の
所定部位にイオン注入を施し、高濃度のホウ素イオンが
ドーピングされたｐ形の不純物拡散領域２１を形成す
る。
【００４０】次に、この不純物拡散領域２１が形成され
た半導体基板２０上にＣＶＤ法を施し、酸化膜又は窒化
膜を蒸着して層間絶縁膜２２を形成する。次いで、層間
絶縁膜２２上にフォトレジストを塗布した後、露光及び
現像を施して、開放されるコンタクト部の上部に位置
し、層間絶縁膜２２の表面を露出させるフォトレジスト
パターンを形成させる。
た半導体基板２０上にＣＶＤ法を施し、酸化膜又は窒化
膜を蒸着して層間絶縁膜２２を形成する。次いで、層間
絶縁膜２２上にフォトレジストを塗布した後、露光及び
現像を施して、開放されるコンタクト部の上部に位置
し、層間絶縁膜２２の表面を露出させるフォトレジスト
パターンを形成させる。
【００４１】次いで、層間絶縁膜２２において、上面が
フォトレジストパターンで覆われていない部位を除去す
ると、前記不純物拡散領域２１の一部表面が露出し、コ
ンタクトホールが形成される。このコンタクトホール
は、プラグを含むビットラインコンタクトが形成される
部位となる。
フォトレジストパターンで覆われていない部位を除去す
ると、前記不純物拡散領域２１の一部表面が露出し、コ
ンタクトホールが形成される。このコンタクトホール
は、プラグを含むビットラインコンタクトが形成される
部位となる。
【００４２】そして、コンタクトホールが形成され露出
した半導体基板２０の不純物拡散領域２１の表面をフッ
化水素又はＢＯＥ等で洗浄して自然酸化膜を除去し、そ
れと同時にコンタクトホールの形成時に残留したポリマ
ー等を除去する。
した半導体基板２０の不純物拡散領域２１の表面をフッ
化水素又はＢＯＥ等で洗浄して自然酸化膜を除去し、そ
れと同時にコンタクトホールの形成時に残留したポリマ
ー等を除去する。
【００４３】次に、図２参照すると、コンタクトホール
が形成された層間絶縁膜２２の表面及びコンタクトホー
ルの底部に露出した不純物拡散領域２１の表面にケイ化
物を形成するため、チタンからなる第１導電層２３を約
１００Åの厚さで形成した後、この第１導電層２３の表
面に拡散防止用のバリアー金属層となる窒化チタンから
なる第２導電層２４を約４００Åの厚さで蒸着して形成
する。この時、第１導電層２３及び第２導電層２４は、
それぞれスパッタリング法を施し、蒸着する。このよう
なスパッタリング法は、コンタクトホールの縦横比に応
じて平行イオン化金属プラズマ又は中空陰極電磁管を用
いる。
が形成された層間絶縁膜２２の表面及びコンタクトホー
ルの底部に露出した不純物拡散領域２１の表面にケイ化
物を形成するため、チタンからなる第１導電層２３を約
１００Åの厚さで形成した後、この第１導電層２３の表
面に拡散防止用のバリアー金属層となる窒化チタンから
なる第２導電層２４を約４００Åの厚さで蒸着して形成
する。この時、第１導電層２３及び第２導電層２４は、
それぞれスパッタリング法を施し、蒸着する。このよう
なスパッタリング法は、コンタクトホールの縦横比に応
じて平行イオン化金属プラズマ又は中空陰極電磁管を用
いる。
【００４４】このとき、バリアー金属層となる第２導電
層２４は、工程温度６００℃以上において、四塩化チタ
ン及びアンモニア(NH3)を雰囲気となる気体として用い
たＣＶＤ法を施すことにより形成することができる。
層２４は、工程温度６００℃以上において、四塩化チタ
ン及びアンモニア(NH3)を雰囲気となる気体として用い
たＣＶＤ法を施すことにより形成することができる。
【００４５】次いで、コンタクトの抵抗を減少させるケ
イ化物を形成するため、窒素雰囲気において、半導体基
板２０に６５０℃以上の温度で熱処理を施すと、チタン
及びシリコンが反応しケイ化物が生成し、チタンからな
る第１導電層２３及び不純物拡散領域２１の界面部に、
ケイ化チタンからなる第３導電層２５が形成される。こ
の時の熱処理は、急速熱処理の場合、６５０〜８２０℃
下で約１０〜６０秒間施し、炉を用いる場合、６５０〜
８２０℃下で１０〜６０分間施す。
イ化物を形成するため、窒素雰囲気において、半導体基
板２０に６５０℃以上の温度で熱処理を施すと、チタン
及びシリコンが反応しケイ化物が生成し、チタンからな
る第１導電層２３及び不純物拡散領域２１の界面部に、
ケイ化チタンからなる第３導電層２５が形成される。こ
の時の熱処理は、急速熱処理の場合、６５０〜８２０℃
下で約１０〜６０秒間施し、炉を用いる場合、６５０〜
８２０℃下で１０〜６０分間施す。
【００４６】このようなケイ化物形成用の熱処理工程に
おいて、窒化チタンからなる第２導電層２４を四塩化チ
タン及びアンモニアを雰囲気となる気体として用いたＣ
ＶＤ法を施して形成する場合、工程温度が６００℃以上
であるので、窒化チタンからなる第２導電層２４を形成
すると同時にケイ化チタンからなる第３導電層２５が形
成されるので、省略して工程の単純化を達成させること
ができる。
おいて、窒化チタンからなる第２導電層２４を四塩化チ
タン及びアンモニアを雰囲気となる気体として用いたＣ
ＶＤ法を施して形成する場合、工程温度が６００℃以上
であるので、窒化チタンからなる第２導電層２４を形成
すると同時にケイ化チタンからなる第３導電層２５が形
成されるので、省略して工程の単純化を達成させること
ができる。
【００４７】次に、図３を参照すると、基板の上面に窒
素イオン注入を施し、バリアー金属層となる窒化チタン
からなる第２導電層２４内に窒素イオンからなる拡散防
止イオン埋没層２６を形成する。この時のイオン注入条
件は、イオン注入エネルギーを１０KeVとし、ドーズ注
入量を１Ｅ１５atoms/cm2とする。このとき、その適用
範囲はそれぞれ１０〜３０KeV、１Ｅ１５〜３Ｅ１５ato
ms/cm2とする。
素イオン注入を施し、バリアー金属層となる窒化チタン
からなる第２導電層２４内に窒素イオンからなる拡散防
止イオン埋没層２６を形成する。この時のイオン注入条
件は、イオン注入エネルギーを１０KeVとし、ドーズ注
入量を１Ｅ１５atoms/cm2とする。このとき、その適用
範囲はそれぞれ１０〜３０KeV、１Ｅ１５〜３Ｅ１５ato
ms/cm2とする。
【００４８】このとき、イオン注入エネルギーを最適化
し、イオン注入範囲(Range of Projection)がコンタク
トホールの底部に露出した第２導電層内に形成されるよ
うにする。これにより、ビットラインを形成するステッ
プ以降の熱工程において、半導体基板２０に形成された
不純物拡散領域２１におけるホウ素原子が、バリアー金
属層となる窒化チタンからなる第２導電層及びタングス
テンからなる導電性プラグ２７に拡散されて、コンタク
ト抵抗が増加する現象を防止することができる。ここ
で、イオン注入範囲とは、イオン注入がされて原子が密
集し濃度がもっとも高い部位が位置する範囲をいい、こ
のときのコンタクト抵抗は、２０００Ω以下の範囲が好
ましい。
し、イオン注入範囲(Range of Projection)がコンタク
トホールの底部に露出した第２導電層内に形成されるよ
うにする。これにより、ビットラインを形成するステッ
プ以降の熱工程において、半導体基板２０に形成された
不純物拡散領域２１におけるホウ素原子が、バリアー金
属層となる窒化チタンからなる第２導電層及びタングス
テンからなる導電性プラグ２７に拡散されて、コンタク
ト抵抗が増加する現象を防止することができる。ここ
で、イオン注入範囲とは、イオン注入がされて原子が密
集し濃度がもっとも高い部位が位置する範囲をいい、こ
のときのコンタクト抵抗は、２０００Ω以下の範囲が好
ましい。
【００４９】このような拡散防止イオン埋没層２６は、
第２導電層２４にスタッフィング(stuffing)効果をもた
らす。すなわち、以降の工程で不純物拡散領域２１にお
けるホウ素イオンが導電性プラグ２７に拡散されること
を防止し、それと同時に導電性プラグ２７に含有された
フッ素原子が不純物拡散領域２１に拡散されることを防
止するようになる、という効果をもたらす。
第２導電層２４にスタッフィング(stuffing)効果をもた
らす。すなわち、以降の工程で不純物拡散領域２１にお
けるホウ素イオンが導電性プラグ２７に拡散されること
を防止し、それと同時に導電性プラグ２７に含有された
フッ素原子が不純物拡散領域２１に拡散されることを防
止するようになる、という効果をもたらす。
【００５０】こうして、拡散防止イオン埋没層がイオン
注入により形成された窒化チタンからなる第２導電層
は、スタッフィング効果によりフッ素原子等の拡散をあ
る程度抑制できるようになる。また、高温で熱処理を施
すと、シリコン−窒素結合又はホウ素−窒素結合等が一
部形成されるので、ホウ素又はフッ素のような不純物が
半導体基板へ拡散することを抑制できるようになる。も
しも、このような不純物又はタングステン原子等が不純
物拡散領域に拡散すると、例えばＤＲＡＭ素子の集積度
が増加するほど、ソース／ドレインジャンクションの深
度が浅くなることから鑑みても、ジャンクションに致命
的な損傷を与えるようになる。ここで、ジャンクション
における漏洩電流は、８５℃において１Ｅ〜１５A/cm2
以下であることが好ましい。
注入により形成された窒化チタンからなる第２導電層
は、スタッフィング効果によりフッ素原子等の拡散をあ
る程度抑制できるようになる。また、高温で熱処理を施
すと、シリコン−窒素結合又はホウ素−窒素結合等が一
部形成されるので、ホウ素又はフッ素のような不純物が
半導体基板へ拡散することを抑制できるようになる。も
しも、このような不純物又はタングステン原子等が不純
物拡散領域に拡散すると、例えばＤＲＡＭ素子の集積度
が増加するほど、ソース／ドレインジャンクションの深
度が浅くなることから鑑みても、ジャンクションに致命
的な損傷を与えるようになる。ここで、ジャンクション
における漏洩電流は、８５℃において１Ｅ〜１５A/cm2
以下であることが好ましい。
【００５１】また、ｐ形の不純物拡散領域における不純
物イオンであるホウ素イオン濃度に対するコンタクト抵
抗は、下記のとおりである。ただし、コンタクト抵抗は
Ｒcとし、ホウ素イオンの濃度はＮdとする。また、Ａは
常数である。
物イオンであるホウ素イオン濃度に対するコンタクト抵
抗は、下記のとおりである。ただし、コンタクト抵抗は
Ｒcとし、ホウ素イオンの濃度はＮdとする。また、Ａは
常数である。
【００５２】Ｒc＝Ａｅｘｐ（Ｎd -1/2） 従って、ホウ素イオン濃度Ｎdが低くなるほど、コンタ
クト抵抗Ｒcは増加することが分かる。このことから、
逆に、スタッフィング効果がもたらすホウ素イオンの拡
散防止効果によって、不純物拡散領域におけるホウ素イ
オン濃度Ｎdの低下を抑制できるので、よってコンタク
ト抵抗Ｒcを低減することができることが分かる。
クト抵抗Ｒcは増加することが分かる。このことから、
逆に、スタッフィング効果がもたらすホウ素イオンの拡
散防止効果によって、不純物拡散領域におけるホウ素イ
オン濃度Ｎdの低下を抑制できるので、よってコンタク
ト抵抗Ｒcを低減することができることが分かる。
【００５３】ここで、前記ケイ化チタンからなる第３導
電層２５を形成するため半導体基板２０に熱処理を施し
た時、コンタクトホールの底部に露出する窒化チタンか
らなる第２導電層２３の体積は、ケイ化チタンからなる
第３導電層２５の体積より大きくなるので、結果的に第
３導電層２５が形成される時、体積の縮小によるストレ
スに起因して第２導電層２４上に微細亀裂が発生する。
このような微細亀裂を有する第２導電層２４は、導電性
プラグ２７を形成するためＣＶＤ法を施してタングステ
ンを蒸着する時において、雰囲気となる気体であるフッ
化タングステンが、半導体基板２０に形成された不純物
拡散領域２１への拡散を完全に防止することができなく
なる。従って、それ以降のステップにおける熱工程でフ
ッ化タングステン内のフッ素が、窒化チタンからなる第
２導電層２４が有する微細亀裂に沿って拡散され易くな
り、コンタクト部位が構造的又は電気的に損傷され易く
なる。
電層２５を形成するため半導体基板２０に熱処理を施し
た時、コンタクトホールの底部に露出する窒化チタンか
らなる第２導電層２３の体積は、ケイ化チタンからなる
第３導電層２５の体積より大きくなるので、結果的に第
３導電層２５が形成される時、体積の縮小によるストレ
スに起因して第２導電層２４上に微細亀裂が発生する。
このような微細亀裂を有する第２導電層２４は、導電性
プラグ２７を形成するためＣＶＤ法を施してタングステ
ンを蒸着する時において、雰囲気となる気体であるフッ
化タングステンが、半導体基板２０に形成された不純物
拡散領域２１への拡散を完全に防止することができなく
なる。従って、それ以降のステップにおける熱工程でフ
ッ化タングステン内のフッ素が、窒化チタンからなる第
２導電層２４が有する微細亀裂に沿って拡散され易くな
り、コンタクト部位が構造的又は電気的に損傷され易く
なる。
【００５４】そこで、下記のような工程を追加すること
を選択できるが、この工程は、蒸着されたバリアー金属
層である窒化チタンからなる第２導電層２４が損傷した
ことにより、減少した拡散防止機能を補充することを目
的とする。即ち、それ以前のステップにて形成された窒
化チタンからなる第２導電層２４上に、窒化チタンから
なる第５導電層を形成する工程を追加する。この時、形
成方法及び厚さは、スパッタリング法を施し形成する場
合約２５０Åとし、ＴＤＭＡＴ(Tetra DiMethyl Amino
Titanium)又はＴＤＥＡＴ(Tetra DiEthyl Amino Titani
um)等のような有機金属を雰囲気とする気体に用いる場
合約２００Åとする。この時、蒸着可能な窒化チタンか
らなる第５導電層の厚さの範囲は１００〜３００Åとし
て形成する。
を選択できるが、この工程は、蒸着されたバリアー金属
層である窒化チタンからなる第２導電層２４が損傷した
ことにより、減少した拡散防止機能を補充することを目
的とする。即ち、それ以前のステップにて形成された窒
化チタンからなる第２導電層２４上に、窒化チタンから
なる第５導電層を形成する工程を追加する。この時、形
成方法及び厚さは、スパッタリング法を施し形成する場
合約２５０Åとし、ＴＤＭＡＴ(Tetra DiMethyl Amino
Titanium)又はＴＤＥＡＴ(Tetra DiEthyl Amino Titani
um)等のような有機金属を雰囲気とする気体に用いる場
合約２００Åとする。この時、蒸着可能な窒化チタンか
らなる第５導電層の厚さの範囲は１００〜３００Åとし
て形成する。
【００５５】次に、図４を参照すると、ＣＶＤ法を施
し、バリアー金属層となる第２導電層２４の表面にコン
タクトホールを充填するように、タングステンを約４０
００Åの厚さで蒸着して形成した後、このタングステン
層の表面に、エッチバック法等のＣＭＰを施して、バリ
アー金属層となる第２導電層の表面を露出させる平坦化
工程を施す。こうして、タングステンでコンタクトホー
ルを充填させた導電性プラグ２７が形成する。
し、バリアー金属層となる第２導電層２４の表面にコン
タクトホールを充填するように、タングステンを約４０
００Åの厚さで蒸着して形成した後、このタングステン
層の表面に、エッチバック法等のＣＭＰを施して、バリ
アー金属層となる第２導電層の表面を露出させる平坦化
工程を施す。こうして、タングステンでコンタクトホー
ルを充填させた導電性プラグ２７が形成する。
【００５６】次いで、露出した導電性プラグ２７の表面
及びバリアー金属層となる第２導電層２４の表面に、タ
ングステンを約１０００Åの厚さで蒸着する。この時、
タングステンは、ＣＶＤ法又はスパッタリング法を施し
形成される。
及びバリアー金属層となる第２導電層２４の表面に、タ
ングステンを約１０００Åの厚さで蒸着する。この時、
タングステンは、ＣＶＤ法又はスパッタリング法を施し
形成される。
【００５７】次いで、蒸着されたタングステンの所定部
位を写真食刻工程により除去してビットライン２８を形
成させる。
位を写真食刻工程により除去してビットライン２８を形
成させる。
【００５８】
【発明の効果】本発明は、以上のように構成されたの
で、請求項１に係る発明によれば、コンタクト部位にお
けるホウ素原子がタングステンプラグに拡散されること
を抑制して、コンタクト抵抗と接合部の漏れ電流を大幅
に低減することができる。
で、請求項１に係る発明によれば、コンタクト部位にお
けるホウ素原子がタングステンプラグに拡散されること
を抑制して、コンタクト抵抗と接合部の漏れ電流を大幅
に低減することができる。
【００５９】また、ホウ素原子等の外方拡散(outdiffus
ion)を抑制することができるので、不純物拡散領域を形
成するステップにおいてホウ素イオン注入をするとき、
ドーズは必要量だけ注入すればよく、コンタクトホール
を形成した後、追加のイオン注入する必要がない。
ion)を抑制することができるので、不純物拡散領域を形
成するステップにおいてホウ素イオン注入をするとき、
ドーズは必要量だけ注入すればよく、コンタクトホール
を形成した後、追加のイオン注入する必要がない。
【００６０】さらに、各導電層はスパッタリングを施し
て形成され、また窒素イオン注入は従来技術により施さ
れるので、素子の量産性及び信頼性を高めることができ
る。このことは、例えばCOB(Capacitor Over Bitline)
構造のDRAMビットラインを製造する場合においても同様
である。
て形成され、また窒素イオン注入は従来技術により施さ
れるので、素子の量産性及び信頼性を高めることができ
る。このことは、例えばCOB(Capacitor Over Bitline)
構造のDRAMビットラインを製造する場合においても同様
である。
【００６１】請求項２に係る発明によれば、第１導電層
はチタンからなり、第２導電層は窒化チタンからなり、
第３導電層はケイ化物からなり、導電性プラグはタング
ステンからなるので、ホウ素原子が導電性プラグに拡散
されることを抑制して、不純物拡散領域における不純物
イオン濃度を維持させる。よって、コンタクト抵抗を低
めることができる。
はチタンからなり、第２導電層は窒化チタンからなり、
第３導電層はケイ化物からなり、導電性プラグはタング
ステンからなるので、ホウ素原子が導電性プラグに拡散
されることを抑制して、不純物拡散領域における不純物
イオン濃度を維持させる。よって、コンタクト抵抗を低
めることができる。
【００６２】請求項３に係る発明によれば、不純物拡散
領域におけるｐ形の不純物は、ホウ素からなるので、前
記拡散防止イオン埋没層を形成することにより、不純物
拡散領域における不純物イオンの濃度を維持し、コンタ
クト抵抗を低減することができる。
領域におけるｐ形の不純物は、ホウ素からなるので、前
記拡散防止イオン埋没層を形成することにより、不純物
拡散領域における不純物イオンの濃度を維持し、コンタ
クト抵抗を低減することができる。
【００６３】請求項４に係る発明によれば、第４導電層
はタングステンからなるので、拡散防止イオン埋没層を
形成することにより、導電性プラグの形成時にプラグに
含まれるフッ素の半導体基板内への拡散を防止し、ビッ
トラインにおけるコンタクトの抵抗を減少することがで
きる。
はタングステンからなるので、拡散防止イオン埋没層を
形成することにより、導電性プラグの形成時にプラグに
含まれるフッ素の半導体基板内への拡散を防止し、ビッ
トラインにおけるコンタクトの抵抗を減少することがで
きる。
【００６４】請求項５に係る発明によれば、拡散防止イ
オン埋没層は、窒素イオンからなるので、不純物拡散領
域におけるホウ素の導電性プラグ内への拡散を防止する
ので、ビットライン／ｐ形の不純物拡散領域におけるコ
ンタクト抵抗及びジャンクションにおける漏洩電流を減
少させることができ、それと同時に導電性プラグに包含
されたフッ素の半導体基板への拡散を防止するので、ホ
ウ素原子等の外方拡散を抑制することができ、不純物拡
散領域において、コンタクトホールを形成した後、追加
してイオンを注入する必要がなくなる。
オン埋没層は、窒素イオンからなるので、不純物拡散領
域におけるホウ素の導電性プラグ内への拡散を防止する
ので、ビットライン／ｐ形の不純物拡散領域におけるコ
ンタクト抵抗及びジャンクションにおける漏洩電流を減
少させることができ、それと同時に導電性プラグに包含
されたフッ素の半導体基板への拡散を防止するので、ホ
ウ素原子等の外方拡散を抑制することができ、不純物拡
散領域において、コンタクトホールを形成した後、追加
してイオンを注入する必要がなくなる。
【００６５】請求項６に係る発明によれば、拡散防止イ
オン埋没層は、イオン注入エネルギーを１０〜３０KeV
とし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2と
してイオン注入を施して形成することができるので、広
い適用範囲でイオン注入範囲をきめることができる。
オン埋没層は、イオン注入エネルギーを１０〜３０KeV
とし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2と
してイオン注入を施して形成することができるので、広
い適用範囲でイオン注入範囲をきめることができる。
【００６６】請求項７に係る発明によれば、第１導電層
及び第２導電層は、スパッタリング又はＣＶＤ法を施し
て形成し、それぞれ第１導電層は約１００Å、第２導電
層は４００Åの厚さで形成することで、活性領域と導電
性プラグ間におけるコンタクト抵抗を低め、ジャンクシ
ョンにおける漏洩電流を減少させることによってよって
半導体素子の動作速度を向上させて電力消耗を減少させ
ることができる本発明の効果を確実にできる。
及び第２導電層は、スパッタリング又はＣＶＤ法を施し
て形成し、それぞれ第１導電層は約１００Å、第２導電
層は４００Åの厚さで形成することで、活性領域と導電
性プラグ間におけるコンタクト抵抗を低め、ジャンクシ
ョンにおける漏洩電流を減少させることによってよって
半導体素子の動作速度を向上させて電力消耗を減少させ
ることができる本発明の効果を確実にできる。
【００６７】請求項８に係る発明によれば、導電性プラ
グ及び第４導電層は、同一物質により同時に形成するこ
とにより工程を単純化することができる。請求項９に係
る発明によれば、拡散防止イオン埋没層を形成するステ
ップの後に、第２導電層上にそれと同一物質からなる第
５導電層を形成することによって、第２導電層が損傷さ
れて減少した拡散防止機能を補充することができる。
グ及び第４導電層は、同一物質により同時に形成するこ
とにより工程を単純化することができる。請求項９に係
る発明によれば、拡散防止イオン埋没層を形成するステ
ップの後に、第２導電層上にそれと同一物質からなる第
５導電層を形成することによって、第２導電層が損傷さ
れて減少した拡散防止機能を補充することができる。
【００６８】請求項１０に係る発明によれば、第５導電
層を形成するステップは、第２導電層上にスパッタリン
グ法を施し、窒化チタンからなる層を１００〜３００Å
の厚さで形成することができるので、蒸着厚さにおいて
広い適用範囲で形成することができる。
層を形成するステップは、第２導電層上にスパッタリン
グ法を施し、窒化チタンからなる層を１００〜３００Å
の厚さで形成することができるので、蒸着厚さにおいて
広い適用範囲で形成することができる。
【００６９】請求項１１に係る発明によれば、第５導電
層を形成するステップは、第２導電層上に四塩化チタン
及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を
施し、窒化チタンからなる層を１００〜３００Åの厚さ
で形成することができるので、形成方法が選択でき又蒸
着厚さにおいて広い範囲で適用することができる。
層を形成するステップは、第２導電層上に四塩化チタン
及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を
施し、窒化チタンからなる層を１００〜３００Åの厚さ
で形成することができるので、形成方法が選択でき又蒸
着厚さにおいて広い範囲で適用することができる。
【００７０】請求項１２に係る発明によれば、第５導電
層を形成するステップは、第２導電層上に金属有機物を
雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタン
からなる層を１００〜３００Åの厚さで形成することが
できるので、ＣＶＤ法を施し形成する場合において雰囲
気となる気体を選択でき、また蒸着厚さにおいて広い範
囲で適用することができる。
層を形成するステップは、第２導電層上に金属有機物を
雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタン
からなる層を１００〜３００Åの厚さで形成することが
できるので、ＣＶＤ法を施し形成する場合において雰囲
気となる気体を選択でき、また蒸着厚さにおいて広い範
囲で適用することができる。
【００７１】請求項１３に係る発明によれば、第１導電
層及び第２導電層は、四塩化チタン及びアンモニアを雰
囲気となる気体に用いるＣＶＤ法を施し、チタンからな
る第１導電層及び窒化チタンからなる第２導電層を形成
するので、第１導電層及び不純物拡散領域の界面に第３
導電層を形成でき、また第２導電層内に拡散防止イオン
埋没層を形成することができる。
層及び第２導電層は、四塩化チタン及びアンモニアを雰
囲気となる気体に用いるＣＶＤ法を施し、チタンからな
る第１導電層及び窒化チタンからなる第２導電層を形成
するので、第１導電層及び不純物拡散領域の界面に第３
導電層を形成でき、また第２導電層内に拡散防止イオン
埋没層を形成することができる。
【００７２】請求項１４に係る発明によれば、第１導電
層及び前記第２導電層を高温で形成することにより、第
３導電層を自動的に形成させることができる。請求項１
５に係る発明によれば、コンタクト部位におけるホウ素
原子がタングステンプラグに拡散されることを抑制し
て、コンタクト抵抗と接合部の漏れ電流を大幅に低減す
ることができる。
層及び前記第２導電層を高温で形成することにより、第
３導電層を自動的に形成させることができる。請求項１
５に係る発明によれば、コンタクト部位におけるホウ素
原子がタングステンプラグに拡散されることを抑制し
て、コンタクト抵抗と接合部の漏れ電流を大幅に低減す
ることができる。
【００７３】また、ホウ素原子等の外方拡散(outdiffus
ion)を抑制することができるので、不純物拡散領域を形
成するステップにおいてホウ素イオン注入をするとき、
ドーズは必要量だけ注入すればよく、コンタクトホール
を形成した後、追加のイオン注入する必要がない。
ion)を抑制することができるので、不純物拡散領域を形
成するステップにおいてホウ素イオン注入をするとき、
ドーズは必要量だけ注入すればよく、コンタクトホール
を形成した後、追加のイオン注入する必要がない。
【００７４】さらに、各導電層はスパッタリングを施し
て形成され、また窒素イオン注入は従来技術により施さ
れるので、素子の量産性及び信頼性を高めることができ
る。請求項１６に係る発明によれば、第３導電層は、第
２導電層を高温で形成することにより、自動的に形成さ
せることができる。
て形成され、また窒素イオン注入は従来技術により施さ
れるので、素子の量産性及び信頼性を高めることができ
る。請求項１６に係る発明によれば、第３導電層は、第
２導電層を高温で形成することにより、自動的に形成さ
せることができる。
【００７５】請求項１７に係る発明によれば、第２導電
層を高温で形成する温度は、６００℃とするので、第２
導電層を形成すると自動的に第３導電層を形成させるこ
とができる。
層を高温で形成する温度は、６００℃とするので、第２
導電層を形成すると自動的に第３導電層を形成させるこ
とができる。
【００７６】請求項１８に係る発明によれば、第１導電
層はチタンからなり、前記第２導電層は窒化チタンから
なり、前記第３導電層はケイ化物からなり、前記導電性
プラグはタングステンからなり、前記第４導電層はタン
グステンからなるので、ホウ素原子が導電性プラグに拡
散されることを抑制して、不純物拡散領域における不純
物イオン濃度を維持させる。よって、コンタクト抵抗を
低めることができる。
層はチタンからなり、前記第２導電層は窒化チタンから
なり、前記第３導電層はケイ化物からなり、前記導電性
プラグはタングステンからなり、前記第４導電層はタン
グステンからなるので、ホウ素原子が導電性プラグに拡
散されることを抑制して、不純物拡散領域における不純
物イオン濃度を維持させる。よって、コンタクト抵抗を
低めることができる。
【００７７】請求項１９に係る発明によれば、拡散防止
イオン埋没層は、イオン注入エネルギーを１０〜３０Ke
Vとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2と
してイオン注入を施して形成することができるので、広
い適用範囲でイオン注入範囲をきめることができる。
イオン埋没層は、イオン注入エネルギーを１０〜３０Ke
Vとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2と
してイオン注入を施して形成することができるので、広
い適用範囲でイオン注入範囲をきめることができる。
【００７８】請求項２０に係る発明によれば、第２導電
層の内部に拡散防止イオン埋没層を形成するステップの
後に、前記第２導電層上にそれと同一物質からなる第５
導電層を形成するステップを追加することによって、第
２導電層が損傷されて減少した拡散防止機能を補充する
ことができる。
層の内部に拡散防止イオン埋没層を形成するステップの
後に、前記第２導電層上にそれと同一物質からなる第５
導電層を形成するステップを追加することによって、第
２導電層が損傷されて減少した拡散防止機能を補充する
ことができる。
【図１】本発明による半導体素子のコンタクト形成方法
を示す工程断面図であり、半導体基板上の層間絶縁膜に
コンタクトホールを形成する工程を示す図である。
を示す工程断面図であり、半導体基板上の層間絶縁膜に
コンタクトホールを形成する工程を示す図である。
【図２】上記の工程断面図において、第１導電層、第２
導電層及び第３導電層を形成する工程を示す図である。
導電層及び第３導電層を形成する工程を示す図である。
【図３】上記の工程断面図において、第２導電層中に拡
散防止イオン埋没層を形成する工程を示す図である。
散防止イオン埋没層を形成する工程を示す図である。
【図４】上記の工程断面図において、導電性プラグ及び
第４導電層を形成する工程を示す図である。
第４導電層を形成する工程を示す図である。
【図５】従来の半導体素子のコンタクト形成方法を示す
工程断面図であり、半導体基板上の層間絶縁膜にコンタ
クトホールを形成する工程を示す図である。
工程断面図であり、半導体基板上の層間絶縁膜にコンタ
クトホールを形成する工程を示す図である。
【図６】上記の工程断面図において、第１導電層、第２
導電層及び第３導電層を形成する工程を示す図である。
導電層及び第３導電層を形成する工程を示す図である。
【図７】上記の工程断面図において、導電性プラグ及び
第４導電層を形成する工程を示す図である。
第４導電層を形成する工程を示す図である。
１０、２０…半導体基板 １１、２１…不純物拡散領域 １２、２２…層間絶縁膜 １３、２３…第１導電層 １４、２４…第２導電層 １５、２５…第３導電層 １６、２７…導電性プラグ １７、２８…第４導電層 ２６…拡散防止イオン埋没層
Claims (20)
- 【請求項１】 ｐ形の不純物拡散領域が形成された半導
体基板上に層間絶縁膜を形成し、この層間絶縁膜の所定
部位を除去して前記不純物拡散領域の一部表面を露出さ
せるコンタクトホールを形成するステップと、 このコンタクトホールが形成された層間絶縁膜の表面を
覆う第１導電層を形成するステップと、 この第１導電層を覆う第２導電層を形成するステップ
と、 この第１導電層と前記不純物拡散領域の界面に第３導電
層を形成するステップと、 前記第２導電層の内部に拡散防止イオン埋没層を形成す
るステップと、 前記第２導電層が形成された前記コンタクトホールを充
填する導電性プラグを形成するステップと、 この導電性プラグの上部表面と電気的に連結された第４
導電層を前記第２導電層上に形成するステップと、を順
次行うことを特徴とする半導体素子のコンタクト形成方
法。 - 【請求項２】 前記第１導電層はチタンからなり、前記
第２導電層は窒化チタンからなり、前記第３導電層はケ
イ化物からなり、前記導電性プラグはタングステンから
なることを特徴とする請求項１記載の半導体素子のコン
タクト形成方法。 - 【請求項３】 前記不純物拡散領域におけるｐ形の不純
物は、ホウ素からなることを特徴とする請求項１記載の
半導体素子のコンタクト形成方法。 - 【請求項４】 前記第４導電層は、タングステンからな
るビットラインであることを特徴とする請求項１記載の
半導体素子のコンタクト形成方法。 - 【請求項５】 前記拡散防止イオン埋没層は、窒素イオ
ンからなることを特徴とする請求項１記載の半導体素子
のコンタクト形成方法。 - 【請求項６】 前記拡散防止イオン埋没層は、イオン注
入エネルギーを１０〜３０KeVとし、ドーズ注入量を１
Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して
形成することを特徴とする請求項５記載の半導体素子の
コンタクト形成方法。 - 【請求項７】 前記第１導電層及び前記第２導電層は、
スパッタリング又はＣＶＤ法を施し、それぞれ第１導電
層は約１００Å、第２導電層は約４００Åの厚さで形成
することを特徴とする請求項１記載の半導体素子のコン
タクト形成方法。 - 【請求項８】 前記導電性プラグ及び前記第４導電層
は、同一物質により同時に形成することを特徴とする請
求項１記載の半導体素子のコンタクト形成方法。 - 【請求項９】 前記第２導電層の内部に拡散防止イオン
埋没層を形成するステップの後に、前記第２導電層上に
それと同一物質からなる第５導電層を形成するステップ
を追加することを特徴とする請求項１記載の半導体素子
のコンタクト形成方法。 - 【請求項１０】 前記第５導電層を形成するステップ
は、前記第２導電層上にスパッタリング法を施し、窒化
チタンからなる層を１００〜３００Åの厚さで形成する
ことを特徴とする請求項９記載の半導体素子のコンタク
ト形成方法。 - 【請求項１１】 前記第５導電層を形成するステップ
は、前記第２導電層上に四塩化チタン及びアンモニアを
雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタン
からなる層を１００〜３００Åの厚さで形成することを
特徴とする請求項９記載の半導体素子のコンタクト形成
方法。 - 【請求項１２】 前記第５導電層を形成するステップ
は、前記第２導電層上に金属有機物を雰囲気となる気体
に用いるＣＶＤ法を施し、窒化チタンからなる層を１０
０〜３００Åの厚さで形成することを特徴とする請求項
９記載の半導体素子のコンタクト形成方法。 - 【請求項１３】 前記第１導電層及び前記第２導電層
は、四塩化チタン及びアンモニアを雰囲気となる気体に
用いるＣＶＤ法を施し、チタンからなる第１導電層及び
窒化チタンからなる第２導電層を形成することを特徴と
する請求項１記載の半導体素子のコンタクト形成方法。 - 【請求項１４】 前記第１導電層及び前記第２導電層を
高温で形成することにより、前記第３導電層を自動的に
形成させることを特徴とする請求項１３記載の半導体素
子のコンタクト形成方法。 - 【請求項１５】 ｐ形の不純物拡散領域が形成された半
導体基板上に層間絶縁膜を形成し、この層間絶縁膜の所
定部位を除去して前記不純物拡散領域の一部表面を露出
させるコンタクトホールを形成するステップと、 このコンタクトホールが形成された層間絶縁膜の表面を
覆う第１導電層を形成するステップと、 この第１導電層を覆う第２導電層と、前記第１導電層及
び前記不純物拡散領域の界面に形成される第３導電層と
を同時に形成させるステップと、 前記第２導電層の内部に拡散防止イオン埋没層を形成す
るステップと、 前記コンタクトホールを充填する導電性プラグを形成す
るステップと、 この導電性プラグの上部表面と電気的に連結された第４
導電層を前記第２導電層上に形成するステップと、を順
次行うことを特徴とする半導体素子のコンタクト形成方
法。 - 【請求項１６】 前記第３導電層は、前記第２導電層を
高温で形成することにより、自動的に形成させることを
特徴とする請求項１５記載の半導体素子のコンタクト形
成方法。 - 【請求項１７】 前記第２導電層を高温で形成する温度
は、６００℃であることを特徴とする請求項１６記載の
半導体素子のコンタクト形成方法。 - 【請求項１８】 前記第１導電層はチタンからなり、前
記第２導電層は窒化チタンからなり、前記第３導電層は
ケイ化物からなり、前記導電性プラグはタングステンか
らなり、前記第４導電層はタングステンからなることを
特徴とする請求項１５記載の半導体素子のコンタクト形
成方法。 - 【請求項１９】 前記拡散防止イオン埋没層は、イオン
注入エネルギーを１０〜３０KeVとし、ドーズ注入量を
１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施し
て形成することを特徴とする請求項１５記載の半導体素
子のコンタクト形成方法。 - 【請求項２０】 前記第２導電層の内部に拡散防止イオ
ン埋没層を形成するステップの後に、前記第２導電層上
にそれと同一物質からなる第５導電層を形成するステッ
プを追加することを特徴とする請求項１５記載の半導体
素子のコンタクト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2878/1999 | 1999-01-29 | ||
| KR1019990002878A KR100309642B1 (ko) | 1999-01-29 | 1999-01-29 | 반도체장치의 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223571A true JP2000223571A (ja) | 2000-08-11 |
| JP3947990B2 JP3947990B2 (ja) | 2007-07-25 |
Family
ID=19572710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32944899A Expired - Fee Related JP3947990B2 (ja) | 1999-01-29 | 1999-11-19 | 半導体素子のコンタクト形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6180522B1 (ja) |
| JP (1) | JP3947990B2 (ja) |
| KR (1) | KR100309642B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078600A (ja) * | 2006-09-21 | 2008-04-03 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328826B1 (ko) * | 1999-07-09 | 2002-03-14 | 박종섭 | 반도체 소자의 배선형성방법 |
| US6342133B2 (en) * | 2000-03-14 | 2002-01-29 | Novellus Systems, Inc. | PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter |
| KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| US6835655B1 (en) | 2001-11-26 | 2004-12-28 | Advanced Micro Devices, Inc. | Method of implanting copper barrier material to improve electrical performance |
| US6703308B1 (en) * | 2001-11-26 | 2004-03-09 | Advanced Micro Devices, Inc. | Method of inserting alloy elements to reduce copper diffusion and bulk diffusion |
| US7696092B2 (en) | 2001-11-26 | 2010-04-13 | Globalfoundries Inc. | Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect |
| US6703307B2 (en) | 2001-11-26 | 2004-03-09 | Advanced Micro Devices, Inc. | Method of implantation after copper seed deposition |
| US6861349B1 (en) | 2002-05-15 | 2005-03-01 | Advanced Micro Devices, Inc. | Method of forming an adhesion layer with an element reactive with a barrier layer |
| US7169706B2 (en) * | 2003-10-16 | 2007-01-30 | Advanced Micro Devices, Inc. | Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition |
| KR20050052630A (ko) * | 2003-11-28 | 2005-06-03 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈 콘택 형성방법 |
| US20050221612A1 (en) * | 2004-04-05 | 2005-10-06 | International Business Machines Corporation | A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device |
| US8308053B2 (en) * | 2005-08-31 | 2012-11-13 | Micron Technology, Inc. | Microfeature workpieces having alloyed conductive structures, and associated methods |
| CN103137549B (zh) * | 2011-12-02 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 阻挡层的形成方法和半导体器件 |
| US10134873B2 (en) | 2016-11-18 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device gate structure and method of fabricating thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2950392B2 (ja) | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR0161732B1 (ko) * | 1995-05-31 | 1999-02-01 | 김주용 | 반도체소자의 콘택 제조방법 |
| US5963839A (en) * | 1997-12-08 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of polysilicon contact resistance by nitrogen implantation |
-
1999
- 1999-01-29 KR KR1019990002878A patent/KR100309642B1/ko not_active IP Right Cessation
- 1999-05-25 US US09/317,953 patent/US6180522B1/en not_active Expired - Lifetime
- 1999-11-19 JP JP32944899A patent/JP3947990B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078600A (ja) * | 2006-09-21 | 2008-04-03 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000052061A (ko) | 2000-08-16 |
| JP3947990B2 (ja) | 2007-07-25 |
| KR100309642B1 (ko) | 2001-09-26 |
| US6180522B1 (en) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US6686633B1 (en) | Semiconductor device, memory cell, and processes for forming them | |
| JP3947990B2 (ja) | 半導体素子のコンタクト形成方法 | |
| US5899741A (en) | Method of manufacturing low resistance and low junction leakage contact | |
| KR20050033494A (ko) | 고융점 금속 게이트를 갖는 반도체 장치 | |
| JP2519837B2 (ja) | 半導体集積回路およびその製造方法 | |
| US20020179996A1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| KR20040026332A (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| US7060610B2 (en) | Method for forming contact in semiconductor device | |
| JP2003078027A (ja) | 半導体素子のｍｏｓトランジスターの製造方法 | |
| US6403458B2 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| US20060115967A1 (en) | Methods of manufacturing a semiconductor device | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| US6348409B1 (en) | Self aligned contact plug technology | |
| KR980011935A (ko) | 반도체 소자의 전극형성방법 | |
| JP3182833B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20040108524A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100333358B1 (ko) | 반도체장치의 콘택 형성방법 | |
| US6313034B1 (en) | Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers | |
| JP3996510B2 (ja) | 半導体装置の製造方法 | |
| GB2307341A (en) | Method of forming a tungsten plug of a semiconductor device. | |
| US20040072431A1 (en) | Method for fabricating semiconductor device | |
| JP3072902B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |