JP3072902B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

産業上の利用分野 発明の概要 従来の技術及び問題点 発明の目的 問題点を解決するための手段 作 用 実施例 実施例−１（第1A図、第1B図） 実施例−２（参考例）（第2A図、第2B図、第2C
図、第2D図） 実施例−３（第3A図、第3B図） 発明の効果 〔産業上の利用分野〕 本発明は、半導体装置及び半導体装置の製造方法に関
する。本発明は特に、絶縁層の開口部に半導体層（ない
しは導電層）を形成する半導体装置、またはそのような
半導体装置の製造方法として、利用できるものである。

〔発明の概要〕

本出願に係る発明は、Ｐ型不純物領域上の絶縁層に開
口部が形成された半導体装置の製造方法において、上記
不純物領域や、上記開口部中の半導体層をホウ素イオン
のイオン注入により形成し、熱処理を併用して、コンタ
クトとして用いる場合の抵抗を小ならしめるようにした
ものである。

〔従来の技術及び問題点〕

従来より、絶縁層に設けられた開口部に半導体等を埋
め込んで導電層とし、例えばコンタクトとして用いた
り、あるいはいわゆるトレンチ（溝型）キャパシタとす
る等の技術が提案され、また実用化されている。

一方半導体装置の分野では、微細化・集積化が急速に
進んでいる。かかる微細化等に伴い、上記した開口部へ
の導電層等の形成技術においても、種々解決すべき問題
が生じている。

例えば、半導体素子の微細化に伴い、アスペクト比の
高い（つまり開口面積に比して深さの大きい）コンタク
トホールを穴埋めし平坦化する技術が、必要になってき
た。ところがこのように微細化が進行すると、穴埋めし
て得る導電部の抵抗が充分には小さくならず、良好なコ
ンタクトをとれないという問題が出てくる。例えば、穴
埋め平坦化の技術のひとつに、ポリシリコン等の半導体
材料をCVD等により堆積し、その後エッチバックにより
穴埋め平坦化を達成する方法がある。この方法を用いる
場合には、通例、Ｐ型半導体（Ｐ拡散層）上にポリシリ
コンを堆積し、穴埋めして、該ポリシリコンに不純物を
導入して導電性を付与する。不純物導入の手段として
は、一般に、BF₂ ⁺をイオン注入し、これを例えばRTA（R
apid Thermal Anneal）等の熱処理により活性化する。
これによりポリシリコンのグレインが充分成長すること
で、低抵抗化が図れる。

しかし、上記したように微細化が進んで例えば上記の
如くアスペクト比の大きい穴を開口部としてこれに導電
部を形成しなければならない場合には、上記従来技術で
は必ずしも導電部の低抵抗化が充分ではなく、コンタク
トホール形成のために用いる場合など、良好な接触を得
られないことがある。

〔発明の目的〕

本発明は、上記問題点を解決して、絶縁層の開口部に
導電部を有する半導体装置、及びそのような半導体装置
の製造方法において、装置が微細化・集積化等した場合
でも、低抵抗の導電部を形成することができる、半導体
装置の製造方法を提供せんとするものである。

〔問題点を解決するための手段〕

前述した問題点を解決し、上記目的を達成するため、
本出願に係る各発明は、以下の如き技術的手段をとるも
のである。

請求項１に係る発明は、半導体領域にB⁺をイオン注入
してＰ型不純物領域を形成する工程と、その後、該Ｐ型
不純物領域上に形成した絶縁層の開口部内に不純物を含
有する半導体層をCVD法により埋め込む工程と、上記Ｐ
型不純物領域と上記半導体層の接触抵抗を低減させるRT
Aによる熱処理工程とを具備する半導体装置の製造方法
である。

請求項２に係る発明は、半導体領域に形成されたＰ型
不純物領域上に形成した絶縁層の開口部内に半導体層を
CVD法により埋め込む工程と、該半導体層へB⁺をイオン
注入する工程と、少なくともRTAによる熱処理を含む熱
処理工程とを具備するとともに、上記熱処理工程は、RT
Aによる熱処理と、上記開口部内の半導体層のみを少な
くともその表面部分において選択的に加熱するレーザ照
射による熱処理工程である、半導体装置の製造方法であ
る。

〔作 用〕

本願の請求項１に係る発明は、半導体領域にホウ素イ
オンをイオン注入してＰ型不純物領域を形成し、かつ熱
処理工程を有することによって、接触抵抗が低抵抗化さ
れる。

本願の請求項２に係る発明は、半導体領域に形成され
たＰ型不純物領域上の絶縁層の開口部内に埋め込んだ半
導体層へホウ素イオンをイオン注入し、RTA処理及びレ
ーザ照射による熱処理を行うことによって、低抵抗化が
達成される。

〔実施例〕

次に、本発明の実施例について説明する。なお当然の
ことではあるが、本発明は以下述べる各実施例によりな
んら限定されるものではない。

実施例−１ この実施例は、本出願の請求項１に係る発明を具体化
したもので、当該発明をコンタクトホールをなす開口部
にポリシリコンを充填し、平坦化して、低抵抗のコンタ
クト部を有する半導体装置が得られるようにして、適用
したものである。

本実施例の半導体装置製造方法は、第1A図に工程順に
断面図で示すように、半導体領域１にホウ素イオン
（B⁺）をイオン注入してＰ型不純物領域２を形成する工
程と（この工程後の状態を第1A図（ａ）に示す）、該Ｐ
型不純物領域２上に形成した絶縁層３の開口部４（第1A
図（ｂ）参照）内に不純物を含有する半導体層５を埋め
込む工程と（この工程後の状態を第1A図（ｃ）に示
す）、上記Ｐ型不純物領域２と上記半導体層５の接触抵
抗を低減させる熱処理工程（第1A図（ｄ）参照）とを具
備する。

本実施例ではこのようにして、Ｐ型不純物領域２と、
絶縁層３上に形成される配線等との間のコンタクトを、
上記不純物を含有する半導体層５によりとるようにした
のである。

本実施例における半導体領域１は、シリコン基板にお
けるシリコン半導体領域である。また、本実施例におい
ては、コンタクトホールをなす開口部４に穴埋めされ平
坦化される半導体材料としては、ポリシリコンを用い
た。

即ち、本実施例について更に具体的に詳述すると、次
のとおりである。

まず第１図（ａ）に示すように、シリコン基板の半導
体領域１に、ホウ素イオン（B⁺）をイオン注入して、Ｐ
型不純物領域を形成する。

次いで、第1A図（ｂ）に示すようにＰ型不純物領域２
上に形成したSiO₂等より成る絶縁層３に、開口部４を設
ける。これは本実施例では、絶縁層３の材料に応じ、適
宜CVD等の堆積手段と適宜のマスクを用いたエッチング
技術などを用いて、この開口部４を任意に形成するよう
にできる。このようなＰ型不純物領域２上の開口部４
に、本実施例ではポリシリコンを堆積し、穴埋め・平坦
化する。この手段も、ポリシリコンの堆積に通常用いら
れるCVD等の手段を任意に用いることができ、また平坦
化についても、エッチバックなどの一般的な手法を用い
ることができる。本実施例では、該ポリシリコンに不純
物を含有させるため、適宜の不純物導入を行うが、ここ
ではBF₂ ⁺をイオン注入して、これによりポリシリコンに
不純物を導入して、不純物を含有する半導体層５とし
た。これにより第1A図（ｃ）の構造を得る。B⁺のイオン
注入の手段を用いることもできる。

但し、このように純ポリシリコンに不純物をイオン注
入して不純物の導入を行うのでなく、予め不純物がドー
プされているドープドポリシリコン（DOPOSと称され
る）を用い、これを堆積すること等により、不純物を含
有する半導体層５を得るように実施することもできる。

次に熱処理工程として、例えばRTA（Rapid Thermal A
nneal）を行い、これにより活性化して、Ｐ型不純物領
域２と不純物を含有する半導体層５との接触抵抗を低減
させる。第1A図（ｄ）中、矢印６をもって、かかる熱処
理を模式的に示す。

上記構成によって、抵抗の低いコンタクトをとること
が可能になる。

この構成により低抵抗化が図れるのは、次のような機
構によるものと考えられる。

Ｐ型拡散層等のＰ型不純物領域上に、ポリシリコンを
CVD法等により堆積し、その後エッチバックにより穴埋
め・平坦化を行う従来技術にあっては、上記Ｐ型不純物
領域を形成する時にはBF₂ ⁺をイオン注入することが一般
的であった。通常、このようなＰ型不純物領域上に堆積
・穴埋めした上記ポリシリコンに例えばイオン注入（BF
₂ ⁺のイオン注入など）を行い、例えばRTAにより活性化
すると、ポリシリコンのグレインが充分成長すれば低抵
抗化が図れるが、上記の如きＰ型不純物領域上では、充
分にポリシリコンのグレインが成長しない。これはＰ型
不純物領域形成の際、BF₂ ⁺のイオン注入では、ダメージ
層がシリコン表面近傍にできるため、グレイン成長を抑
えてしまうためと考えられる。

これに対し本出願の請求項１の発明では、Ｐ型不純物
領域を形成するのにBF₂ ⁺イオンではなく、B⁺を用いてお
り、これによれば、例えば活性化RTA時にポリシリコン
のグレインの成長は抑制されず、大きなグレインが成長
すると考えられ、よって充分な低抵抗化が達成されるも
のである。

上記のように本実施例によれば、半導体素子における
配線と、シリコン基板のＰ型不純物領域（Ｐ型半導体）
とを結合するために開けた開口部（コンタクトホール）
をポリシリコンにより穴埋め・平坦化する場合に、それ
に先立ってシリコン基板に形成するＰ型不純物領域の形
成に、ホウ素イオン（B⁺）のイオン注入を用いることに
より、配線とシリコン基板との接触抵抗を充分に低減せ
しめることができる。

実施例−２ この実施例は参考例であって、コンタクトホールをな
す開口部に、ポリシリコンを埋め込み平坦化する場合の
例である。

以下第2A図を参照して、本実施例について説明する。

本実施例に係る半導体装置の製造方法は、半導体領域
１に形成されたＰ型不純物領域２上の絶縁層３の開口部
４（第2A図（ａ）参照）内に半導体層５を埋め込む工程
（この工程後の状態を第2A図（ｂ）に示す）と、該半導
体層５へホウ素イオンをイオン注入する工程（第2A図
（ｃ）参照）と、熱処理工程（第2A図（ｄ）参照）とを
具備する。

更に詳しくは、本実施例においては、半導体領域１で
あるシリコン基板に、ソース／ドレインイオン注入を施
してＰ型ドーピング層を得、これをＰ型不純物領域２と
し、更にこの上に8000Åの膜厚で二酸化シリコン膜を形
成してこれを絶縁層３とする。この絶縁層３は層間膜と
して機能し得るものである。該絶縁層３に開口部４を適
宜手段により形成し、これをコンタクトホールとする。
これにより第2A図（ａ）の構造が得られる。

次に上記開口部４に半導体層５を埋め込むのである
が、本実施例においてはポリシリコンを埋め込み、特に
LP（低圧）CVD法によりポリシリコンを5000Å堆積し
て、これをエッチバックすることにより、穴埋め、及び
平坦化を達成して、埋め込みを行う。これにより、第2A
図（ｂ）の構造が得られる。

次にこの半導体層５に、第2A図（ｃ）に模式的に示す
ように、ホウ素イオンB⁺をイオン注入する。ここではホ
ウ素イオンB⁺を、30KeV、ドース量１×10¹⁶/cm²の条件
で、ドーピングした。（従来はBF₂ ⁺を60KeV、ドース量
１×10¹⁶/cm²でドープするのが通常であった）。

次に本実施例での熱処理（第2A図（ｄ）参照）は、RT
Aを、1100℃、窒素中、10秒の条件で行った。これによ
り活性化、拡散を施して、Ｐ型不純物拡散領域２′を得
るようにした。

上記第2A図（ｄ）までの工程の後、適宜上記配線を形
成する。例えばAl−Si合金（Si含有率が１％）/TiON/Ti
の配線層を形成する。

なお本実施例において、第2A図（ｃ）の前段階、つま
りホウ素イオンのイオン注入の前に、高エネルギーのホ
ウ素イオンのイオン注入を行えば、更にコンタクト抵抗
を小さくすることができる。

本実施例の効果を、第2A図（ｃ）の段階におけるイオ
ン注入を、BF₂ ⁺のイオン注入で行った場合と、B⁺のイオ
ン注入（本発明の場合）で行った場合とで比較して示す
のが、第2B図及び第2C図である。

即ち、第2B図は、コンタクト面積とコンタクト抵抗と
の関係を示すグラフであり、同図のＩが、ホウ素イオン
B⁺を30KeV、ドース量１×10¹⁶/cm²の条件でイオン注入
してドープした本発明の場合のグラフであり、IIが、BF
₂ ⁺を60KeV、ドース量１×10¹⁶/cm²の条件でイオン注入
してドープした比較の場合のグラフである。各々のグラ
フは、各々の場合の測点値（黒塗りの逆三角形が本発明
の場合であり、白抜きの三角形が比較の場合のデータで
ある。）をもとにして得たものである。ポリシリコンの
エッチバック条件は、両者とも、ジャストエッチの条件
に更に１分間エッチングを続ける条件とした。グラフＩ
とグラフIIとの対比から明らかなように、本発明の場合
（グラフＩ）は、比較の場合（グラフII）に比して、同
一のコンタクト面積であると、コンタクト抵抗が低くな
っており、抵抗値が改善されていることがわかる。この
例では、約38％の改善がなされている。

このように、BF₂ ⁺をB⁺に変えることで、40％程度の低
抵抗化が可能となる。

これは、次のような作用によると考えられる。

即ち、第2C図は、ドース量とシート抵抗（ポリシリコ
ン/SiO₂のシート抵抗）の値の関係を示したものであ
り、IIIがホウ素イオンB⁺を30KeVでイオ注入した本発明
の場合のグラフ、IVがBF₂ ⁺を60KeVでイオン注入した比
較の場合のグラフである。いずれの場合も、ポリシリコ
ンの膜厚は8000Åとし、また、活性化は、窒素雰囲気下
10秒間、1100℃で赤外加熱することにより行った。ドー
ス量はともに２×10¹⁶/cm²である。グラフIIIとグラフI
Vとの対比から明らかなように、同一のドース量であれ
ば、本発明の方が低いシート抵抗値を得ることができる
ものである。約25％の改善があることがわかる。

なお第2C図には、III,IVの各場合について、加熱を窒
素雰囲気下、900℃で20秒間行った場合についてのデー
タを、それぞれ符号V,VIで示す。このような場合につい
ても、本発明の方が低抵抗化を実現できていることわか
る。

また、第2D図に示すのは、Al−Si（１％）/Si/TiON/T
i構造（第１層Al）と、ポリシリコンとのコンタクト抵
抗評価で、横軸にコンタクト面積、縦軸に抵抗値をとっ
たものであるが、白丸で示すBF₂ ⁺のイオン注入の場合の
グラフVIIIに対し、黒丸で示すB⁺のイオン注入を行った
本発明に係る場合のグラフVIIの方が、低抵抗になって
いることがわかる。

上記第2C図、第2D図を用いて説明したことより、第2B
図に示す如くコンタクト抵抗が低くなるという本発明の
効果がもたらされるものと推定される。

上述のように本実施例によれば、ポリシリコンから成
る半導体層による開口部の穴埋め・平坦化を用いる半導
体装置の製法において、Ｐ型不純物領域であるＰ型半導
体（拡散層）上のコンタクトに埋め込まれた該ポリシリ
コンへイオン注入してドーピングする不純物として、従
来のBF₂ ⁺ではなく、ホウ素イオンB⁺を用いることによ
り、コンタクト抵抗の低抵抗化を実現できる。

実施例−３ この実施例は、本出願の請求項２に係る発明を具体化
したものであり、特に、Ｐ型不純物領域上の開口部のポ
リシリコンによる穴埋めに対し、ホウ素イオンB⁺のイオ
ン注入と、レーザアニールを組み合わせることにより、
コンタクト抵抗の低減を実現するように構成したもので
ある。

本実施例は、第3A図に示す如く、半導体領域１に形成
されたＰ型不純物領域２上の絶縁層３の開口部４内に半
導体層５を埋め込む工程を有し、この工程後の状態を示
すのが第3A図（ａ）であるが、更に本実施例は、該半導
体層５へホウ素イオンB⁺をイオン注入する工程（第3A図
（ｂ）参照）を有する。更に、本実施例では、熱処理工
程としてのレーザ照射を行うが、これは例えばエキシマ
レーザ等にはレーザアニールを行う（第3A図（ｅ）参
照）。

更に詳しくは、本実施例は、シリコン基板である半導
体領域１の絶縁層３に、前記各実施例においても述べた
如く、適宜の手段により、開口部４を形成し、該開口部
４にポリシリコンを埋め込んで半導体層５を形成する。
この、ポリシリコン穴埋め形成工程後の断面状態が第3A
図（ａ）である。

次に、第3A（ｂ）に符号７で略示するように、ホウ素
イオンB⁺をイオン注入する。例えば、B⁺を30KeV、ドー
ス量２×10¹⁶程度でイオン注入する。なおこの際、B⁺の
高エネルギーイオン注入を施しても良い。

次に、RTAにより活性化を行い、第3A図（ｃ）の如く
Ｐ型拡散層２′を形成する。

次に本実施例においては、Al等により反射膜81を形成
する。この反射膜81には、該当するコンタクト部に、開
口82を設ける。これにより、第3A図（ｄ）の構造を得
る。

次に第3A図（ｅ）に示すように、レーザアニールを施
す。例えばエキシマレーザを好ましく用いることができ
る。本実施例では、0.7J/cm²でレーザ照射を行った。図
中、符号９にて、レーザ照射を模式的に示した。これに
より、第3A図（ｅ）に略示する如く半導体層５の表面層
が高活性化層５′となる。

次いで、反射膜81を剥離し、Al等の配線層８′を形成
して、第3A図（ｆ）の構造を得る。

本実施例にあっては、ホウ素イオンB⁺を用いること、
及び全体の活性化に加え、レーザ照射によるアニールを
用い、半導体層５であるポリシリコン表面の活性化率を
高めることができるので、充分な低抵抗化が達成でき
る。

例えば本実施例の結果では、ポリシリコン穴埋めの厚
さが8000Å程度と厚くなっても、コンタクト抵抗は、開
口部４の径が0.6μｍφで65Ωであり、充分100Ωを下回
り、また0.4μｍφでも135Ω程度であるので、0.35μｍ
ルールまで使用可能である。

これは、従来技術において、Ｎ型半導体上のコンタク
トではリンＰの固溶限が大きいので、ドース量を増やす
等して低抵抗化が容易であるのに対し、Ｐ型半導体上の
コンタクトでは、ホウ素Ｂの固溶限がＰほど大きくな
く、例えば、1100℃、10秒の、N₂、RTAを用いると、BF₂
⁺イオン注入では、ドース量１×10¹⁶cm^-2と２×10¹⁶cm
^-2とで、抵抗が大幅に異なることはなく、従って、例え
ば8000Åの深さのコンタクトホールへのポリシリコン穴
埋めでは、0.6μｍφでさえ100Ωを下回ることはなかっ
たことに比し、格段の改善である。

次に掲げる表は、開口部がポリシリコンにより穴埋め
された場合のコンタクト抵抗を、各種のホールサイズに
ついて、各種のパワーでレーザ処理した場合を示すもの
であるが、これから、レーザ処理による効果は明らかで
あろう。例えば、レーザ処理無しの場合に対し、0.7J/c
m²の処理をした場合は、約24％の改善になっている。

また、第3B図は、本実施例において、コンタクト面積
とコンタクト抵抗との関係を前記説明した第2B図になら
って、各測定点をとって、これをもとに直線で表したも
の（各測定点の図示は省略）であり、図は符号IX aは、
BF₂ ⁺をドース量２×10¹⁶cm^-2でイオン注入した場合、IX
bは、B⁺を同２×10¹⁶cm^-2及びB⁺を240KeVで同１×10¹⁵
cm^-2でイオン注入した場合、IX cは、IX bの場合に更に
実施例の如くレーザアニールを施した本発明に係る場合
のデータである。グラフIX bとIX cの比較より、本発明
の効果が理解されよう。

〔発明の効果〕 上述の如く、本出願の各発明によれば、コンタクト抵
抗等の抵抗を低減した半導体装置、及びそのような半導
体装置の製造方法を提供することができる。

【図面の簡単な説明】

第1A図、第2A図、第3A図は、実施例−１（本発明に係る
実施例）、実施例−２（比較の参考実施例）、実施例−
３（本発明に係る実施例）について工程順に断面図で示
したものである。第1B図、第2B図及び第2C図及び第2D
図、第3B図は、それぞれ実施例−１、−２、−３の作用
を説明する図である。 １……半導体領域、２……Ｐ型不純物領域、３……絶縁
層、４……開口部、５……半導体層、51……導電層。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/265 Ｒ (72)発明者 田島 和浩 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭60−87375（ＪＰ，Ａ) 特開 昭58−141568（ＪＰ，Ａ) 特開 昭59−139675（ＪＰ，Ａ) 特開 昭61−77364（ＪＰ，Ａ) 特開 平２−210824（ＪＰ，Ａ) 特開 昭57−133661（ＪＰ，Ａ) 1988年（昭和63年）秋季第49回応用物 理学会講演予稿集第２分冊、昭和63年10 月４〜７日，６Ｐ−Ａ−13

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体領域にB⁺をイオン注入してＰ型不純
   物領域を形成する工程と、 その後、該Ｐ型不純物領域上に形成した絶縁層の開口部
   内に不純物を含有する半導体層をCVD法により埋め込む
   工程と、 上記Ｐ型不純物領域と上記半導体層の接触抵抗を低減さ
   せるRTAによる熱処理工程とを具備する半導体装置の製
   造方法。
2. 【請求項２】半導体領域に形成されたＰ型不純物領域上
   に形成した絶縁層の開口部内に半導体層をCVD法により
   埋め込む工程と、 該半導体層へB⁺をイオン注入する工程と、 少なくともRTAによる熱処理を含む熱処理工程とを具備
   するとともに、 上記熱処理工程は、RTAによる熱処理と、上記開口部内
   の半導体層のみを少なくともその表面部分において選択
   的に加熱するレーザ照射による熱処理工程である、半導
   体装置の製造方法。