JP2900370B2

JP2900370B2 - 半導体装置の製造方法

Info

Publication number: JP2900370B2
Application number: JP63185112A
Authority: JP
Inventors: 俊樹濱嶋; 利幸西原; 博文角; 一英小山; 和浩田島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-07-23
Filing date: 1988-07-23
Publication date: 1999-06-02
Anticipated expiration: 2014-06-02
Also published as: JPH0233923A

Description

【発明の詳細な説明】以下の順序に従って本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点［第６図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第５図］ H.発明の効果（A.産業上の利用分野）本発明は半導体装置の製造方法、特に半導体基板表面
にコンタクトホールを有する絶縁膜を形成した後そのコ
ンタクトホールを通して上記半導体基板表面に接続され
た多結晶シリコン膜を形成する半導体装置の製造方法に
関する。

（B.発明の概要）本発明は、上記の半導体装置の製造方法において、半導体基板表面とそれに接続される多結晶シリコン膜
との間のコンタクト抵抗を小さくするため、半導体基板表面上の絶縁膜に形成されたコンタクトホ
ールを通して該半導体基板表面に接続された第１の多結
晶シリコン膜を形成した後、該半導体基板表面の上記コ
ンタクトホール以外の部分のマスクした状態で上記半導
体基板・上記第１の多結晶シリコン膜間の界面に生じた
酸化膜を第１のイオン打込みにより破壊し、その後、上
記第１の多結晶シリコン膜と接する第２の多結晶シリコ
ン膜を形成し、しかる後、上記第１のイオン打ち込みよ
りも低エネルギーの第２のイオン打ち込みにより上記第
１及び第２の多結晶シリコンを導電化することを特徴と
する。

（C.従来技術）半導体素子の微細化に伴い半導体基板の半導体領域と
の電気的コンタクトをとるため半導体基板表面上に絶縁
膜に形成するコンタクトホールのアスペクト比が高くな
る、高アスペクト比のコンタクトホールを多結晶シリコ
ン膜で埋める必要が生じた。従って、アルミニウムを配
線材料とし、そのアルミニウムで直接コンタクトホール
を埋めてコンタクトをとるという方法は、充分なステッ
プカバレッジが得られないので用いることができない場
合が増えている。そこで、高アスペクト比のコンタクト
ホールを通じても半導体領域と多結晶シリコン膜とのコ
ンタクトを良好にできるようにすることのできる技術と
して、CVD（特にLPCVD）法により多結晶シリコン膜を形
成し、エッチバックしてコンタクトホールが多結晶シリ
コンで埋まった状態にする方法が注目され、実施され始
めている。

（D.発明が解決しようとする問題点）［第６図］ところで、CVD法によりコンタクトホールを埋めると
いう技術には空気（酸素）の巻き込みにより第６図に示
すように半導体基板ａの半導体領域ｂの表面部に酸化膜
ｃが形成され、その結果コンタクト抵抗が大きくなると
いう問題があった。尚、同図において、ｄは絶縁膜、ｅ
は該絶縁膜ｄに形成されたコンタクトホール、ｆは該コ
ンタクトホールｅを埋める多結晶シリコン、ｇは該多結
晶シリコンｆの表面にできる窪みである。

ここで、空気（酸素）の巻き込みについて説明する
と、多結晶シリコン膜ｆの形成のために所定温度に加熱
されたCVD装置内に半導体ウエハを入れるときにその半
導体ウエハに伴って空気（酸素）が入り込むことをい
い、この巻き込みによってCVD装置内に入り込んで空気
（酸素）によって半導体基板ａ（特にそのうちの半導体
領域ｂ）の表面部が酸化されるのである。

また、元来、半導体基板上の絶縁膜を選択的にエッチ
ングしてコンタクトホールを形成することにより半導体
基板表面を露出させると自然酸化膜が出来るので、その
後その自然酸化膜をウエット法により除去する技術があ
るが、しかし、コンタクトホールが微細だと絶縁膜が除
去されてしまうことを避けるためにライトエッチング工
程をしてはならなくなる場合があり、この場合には自然
酸化膜が除去されないことになり、このことも酸化膜を
無視できない大きさにしてしまうことの要因となる。

そのため、先ず、半導体ウエハをCVD装置内にいれる
ときCVD装置内の温度を下げておき（ランピング）、空
気（酸素）の巻き込みが生じても厚い酸化膜が形成され
ないようにすることが考えられる。また、ドライエッチ
ングにより絶縁膜にコンタクトホールを形成した後、真
空中で半導体ウエハを搬送して多結晶シリコンのCVDを
行うようにすることにより半導体基板ａの表面部に酸化
膜が全く生じないようにすることが考えられる。

しかしながら、半導体ウエハをCVD装置内に入れると
きに装置内温度を下げるという方法（ランピング）は、
CVD装置内の温度分布を均一に保つことを難しくするの
で好ましくない。というのは、CVD装置内を設定したと
おりの温度にし、しかも温度分布を均一にするためには
非常に長い時間がかかり、良好なCVDを行うにはCVD装置
の設定温度をしきりに変えることはタブーとされる。勿
論、CVD装置の稼動率を著しく下げるので製造コストの
面でも好ましくない。また、ドライエッチング後真空中
で半導体ウエハを搬送して多結晶シリコンのCVDを行う
ようにすることは非常に大掛りの装置を必要とし、実現
性に非常に乏しい。

本発明は上記事情に鑑みて為されたもので、半導体基
板表面とそれに接続される多結晶シリコン膜との間のコ
ンタクト抵抗を小さくすることを目的とする。

（E.問題点を解決するための手段）本発明半導体装置の製造方法の第１のものは、半導体
基板表面上に絶縁膜に形成されたコンタクトホールを通
して該半導体基板表面に接続された第１の多結晶シリコ
ン膜を形成した後、該半導体基板表面の上記コンタクト
ホール以外の部分をマスクした状態で上記半導体基板・
上記第１の多結晶シリコン膜間の界面に生じた酸化膜を
第１のイオン打込みにより破壊し、その後、第１の多結
晶シリコン膜に直接接する第２の多結晶シリコン膜を形
成し、しかる後、上記第１のイオン打ち込みよりも低エ
ネルギーの第２のイオン打ち込みにより上記第１及び第
２の多結晶シリコンを導電化することを特徴とする。

本発明半導体装置の製造方法の第２のものは、コンタ
クトホールを通して半導体基板表面に接続されたところ
の該コンタクトホールの厚さ及びその径よりも相当に薄
い多結晶シリコン膜を形成し、該基板の上記多結晶シリ
コン膜との界面に生じた酸化膜をイオン打ち込みにより
除去し、その後、SOG膜を上記多結晶シリコン膜の上記
コンタクトホール内の部分に生じた凹部を完全に埋めき
るように形成し、しかる後、上記SOG膜を上記多結晶シ
リコン膜の上記凹部内のみに残存するようにすることを
特徴とする。

（F.作用）本発明半導体装置の製造方法の第１のものによれば、
第１の多結晶シリコン膜と第２の多結晶シリコン膜によ
りコンタクトホールを埋める導電膜を構成することと
し、第１の多結晶シリコン膜の形成後にその形成により
基板と第１の多結晶シリコン膜との界面に生じた絶縁膜
を破壊するイオン打ち込みを行うので、薄い多結晶シリ
コン越しにそのイオン打ち込みをすることができる。従
って、小さいエネルギーでイオン打ち込みによる絶縁膜
の破壊ができ、半導体表面から深いところに不純物が入
らないようにしつつ絶縁膜の破壊ができる。依って、絶
縁膜の破壊する不純物が半導体素子の特性を劣化するの
を防止することができる。

しかも、第１及び第２の多結晶シリコン膜の形成後に
それらを導電化するイオン打ち込みをするので、第１、
第２の多結晶シリコン膜の各膜毎に導電化用のイオン打
ち込みをすることは必要ではなく、１回のイオン打ち込
みで第１、第２の多結晶シリコン膜を同時に導電化する
ことができる。

本発明半導体装置の製造方法の第２のものによれば、
単に、基板と多結晶シリコン膜との界面に生じる絶縁膜
を不純物のイオン打ち込みにより除去できるのみなら
ず、多結晶シリコン膜のコンタクトホールに生じた窪み
をSOG膜で埋めることができ、更には、多結晶シリコン
膜の過剰なグレイン成長によるヒロックの発生の虞れも
ない。

（G.実施例）［第１図乃至第５図］以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。

第１図（Ａ）乃至（Ｈ）は本発明半導体装置の製造方
法の一つの実施例を工程順に示す断面図である。

（Ａ）半導体基板１の表面部に選択的に形成された半導
体領域２とコンタクトをとるために半導体基板１上の絶
縁膜３に第１図（Ａ）に示すようにコンタクトホール４
を形成する。

（Ｂ）次に、LPCVD（減圧CVD）法により同図（Ｂ）に示
すように半導体基板１上に多結晶シリコン膜５（尚、図
面において便宜上多結晶シリコン膜５を導電膜５として
示した。）を形成する。このとき上述したように空気
（酸素）の巻き込みにより酸化膜６が半導体領域２と多
結晶シリコン膜５との界面に生じてしまう。

（Ｃ）次に、多結晶シリコン膜５をエッチバックして同
図（Ｃ）に示すようにコンタクトホール４内にのみ多結
晶シリコン膜５を残存するようにしてコンタクトホール
４の多結晶シリコンによる穴埋めを終える。

（Ｄ）次に、同図（Ｄ）に示すように絶縁膜３上にレジ
スト膜７を選択的に形成し、コンタクトホール４以外の
部分をマスクする。このマスクは、次の工程でコンタク
トホール４内の多結晶シリコン膜５と半導体領域２との
界面に不純物のイオン打込みをすることによってそこに
存在している酸化膜６を除去するに際してコンタクトホ
ール４外のところに不純物が添加されないようにするた
めのものである。即ち、次の工程［第１図（Ｅ）に示す
工程］で酸化膜６を破壊するために不純物をイオン打込
みするが、その不純物としては半導体領域２と同一導電
型の不純物を用いるのが良いといえる。なぜなら半導体
領域２にその不純物は入っても半導体素子の特性に大き
な影響を与えないからである。ところが、その不純物が
コンタクトホール４以外の領域において深く入った場
合、Vthが変動したり、拡散抵抗の抵抗値が変動した
り、場合によっては多結晶シリコン膜５からなる高抵抗
が低抵抗化したりしてしまう虞れがある。そこで、レジ
スト膜７でコンタクトホール４以外の部分をマスクする
のである。しかし、マスクする必要のない場合もあり得
るが、そのような場合にはこの第１図（Ｄ）に示すとこ
ろのレジスト膜７を形成する工程は不要ということにな
る。

（Ｅ）次に、第１図（Ｅ）に示すように酸化膜６を破壊
するイオン打込みを行い、酸化膜６を消滅させる。イオ
ン打込みする不純物は半導体領域２がｎ型かｐ型かによ
ってよって異なり、半導体領域２がｎ型の場合にはリン
P⁺、As⁺イオンを打込み、半導体領域２がＰ型の場合に
はBF₂ ⁺イオンを打込む。

尚、シリコンイオンSi⁺を打込むようにしても良い。

（Ｆ）次に、コンタクトホール４内の多結晶シリコン膜
５を低抵抗化するために、同図（Ｆ）に示すように不純
物のイオン打込みを行う。この場合は、多結晶シリコン
膜５と半導体領域２との界面にある酸化膜６を破壊する
必要はなく、多結晶シリコン膜５全体に導電性を与える
のが目的なので、打込みエネルギーは酸化膜６を破壊す
るイオン打込みの場合よりも稍低くても良い。尚、この
低抵抗化のためのイオン打込みに関しては後で詳述す
る。

（Ｇ）次に、同図（Ｇ）に示すように半導体基板１表面
上にチタン膜８を形成する。このチタン膜８の形成はイ
オン打込みされた不純物を活性化するアニール（熱処
理）によってコンタクトホール４内の多結晶シリコン膜
５の表面にヒロックが生じるのを防止するために行う。

（Ｈ）その後、チッ素N₂雰囲気中でRTA（Rapid Thermal
Anneal）により熱処理して不純物を活性化する。する
と、単に活性化が為されるだけでなくコンタクトホール
４内の多結晶シリコン膜５の表面部９がTiSixとなり、
更に該TiSix膜９の表面がTiNとなる。その後、TiNとの
選択比の高いTiエッチング用のエッチング液を用いてチ
タン膜８をエッチングする。すると、第１図（Ｈ）に示
すようにコンタクトホール４内の多結晶シリコン膜５の
表面部にTiSix膜９が形成され、更に該TiSix膜９の表面
部にTiN膜10が形成された状態になる。このTiSix膜９及
びTiN膜10は抵抗値が小さく、半導体領域２と接続され
るところの配線膜とのコンタクト抵抗を小さくする役割
を果すと共に、恰かもコンタクトホール４を閉じる蓋の
ように機能して熱処理の際に多結晶シリコン膜５がグレ
イン成長してヒロックが生じるのを防止する役割をも果
すことになる。元来、このヒロックを放置すると、後で
形成される配線膜を突き上げ、更にこの配線膜上の絶縁
膜をも突き上げて耐圧劣化等をもたらすことになるが、
それをチタン膜８を形成する工程を付加することにより
防止することができる。

尚、シリコンとの反応で比較的安定したシリサイドを
つくり、しかもシリコンよりも酸素と反応しやすく、し
かもそのシリサイドがAl合金あるいはバリアメタルと低
いコンタクト抵抗を持つような高融点金属あるいはその
合金であればそれをチタン膜に代えてヒロック防止膜と
して用いるようにしても良い。尚、チタンTi等でコンタ
クトホール内の多結晶シリコン膜をシリサイド化する技
術については特願昭63−25258号により既に提案済であ
る。

その後、配線膜が形成されることになるが、その後に
ついては本発明の本質に直接関係しないので説明を省略
する。

尚、第１図（Ｆ）に示す工程においては、即ち、コン
タクトホール４内の多結晶シリコン膜５を低抵抗化する
イオン打込みにおいては、第２図に示すように不純物濃
度プロファイルにおける濃度のピークが多結晶シリコン
膜５表面よりも相当に深いところ（例えば多結晶シリコ
ン膜５の厚さｄの２分の１の厚さd/2のところ）にくる
ようにすることが好ましいといえる。

この点について詳しく説明すると次のとおりである。
即ち、従来においては、コンタクト抵抗内の多結晶シリ
コン膜をp⁺型化する場合BF₂ ⁺をイオン打込みしており、
その場合不純物濃度プロファイルは多結晶シリコン膜の
表面にピークがくるようなプロファイルであった。しか
し、多結晶シリコン膜の表面に濃度のピークがくるよう
にすると、イオン打込みによるダメージのピークも多結
晶シリコン膜の表面に来てしまい、多結晶シリコン膜
と、これと接続される配線膜との接続点となる部分に大
きなダメージが生じる。そして、ここでＢ、Ｆの析出も
生じる。また、ダメージが生じた部分では多結晶シリコ
ン膜の結晶成長が小さい。従って、コンタクト抵抗を小
さくすることが難しい。

尤も、BF₂ ⁺ではなくB⁺をイオン打込みするようにすれ
ば、Ｆの影響がないためかBF⁺の場合と比較すると同じ
ドーズ量でも多結晶シリコン膜のシート抵抗をより小さ
くすることができ、また、ダメージも少なくできる。し
かし、B⁺はBF₂ ⁺に比較してイオン化率が小さく電流量が
余り大きくできないので、多結晶シリコン膜の低抵抗化
のためのドーピングのごとき例えば10¹⁶／cm^-2オーダの
イオン打込みには生産性の面から不向きである。

そこで、第２図に示すように多結晶シリコン膜４の表
面よりも相当に深いところ、即ち多結晶シリコン膜４の
深さ方向における中間のところに不純物濃度のピークが
くるようなプロファイルにする。このようにすると、イ
オン打込みする不純物としてBF₂ ⁺イオンを打込んでも多
結晶シリコン膜５表面にＢやＦが析出するに至らない
し、多結晶シリコン膜５表面におけるグレインサイズが
適度に大きくなり、延いては多結晶シリコン膜５とその
上に設けられる配線膜とのコンタクト抵抗が小さくなる
という利点がある。この利点は、チタン膜８を設けると
いう技術を駆使した場合でも駆使しない場合でもコンタ
クト抵抗を小さくするうえで無視できない意義を持つ。

第１図に示した半導体装置の製造方法によれば、空気
（酸素）の巻き込みにより形成された酸化膜６をイオン
打込みにより破壊して消滅させることができ、延いては
コンタクトホール４内の多結晶シリコン膜５と半導体領
域２とのコンタクト抵抗を小さくすることができるので
ある。

第３図（Ａ）乃至（Ｃ）は本発明半導体装置の製造方
法の別の実施例を工程順に示す断面図である。

本実施例はコンタクトホール４が深く、それでいて半
導体領域２と半導体基板１との接合の深さが浅い場合に
適する製造方法である。コンタクトホール４が深く且つ
半導体領域２が浅い場合には第１図の実施例では対応で
きなくなる虞れがあるが、そのような場合に第３図に示
す本実施例が有効である。

この点について詳しく述べると、コンタクトホール４
が深い程酸化膜６を破壊するためのイオン打込みのエネ
ルギーを高くしなければならないが、そのエネルギーを
高くすると第４図（Ａ）に示すようにダメージのピーク
よりも相当に深いところにピークがくるような不純物濃
度プロファイルになり、半導体領域２内に深く不純物が
ドープされてしまう。これは、半導体領域２が浅い場合
に半導体素子の特性を大きく変動、劣化させる要因とな
る。

そこで、コンタクトホール４の深さよりも相当に薄い
多結晶シリコン膜５を形成して低いエネルギーでも酸化
膜６をイオン打込みによって破壊できるようにするとい
うのが本実施例である。つまり、多結晶シリコン膜５を
薄くすると多結晶シリコン膜５表面から酸化膜６のある
半導体領域２との界面に至る深さが浅くなりイオン打込
みにより酸化膜６を破壊するに要するエネルギーを小さ
くすることができる。そして、イオン打込みのエネルギ
ーを小さくすると第４図（Ｂ）に示すようにダメージの
ピークと不純物濃度のピークが略一致し、半導体領域２
の表面よりも深いところまでは不純物が入らず半導体素
子の特性の劣化が生じにくくなるというのが本実施例の
狙いである。次に、第３図に従って本実施例を工程順に
説明する。

（Ａ）半導体基板１上の絶縁膜３にコンタクトホール４
を形成した後、同図（Ａ）に示すように例えば1000Å程
度の厚さの多結晶シリコン膜５をLPCVD法により形成す
る。６は酸化膜を示している。

（Ｂ）次に、同図（Ｂ）に示すように半導体領域２と同
じ導電型の不純物をイオン打込みして半導体領域２と多
結晶シリコン膜５との界面に存在している酸化膜６を破
壊して消滅させる。

（Ｃ）その後、同図（Ｃ）に示すように再度多結晶シリ
コン膜11をLPCVDにより形成する。今度の多結晶シリコ
ン膜11の形成はコンタクトホール４内を完全に埋めるた
めのものであり、従って形成する多結晶シリコン膜11の
厚さを相当に厚くする必要がある。

その後は、第１の実施例の場合と同様に多結晶シリコ
ン膜11及び５をエッチバックし、その後、多結晶シリコ
ン膜11及び５の低抵抗化のための不純物のイオン打込み
を行うというように工程を進めるのである。

尚、本実施例において、酸化膜を破壊するイオン打込
みの際に多結晶シリコン膜５内に充分な量の不純物を添
加しておくことにより多結晶シリコン膜11を形成後の低
抵抗化のための不純物のイオン打込みを省略することも
考えられる。というのは、多結晶シリコン膜５内の不純
物を多結晶シリコン膜11内に拡散させることにより多結
晶シリコン膜11の導体化を図ることができるからであ
る。

第５図（Ａ）乃至（Ｃ）は第３図に示した第２の実施
例の変形例を工程順に示すものである。この変形例は多
結晶シリコン膜５の形成後におけるコンタクトホール４
内の穴埋めをSOG膜により行うようにしたものである。

（Ａ）第５図（Ａ）に示すように薄い多結晶シリコン膜
５を形成し、その後、多結晶シリコン膜５の形成の際に
生じた酸化膜６をイオン打込みにより除去する。

（Ｂ）次に、同図（Ｂ）に示すようにSOG膜12を塗布形
成する。このSOG材料としてはｎ型拡散層に対してはリ
ンＰを、ｐ型拡散層に対してはホウ素Ｂを含ませたもの
を用いると良い。

（Ｃ）その後、エッチバックして同図（Ｃ）に示すよう
に薄い多結晶シリコン膜５の形成されたコンタクトホー
ル４内のみにSOG膜が残存するようにする。そして、多
結晶シリコン膜５の低抵抗化はSOG膜12内の不純物を多
結晶シリコン膜５内へ拡散させることにより行う。

尚、SOG膜12内に不純物を含有させておくことにより
多結晶シリコン膜５の低抵抗化を図るのではなく、多結
晶シリコン膜５形成後SOG膜12の塗布前にイオン打込み
により不純物を多結晶シリコン膜５内に添加しておくよ
うにしても良い。

本変形例のようにSOG膜12でコンタクトホール４を穴
埋めをする場合には、コンタクトホール４を多結晶シリ
コン膜のみで穴埋めする場合のように表面の窪みが（第
６図のｇ参照）ができないし、また、多結晶シリコン膜
の過剰なグレイン成長によるヒロックの発生の虞れもな
いという利点がある。

（H.発明の効果）以上に述べたように、本発明半導体装置の製造方法の
第１のものは、半導体基板表面上に絶縁膜に形成された
コンタクトホールを通して該半導体基板表面に接続され
た第１の多結晶シリコン膜を形成した後、該半導体基板
表面の上記コンタクトホール以外の部分をマスクした状
態で上記半導体基板・上記第１の多結晶シリコン膜間の
界面に生じた酸化膜を第１のイオン打込みにより破壊
し、その後、第１の多結晶シリコン膜に直接接する第２
の多結晶シリコン膜を形成し、しかる後、上記第１のイ
オン打ち込みよりも低エネルギーの第２のイオン打ち込
みにより上記第１及び第２の多結晶シリコンを導電化す
ることを特徴とする。

従って、本発明半導体装置の製造方法の第１のものに
よれば、第１の多結晶シリコン膜と第２の多結晶シリコ
ン膜によりコンタクトホールを埋める導電膜を構成する
こととし、第１の多結晶シリコン膜の形成後にその形成
により基板と第１の多結晶シリコン膜との界面に生じた
絶縁膜を破壊するイオン打ち込みを行うので、薄い多結
晶シリコン越しにそのイオン打ち込みをすることができ
る。従って、小さいエネルギーでイオン打ち込みによる
絶縁膜の破壊ができ、半導体表面から深いところに不純
物が入らないようにしつつ絶縁膜の破壊ができる。依っ
て、絶縁膜の破壊する不純物が半導体素子の特性を劣化
するのを防止することができる。

【図面の簡単な説明】第１図（Ａ）乃至（Ｈ）は本発明半導体装置の製造方法
の第１の実施例を工程順に示す断面図、第２図はコンタ
クトホール内の多結晶シリコン膜へイオン打込みした不
純物の濃度プロファイルの一例を示す図、第３図（Ａ）
乃至（Ｃ）は本発明半導体装置の製造方法の第２の実施
例を工程順に示す断面図、第４図（Ａ）、（Ｂ）は第２
の実施例の利点を説明するためのイオン打込みによるダ
メージ及び不純物濃度のプロファイル、第５図（Ａ）乃
至（Ｃ）は第３図に示した半導体装置の製造方法の変形
例を工程順に示す断面図、第６図は発明が解決しようと
する問題点を示す断面図である。符号の説明１……半導体基板、３……絶縁膜、４……コンタクトホ
ール、５、11……多結晶シリコン膜、６……酸化膜、12
……SOG膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者小山一英東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者田島和浩東京都品川区北品川６丁目７番35号ソニー株式会社内 (56)参考文献特開昭61−224437（ＪＰ，Ａ) 特開昭62−18023（ＪＰ，Ａ) 特開昭63−181423（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/28 - 21/288 H01L 29/41 - 29/45 H01L 21/768

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の表面にコンタクトホールを有
する絶縁膜を形成した後そのコンタクトホールを通して
上記半導体基板表面に接続された第１の多結晶シリコン
膜を形成する工程と、上記半導体基板の表面の上記コンタクトホール以外の部
分をマスクするマスク膜を形成する工程と、上記半導体基板の上記第１の多結晶シリコン膜との界面
に生じた酸化膜を上記マスク膜をマスクとする第１のイ
オン打込みにより破壊する工程と、上記第１の多結晶シリコン膜と直接に接する第２の多結
晶シリコン膜を形成する工程と、上記第１のイオン打ち込みよりも低エネルギーの第２の
イオン打ち込みにより上記第１及び第２の多結晶シリコ
ンを導電化する工程と、を少なくとも有することを特徴とする半導体装置の製造
方法
【請求項２】半導体基板の表面にコンタクトホールを有
する絶縁膜を形成した後そのコンタクトホールを通して
上記半導体基板表面に接続されたところの該コンタクト
ホールの厚さ及びその径よりも相当に薄い多結晶シリコ
ン膜を形成する工程と、上記半導体基板の上記多結晶シリコン膜との界面に生じ
た酸化膜をイオン打ち込みにより除去する工程と、 SOG膜を上記多結晶シリコン膜の上記コンタクトホール
内の部分に生じた凹部を完全に埋めきるように形成する
工程と、上記SOG膜を上記多結晶シリコン膜の上記凹部内のみに
残存するようにする工程と、を少なくとも有することを特徴とする半導体装置の製造
方法