JP3182833B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタおよ
びその製造方法に関するものである。

【０００２】

【従来の技術】多結晶シリコン領域に活性層を設けた薄
膜トランジスタは、３次元集積回路を構成するうえで重
要な技術となっている。特にＳＲＡＭでは、完全ＣＭＯ
Ｓ化するうえで高抵抗部を薄膜トランジスタで形成する
ことにより、メモリセルの縮小化を図ることが可能にな
る。

【０００３】上記ＳＲＡＭの構造を図８の概略構成断面
図により説明する。図に示すように、半導体基板７１の
上層には、素子分離領域７２が形成されている。この素
子分離領域７２に分離された半導体基板７１の一部分に
は、ＳＲＡＭのドライバトランジスタ７３が形成されて
いる。上記ドライバトランジスタ７３を覆う状態に第１
の絶縁膜７４が形成されている。また上記ドライバトラ
ンジスタ７３のソース・ドレイン領域７５上における上
記第１の絶縁膜７４にはコンタクトホール７６が設けら
れている。

【０００４】さらに上記第１の絶縁膜７４上には、上記
コンタクトホール７６を介して上記ソース・ドレイン領
域７５に接続する多結晶シリコン領域７７が形成されて
いる。上記多結晶シリコン領域７７には、薄膜トランジ
スタ７８が形成されている。すなわち、多結晶シリコン
領域７７に薄膜トランジスタ７８の活性層７９が形成さ
れ、この活性層７９の両側の当該多結晶シリコン領域７
７に、薄膜トランジスタ７８のソース・ドレイン領域８
０，８１が形成されている。さらに薄膜トランジスタ７
８を覆う状態に第２の絶縁膜（層間絶縁膜）８２が形成
されている。また上記ソース・ドレイン領域８１上の第
２の絶縁膜８２には、コンタクトホール８３が設けられ
ている。このコンタクトホール８３を介して、上記ソー
ス・ドレイン領域８１に接続する１層目の配線８４が上
記第２の絶縁膜８２上に形成されている。上記の如くし
てＳＲＡＭ７０が構成される。

【０００５】上記構成のＳＲＡＭ７０の製造方法を図９
と図１０とにより簡単に説明する。図９の（１）に示す
ように、例えばＬＯＣＯＳ酸化法によって、半導体基板
（例えば単結晶シリコン基板）７１の上層に、素子分離
領域７２を形成する。次いで熱酸化法によって酸化シリ
コン膜（８５）を形成した後、化学的気相成長法によっ
て多結晶シリコン膜（８６）を成膜する。続いてホトリ
ソグラフィーとエッチングとによって、上記多結晶シリ
コン膜（８６）でドライバトランジスタのゲート８７を
形成する。さらに、上記酸化シリコン膜（８５）でドラ
イバトランジスタのゲート絶縁膜８８を形成する。次い
でイオン注入法によって、上記ゲート８７の両側の上記
半導体基板７１の上層に、低濃度拡散層８９，９０を形
成する。

【０００６】その後図９の（２）に示す如く、化学的気
相成長法によって酸化シリコン膜（図示せず）を形成し
た後、この酸化シリコン膜をエッチバックして、ゲート
８７の側壁に酸化シリコン膜のゲートサイドウォール絶
縁膜９１を形成する。次いで、ゲートサイドウォール絶
縁膜９１とゲート８７とをイオン注入マスクにして、上
記低濃度拡散層８９，９０よりも深い状態に高濃度拡散
層９２，９３を形成する。このようにして上記低濃度拡
散層８９と高濃度拡散層９２とによって、ドライバトラ
ンジスタのソース・ドレイン領域９４が形成される。ま
た低濃度拡散層９０と高濃度拡散層９３とによって、ソ
ース・ドレイン領域７５が形成される。上記の如くし
て、ドライバトランジスタ７３が形成される。

【０００７】続いて図９の（３）に示すように、化学的
気相成長法によって、上記ドライバトランジスタ７３を
覆う状態に、酸化シリコン膜よりなる第１の絶縁膜７４
を形成する。その後ホトリソグラフィーとエッチングと
によって、上記ソース・ドレイン領域７５上の第１に絶
縁膜７４にコンタクトホール７６を形成する。さらに化
学的気相成長法によって、上記コンタクトホール７６の
内部と上記第１の絶縁膜７４との上面とに多結晶シリコ
ン膜（９５）を成膜した後、ホトリソグラフィーとエッ
チングとによって、当該多結晶シリコン膜（９５）で多
結晶シリコン領域７７を形成する。

【０００８】次いで図１０の（４）に示す如く、化学的
気相成長法によって、上記多結晶シリコン領域７７の上
面に酸化シリコン膜（９６）と多結晶シリコン膜（９
７）とを成膜する。その後ホトリソグラフィーとエッチ
ングとによって、多結晶シリコン膜（９７）で薄膜トラ
ンジスタのゲート９８を形成するとともに酸化シリコン
膜（９６）で薄膜トランジスタのゲート絶縁膜９９を形
成する。

【０００９】次いで図１０の（５）に示すように、上記
ゲート９８と第１の絶縁膜７４とをイオン注入マスクに
して、ゲート９８の両側の多結晶シリコン領域７７にソ
ース・ドレイン領域８０，８１を形成する。このように
して、薄膜トランジスタ７８が形成される。その後、化
学的気相成長法によって、上記薄膜トランジスタ７８を
覆う状態に、酸化シリコン膜よりなる第２の絶縁膜（層
間絶縁膜）８２を形成する。続いてホトリソグラフィー
とエッチングとによって、上記ソース・ドレイン領域８
１に通じるコンタクトホール８３を形成する。

【００１０】続いて図１０の（６）に示す如く、スパッ
タ法によって配線層（１００）を形成した後、ホトリソ
グラフィーとエッチングとによって、上記配線層（１０
０）で１層目の配線８４を形成する。上記配線層（１０
０）は、例えば窒化酸化チタン膜とチタン膜と１％のシ
リコンを含むアルミニウム膜とよりなる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記説
明した薄膜トランジスタの活性層を形成する多結晶シリ
コン領域には、粒界または結晶内にシリコンのダンブリ
ングボンドが多数存在する。このため、キャリア移動度
が非常に低下するので、薄膜トランジスタの電気的特性
は低い。

【００１２】そこで、キャリア移動度を高める方法とし
て、多結晶シリコン領域中に水素を導入することによっ
て、多結晶シリコン中の結晶粒界を１価の水素で埋め込
む水素化処理が行われている。通常の水素化処理は、プ
ラズマ窒化シリコン膜をパッシベーションとして用い、
熱処理によって、プラズマ窒化シリコン膜中の水素を層
間絶縁膜を通して、多結晶シリコン領域の活性層に拡散
させる方法が行われている。その他の方法としては、実
験的に試みられている方法として、水素プラズマを励起
させて活性層を水素化する方法もある。また水素をイオ
ン注入する方法もある。

【００１３】しかし、上記プラズマ窒化シリコン膜より
水素を拡散して活性層を水素化する方法では、プラズマ
窒化シリコン膜の内部ストレスが大きく、しかも拡散時
の熱処理によってストレスが大きく変化する。このた
め、パッシベーションとして用いたプラズマ窒化シリコ
ン膜のストレス（およそ１１６ＧＰａ）が多結晶シリコ
ン領域のシリコン結晶に加わるので、シリコン結晶に結
晶欠陥が生じる。この結果、活性層の水素化処理を行っ
ても、活性層中に生じた結晶欠陥によって、薄膜トラン
ジスタの性能が大きく低下する。

【００１４】本発明は、電気的特性として、特にキャリ
ア移動度特性に優れた薄膜トランジスタおよびその製造
方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた薄膜トランジスタおよびその製造
方法である。第１の薄膜トランジスタは、基板上に多結
晶シリコン領域を形成し、この多結晶シリコン領域に活
性層を設けるとともに活性層の両側にソース・ドレイン
領域を設け、活性層上にゲート絶縁膜を介してゲートを
設けたもので、活性層を水素化処理してなる薄膜トラン
ジスタであって、ゲートの側壁にプラズマ窒化シリコン
膜よりなるサイドウォール絶縁膜を形成したものであ
る。 第２の薄膜トランジスタは、基板上に多結晶シリコ
ン領域を形成し、この多結晶シリコン領域に活性層を設
けるとともに活性層の両側にソース・ドレイン領域を設
け、活性層上にゲート絶縁膜を介してゲートを設けたも
ので、活性層を水素化処理してなる薄膜トランジスタで
あって、ゲートの側壁にプラズマ窒化シリコン膜よりな
るサイドウォール絶縁膜を形成するとともに、当該薄膜
トランジスタのゲート絶縁膜をプラズマ窒化シリコン膜
ではない窒化シリコン膜で形成したものである。 第３の
薄膜トランジスタは、基板上に多結晶シリコン領域を形
成し、この多結晶シリコン領域に活性層を設けるととも
に活性層の両側にソース・ドレイン領域を設け、活性層
上にゲート絶縁膜を介してゲートを設けたもので、活性
層を水素化処理してなる薄膜トランジスタであって、ゲ
ートの側壁にサイドウォール絶縁膜を形成するととも
に、当該サイドウォール絶縁膜を、当該ゲートの側壁と
その近傍の多結晶シリコン領域上とに形成した酸化シリ
コン膜と、当該酸化シリコン膜表面に形成したプラズマ
窒化シリコン膜とで形成したものである。

【００１６】薄膜トランジスタの製造方法は、基板上に
多結晶シリコン領域を形成し、次いで薄膜トランジスタ
の多結晶シリコン領域上にゲート絶縁膜を介してゲート
を形成した後、前記多結晶シリコン領域に形成される活
性層を水素化処理する薄膜ト ランジスタの製造方法にお
いて、前記多結晶シリコン領域上にゲート絶縁膜を介し
てゲートを形成した後に、当該ゲートの側壁のみにプラ
ズマ窒化シリコン膜を形成し、次いでこの窒化シリコン
膜中に含まれる水素を放出することよって、多結晶シリ
コン領域中に形成する活性層を水素化処理する。

【００１７】

【作用】上記構造の薄膜トランジスタでは、薄膜トラン
ジスタのゲートの側壁に形成されるサイドウォール絶縁
膜の全てまたはその一部分をプラズマ窒化シリコン膜で
形成することにより、プラズマ窒化シリコン膜で発生し
たストレスが薄膜トランジスタにかかるのを軽減する。
このため、薄膜トランジスタの活性層には結晶欠陥が発
生しない。さらに第３の薄膜トランジスタでは、酸化シ
リコン膜上にプラズマ窒化シリコン膜を設けたので、酸
化シリコン膜がプラズマ窒化シリコン膜で発生するスト
レスを緩和する。また上記薄膜トランジスタの製造方法
では、多結晶シリコン領域上に薄膜トランジスタのゲー
ト絶縁膜を介してゲートを形成した後に、当該ゲートの
側壁のみにプラズマ窒化シリコン膜を形成したことによ
り、薄膜トランジスタの活性層となる多結晶シリコン領
域には、ほとんどプラズマ窒化シリコン膜より発生する
ストレスが加わらない。

【００１８】

【実施例】本発明の第１の薄膜トランジスタに係わる実
施例（第１の実施例）を図１に示す概略構成断面図によ
り説明する。図では、高抵抗部を薄膜トランジスタで形
成したＳＲＡＭ１０を示す。図に示す如く、基板（例え
ば半導体基板）１１（以下半導体基板１１と記す）の上
層には、素子分離領域１２が形成されている。上記半導
体基板１１は、例えば単結晶シリコン基板で形成されて
いる。この素子分離領域１２に仕切られた半導体基板１
１には、ＳＲＡＭのドライバトランジスタ２１が形成さ
れている。上記ドライバトランジスタ２１を覆う状態に
第１の絶縁膜１３が成膜されている。また上記ドライバ
トランジスタ２１のソース・ドレイン領域２２上の上記
第１の絶縁膜１３にはコンタクトホール１４が設けられ
ている。

【００１９】さらに上記第１の絶縁膜１３上には、上記
コンタクトホール１４を介して上記ソース・ドレイン領
域２２に接続する多結晶シリコン領域４１が形成されて
いる。上記多結晶シリコン領域４１には、薄膜トランジ
スタ４２が形成されている。すなわち、多結晶シリコン
領域４１に薄膜トランジスタ４２の活性層４３が形成さ
れている。また活性層４３の両側の当該多結晶シリコン
領域４１には、薄膜トランジスタ４２のソース・ドレイ
ン領域４４，４５が形成されている。さらに上記活性層
４３上には、ゲート絶縁膜４６を介して薄膜トランジス
タ４２のゲート４７が形成されている。このゲート絶縁
膜４６は、例えば酸化シリコン膜よりなる。上記ゲート
４７の両側壁には、サイドウォール絶縁膜４８，４９が
形成されている。各サイドウォール絶縁膜４８，４９
は、例えばプラズマ化学的気相成長法によって成膜され
たプラズマ窒化シリコン膜（Ｐ−ＳｉＮ）よりなる。

【００２０】さらにゲート４７の上層と多結晶シリコン
領域４１の上層とには、低抵抗層５０，５１，５２が形
成されている。各低抵抗層５０〜５２は、例えばチタン
シリサイド（ＴｉＳｉ₂ ）よりなる。なお上記低抵抗層
５０〜５２は、必ずしも形成する必要はない。また、上
記活性層４３には、上記プラズマ窒化シリコン膜中に含
まれる水素が拡散されていて、当該活性層４３のキャリ
ア移動度を高めている。上記の如くして、薄膜トランジ
スタ４２が構成されている。

【００２１】さらに、上記薄膜トランジスタ４２を覆う
状態に第２の絶縁膜（層間絶縁膜）１５が形成されてい
る。上記薄膜トランジスタのソース・ドレイン領域４５
上の第２の絶縁膜１５には、コンタクトホール１６が設
けられている。そしてコンタクトホール１６を介して、
上記薄膜トランジスタのソース・ドレイン領域４５上の
低抵抗層５２に接続する１層目の配線１７が形成されて
いる。この１層目の配線１７は、例えばバリヤメタル層
１８とシリコンを１％含んだアルミニウム層１９とで形
成されている。

【００２２】上記の如くに、サイドウォール絶縁膜４
８，４９をプラズマ窒化シリコン膜で形成したことによ
り、ソース・ドレイン領域４４，４５が形成される多結
晶シリコン領域４１にストレスをかけることなく、活性
層４３が水素化処理される。

【００２３】次に上記第１の実施例で説明したＳＲＡＭ
１０の製造方法を、図２〜図４の製造工程図（その１）
〜（その３）により説明する。図２の（１）に示す如
く、例えば通常のＬＯＣＯＳ酸化法によって、半導体基
板（例えば単結晶シリコン基板）１１の上層に、素子分
離領域１２を形成する。次いで通常の熱酸化法によっ
て、露出している半導体基板１１の表層に酸化シリコン
膜２３を、例えば１６ｎｍの厚さに形成する。このとき
の酸化条件としては、例えば温度雰囲気が８５０℃の過
酸化水素（Ｈ₂ Ｏ₂ ）雰囲気に放置する。

【００２４】その後、例えば化学的気相成長法によっ
て、酸化シリコン膜２３側の全面に多結晶シリコン膜２
４を、例えば２００ｎｍの厚さに成膜する。このときの
成膜条件としては。例えば反応ガスに、流量が５００ｓ
ｃｃｍのシラン（ＳｉＨ₄ ）と流量が０．３５ｓｃｃｍ
のホスフィン（ＰＨ₃ ）と流量が５０ｓｃｃｍの水素
（Ｈ₂ ）とよりなる混合ガスを用い、成膜温度を例えば
５８０℃、成膜雰囲気の圧力を７９．８Ｐａに設定す
る。

【００２５】さらに例えば化学的気相成長法によって、
上記多結晶シリコン膜２４の上面にタングステンシリサ
イド（ＷＳｉ₂ ）膜２５を、例えば１００ｎｍの厚さに
成膜する。このときの成膜条件としては、例えば反応ガ
スに、流量が１０ｓｃｃｍの六フッ化タングステン（Ｗ
Ｆ₆ ）と流量が１０００ｓｃｃｍのシラン（ＳｉＨ₄ ）
と流量が３６０ｓｃｃｍのヘリウム（Ｈｅ）とよりなる
混合ガスを用い、成膜温度を例えば３６０℃、成膜雰囲
気の圧力を２６．６Ｐａに設定する。

【００２６】続いて通常のホトリソグラフィーとエッチ
ングとによって、上記タングステンシリサイド膜２５の
破線で示す部分と多結晶シリコン膜２４の２点鎖線で示
す部分とを除去して、ドライバトランジスタ２１のゲー
ト２６を形成する。上記エッチングの条件としては、例
えば、エッチングガスに、流量が６０ｓｃｃｍの三塩化
ホウ素（ＢＣｌ₃ ）と流量が９０ｓｃｃｍの塩素（Ｃｌ
₂ ）とよりなる混合ガスを用い、マイクロ波パワーを１
ｋＷ、高周波パワーを５０Ｗに設定する。

【００２７】その後、ゲート２６をイオン注入マスクに
して、ゲート２６の両側の半導体基板１１の上層に、低
濃度拡散層２７，２８を形成する。上記イオン注入条件
として、ＮＭＯＳトランジスタを形成する場合には、イ
オン注入不純物に、例えばリン（Ｐ⁺ ）を用い、打ち込
みエネルギーを２０ｋｅＶ、ドーズ量を２×１０¹³個／
ｃｍ² に設定する。またＰＭＯＳトランジスタを形成す
る場合には、イオン注入不純物に、例えばフッ化ホウ素
（ＢＦ⁺ ）を用い、打ち込みエネルギーを３０ｋｅＶ、
ドーズ量を３×１０¹³個／ｃｍ² に設定する。

【００２８】その後図２の（２）に示すように、通常の
化学的気相成長法によって、上記ゲート２６側の全面に
酸化シリコン膜２９を、例えば２５０ｎｍに成膜する。
このときの成膜条件としては、流量が２５０ｓｃｃｍの
シラン（ＳｉＨ₄ ）と流量が２５０ｓｃｃｍの酸素（Ｏ
₂ ）と流量が１００ｓｃｃｍの窒素（Ｎ₂ ）とよりなる
混合ガスを用い、成膜温度を例えば４２０℃、成膜雰囲
気の圧力を１３．３Ｐａに設定する。

【００２９】次いで通常のエッチバック処理によって、
上記酸化シリコン膜２９の２点鎖線で示す部分を除去す
る。そして、ゲート２６の側壁に酸化シリコン膜２９よ
りなるゲートサイドウォール絶縁膜３０，３１を形成す
る。このときのエッチバック条件としては、例えば、エ
ッチングガスに５０ｓｃｃｍの流量のオクタフルオロシ
クロブタン（Ｃ₄ Ｆ₈ ）を用い、高周波パワーを１．２
ｋＷ、エッチング雰囲気の圧力を２Ｐａに設定する。

【００３０】次いでゲートサイドウォール絶縁膜３０，
３１とゲート２６とをイオン注入マスクにした通常のイ
オン注入法によって、半導体基板１１の上層に不純物を
導入して、上記低濃度拡散層２７，２８よりも深い状態
に高濃度拡散層３２，３３を形成する。そして上記低濃
度拡散層２７と高濃度拡散層３２とによって、ソース・
ドレイン領域３４を形成する。また低濃度拡散層２８と
高濃度拡散層３３とによって、上記ソース・ドレイン領
域２２を形成する。このイオン注入法の注入条件とし
て、例えばＮＭＯＳトランジスタを形成する場合には、
イオン注入不純物に、例えばヒ素（Ａｓ⁺ ）を用い、打
ち込みエネルギーを５０ｋｅＶ、ドーズ量を３×１０¹⁵
個／ｃｍ² に設定する。またＰＭＯＳトランジスタを形
成する場合には、イオン注入不純物に、例えばフッ化ホ
ウ素（ＢＦ⁺ ）を用い、打ち込みエネルギーを２０ｋｅ
Ｖ、ドーズ量を２×１０¹⁵個／ｃｍ² に設定する。上記
の如くして、ドライバトランジスタ２１が形成される。

【００３１】続いて図２の（３）に示す如く、例えば通
常の化学的気相成長法によって、上記ドライバトランジ
スタ２１を覆う状態に第１の絶縁膜１３を、例えば５０
０ｎｍの厚さに成膜する。このときの成膜条件として
は、例えば、上記図２の（３）で説明したと同様に、流
量が２５０ｓｃｃｍのシラン（ＳｉＨ₄ ）と流量が２５
０ｓｃｃｍの酸素（Ｏ₂ ）と流量が１００ｓｃｃｍの窒
素（Ｎ₂ ）とよりなる混合ガスを用い、成膜温度を例え
ば４２０℃、成膜雰囲気の圧力を１３．３Ｐａに設定す
る。

【００３２】その後通常のホトリソグラフィーとエッチ
ングとによって、上記ソース・ドレイン領域２２上の第
１の絶縁膜１３にコンタクトホール１４を形成する。こ
のときのエッチング条件としては、上記図２の（３）で
説明したと同様に、例えばエッチングガスに５０ｓｃｃ
ｍの流量のオクタフルオロシクロブタン（Ｃ₄ Ｆ₈ ）を
用い、高周波パワーを１．２ｋＷ、エッチング雰囲気の
圧力を２Ｐａに設定する。

【００３３】次いで図２の（４）に示すように、通常の
化学的気相成長法によって、上記コンタクトホール１４
の内部と上記第１の絶縁膜１３との上面とに多結晶シリ
コン膜５３を、例えば２００ｎｍの厚さに成膜する。こ
のときの成膜条件としては、例えば、上記図２の（１）
で説明したと同様に、反応ガスに、流量が５００ｓｃｃ
ｍのシラン（ＳｉＨ₄ ）と流量が０．３５ｓｃｃｍのホ
スフィン（ＰＨ₃ ）と流量が５０ｓｃｃｍの水素
（Ｈ₂ ）とよりなる混合ガスを用い、成膜温度を例えば
５８０℃、成膜雰囲気の圧力を７９．８Ｐａに設定す
る。

【００３４】続いて通常のホトリソグラフィーとエッチ
ングとによって、多結晶シリコン膜５３の２点鎖線で示
す部分を除去して、多結晶シリコン領域４１を形成す
る。このときのエッチング条件としては、例えば、エッ
チングガスに、流量が５０ｓｃｃｍの三塩化ホウ素（Ｂ
Ｃｌ₃ ）と流量が２０ｓｃｃｍの塩化水素（ＨＣｌ）と
流量が１０ｓｃｃｍの塩素（Ｃｌ₂ ）とよりなる混合ガ
スを用い、エッチング雰囲気の圧力を７．９８Ｐａ、エ
ッチングパワーを１．５ｋＷに設定する。

【００３５】次いで図３の（５）に示す如く、例えば熱
酸化法によって、上記多結晶シリコン領域４１の表面
に、酸化シリコン膜５４を、例えば、１６ｎｍの厚さに
形成する。このときの熱酸化条件としては、例えば、酸
化雰囲気を、流量が６ｓｃｃｍの水素（Ｈ₂ ）と流量が
６ｓｃｃｍの酸素（Ｏ₂ ）とよりなる混合ガスにして、
温度雰囲気を８５０℃に設定する。

【００３６】続いて、通常の化学的気相成長法によっ
て、上記酸化シリコン膜５４の表面に多結晶シリコン膜
５５を、例えば２００ｎｍの厚さに成膜する。このとき
の成膜条件としては、例えば、上記図２の（１）で説明
したと同様に、反応ガスに、流量が５００ｓｃｃｍのシ
ラン（ＳｉＨ₄ ）と流量が０．３５ｓｃｃｍのホスフィ
ン（ＰＨ₃ ）と流量が５０ｓｃｃｍの水素（Ｈ₂ ）とよ
りなる混合ガスを用い、成膜温度を例えば５８０℃、成
膜雰囲気の圧力を７９．８Ｐａに設定する。

【００３７】その後、通常のホトリソグラフィーとエッ
チングとによって、上記多結晶シリコン膜５５の２点鎖
線で示す部分を除去して、薄膜トランジスタのゲート４
７を形成する。さらにエッチングを行って、酸化シリコ
ン膜５４の１点鎖線で示す部分を除去して、当該酸化シ
リコン膜５４でゲート絶縁膜４６を形成する。このとき
の多結晶シリコン膜５５のエッチング条件としては、例
えば、エッチングガスに、流量が５０ｓｃｃｍの三塩化
ホウ素（ＢＣｌ₃ ）と流量が２０ｓｃｃｍの塩化水素
（ＨＣｌ）と流量が１０ｓｃｃｍの塩素（Ｃｌ₂ ）とよ
りなる混合ガスを用い、エッチング雰囲気の圧力を７．
９８Ｐａ、エッチングパワーを１．５ｋＷに設定する。
また上記酸化シリコン膜５４のエッチング条件として
は、例えば、エッチングガスに、流量が７５ｓｃｃｍの
トリフルオロメタン（ＣＨＦ₃ ）と流量が２５ｓｃｃｍ
の酸素とよりなる混合ガスを用い、エッチング雰囲気の
圧力を５．３２Ｐａ、エッチングパワーを８００Ｗに設
定する。

【００３８】次いで、通常のイオン注入法によって、上
記ゲート４７と第１の絶縁膜１３とをイオン注入マスク
にして、ゲート４７の両側の多結晶シリコン領域４１に
ソース・ドレイン領域４４，４５を形成する。このとき
のイオン注入条件としては、例えばＮＭＯＳトランジス
タの薄膜トランジスタを場合には、イオン注入不純物
に、例えばヒ素（Ａｓ⁺ ）を用い、打ち込みエネルギー
を５０ｋｅＶ、ドーズ量を３×１０¹⁵個／ｃｍ² に設定
する。またはＰＭＯＳトランジスタを形成する場合に
は、イオン注入不純物に、例えばフッ化ホウ素（Ｂ
Ｆ⁺ ）を用い、打ち込みエネルギーを２０ｋｅＶ、ドー
ズ量を２×１０¹⁵個／ｃｍ² に設定する。

【００３９】その後図３の（６）に示すように、通常の
プラズマを用いた化学的気相成長法（Ｐ−ＣＶＤ法）に
よって、上記ゲート４７側の全面を覆う状態にプラズマ
窒化シリコン（Ｐ−ＳｉＮ）膜５６を、例えば厚さが３
００ｎｍに成膜する。このときの成膜条件としては、例
えば、反応ガスに、流量が１８０ｓｃｃｍのシラン（Ｓ
ｉＨ₄ ）と流量が５００ｓｃｃｍのアンモニア（Ｎ
Ｈ₃ ）と流量が７２０ｓｃｃｍの窒素（Ｎ₂ ）とよりな
る混合ガスを用い、成膜温度を２００℃、成膜雰囲気の
圧力を３９．９Ｐａに設定する。

【００４０】続いて通常のエッチバック処理によって、
上記プラズマ窒化シリコン膜５６の２点鎖線で示す部分
を除去して、ゲート４７の側壁に当該プラズマ窒化シリ
コン膜５６よりなるサイドウォール絶縁膜４８，４９を
形成する。上記エッチバック処理の条件としては、例え
ば、エッチングガスに流量が７５ｓｃｃｍのトリフルオ
ロメタン（ＣＨＦ₃ ）と流量が２５ｓｃｃｍの酸素とよ
りなる混合ガスを用い、エッチング雰囲気の圧力を５．
３２Ｐａ、エッチングパワーを８００Ｗに設定する。通
常、上記プラズマ窒化シリコン膜５６中には、およそ２
０ａｔ％の水素が含まれている。

【００４１】その後、熱処理を行って、上記プラズマ窒
化シリコン膜５６中に含まれている水素を、ゲート４７
の下方の多結晶シリコン領域４１で形成される活性層４
３に拡散する。このときの熱処理は、例えば、１５０℃
〜３８０℃の温度雰囲気を有する不活性ガス雰囲気中で
行う。上記熱処理を行うことによって、プラズマ窒化シ
リコン膜５６中の水素が放出されて、多結晶シリコン領
域４１中に拡散される。そして活性層４３中に生じてい
る結晶粒界は水素原子で埋められる。このようにして、
活性層４３は水素化処理される。上記の如くに、薄膜ト
ランジスタ４２が形成される。

【００４２】次いで図３の（７）に示す如く、例えば通
常のスパッタ法によって、上記薄膜トランジスタ４２を
形成した側の全面に、チタン膜５７を、例えば３０ｎｍ
の厚さに形成する。このときのスパッタ条件としては、
流量が４０ｓｃｃｍのアルゴン（Ａｒ）をスパッタガス
として用い、高周波バイアスを−５０Ｗ、直流スパッタ
パワーを１ｋＷ、スパッタ温度を２００℃、スパッタ速
度を６０ｎｍ／分に設定する。

【００４３】その後図４の（８）に示すように、例えば
急速に加熱するアニール処理（以下ＲＴＡと略記する）
によって、上記チタン膜（５７）のチタンとゲート４７
のシリコンとをシリサイド化反応させるとともに、チタ
ン膜（５７）のチタンと上記多結晶シリコン領域４１の
シリコンとをシリサイド化反応させて、低抵抗層５０〜
５２になるチタンシリサイド（ＴｉＳｉ₂ ）膜を形成す
る。上記ＲＴＡの条件としては、例えば、温度が６５０
℃の不活性ガス雰囲気中で行う。

【００４４】その後、例えばアンモニア過水中に１０分
間浸漬して、未反応なチタン膜（５７）を除去する。次
いで例えば９００℃の不活性ガス〔例えば窒素
（Ｎ₂ ）〕中で、アニール処理を行うことにより、チタ
ンシリサイド（ＴｉＳｉ₂ ）膜を安定化して、ソース・
ドレイン領域４４，４５の上層とゲート４７の上層とに
低抵抗層５０〜５２を形成する。なお、シリサイド化す
るためのＲＴＡ時には、通常、ゲートの側壁に形成した
サイドウォール絶縁膜のシリコンとチタン膜のチタンと
が反応して、チタンシリサイドを生成する。このとき、
チタンシリサイドはサイドウォール絶縁膜上を這い上が
る状態に生成される。ところが本実施例のサイドウォー
ル絶縁膜４８，４９はプラズマ窒化シリコン膜で形成さ
れているので、チタン膜（５７）のチタンとサイドウォ
ール絶縁膜４８，４９のシリコンとはシリサイド化反応
しない。このため、ゲート４７−ソース・ドレイン領域
４４，４５間のリーク電流は増大しない。したがって、
薄膜トランジスタ４２の電気的特性は高くなる。

【００４５】その後通常の化学的気相成長法によって、
上記薄膜トランジスタ４２を覆う状態に、酸化シリコン
膜よりなる第２の絶縁膜（層間絶縁膜）１５を、例えば
５００ｎｍの厚さに成膜する。このときの成膜条件とし
ては、例えば、反応ガスに、流量が２５０ｓｃｃｍのシ
ラン（ＳｉＨ₄ ）と流量が２５０ｓｃｃｍの酸素
（Ｏ₂ ）と流量が１００ｓｃｃｍの窒素（Ｎ₂ ）とより
なる混合ガスを用い、成膜温度を例えば４２０℃、成膜
雰囲気の圧力を１３．３Ｐａに設定する。

【００４６】次いで例えば、１１００℃の温度の窒素
（Ｎ₂ ）雰囲気中で１０秒間の短時間アニール処理を行
って、多結晶シリコン領域４１の活性層４３と低抵抗層
５０〜５２との活性処理を行うとともに、多結晶シリコ
ン領域４２中の不純物を拡散して、接合領域を形成す
る。

【００４７】続いて通常のホトリソグラフィーとエッチ
ングとによって、上記ソース・ドレイン領域４５に通じ
るコンタクトホール１６を形成する。このエッチング条
件としては、例えば、エッチングガスに流量が５０ｓｃ
ｃｍのオクタフルオロシクロブタン（Ｃ₄ Ｆ₈ ）を用
い、高周波パワーを１．２ｋＷ、エッチング雰囲気の圧
力を２Ｐａに設定する。

【００４８】その後図４の（９）に示す如く、通常のス
パッタ法によって、上記コンタクトホール１６の内部と
第２の絶縁膜１５の上面とに、バリヤメタル層１８の下
層になるチタン膜（図示せず）を、例えば５０ｎｍの厚
さに形成する。このときのスパッタ条件としては、スパ
ッタガスに流量が４０ｓｃｃｍのアルゴン（Ａｒ）を用
い、スパッタ雰囲気の圧力を０．４Ｐａ、直流スパッタ
パワーを１ｋＷ、スパッタ速度を９０ｎｍ／分に設定す
る。続いて、通常のスパッタ法によって、上記バリヤメ
タル層１８の上層になる酸化チタン膜（図示せず）を、
例えば１００ｎｍの厚さに形成する。このときのスパッ
タ条件としては、例えば、スパッタガスに流量が４７ｓ
ｃｃｍの窒素（Ｎ₂ ）と流量が３ｓｃｃｍの酸素
（Ｏ₂ ）とよりなる混合ガスを用い、スパッタ雰囲気の
圧力を０．５Ｐａ、直流スパッタパワーを３ｋＷ、スパ
ッタ速度を６０ｎｍ／分に設定する。次いで、通常のス
パッタ法によって、上記バリヤメタル層１８の表面にシ
リコンを１％含んだアルミニウム膜１９を、例えば８０
０ｎｍの厚さに形成する。このときのスパッタ条件とし
ては、例えば、スパッタガスに流量が４０ｓｃｃｍのア
ルゴン（Ａｒ）を用い、スパッタ雰囲気の圧力を０．４
Ｐａ、直流スパッタパワーを０．６ｋＷ、スパッタ速度
を８００ｎｍ／分に設定する。

【００４９】その後、通常のホトリソグラフィーとエッ
チングとによって、上記アルミニウム膜１９の２点鎖線
で示す部分とバリヤメタル層１８の１点鎖線で示す部分
とを除去して、１層目の配線１７を形成する。上記エッ
チングでは、例えばＲＦ印加型のマイクロ波エッチング
装置を用いる。そして、エッチングガスに、流量が６０
ｓｃｃｍの三塩化ホウ素（ＢＣｌ₃ ）と流量が９０ｓｃ
ｃｍの塩素（Ｃｌ₂ ）とよりなる混合ガスを用い、マイ
クロ波パワーを１ｋＷ、高周波パワーを５０Ｗ、エッチ
ング雰囲気の圧力を２．１３Ｐａに設定する。

【００５０】上記説明した製造方法では、水素化処理に
よって、薄膜トランジスタ４２の活性層４３中の結晶欠
陥部分が水素で埋め込まれる。このため、リーク電流の
発生が抑えられる。また薄膜トランジスタ４２のゲート
４７やソース・ドレイン領域４４，４５が低抵抗層５０
〜５２によって抵抗が低くなる。このため、ソース・ド
レイン領域４４，４５上およびゲート４７上のシート抵
抗が、例えば８Ω／□以下に下がる。よって、薄膜トラ
ンジスタ４２の高速動作が可能になる。

【００５１】次に本発明の第２の薄膜トランジスタに係
わる実施例（第２の実施例）を図５の概略構成断面図に
より説明する。図では、前記第１の実施例で説明したと
同様の構成部品には同一番号を付す。図に示すように、
ＳＲＡＭ１０の構成は、薄膜トランジスタ４２のゲート
絶縁膜４６を除いて、前記図１と同様なのでここでの説
明は省略する。本実施例における薄膜トランジスタ４２
のゲート絶縁膜４６は、プラズマ窒化シリコン膜ではな
い窒化シリコン（Ｓｉ₃ Ｎ₄ ）膜で形成されている。ま
た、サイドウォール絶縁膜４８，４９は、上記第１の実
施例と同様に、窒化シリコン（Ｐ−ＳｉＮ）膜で形成さ
れている。上記窒化シリコン（Ｓｉ₃ Ｎ₄ ）膜で形成さ
れるゲート絶縁膜４６には、通常５ｗｔ％程度の水素が
含まれている。またサイドウォール絶縁膜４８，４９に
は、上記第１の実施例で説明したと同様に、およそ２０
ａｔ％の水素が含まれている。

【００５２】上記の如くに、水素を含む窒化シリコン膜
で、ゲート絶縁膜４６とサイドウォール絶縁膜４８，４
９とが形成されていることにより、ソース・ドレイン領
域４４，４５を形成する多結晶シリコン領域４１にスト
レスをかけることなく、活性層４３に十分な水素を拡散
する水素化処理が行える。

【００５３】上記第２の実施例の薄膜トランジスタを製
造するには、前記図３の（５）で説明したゲート絶縁膜
４６をプラズマ窒化シリコン膜ではない窒化シリコン膜
で形成すればよい。すなわち、酸化シリコン膜（５４）
の代わりに、例えば通常の低圧化学的気相成長法によっ
て、上記窒化シリコン（Ｓｉ₃ Ｎ₄ ）膜（５８）を、例
えば１６ｎｍの膜厚に成膜する。このときの窒化シリコ
ン膜（５８）の成膜条件としては、例えば、反応ガスに
流量が５０ｓｃｃｍのジクロルシラン（ＳｉＨ₂ Ｃ
ｌ₂ ）と流量が２００ｓｃｃｍのアンモニア（ＮＨ₃ ）
と流量が２００ｓｃｃｍの窒素（Ｎ₂ ）とよりなる混合
ガスを用い、成膜温度を７６０℃、成膜雰囲気の圧力を
７０Ｐａに設定する。なお上記窒化シリコン膜でゲート
絶縁膜４６を形成するときのエッチング条件としては、
例えば、エッチングガスに、流量が７５ｓｃｃｍのトリ
フルオロメタン（ＣＨＦ₃ ）と流量が２５ｓｃｃｍの酸
素とよりなる混合ガスを用い、エッチング雰囲気の圧力
を５．３２Ｐａ、エッチングパワーを８００Ｗに設定す
る。

【００５４】次に本発明の第３の薄膜トランジスタに係
わる実施例（第３の実施例）を図６の概略構成断面図に
より説明する。図では、前記第１の実施例で説明したと
同様の構成部品には同一番号を付す。図に示すように、
薄膜トランジスタ４２のゲート絶縁膜４６はプラズマ窒
化シリコン膜ではない窒化シリコン（例えばＳｉ
₃ Ｎ₄ ）膜（５８）で形成されている。またサイドウォ
ール絶縁膜４８は、ゲート４７の一方側の側壁に形成し
た酸化シリコン膜６１と、当該酸化シリコン膜６１の表
面に形成した窒化シリコン（例えばＰ−ＳｉＮ）膜６２
とによって形成されている。同様にして、サイドウォー
ル絶縁膜４９は、ゲート４７の他方側の側壁に形成した
酸化シリコン膜６１と、当該酸化シリコン膜６１の表面
に形成したプラズマ窒化シリコン（Ｐ−ＳｉＮ）膜６２
とによって形成されている。

【００５５】上記の如くに、サイドウォール絶縁膜４
８，４９を形成したことにより、プラズマ窒化シリコン
膜６２で発生したストレスは酸化シリコン膜６１で緩和
される。このため、活性層４３やソース・ドレイン領域
４４，４５が形成される多結晶シリコン領域４１にはほ
とんどストレスがかからない。したがって、サイドウォ
ール絶縁膜４８，４９中に含まれる水素を放出して多結
晶シリコン領域４１に形成される活性層４３に放出した
水素を拡散する水素化処理の効果がより高められる。

【００５６】上記第３の実施例で説明した薄膜トランジ
スタの製造方法を、図７により説明する。図７の（１）
に示すように、半導体基板１１にドライバトランジスタ
２１を形成し、さらに第１の絶縁膜１３を形成する。そ
して第１の絶縁膜１３にコンタクトホール１４を設け
る。続いてコンタクトホール１４の内部と第１の絶縁膜
１３の上面とに多結晶シリコン領域４１を形成する。こ
こまでは、前記図２の（４）で説明したと同様に製造さ
れる。

【００５７】次いで図７の（２）に示す如く、例えば通
常の低圧化学的気相成長法によって、上記多結晶シリコ
ン領域４１を覆う状態にプラズマ窒化シリコン膜ではな
い窒化シリコン（例えばＳｉ₃ Ｎ₄ ）膜５８を、例えば
１６ｎｍの厚さに形成する。このときの窒化シリコン膜
５８の成膜条件としては、例えば、反応ガスに流量が５
０ｓｃｃｍのジクロルシラン（ＳｉＨ₂ Ｃｌ₂ ）と流量
が２００ｓｃｃｍのアンモニア（ＮＨ₃ ）と流量が２０
０ｓｃｃｍの窒素（Ｎ₂ ）とよりなる混合ガスを用い、
成膜温度を７６０℃、成膜雰囲気の圧力を７０Ｐａに設
定する。

【００５８】続いて通常の化学的気相成長法によって、
上記窒化シリコン膜５８の表面に多結晶シリコン膜５５
を、例えば２００ｎｍの厚さに成膜する。このときの成
膜条件としては、例えば、上記図３の（５）で説明した
と同様なので、ここでの説明は省略する。

【００５９】その後、通常のホトリソグラフィーとエッ
チングとによって、上記多結晶シリコン膜５５の２点鎖
線で示す部分を除去して、薄膜トランジスタのゲート４
７を形成する。さらにエッチングを行って、窒化シリコ
ン膜５８の１点鎖線で示す部分を除去して、当該窒化シ
リコン膜５６で薄膜トランジスタのゲート絶縁膜４６を
形成する。このときの多結晶シリコン膜５５のエッチン
グ条件は、前記図３の（５）で説明したと同様なので、
ここでの説明は省略する。また窒化シリコン膜５８のエ
ッチング条件は、前記第２の実施例で説明した窒化シリ
コン膜（５６）と同様なのでここでの説明は省略する。

【００６０】次いで、前記図３の（５）で説明したと同
様にして、通常のイオン注入法により、ゲート４７の両
側の多結晶シリコン領域４１にソース・ドレイン領域４
４，４５を形成する。このときのイオン注入条件は、前
記図３の（５）で説明したと同様なので、ここでの説明
は省略する。その後図７の（３）に示す如く、通常の化
学的気相成長法によって、ゲート４７側の全面に酸化シ
リコン膜６１を、例えば５０ｎｍの厚さに成膜する。こ
のときの成膜条件としては、例えば前記図２の（２）で
説明したと同様に、流量が２５０ｓｃｃｍのシラン（Ｓ
ｉＨ₄ ）と流量が２５０ｓｃｃｍの酸素（Ｏ₂ ）と流量
が１００ｓｃｃｍの窒素（Ｎ₂ ）とよりなる混合ガスを
用い、成膜温度を４２０℃、成膜雰囲気の圧力を１３．
３Ｐａに設定する。

【００６１】続いて通常のプラズマを用いた化学的気相
成長法（Ｐ−ＣＶＤ法）によって、上記酸化シリコン膜
６１の表面にプラズマ窒化シリコン（Ｐ−ＳｉＮ）膜６
２を、例えば厚さが３００ｎｍに成膜する。このときの
成膜条件としては、例えば前記図３の（６）で説明した
と同様に、反応ガスに、流量が１８０ｓｃｃｍのシラン
（ＳｉＨ₄ ）と流量が５００ｓｃｃｍのアンモニア（Ｎ
Ｈ₃ ）と流量が７２０ｓｃｃｍの窒素（Ｎ₂ ）とよりな
る混合ガスを用い、成膜温度を２００℃、成膜雰囲気の
圧力を３９．９Ｐａに設定する。

【００６２】続いて通常のエッチバック処理によって、
上記プラズマ窒化シリコン膜６２の２点鎖線で示す部分
と酸化シリコン膜６１の１点鎖線で示す部分とを除去し
て、ゲート４７の側壁に当該プラズマ窒化シリコン膜６
２と酸化シリコン膜６１とよりなるサイドウォール絶縁
膜４８，４９を形成する。このとき、多結晶シリコン領
域４１の段差部にもプラズマ窒化シリコン膜６２と酸化
シリコン膜６１とによるサイドウォールが形成される。
上記エッチバック処理の条件としては、例えば、エッチ
ングガスに流量が７５ｓｃｃｍのトリフルオロメタン
（ＣＨＦ₃ ）と流量が２５ｓｃｃｍの酸素とよりなる混
合ガスを用い、エッチング雰囲気の圧力を５．３２Ｐ
ａ、エッチングパワーを８００Ｗに設定する。

【００６３】その後、熱処理を行って、上記サイドウォ
ール絶縁膜４８，４９のプラズマ窒化シリコン（Ｐ−Ｓ
ｉＮ）膜６２中に含まれている水素を、酸化シリコン膜
６１を通して、ゲート４７の下方の多結晶シリコン領域
４１で形成される活性層４３に拡散する。このときの熱
処理は、例えば、１５０℃〜３８０℃の温度雰囲気を有
する不活性ガス雰囲気中で行う。上記の如くに熱処理を
行うことによって、サイドウォール絶縁膜４８，４９中
の水素とゲート絶縁膜４６中の水素とが放出されて、多
結晶シリコン領域４１中に取り込まれる。そして多結晶
シリコン領域４１の活性層４３を形成する部分が水素化
処理される。このようにして、薄膜トランジスタ４２が
形成される。

【００６４】その後前記図３の（７）〜図４の（９）に
示したと同様の工程を行うことにより、低抵抗層（図示
せず），層間絶縁膜（図示せず），１層目の配線（図示
せず）等を形成する。

【００６５】

【発明の効果】以上、説明したように、請求項１の発明
によれば、薄膜トランジスタの活性層に近い部分とし
て、薄膜トランジスタのゲートの側壁にプラズマ窒化シ
リコン膜よりなるサイドウォール絶縁膜を形成したの
で、プラズマ窒化シリコン膜より薄膜トランジスタにか
かるストレスが低減できる。請求項２の発明によれば、
薄膜トランジスタのゲート絶縁膜をプラズマ窒化シリコ
ン膜ではない窒化シリコン膜で形成することにより活性
層に十分な量の水素を拡散することが可能になる。請求
項３の発明によれば、サイドウォール絶縁膜を、酸化シ
リコン膜とプラズマ窒化シリコン膜とで形成したので、
プラズマ窒化シリコン膜より薄膜トランジスタに加えら
れるストレスが酸化シリコン膜によって緩和できる。こ
のため、薄膜トランジスタにかかるストレスが大幅に低
減できる。請求項４の発明によれば、ゲートを形成した
後に、当該ゲートの側壁のみにプラズマ窒化シリコン膜
を形成し、このプラズマ窒化シリコン膜中に含まれる水
素を放出させることによって、多結晶シリコン領域に形
成する活性層を水素化処理するので、薄膜トランジスタ
の活性層にはプラズマ窒化シリコン膜のストレスがほと
んど加わらない。このため、薄膜トランジスタの活性層
には結晶欠陥が発生しなくなる。したがって、薄膜トラ
ンジスタの電気的特性のうち、特にキャリア移動度特性
の向上が図れる。

【図面の簡単な説明】

【図１】第１の実施例の概略構成断面図である。

【図２】第１の実施例の製造工程図（その１）である。

【図３】第１の実施例の製造工程図（その２）である。

【図４】第１の実施例の製造工程図（その３）である。

【図５】第２の実施例の概略構成断面図である。

【図６】第３の実施例の概略構成断面図である。

【図７】第３の実施例の製造工程図である。

【図８】従来例の概略構成断面図である。

【図９】従来例の製造工程図（その１）である。

【図１０】従来例の製造工程図（その２）である。

【符号の説明】

１１ 半導体基板 ４１ 多結晶シリコ
ン領域 ４２ 薄膜トランジスタ ４３ 活性層 ４４ ソース・ドレイン領域 ４５ ソース・ドレ
イン領域 ４６ ゲート絶縁膜 ４７ ゲート ４８ サイドウォール絶縁膜 ４９ サイドウォー
ル絶縁膜 ５６ 窒化シリコン膜 ５８ 窒化シリコン
膜 ６１ 酸化シリコン膜 ６２ 窒化シリコン
膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に設けた多結晶シリコン領域と、 前記多結晶シリコン領域に形成した活性層と、 前記活性層の両側の前記多結晶シリコン領域に設けたソ
   ース・ドレイン領域と、 前記活性層上にゲート絶縁膜を介して設けたゲートとに
   より構成されていて、前記活性層を水素化処理してなる
   薄膜トランジスタにおいて、 前記ゲートの側壁に水素を含みその水素を放出して前記
   水素化処理を行うプラズマ窒化シリコン膜よりなるサイ
   ドウォール絶縁膜を形成したことを特徴とする薄膜トラ
   ンジスタ。
2. 【請求項２】 基板上に設けた多結晶シリコン領域と、 前記多結晶シリコン領域に形成した活性層と、 前記活性層の両側の前記多結晶シリコン領域に設けたソ
   ース・ドレイン領域と、 前記活性層上にゲート絶縁膜を介して設けたゲートとに
   より構成されていて、前記活性層を水素化処理してなる
   薄膜トランジスタにおいて、 前記ゲートの側壁に水素を含みその水素を放出して前記
   水素化処理を行うプラズマ窒化シリコン膜よりなるサイ
   ドウォール絶縁膜を形成するとともに、当該薄膜トラン
   ジスタのゲート絶縁膜をプラズマ窒化シリコン膜ではな
   い窒化シリコン膜で形成したことを特徴とする薄膜トラ
   ンジスタ。
3. 【請求項３】 基板上に設けた多結晶シリコン領域と、 前記多結晶シリコン領域に形成した活性層と、 前記活性層の両側の前記多結晶シリコン領域に設けたソ
   ース・ドレイン領域と、 前記活性層上にゲート絶縁膜を介して設けたゲートとに
   より構成されていて、 前記活性層を水素化処理してなる薄膜トランジスタにお
   いて、 前記ゲートの側壁にサイドウォール絶縁膜を形成すると
   ともに、当該サイドウォール絶縁膜を、当該ゲートの側
   壁とその近傍の多結晶シリコン領域上とに形成した酸化
   シリコン膜と、当該酸化シリコン膜表面に形成したもの
   で水素を含みそ の水素を放出して前記水素化処理を行う
   プラズマ窒化シリコン膜とで形成したことを特徴とする
   薄膜トランジスタ。
4. 【請求項４】 基板上に多結晶シリコン領域を形成し、
   次いで多結晶シリコン領域上にゲート絶縁膜を介してゲ
   ートを形成した後、前記多結晶シリコン領域に形成され
   る活性層を水素化処理する薄膜トランジスタの製造方法
   において、 前記多結晶シリコン領域上にゲート絶縁膜を介してゲー
   トを形成した後に、当該ゲートの側壁のみにプラズマ窒
   化シリコン膜を形成し、次いで当該窒化シリコン膜中に
   含まれる水素を放出させることによって、多結晶シリコ
   ン領域中に形成する活性層を水素化処理することを特徴
   とする薄膜トランジスタの製造方法。