JP2914282B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2914282B2
JP2914282B2 JP8068130A JP6813096A JP2914282B2 JP 2914282 B2 JP2914282 B2 JP 2914282B2 JP 8068130 A JP8068130 A JP 8068130A JP 6813096 A JP6813096 A JP 6813096A JP 2914282 B2 JP2914282 B2 JP 2914282B2
Authority
JP
Japan
Prior art keywords
film
transistor
silicon nitride
nitride film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8068130A
Other languages
English (en)
Other versions
JPH09260366A (ja
Inventor
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8068130A priority Critical patent/JP2914282B2/ja
Priority to US08/822,117 priority patent/US6071832A/en
Priority to KR1019970010308A priority patent/KR100219102B1/ko
Publication of JPH09260366A publication Critical patent/JPH09260366A/ja
Application granted granted Critical
Publication of JP2914282B2 publication Critical patent/JP2914282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にトランジスタ−の信頼性向上に係る半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化，高速化に伴い、
トランジスタ−の微細化が著しくなっている。これに伴
いトランジスタ−の信頼性が大きな問題となってきてい
る。特にホットキャリア−によるトランジスタ−特性の
劣化については、その劣化防止対策として種々の手法が
提案されている。
【０００３】例えば、トランジスタ−上に「プラズマを
用いた化学気層成長法(ＣＶＤ法)によるシリコン窒化
膜」を形成する手段を採用し、これにより、上層からの
水分や水素の拡散を防ぎ、かつシリコン窒化膜中の水素
によりトランジスタ−特性を改善することが提案されて
いる(特開昭60-97628号公報参照)。
【０００４】また、トランジスタ−上に減圧ＣＶＤ法に
よりシリコン窒化膜を形成し、このシリコン窒化膜上に
更にプラズマＣＶＤ法によりシリコン窒化膜を形成し、
これにより、トランジスタ−と電気的に接続している金
属プラグを通して、上記「プラズマＣＶＤ法によるシリ
コン窒化膜」から水素をトランジスタ−へ拡散させる方
法が提案されている(特開平5-129333号公報参照)。
【０００５】さらに、トランジスタ−上に減圧ＣＶＤ法
によりシリコン窒化膜を形成し、最終保護膜としてプラ
ズマＣＶＤ法によるシリコン窒化膜を形成することが提
案されている(特開平4-186675号公報参照)。
【０００６】ここで、図６に基づいて従来法の１例を説
明する。なお、図６は、工程Ａ〜Ｄからなる従来法の１
例を示す工程順断面図である。
【０００７】従来法では、まず図６工程Ａに示すよう
に、シリコン基板１上にゲ−ト絶縁膜２を介してゲ−ト
ポリシリコン膜３を形成し、不純物を注入して低不純物
拡散層を形成する。そして、サイドウォ−ル５を形成し
た後、高不純物濃度拡散層を形成して「ソ−ス，ドレイ
ン拡散層４」とする。このとき、ゲ−トポリシリコン膜
３とソ−ス，ドレイン拡散層４とは、サイドウォ−ル５
により電気的に絶縁されている。
【０００８】次に、図６工程Ｂに示すように、常圧ＣＶ
Ｄ法によりシリコン酸化膜(絶縁膜)６を全面に形成し、
続いて、図６工程Ｃに示すように、この上に、シリコン
酸化膜(絶縁膜)６を介して、減圧ＣＶＤ法によりシリコ
ン窒化膜７を形成する。その後、図６工程Ｄに示すよう
に、層間絶縁膜１２を形成し、さらにこの層間絶縁膜１
２上に、プラズマＣＶＤ法によりシリコン窒化膜１３を
形成する。
【０００９】
【発明が解決しようとする課題】ところで、前記従来法
における「プラズマＣＶＤ法によるシリコン窒化膜１３
(図６工程Ｄ参照)」の形成では、ホットキャリア−耐性
が向上しないという問題点を有している(第１の問題
点)。その理由は、プラズマＣＶＤ法によるシリコン窒
化膜１３を熱処理すると、該膜中の水素が脱離して膜中
に欠陥が生じ、この欠陥を通って水分や過剰な水素がト
ランジスタ−に拡散するからである。
【００１０】また、前記従来法では、トランジスタ−特
性が回復しないという問題点を有している(第２の問題
点)。その理由は、トランジスタ−に金属プラグを通し
て水素を拡散する方法では、金属プラグ中のチタン金属
などが水素を良く吸蔵するため、十分な水素がトランジ
スタ−まで拡散できないためであり、また、減圧ＣＶＤ
法によりシリコン窒化膜を形成する方法では、雰囲気中
及びプラズマＣＶＤ法によるシリコン窒化膜からの水素
が減圧ＣＶＤ法によるシリコン窒化膜により拡散が阻止
され、トランジスタ−まで到達できないからである。
【００１１】本発明は、前記第１及び第２の問題点に鑑
み成されたものであって、その目的とするところは、従
来法における「プラズマＣＶＤ法によるシリコン窒化
膜」を用いず、次に記載する本発明に係る方法を採用す
ることでトランジスタ−特性を十分に回復させ、これに
より前記第１及び第２の問題点を解決し、そして、ホッ
トキャリア−耐性の高いトランジスタ−を実現する半導
体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、従来法の「プラズマＣＶＤ法によるシリ
コン窒化膜」に代えて“シラン系のガスを用い、基板に
高周波電界を印加するプラズマを用いた化学気層成長法
によるシリコン酸化膜”を形成することにあり、そし
て、 ・トランジスタ−上に第一の絶縁膜を介してシリコン窒
化膜を形成し、 ・さらに前記シリコン窒化膜上に「シラン系のガスを用
い、基板に高周波電界を印加するプラズマを用いた化学
気層成長法によるシリコン酸化膜」を形成すること を特徴とし、これにより前記目的とする半導体装置の製
造方法を提供するものである。
【００１３】即ち、本発明に係る半導体装置の製造方法
は、トランジスタ上に絶縁膜を介して減圧ＣＶＤにより
形成されたシリコン窒化膜を有する半導体装置の製造方
法において、 (1) 半導体基板上にトランジスタ−を形成する工程、 (2) 前記トランジスタ−上に第一の絶縁膜を形成する工
程、 (3) 前記第一の絶縁膜上にシリコン窒化膜を形成する工
程、 (4) シリコン窒化膜上に、シラン系のガスを用い基板に
高周波電界を印加するプラズマを用いた化学気層成長法
によるシリコン酸化膜を形成する工程、を含むことを特
徴とする半導体装置の製造方法。(請求項１)を要旨とす
る。
【００１４】また、本発明に係る半導体装置の製造方法
は、トランジスタ上に絶縁膜を介して減圧ＣＶＤにより
形成されたシリコン窒化膜を有する半導体装置の製造方
法において、 (1) 半導体基板上にトランジスタ−を形成する工程、 (2) 前記トランジスタ−上に第一の絶縁膜を形成する工
程、 (3) 前記第一の絶縁膜上にシリコン窒化膜を形成する工
程、 (4) 前記シリコン窒化膜上に第二の絶縁膜を形成する工
程、 (5) 前記第一の絶縁膜、前記シリコン窒化膜及び前記第
二の絶縁膜を通して、前記トランジスタ−に電気的に接
続する金属柱を形成する工程、 (6) 前記金属柱上に金属配線を形成する工程、 (7) 前記金属配線上に、第三の絶縁膜として、シラン系
のガスを用い基板に高周波電界を印加する化学気層成長
法によりシリコン酸化膜を形成する工程、を含むことを
特徴とする半導体装置の製造方法。(請求項２)を要旨と
する。
【００１５】
【発明の実施の形態】本発明に係る製造方法において、
その実施の形態としては、特に限定するものではない
が、第一の絶縁膜として“常圧ＣＶＤ法によるシリコン
酸化膜”とすることが好ましく、また、この第一の絶縁
膜上に形成するシリコン窒化膜としては“減圧ＣＶＤ法
によるシリコン窒化膜”とするのが好ましい。そして、
このシリコン窒化膜上に形成する“シリコン酸化膜”と
しては、「バイアスＥＣＲ−ＣＶＤ装置」を使用し、
“シラン系のガスを用い、基板に高周波電界を印加する
プラズマを用いた化学気層成長法による”ものであり、
この形成条件(成膜条件)については、任意に設定するこ
とができる。
【００１６】
【作用】本発明に係る半導体装置の製造方法によれば、
(ａ)トランジスタ−上に第一の絶縁膜を介してシリコン
窒化膜を形成することにより、トランジスタ−への水分
や過剰な水素の拡散を防ぐことができ、(ｂ)更に前記シ
リコン窒化膜上に「シラン系のガスを用い、基板に高周
波電界を印加するプラズマを用いた化学気層成長法によ
るシリコン酸化膜」を形成することにより、活性な水素
をトランジスタ−へ拡散させることができ、上記(ａ)，
(ｂ)によりトランジスタ−の特性を改善することができ
る作用が生じる。
【００１７】
【実施例】次に、本発明に係る半導体装置の製造方法の
実施例を挙げ、本発明を具体的に説明するが、本発明
は、以下の実施例により限定されるものではなく、前記
本発明の要旨の範囲内で種々の変更が可能である。
【００１８】（実施例１）図１は、本発明の一実施例
(実施例１)を説明する図であって、工程Ａ〜Ｄからなる
工程順断面図である。
【００１９】本実施例１では、まず図１工程Ａに示すよ
うに、シリコン基板１上にゲ−ト絶縁膜２を介してゲ−
トポリシリコン膜３を形成し、不純物を低ド−ズ量でイ
オン注入して低不純物拡散層を形成する。続いて、化学
気層成長法(ＣＶＤ法)によりシリコン酸化膜を全面に堆
積し、異方性のＲＩＥ(Reactive ion Etching)によりエ
ッチバックしてサイドウオ−ル５を形成し、再び不純物
をイオン注入して高不純物濃度拡散層を形成し、先に形
成した拡散層とあわせて「ソ−ス，ドレイン拡散層４」
とする。このとき、ゲ−トポリシリコン膜３とソ−ス，
ドレイン拡散層４とは、サイドウオ−ル５により電気的
に絶縁されている。
【００２０】次に、図１工程Ｂに示すように、常圧ＣＶ
Ｄ法によりシリコン酸化膜６を全面に形成し、続いて、
図１工程Ｃに示すように、この上に減圧ＣＶＤ法により
シリコン窒化膜７を形成する。このシリコン窒化膜７の
膜厚は、30〜200オングストロ−ムである。その後、図
１工程Ｄに示すように、シリコン窒化膜７上に、プラズ
マＣＶＤ法の一方法としてバイアスＥＣＲ−ＣＶＤ法に
よるシリコン酸化膜８を形成する。
【００２１】ここで、上記「バイアスＥＣＲ−ＣＶＤ法
によるシリコン酸化膜８の形成」について図２を参照し
て詳細に説明する。なお、図２は、実施例１で用いる
「バイアスＥＣＲ−ＣＶＤ装置」の断面図であり、具体
的には、シリコン基板に高周波電界を印加する「バイア
スＥＣＲ−ＣＶＤ装置」の概略の構成を示す断面図であ
る。
【００２２】まず、本実施例１で使用する「バイアスＥ
ＣＲ−ＣＶＤ装置」の構成について説明する。該装置
は、図２に示すように、プラズマ室２１の上部にマイク
ロ波導入口２２が設けられており、ここからマイクロ波
がプラズマ室２１に送り込まれる。また、プラズマ室２
１には、ガス供給口２３ａ，２３ｂ及び排気口２４が設
けられており、これらにより反応ガスなどが供給され、
また不要のガスが排出されるように構成されている。
【００２３】さらに、プラズマ室２１内には、サセプタ
２５が設けられており、そして、このサセプタ２５上に
被加工物であるシリコン基板１が塔載される。また、サ
セプタ２５には、バイアス用の高周波電源２８が接続さ
れている。一方、プラズマ室２１にメインコイル２６及
び補助コイル２７が備えられており、これらにより磁界
が形成されるように構成されている。
【００２４】次に、上記図２に示す「バイアスＥＣＲ−
ＣＶＤ装置」を用いて実施例１の前記した“バイアスＥ
ＣＲ−ＣＶＤ法によるシリコン酸化膜８の形成(図１工
程Ｄ参照)”について詳細に説明する。
【００２５】まず、ガス供給口２３ｂから酸素(Ｏ2)ガ
スを供給しながら、マイクロ波を加えることによりプラ
ズマを発生させる。この状態でガス供給口２３ａよりア
ルゴンと共にシランガスを供給して、シリコン基板１上
にシリコン酸化膜の成膜を行い、同時にサセプタ２５に
高周波電界(ＲＦバイアス)を印加することにより、アル
ゴンガスのプラズマでのエッチングをシリコン基板１上
で行う。この際の具体的な成膜条件は、シラン流量：30
ｓｃｃｍ，酸素流量：45ｓｃｃｍ，アルゴン流量：70ｓ
ｃｃｍ，マイクロ波出力：2000Ｗ，ＲＦバイアス出力：
1400Ｗ，成長温度：約350℃である。
【００２６】この時、原料ガスのシランは、ＥＣＲプラ
ズマ中で分解され、大量の活性な水素イオンが生成され
る。そして、この水素イオンは、シリコン基板１に印加
される高周波電界により加速され、該基板１へ注入され
る。なお、この水素イオンの注入については、「1979
年，Appl.Phys.Lett.35号」の551頁にT.Maakinoらによ
り“The influence of plassma annealing on electric
al properties of polycrystaalline Ｓｉ”として掲載
されており、該論文において、活性な水素イオンの注入
により、低濃度の不純物をド−プしたポリシリコンの抵
抗率を低下させることが報告されている。
【００２７】ここで、本発明者等の行った実験 (Ａ)ポリシリコン膜上に常圧ＣＶＤ法によるシリコン酸
化膜を成膜したもの (Ｂ)常圧ＣＶＤ法によるシリコン酸化膜とバイアスＥＣ
Ｒ法によるシリコン酸化膜との間にＬＰＣＶＤ法による
シリコン窒化膜が有るもの (Ｃ)常圧ＣＶＤ法によるシリコン酸化膜とバイアスＥＣ
Ｒ法によるシリコン酸化膜との間にＬＰＣＶＤ法による
シリコン窒化膜が無いもの の「各種の絶縁膜を形成した後の“低濃度不純物をド−
プしたポリシリコンの抵抗率”」について図３に示す。
【００２８】図３から明らかなように、(Ａ)の「ポリシ
リコン膜上に常圧ＣＶＤ法によるシリコン酸化膜だけを
形成したもの」の抵抗率を初期値とすると、ポリシリコ
ン上に(Ｃ)の「常圧ＣＶＤ法によるシリコン酸化膜を介
してバイアスＥＣＲ−ＣＶＤ法によるシリコン酸化膜を
形成したもの」では、初期値に比べ抵抗値が３桁低下す
る。これに対し、ポリシリコン上に(Ｂ)の「常圧ＣＶＤ
法によるシリコン酸化膜とバイアスＥＣＲ−ＣＶＤ法に
よるシリコン酸化膜の間に減圧ＣＶＤ法によるシリコン
窒化膜を形成したもの」では、初期値よりも２桁減少す
るものの、前記(Ｃ)の「減圧ＣＶＤ法によるシリコン窒
化膜を形成しなかったもの」に比べ、抵抗の低下は少な
いことが認められる。
【００２９】この抵抗の低下は、バイアスＥＣＲ−ＣＶ
Ｄ法によるシリコン酸化膜を形成する際、活性な水素イ
オンがポリシリコン中に注入されるためである。また、
前記(Ｂ)のバイアスＥＣＲ−ＣＶＤ法によるシリコン酸
化膜と常圧ＣＶＤ法によるシリコン酸化膜との間に介在
する“減圧ＣＶＤ法によるシリコン窒化膜”は、バイア
スＥＣＲ−ＣＶＤ法によるシリコン酸化膜を形成する際
に、注入される活性な水素イオンをある程度阻止する能
力があることが認められる。
【００３０】以上の事実から、ポリシリコン上に前記
(Ｂ)の「常圧ＣＶＤ法のシリコン酸化膜とバイアスＥＣ
Ｒ−ＣＶＤ法によるシリコン酸化膜との間に減圧ＣＶＤ
法によるシリコン窒化膜を形成する」ことにより、過剰
な水素のトランジスタ−への拡散を防ぎ、かつ、トラン
ジスタ−特性を回復させるために必要な水素を、シリコ
ン窒化膜を通して、トランジスタ−に拡散することがで
きる、ということが理解できる。そして、このシリコン
窒化膜は、その後の配線形成工程で形成される層間膜等
からの水分や過剰な水素のトランジスタ−への拡散を阻
止することができる。
【００３１】（実施例２）図４及び図５は、本発明の他
の実施例(実施例２)を説明する図であって、このうち図
４は、工程Ａ〜Ｄからなる工程順断面図であり、図５
は、図４工程Ｄに続く工程Ｅ〜Ｆからなる工程順断面図
である。
【００３２】本実施例２では、まず図４工程Ａに示すよ
うに、シリコン基板１上にゲ−ト絶縁膜２を介してゲ−
トポリシリコン膜３を形成し、不純物を低ド−ス量でイ
オン注入して低不純物拡散層を形成する。続いて、化学
気層成長法(ＣＶＤ法)によりシリコン酸化膜を全面に堆
積し、異方性のＲＩＥ(Reactive ion Etching)によりエ
ッチバックしてサイドウオ−ル５を形成し、再び不純物
をイオン注入して高不純物濃度拡散層を形成し、先に形
成した拡散層とあわせて「ソ−ス，ドレイン拡散層４」
とする。このとき、ゲ−トポリシリコン膜３とソ−ス，
ドレイン拡散層４とは、サイドウオ−ル５により電気的
に絶縁されている。
【００３３】次に、図４工程Ｂに示すように、常圧ＣＶ
Ｄ法によりシリコン酸化膜６を形成し、続いて、図４工
程Ｃに示すように、この上に減圧ＣＶＤ法によりシリコ
ン窒化膜７を形成する。このシリコン窒化膜７の膜厚
は、30〜200オングストロ−ムである。その後、図４工
程Ｄに示すように、シリコン窒化膜７上に、減圧(もし
くは常圧)ＣＶＤ法によりボロンリンシリケ−トガラス
膜(以下“ＢＰＳＧ膜”と略記する)９を形成する。この
ＢＰＳＧ膜９は、以降の工程でのナトリウムイオンや金
属によるトランジスタ−への汚染を防止するためのもの
である。
【００３４】次に、図５工程Ｅに示すように、トランジ
スタ−と電気的な接続を行うため、接続穴１０を形成
し、続いて、この接続穴１０をタングステンなどの金属
により充填し、更にこの上に金属配線１１を形成する。
その後、図５工程Ｆに示すように、金属配線１１上に、
プラズマＣＶＤの一方法として、バイアスＥＣＲ−ＣＶ
Ｄ法によるシリコン酸化膜８を形成する。
【００３５】上記「バイアスＥＣＲ−ＣＶＤ法によるシ
リコン酸化膜８の形成」については、前掲の図２に示し
た「バイアスＥＣＲ−ＣＶＤ装置」を使用し、また、そ
の形成条件(シリコン酸化膜８の成膜条件)は、前記実施
例１と同様、シラン流量：30ｓｃｃｍ，酸素流量：45ｓ
ｃｃｍ，アルゴン流量：70ｓｃｃｍ，マイクロ波出力：
2000Ｗ，ＲＦバイアス出力：1400Ｗ，成長温度：約350
℃である。
【００３６】この時、前記実施例１と同様、原料ガスの
シランは、ＥＣＲプラズマ中で分解され、大量の活性な
水素イオンが生成される。そして、この水素イオンは、
シリコン基板１に印加される高周波電界により加速さ
れ、ＢＰＳＧ膜９，減圧ＣＶＤ法によるシリコン窒化膜
７，更に常圧ＣＶＤ法によるシリコン酸化膜６を通し
て、トランジスタ−へ注入される。
【００３７】また、前記実施例１と同じように、減圧Ｃ
ＶＤ法によるＢＰＳＧ膜９と常圧ＣＶＤ法によるシリコ
ン酸化膜６との間にある「減圧ＣＶＤ法によるシリコン
窒化膜７」は、バイアスＥＣＲ−ＣＶＤ法によるシリコ
ン酸化膜８を形成する際に注入される活性な水素イオン
をある程度阻止する能力がある。
【００３８】従って、本実施例２では、ポリシリコン上
に「常圧ＣＶＤ法のシリコン酸化膜６と減圧ＣＶＤ法に
よるＢＰＳＧ膜９との間に減圧ＣＶＤ法によるシリコン
窒化膜７を形成すること」により、過剰な水素のトラン
ジスタ−への拡散を防ぎ、かつ、トランジスタ−特性を
回復させるために必要な水素を、シリコン窒化膜７を通
して、トランジスタ−に拡散することができる。そし
て、このシリコン窒化膜７は、その後の配線形成工程で
形成される層間膜等からの水分や過剰な水素のトランジ
スタ−への拡散を阻止することができる。
【００３９】
【発明の効果】本発明は、以上詳記したとおり、トラン
ジスタ−上に第一の絶縁膜を介してシリコン窒化膜を形
成し、さらに該シリコン窒化膜上に「シラン系のガスを
用い、基板に高周波電界を印加するプラズマを用いた化
学気層成長法によるシリコン酸化膜」を形成することを
特徴とし、これにより、ホットキャリア−耐性が向上す
る効果が生じる。その理由は、減圧ＣＶＤ法によるシリ
コン窒化膜が水分や過剰な水素のトランジスタ−への拡
散を阻止する作用が生じるからである。
【００４０】また、本発明の上記特徴点により、トラン
ジスタ−特性が回復する効果が生じる。その理由は、バ
イアスＥＣＲ−ＣＶＤ法によるシリコン酸化膜の形成の
際、活性な水素イオンがシリコン基板に印加される高周
波電界に加速され、トランジスタ−まで拡散する作用が
生じるからである。
【図面の簡単な説明】
【図１】本発明の一実施例(実施例１)を説明する図であ
って、工程Ａ〜Ｄからなる工程順断面図。
【図２】本発明の実施例１で用いる“バイアスＥＣＲ−
ＣＶＤ装置”の断面図。
【図３】各種の絶縁膜を形成した後の“低濃度不純物を
ド−プしたポリシリコンの抵抗率”をグラフ化した図。
【図４】本発明の他の実施例(実施例２)を説明する図で
あって、工程Ａ〜Ｄからなる工程順断面図。
【図５】図４工程Ｄに続く工程Ｅ〜Ｆからなる工程順断
面図。
【図６】従来法の１例を説明する図であって、工程Ａ〜
Ｄからなる工程順断面図。
【符号の説明】
１ シリコン基板 ２ ゲ−ト絶縁膜 ３ ゲ−トポリシリコン膜 ４ ソ−ス，ドレイン拡散層 ５ サイドウォ−ル ６ シリコン酸化膜(常圧ＣＶＤ法による) ７ シリコン窒化膜(減圧ＣＶＤ法による) ８ シリコン酸化膜(バイアスＥＣＲ−ＣＶＤ法によ
る) ９ ＢＰＳＧ膜 １０ 接続穴 １１ 金属配線 １２ 層間絶縁膜 １３ シリコン窒化膜(プラズマＣＶＤ法による) ２１ プラズマ室 ２２ マイクロ波導入口 ２３ａ ガス供給口(シラン，アルゴン) ２３ｂ ガス供給口(Ｏ2) ２４ 排気口 ２５ サセプタ ２６ メインコイル ２７ 補助コイル ２８ 高周波電源
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/318 H01L 29/78

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 トランジスタ上に絶縁膜を介して減圧Ｃ
    ＶＤにより形成されたシリコン窒化膜を有する半導体装
    置の製造方法において、 (1) 半導体基板上にトランジスタ−を形成する工程、 (2) 前記トランジスタ−上に第一の絶縁膜を形成する工
    程、 (3) 前記第一の絶縁膜上にシリコン窒化膜を形成する工
    程、 (4) シリコン窒化膜上に、シラン系のガスを用い基板に
    高周波電界を印加するプラズマを用いた化学気層成長法
    によるシリコン酸化膜を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 トランジスタ上に絶縁膜を介して減圧Ｃ
    ＶＤにより形成されたシリコン窒化膜を有する半導体装
    置の製造方法において、 (1) 半導体基板上にトランジスタ−を形成する工程、 (2) 前記トランジスタ−上に第一の絶縁膜を形成する工
    程、 (3) 前記第一の絶縁膜上にシリコン窒化膜を形成する工
    程、 (4) 前記シリコン窒化膜上に第二の絶縁膜を形成する工
    程、 (5) 前記第一の絶縁膜、前記シリコン窒化膜及び前記第
    二の絶縁膜を通して、前記トランジスタ−に電気的に接
    続する金属柱を形成する工程、 (6) 前記金属柱上に金属配線を形成する工程、 (7) 前記金属配線上に、第三の絶縁膜として、シラン系
    のガスを用い基板に高周波電界を印加する化学気層成長
    法によりシリコン酸化膜を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
JP8068130A 1996-03-25 1996-03-25 半導体装置の製造方法 Expired - Fee Related JP2914282B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8068130A JP2914282B2 (ja) 1996-03-25 1996-03-25 半導体装置の製造方法
US08/822,117 US6071832A (en) 1996-03-25 1997-03-21 Method for manufacturing a reliable semiconductor device using ECR-CVD and implanting hydrogen ions into an active region
KR1019970010308A KR100219102B1 (ko) 1996-03-25 1997-03-25 신뢰성있는 반도체 소자를 제조하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8068130A JP2914282B2 (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09260366A JPH09260366A (ja) 1997-10-03
JP2914282B2 true JP2914282B2 (ja) 1999-06-28

Family

ID=13364863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068130A Expired - Fee Related JP2914282B2 (ja) 1996-03-25 1996-03-25 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6071832A (ja)
JP (1) JP2914282B2 (ja)
KR (1) KR100219102B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274900B1 (en) * 1998-01-05 2001-08-14 Texas Instruments Incorporated Semiconductor device architectures including UV transmissive nitride layers
US20020000664A1 (en) * 1999-02-05 2002-01-03 Lie-Yea Cheng Silicon nitride composite hdp/cvd process
JP3925366B2 (ja) * 2001-10-17 2007-06-06 株式会社村田製作所 弾性表面波装置およびその製造方法
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
CN101669285B (zh) * 2007-05-25 2013-01-02 松下电器产业株式会社 弹性波元件
JP7139952B2 (ja) * 2019-01-08 2022-09-21 日本電信電話株式会社 半導体光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097628A (ja) * 1983-11-01 1985-05-31 Matsushita Electronics Corp 半導体装置の製造方法
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH01272121A (ja) * 1988-04-25 1989-10-31 Nippon Telegr & Teleph Corp <Ntt> スルーホール構造とその製造方法
US5200808A (en) * 1989-11-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
JPH04186675A (ja) * 1990-11-16 1992-07-03 Matsushita Electron Corp 半導体装置
KR930009131B1 (ko) * 1991-04-24 1993-09-23 삼성전자 주식회사 초고집적 반도체 메모리장치의 제조방법
JP3583153B2 (ja) * 1991-09-13 2004-10-27 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3362432B2 (ja) * 1992-10-31 2003-01-07 ソニー株式会社 プラズマ処理方法及びプラズマ処理装置
US5571571A (en) * 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
JP2765478B2 (ja) * 1994-03-30 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
JP2674585B2 (ja) * 1995-09-28 1997-11-12 日本電気株式会社 半導体装置の製造方法
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process
US5661084A (en) * 1996-10-04 1997-08-26 Taiwan Semiconductor Manufacturing Company, Ltd Method for contact profile improvement
JP3085231B2 (ja) * 1997-02-20 2000-09-04 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100219102B1 (ko) 1999-09-01
US6071832A (en) 2000-06-06
KR970067720A (ko) 1997-10-13
JPH09260366A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US6610615B1 (en) Plasma nitridation for reduced leakage gate dielectric layers
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
JP2825074B2 (ja) 半導体装置の製造方法
JP2692554B2 (ja) 半導体装置の製造方法
JPH09148268A (ja) 半導体装置の製造方法
JPH0752772B2 (ja) 半導体装置の製法
US20050287823A1 (en) Dual-frequency silicon nitride for spacer application
JPH10199881A (ja) 半導体装置の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2914282B2 (ja) 半導体装置の製造方法
JPH0794731A (ja) 半導体装置及びその製造方法
JP2822910B2 (ja) 半導体装置の層間絶縁膜の形成方法
JP4955848B2 (ja) 電子素子用基板製造方法
JP3050165B2 (ja) 半導体装置およびその製造方法
JP2674585B2 (ja) 半導体装置の製造方法
JP3619795B2 (ja) 半導体装置の製造方法
JP3182833B2 (ja) 薄膜トランジスタおよびその製造方法
KR100313943B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH10270381A (ja) 半導体装置の製造方法
KR0172559B1 (ko) 반도체소자의 제조방법
US7037858B2 (en) Method for manufacturing semiconductor device including an ozone process
JPH07273066A (ja) 半導体装置の製造方法
JPH08130216A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees