JP3193402B2

JP3193402B2 - 半導体装置の製造方法

Info

Publication number: JP3193402B2
Application number: JP20293191A
Authority: JP
Inventors: 小林　　孝; 晋平飯島; 篤平岩; 伸好小林; 光夫難波; 孝司橋本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-08-31
Filing date: 1991-08-13
Publication date: 2001-07-30
Anticipated expiration: 2016-07-30
Also published as: JPH0521378A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、段差被覆性がすぐれた電極や配線を、低温
度で形成することのできる半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】モノシラン（ＳｉＨ₄）の熱分解を用い
た減圧化学気相成長法（low pressurechemical vapor d
eposition；ＬＰＣＶＤと略記）により形成された多結
晶シリコン（Ｓｉ）膜は、半導体装置の電極や配線に広
く利用されている。しかし、ＬＰＣＶＤ法により形成し
た多結晶Ｓｉ膜は、抵抗が極めて高いため、その後の工
程で不純物を周知の熱拡散法やイオン打込み法によりド
−プして抵抗を下げ導電性を得ている。

【０００３】バイポーラトランジスタの構造においては
Ｓｉ基板上に形成された絶縁膜に、Ｓｉ基板にまで達す
る開口を形成した後、多結晶Ｓｉ膜を堆積し、これにイ
オン打込み法により不純物をドープした後、熱処理によ
り多結晶Ｓｉ膜中の不純物をＳｉ基板へ拡散してエミッ
タを形成している。この種の方法として関連するものに
は、例えばブイエルエスアイテクノロジーセカンッ
ドエデイションエスエムシー編集（マグロウヒ
ル、１９８８年）４９９頁から５０７頁( VLSITechnolo
gy. S.M,Sze ed.(McGraw-Hill,1988)pp499-507)におい
て論じられて入る。なお、特開平１−１４９４２０号に
は、リンを含むシリコン膜を、反応性が高いシリコンを
利用して形成することが記載されているが、本発明のよ
うに４００℃より低い温度でボロンを含むシリコン膜を
形成することについては開示がない。

【０００４】

【発明が解決しようとする課題】しかし、ボロンイオン
または二フッ化ホウ素（ＢＦ₂）イオンを多結晶Ｓｉ膜
に打込んでｐｎｐバイポーラトランジスタのエミッタ形
成した場合、多結晶Ｓｉ膜中のボロンを活性化するため
に９００℃以上の高温熱処理が必要となり、拡散係数の
大きなボロンは、長い距離を拡散してしまって、浅いベ
ース・エミッタ接合の形成が困難であった。その結果、
ｐｎｐトランジスタの高速化が実現出来ないという問題
が生じていた。

【０００５】また、ＬＳＩの微細化にともなって、エミ
ッタを形成するための開口部のアスペクト比が大きくな
り、このような急峻な側壁を有する開口部内に形成され
た多結晶Ｓｉ膜に、イオン打込みを行なった場合には、
多結晶Ｓｉ膜中にボロンが不足する部分が生じ、電極や
配線の抵抗が高くなるという問題が生じていた。

【０００６】一方、熱拡散法によって不純物をドープす
る場合は、高温，長時間の熱拡散を行えば、急峻な段差
側壁部へも不純物をドープすることが可能である。しか
し、上記イオン打込み法を用いた場合と同様に、エミッ
タのように、多結晶Ｓｉ膜がＳｉ基板と接している場所
では、Ｓｉ基板内をボロンが長距離拡散し、浅い接合の
形成は困難である。

【０００７】上記問題点の一つである、開口部の側壁部
上に形成された多結晶Ｓｉ膜へボロンをドープする方法
として、ジシラン（Ｓｉ₂Ｈ₆）とジボラン（Ｂ₂Ｈ₆）を
原料ガスに用い、５２０℃から６６５℃の温度範囲で、
ボロンをドーピングしながらＳｉ膜を堆積する方法も提
案されている（ジャ−ナルオブエレクトロケミカル
ソサイテイ：ソリッドステイトサイアンスアンド
テクノロジ−、第１３３巻、第８号、第１７２１−１
７２４頁、１９８６年８月；Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．ＳＯＬＩＤ−ＳＴＡＴＥＳＣＩＥＮＣＥ
ＡＮＤＴＥＣＨＮＯＬＯＧＹ，Ｖｏｌ．１３３，Ｎ
ｏ．８，ｐｐ１７２１−１７２４，Ａｕｇｕｓｔ１９
８６）。

【０００８】しかし、本発明者の検討によると、Ｓｉ₂
Ｈ₆を原料ガスに用いてこのような温度範囲で堆積した
Ｓｉ膜は、段差被覆性が劣り、深い溝内に堆積した場
合、溝の側壁部の膜厚が上面に比べて著しく薄くなると
いった問題が生じた。また、上記４００〜６００℃の温
度範囲では、膜の堆積反応が非常に激しく、膜厚などの
制御が難しいことも明らかとなった。

【０００９】本発明の目的は、上記従来の問題を解決
し、段差被覆性がすぐれ、深い溝やアスペクト比の大き
な開口内を完全に埋込むことができ、良好な電極や配線
を容易に形成できる、半導体装置の製造方法を提供する
ことである。

【００１０】本発明の他の目的は、極めて浅い接合を容
易に形成することのできる半導体装置の製造方法を提供
することである。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、少なくともジシラン（Ｓｉ₂Ｈ₆）もしく
はトリシラン（Ｓｉ₃Ｈ₆）のいずれか一方とジボラン
（Ｂ₂Ｈ₆）を含む混合ガスを原料としたＬＰＣＶＤ、す
なわち、１気圧により低いガス圧力で行なわれるＣＶＤ
法により、２００℃より高く４００℃より低い温度範囲
でボロンを含有した非晶質Ｓｉ膜を形成するものであ
る。

【００１２】

【作用】このようにして形成されたボロンを含む非晶質
Ｓｉ膜は、段差被覆性に優れ、深い溝内でも完全に埋込
むことができる。

【００１３】これは以下の理由によるものと推測され
る。すなわち、Ｓｉ₂Ｈ₆は、約４００℃より高い温度で
は

【００１４】

【化１】Ｓｉ₂Ｈ₆（ｇ）──→ＳｉＨ₂（ｇ）＋ＳｉＨ₄（ｇ） ………（１）なる反応により気相中で分解し、ＳｉＨ₂（シリレン）
を生じる。ＳｉＨ₂は反応性が極めて高いため、分解後
直ちに基板と反応してＳｉ膜が堆積される。その結果、
膜の堆積反応はＳｉＨ₂の供給により律速される。深い
段差の側壁や溝内では平坦部に比べてＳｉＨ₂の供給が
不足し、段差被覆性が劣化する。不活性ガスやｎ型ドー
パントを生じるようなドーピングガス（例えばフォスフ
ィン（ＰＨ₃）やアルシン（ＡｓＨ₃）等）はＳｉＨ₂に
比べ基板への付着確率が小さく、また、式（１）の反応
に影響を及ぼさない。従って、これらガスをＳｉ₂Ｈ₆と
同時に反応容器内に導入してもＳｉ膜の堆積速度に殆ど
変化はなく、段差被覆性も劣る。

【００１５】一方、Ｂ₂Ｈ₆は分解温度が低く、２００℃
程度以上の温度から基板と反応して吸着種を形成する。
この吸着種はＳｉ₂Ｈ₆と容易に反応するため、４００℃
より低い温度であってもＳｉ膜の堆積反応が進行する。
この反応は純粋な表面反応のため、不純物を含まない場
合やｎ型のドーピングガスを同時に流したときのような
段差被覆性の劣化を生じることがなく、深い溝内でも均
一に膜を堆積することが可能である。

【００１６】なお、ＳｉＨ₄あるいはＳｉ₂Ｈ₆のいずれ
か一方とＢ₂Ｈ₆を原料ガスとしたプラズマＣＶＤ法によ
れば、本発明と同等あるいはそれ以下の温度でＳｉ膜を
堆積することが可能である。しかしながら、プラズマＣ
ＶＤ法により形成した膜は段差被覆性が悪く、深い溝内
に堆積した場合、空孔（ボイド）を生じてしまう。従っ
て、原料ガスが同じでも、プラズマＣＶＤ法をＳｉ膜の
形成に用いると、深い溝内を完全に埋め込むことは困難
である。

【００１７】本発明において、Ｓｉ膜は堆積したままの
状態では非晶質である。これを例えば６５０℃の窒素あ
るいは不活性雰囲気中で１５分程度熱処理すると、樹枝
状の結晶粒（デンドライト）が成長し、同時に不純物の
活性化が完了して充分な導電性が得られる。従って、従
来９００℃程度以上であった多結晶Ｓｉからなる電極や
配線を形成するプロセスの大幅な低温化が実現される。
本発明によって得られたＳｉ膜を、バイポーラトランジ
スタのｐ形のエミッタを形成する際の不純物拡散源とし
て用いれば、極めて浅いベース・エミッタ接合を形成す
ることができ、ＬＳＩの高速化が実現され、特に好まし
い。

【００１８】また、本発明によって形成されたＳｉ膜を
ＭＯＳトランジスタの形成に適用すれば、浅いＰ形のソ
ース・ドレイン拡散層が形成できるので、ゲート長が短
い微細なトランジスタであっても安定して動作させるこ
とが可能である。従って、ＬＳＩの高集積化にも有効で
ある。なお、本発明によって形成されたＳｉ膜の平均結
晶粒径は膜厚以上であり、従来法により作成した多結晶
Ｓｉ膜に比べ１桁以上大きい。従って、キャリアの移動
度が大きく、ボロン濃度を小さくしても高い導電性が得
られるという効果もある。

【００１９】本発明によって形成されたＳｉ膜は、段差
被覆性に優れているので、深いコンタクト孔内を完全に
埋込むことが可能である。従って、本発明によってＳｉ
膜をコンタクト孔内に充填した後、これを還元剤として
タングステン（Ｗ）含有化合物ガスと反応させてＳｉ膜
をＷ膜に置換すればコンタクト孔はＷによって充填さ
れ、低抵抗の多層配線が形成できる。なお、本発明で
は、Ｓｉ膜を堆積する際の温度が４００℃より低いた
め、アルミニウム合金のような低融点の配線材料が下層
に存在しても本発明を実施できる。

【００２０】Ｓｉ膜をＷ膜によって置換する反応は下記
式（２）により示される。

【００２１】

【化２】２ＷＦ₆(ｇ)＋３Ｓｉ(ｓ)─→２Ｗ(ｓ)＋３ＳｉＦ₄(ｇ) ………（２）式（２）は、Ｓｉ膜を消費しながら、Ｓｉ膜の形状に見
合ってＷ膜が形成される反応を示しており、その意味か
ら本明細書では置換するという表現を用いている。従っ
て、式（２）で示した反応においては、Ｓｉ膜がすべて
還元剤として消費し尽くされるとＷの析出反応は自然に
停止する。よって、Ｓｉ膜の存在しない箇所にはＷは析
出しない。なお、本発明によって形成されたＳｉ膜をＷ
膜によって置換すると、Ｓｉ膜中にボロンがドープされ
ているため、置換されたＷ膜中には若干量のＳｉとボロ
ンが存在することが認められた。

【００２２】上記Ｓｉ膜とＷ膜の置換を行なうと、反応
初期の段階でＳｉ膜表面全体に薄いＷ膜が形成される
と、膜厚（深さ）方向のＷＦ₆とＳｉとの反応の進行が
極めて遅くなり、ついにはＳｉ膜のごく薄い部分で反応
が停止してしまう。従って、厚いＷ膜を形成する場合に
は、あらかじめＷ析出反応制御膜をＳｉ膜上に形成した
後、適切な温度（２００〜４００℃）でＣＶＤを行なっ
て置換反応を起こす必要がある。この方法によれば、Ｓ
ｉ膜表面に薄いＷ膜が形成されにくくなり、ＷＦ₆とＳ
ｉとの反応はＳｉ膜の深さ方向に奥まで進み、厚いＳｉ
膜でもＷ膜に置換することができる。この種の反応制御
膜としてはＳｉ酸化膜が好ましいが、反応初期において
Ｓｉ膜表面のＷ化の核発生を妨害し、膜の深さ方向への
反応を促進する作用効果を有する薄膜であれば、その他
の材質から成る膜でもよい。この場合、膜厚を１〜３ｎ
ｍの薄い膜とすることが望ましい。そして、前処理の容
易さとその作用効果から実用上Ｓｉ酸化膜を形成するの
が好ましい。Ｓｉ膜表面に薄い酸化シリコン膜を形成で
きる化学薬品を用いて周知の Chemical Oxide と称され
る酸化処理を行なう方法が実用的である。なお、この反
応制御膜は、Ｓｉ膜のＷ置換反応が終了すれば不要とな
り除去される。

【００２３】また、このＷ置換反応をＳｉ膜とその下地
との界面で止めたい場合には、この界面に反応のバリア
となる膜を設ければよい。このバリア膜は、Ｓｉ膜がそ
の表面から深さ方向に順次Ｗに置換されていくとき、そ
の界面で置換を停止する役割を果たす。従って、このバ
リア膜は低抵抗であるとともに、Ｓｉ及びＷのＣＶＤの
温度領域（≦４００℃）においてＷと反応しにくい熱的
に安定な物質であることが望ましい。このようなバリヤ
膜としては、例えば、Ｗ，Ｍｏ，Ｔｉ，Ｔａ等の遷移金
属元素単体、あるいはその窒化物、もしくはそのケイ化
物、コバルトケイ化物、アルミニウム窒化物、及びＴｉ
−Ｗ合金の群から選ばれたいずれか１種の導体層を用い
ることができる。好ましい厚さは５０〜３００ｎｍ、よ
り好ましくは１００〜２００ｎｍである。Ａｌ，Ａｕ，
Ａｇ等は反応しやすく好ましくない。この種のバリア膜
は、例えば半導体基板とＷとの直接接続を好まない場合
とか、Ｗとの置換の対象と成るＳｉ膜の底部界面で確実
にＷ置換反応を停止させたい場合に有効である。

【００２４】なお、Ｓｉ膜をＷ膜に置換した後、従来技
術のようにＷＦ₆を還元するためのＳｉＨ₄，Ｈ₂等を加
えると、ＷＦ₆からのＷ析出反応が進み、置換されたＷ
膜の隙間、あるいはその上部にさらにＷを析出し得るこ
とはいうまでもない。

【００２５】

【実施例】〈実施例１〉図３は、本実施例に用いた横型
減圧ＣＶＤ装置の概略図である。石英管１０の中央に治
具３０を置き、これにシリコン基板４０を置いた。シリ
コン基板としては以下の２種類の基板を用意した。基板
１はＳｉ基板に熱酸化膜１００ｎｍを形成したものでこ
の上にボロンを含有したＳｉ膜を堆積した後、膜厚の測
定に用いた。基板２は図４に示す手順で作成した。ま
ず、図４（ａ）に示すように、基板１０１上に厚さ１μ
ｍの熱酸化膜１０２を形成した。次いで公知のリソグラ
フィとドライエッチング技術により、図４（ｂ）に示す
ように、幅０.５μｍの溝１０３を等間隔に形成した。
続いて減圧ＣＶＤ法により厚さ１００ｎｍの酸化膜１０
４を図４（ｃ）に示すように形成した。

【００２６】基板１及び基板２を治具３０に置き、石英
管１０内を排気した後、バルブ５０及びバルブ６０を開
けて、Ｓｉ₂Ｈ₆を５０ｃｃ／ｍｉｎ、Ｂ₂Ｈ₆を０.５ｃ
ｃ／ｍｉｎの流速で同時に流し、ボロンを含有したＳｉ
を約２００ｎｍの厚さに堆積した。Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を
流している間の石英管内圧力は３０Ｐａに保持した。所
定時間ガスを流してＳｉ膜の堆積を行なった後、基板４
０を石英管１０内から取り出した。

【００２７】その後、基板１については、光学干渉法に
よりＳｉ膜の膜厚を測定した。一方、基板２について
は、溝１０３と垂直な平面に沿って劈開し、段差被覆率
を評価した。なお、段差被覆率は、走査型電子顕微鏡を
用いて得られた断面写真において、段差上部の膜厚と段
差側壁部の最下部の膜厚ｂを測定し、ｂ／ａで定義し
た。

【００２８】図１にＳｉ膜の堆積速度とに堆積温度の関
係を示す。図１には、比較のため、従来技術として、Ｂ
₂Ｈ₆を添加せずにＳｉ₂Ｈ₆のみを３０Ｐａの圧力で導入
した場合の結果も合わせて示した。図１より、Ｂ₂Ｈ₆の
添加によりＳｉ膜の堆積温度が１５０℃程度も低減で
き、４００℃以下でも十分な速度をもってＳｉ膜を堆積
することが可能であることがわかる。なお、Ｂ₂Ｈ₆を添
加した場合、堆積温度が４００℃以下では、堆積温度の
上昇とともに堆積速度は増大し、系が表面反応律速とな
っている。これに対し、４００℃以上では堆積速度は減
少し、系は供給律速となる。多数の基板を均一性良く同
時に処理するためには、系が表面反応律速であることが
望ましく、膜の堆積温度は４００℃より低いことが必要
である。

【００２９】図２に、Ｓｉ膜の堆積温度と段差被覆率の
関係を示す。Ｓｉ膜の堆積温度が４００℃より低い場
合、段差被覆率はほぼ１であり、深い溝内を埋め込むこ
とが可能である。これに対し、膜の堆積温度が４００℃
以上の場合およびＢ₂Ｈ₆を添加しない場合は段差被覆性
は０.９以下と劣化し、深い溝内を完全に埋め込むこと
ができないことが認められた。

【００３０】なお、Ｓｉ₂Ｈ₆にｎ型のドーピングガスで
あるフォスフィン（ＰＨ₃）やアルシン（ＡｓＨ₃）をＢ
₂Ｈ₆の代りに添加してもＳｉ₂Ｈ₆の反応に変化はなく、
堆積速度の増大は見られなかった。また、段差被覆率も
不純物を含まない場合とほぼ同一で、深い溝内を完全に
埋め込むことは不可能であった。

【００３１】本実施例によれば、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用
い４００℃より低い温度でボロンをドーピングしながら
Ｓｉ膜を堆積することにより、十分な堆積速度とstep c
overageをもって、深孔内をＳｉで埋め込むことができ
る。

【００３２】〈実施例２〉本実施例は、本発明によって
形成されたボロンを含有する非晶質Ｓｉ膜を不純物の拡
散源として用いた例を示す。二つの試料３，４は図５に
示す方法によって作成した。まずＳｉ基板４０１上に厚
さ０.５μｍのＳｉ₃Ｎ₄膜４０２を周知のＣＶＤによっ
て堆積した（図５（ａ））。次いで、周知のリソグラフ
ィとドライエッチング技術により、Ｓｉ₃Ｎ₄膜４０２の
一部を除去し、幅０.５μｍの溝４０３を等間隔に形成
した（図５（ｂ））。次いで、下記のようにしてＳｉ膜
の形成及び不純物ドーピングを行なった。試料３に対し
ては、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆をそれぞれ５０ｃｃ／分，０.
５ｃｃ／分同時に流し、３５０℃，３０Ｐａという条件
で、図５（ｃ）に示すように、ボロンを含有する厚さ３
０ｎｍの非晶質Ｓｉ膜４０４を形成した。試料４におい
ては、ＳｉＨ₄を原料ガスとして６３０℃、８０Ｐａと
いう条件で厚さ３０ｎｍの多結晶Ｓｉ膜４０５を図５
（ｄ）に示すように形成した後、ＢＦ₂+イオン４０６
を、打込みエネルギー２０ｋｅＶ、打込み量２.５×１
０¹⁵／ｃｍ³で打込んだ。その後、試料３及び４は不純
物が十分活性化する温度で熱処理を行なって拡散領域４
０９を形成した後、不純物がＳｉ基板４０１の表面から
基板４０１中へ拡散した距離（すなわち拡散領域４０９
の深さｘ_j）を二次イオン質量分析計（ＳＩＭＳ）によ
り測定した。その結果を図６（ａ），（ｂ）に示した。
本発明によってボロンを含有させた非晶質Ｓｉ膜を拡散
源に用いた試料３では、不純物は７００℃という低温で
活性化が完了し、図６（ａ）に示したように、拡散深さ
は３５ｎｍと非常に浅い接合が形成された。さらに本発
明者の検討によれば、上記７００℃よりも低い温度、例
えば６５０℃で熱処理を行なっても、不純物は十分活性
化出来ることが確認された。これに対し、多結晶Ｓｉ膜
にＢＦ₂+イオンを打込んだ試料４を拡散源として用いた
場合においては、不純物を十分活性化するためには９０
０℃程度の熱処理が必要であり、その結果、図６（ｂ）
に示したように、拡散深さは２５０ｎｍと大きくなって
しまい、浅い接合の形成は困難であった。

【００３３】本実施例によれば、本発明によって形成さ
れたボロンを含有する非晶質Ｓｉ膜を不純物の拡散源と
して用いることにより、熱処理温度の低減が可能であ
り、不純物の拡散を抑制して極めて浅い接合が形成でき
ることが確認された。

【００３４】〈実施例３〉本実施例では、本発明によっ
て形成された、ボロンを含有する非晶質Ｓｉ膜を、ＭＯ
Ｓトランジスタのソース・ドレイン領域を形成する際の
拡散源に用いた例を示す。

【００３５】ＭＯＳトランジスタは以下に示す手順で作
成した。まず、図７（ａ）に示すように、抵抗率１０Ω
ｃｍ、面方位（１００）のｎ型Ｓｉ基板２０１’の表面
に、周知の選択酸化技術により素子分離用酸化膜２０２
を形成した。次いで、酸素雰囲気中でＳｉ基板２０１’
の表面を酸化し、厚さ１０ｎｍのゲート酸化膜２０２’
を形成した。次に減圧ＣＶＤ法により１００ｎｍの多結
晶Ｓｉ膜２０３を堆積し、不純物を添加して低抵抗化し
た後、減圧ＣＶＤ法により厚さ２００ｎｍのＳｉＯ₂膜
２０５を形成した。その後、周知のリソグラフィとドラ
イエッチング技術によりＳｉＯ₂膜２０５と多結晶Ｓｉ
膜２０３の不要部分を除去した。続いて減圧ＣＶＤ法に
より厚さ２０ｎｍのＳｉＯ₂膜を全面に形成した後、Ｓ
ｉ基板２０１’の表面が露出するまで異方性ドライエッ
チングを行なって、ＳｉＯ₂膜２０５などの側壁上のみ
にＳｉＯ₂膜２０５’を形成した。その後、Ｓｉ₂Ｈ₆と
Ｂ₂Ｈ₆を原料ガスに用い、減圧ＣＶＤ法により、３５０
℃、３０Ｐａの条件下でボロンを含有した厚さ２００ｎ
ｍの非晶質Ｓｉ膜２０８を形成し、続いて、公知の技術
によりこのＳｉ膜２０８を図７（ａ）に示したように所
定の形状に加工した。

【００３６】次いで、この非晶質Ｓｉ膜２０８を７００
℃の窒素雰囲気中で２０分間熱処理して非晶質Ｓｉ膜２
０８中のボロンをＳｉ基板中へ拡散し、図７（ｂ）に示
すように、ソース・ドレイン領域２０４を形成した。な
お、この熱処理により、Ｓｉ膜２０８は非晶質から多結
晶２１４へと変った。

【００３７】本実施例において作成したＭＯＳトランジ
スタは高いパンチスルー耐圧を有し、ゲート長が０.３
μｍ程度という極めて短い場合でも十分な余裕をもって
動作することが可能であった。これは、７００℃という
低温の熱拡散により、極めて浅く、かつ矩形に近い形状
の接合が形成できたためである。これに対し、従来のよ
うに、多結晶Ｓｉ膜からなるゲート電極をマスクに用い
てＢＦ₂+イオン打込みを行なって、ソース・ドレイン領
域を形成した場合には、実効的なチャネル長が短くな
り、本発明を用いた場合より低い電圧でパンチスルー現
象が生じた。その結果、ゲート長が０.３μｍの場合、
安定したトランジスタ特性を得ることは不可能であっ
た。これは、打込まれた不純物がガウシアン分布に従っ
て広い領域に分布したためと、不純物の活性化のために
９００℃以上の熱処理が必要であり、打込まれた不純物
がシリコン基板内を深く拡散したためである。

【００３８】本実施例によれば、本発明によって形成さ
れたボロンを含有する非晶質Ｓｉ膜から不純物を拡散さ
せてソース・ドレイン領域を形成することにより、パン
チスルー耐圧の高いＭＯＳトランジスタが作成でき、Ｌ
ＳＩの微細化が実現できた。

【００３９】〈実施例４〉本実施例は、本発明によって
ボロンを添加しながら非晶質状態で堆積したＳｉ膜を多
結晶ＳｉＭＯＳトランジスタの拡散層の形成に用いた例
である。

【００４０】多結晶ＳｉＭＯＳトランジスタは図８に示
す手順により作成した。まず、図８（ａ）に示すよう
に、半導体基板２０１上に絶縁膜ＳｉＯ₂膜２１８を形
成した。続いて、減圧ＣＶＤ法により、Ｓｉ₂Ｈ₆とＢ₂
Ｈ₆を同時に流し、３５０℃、３０Ｐａの条件下でボロ
ンを含有する厚さ１００ｎｍの非晶質Ｓｉ膜２０８を形
成した。その後、周知のリソグラフィとドライエッチン
グを用いて、ボロンを含有したＳｉ膜２０８を所定の形
状に加工した。次に、Ｓｉ₂Ｈ₆を原料ガスに用いた減圧
ＣＶＤ法により、５２５℃で不純物を含有しない厚さ１
０ｎｍの非晶質Ｓｉ膜２１５を図８（ｂ）に示すように
形成した。その後、ＬＰＣＶＤ法により７００℃で厚さ
２０ｎｍのＳｉＯ₂膜２０５を形成した。これにより、
Ｓｉ膜２０８，２１５は多結晶Ｓｉ膜２１４，２１６に
なり、同時に、拡散層２０４が形成された。次に、Ｓｉ
₂Ｈ₆とＢ₂Ｈ₆を原料ガスに用いた減圧ＣＶＤ法によりボ
ロンを含有する厚さ１００ｎｍの非晶質Ｓｉ膜を形成
し、７００℃の窒素雰囲気中で２０分間熱処理した後、
パターニングして図８（ｃ）に示すようにトランジスタ
のゲート電極２１４’を形成した。その後、周知のＣＶ
Ｄにより、図８（ｄ）に示すように層間絶縁膜２１７を
形成した後、拡散層２０４に達するコンタクト孔を形成
し、続いてＡｌ膜２１１を形成してこれをパターニング
し、引出し配線を形成した。本実施例において作成され
た多結晶ＳｉＭＯＳトランジスタは高いパンチスルー耐
圧を有し、ゲート長が０.３μｍ程度の場合でも十分な
余裕をもって動作することが可能であった。なお、従来
は、ソース・ドレインの形成は酸化膜２０５を通したイ
オン打込みにより行なっており、ゲート酸化膜の損傷が
問題となっていた。本実施例ではイオン打込み法は用い
られないため、ゲート酸化膜が損傷を受けることもな
い。

【００４１】本実施例によれば、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用
い低い温度において形成されたＳｉ膜を多結晶ＳｉＭＯ
Ｓトランジスタのソース・ドレインに用いることによ
り、高集積化しても高い信頼性が得られる。

【００４２】〈実施例５〉本実施例は、本発明によって
形成されたボロンを含有する非晶質Ｓｉ膜を、ｐｎｐ型
バイポーラトランジスタのエミッタ領域形成に用いた例
である。

【００４３】まず、図９Ａ（ａ）に示すようにｎ型、面
方位（１００）のＳｉ基板５０１上の所定の領域に、ボ
ロンナイトライドを用いた熱拡散法により深さ１.２μ
ｍのボロン埋込層５１６を形成した。次いで、厚さ５０
０ｎｍのエピタキシャル層５０３を形成した後、周知の
ドライ酸化法により厚さ３０ｎｍのＳｉＯ₂膜５０４を
形成し、さらにＬＰＣＶＤ法により厚さ８０ｎｍのＳｉ
₃Ｎ₄膜５０５を形成した。次に、周知のホトエッチング
技術により埋込層まで達する素子分離用の溝とエミッタ
とコレクタ領域の分離のための溝を形成した後、これら
の溝をＬＰＣＶＤ法によりＳｉＯ₂膜５０４´，５０４
´´と多結晶Ｓｉ膜５０６によって埋めた。続いてＳｉ
₃Ｎ₄膜を形成し、これをマスクに用いてボロンイオンを
イオン打込みした後、９５０℃、３０分の熱処理を行な
ってコレクタ領域５０７を形成した。次に、リンのイオ
ン打込みを行ない、９００℃の窒素雰囲気中で１０分熱
処理して、真性ベース領域引出用の外部ベース領域５０
８を形成した。

【００４４】次に、周知のリソグラフィとドライエッチ
ングを用い、所定領域のＳｉ₃Ｎ₄膜５０５とＳｉＯ₂膜
５０４を順次除去した。その後、５×１０¹³／ｃｍ²の
ヒ素イオンを加速電圧４０ｋｅＶで打込み、９００℃の
窒素雰囲気で１０分間熱処理を行なって図９Ａ（ｂ）に
示すように真性ベース領域５１０を形成した。

【００４５】図９Ａ（ｃ）に示すように周知のＬＰＣＶ
Ｄ法によりＳｉＯ₂膜５０４´´´を形成し、周知のホ
トエッチングによってエミッタ形成用の孔を開けた。

【００４６】次に、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原料ガスに用い
た減圧ＣＶＤ法により、３５０℃、３０Ｐａの条件で図
９Ｂ（ｄ）に示すように、厚さ５０ｎｍのボロンを含有
した非晶質Ｓｉ膜５０９を形成した。この際、Ｓｉ膜中
のボロン濃度は５×１０²⁰／ｃｍ³とした。その後、周
知のホトエッチングによってこの非晶質Ｓｉ膜５０９の
不要部分を除去した。

【００４７】７００℃の窒素雰囲気中で２０分間熱処理
を行ない、非晶質Ｓｉ膜５０９中のボロンをＳｉ基板へ
拡散させ図９Ｂ（ｅ）に示すようにエミッタ領域５１３
を形成した。なお、この熱処理により非晶質Ｓｉ膜５０
９は多結晶シリコン膜５１１となり導電性を呈する。

【００４８】図９Ｂ（ｆ）に示すように外部ベース領域
とコレクタに開口部を形成した後、Ａｌ膜５１５を形成
し、所定の形状に加工して電極とした。

【００４９】本実施例により形成したｐｎｐバイポーラ
トランジスタのエミッタ及びベース領域の厚さは共に約
２０ｎｍと、従来技術によって形成されたエミッタやベ
ースに比べ極めて浅く、その結果、高い遮断周波数が得
られた。また、従来に比べエミッタ抵抗も低減された。

【００５０】本実施例によれば、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原
料ガスに用いて、ボロンを含有するＳｉ膜を低温度で形
成し、このＳｉ膜から不純物を拡散させてエミッタ領域
を形成することにより、バイポーラトランジスタの遮断
周波数が向上でき、高速化が実現された。

【００５１】〈実施例６〉本実施例では、ボロンを含有
した非晶質Ｓｉ膜をｎｐｎ型バイポーラトランジスタの
ベース領域形成に用いた例である。

【００５２】まず、図10Ａ（ａ）に示すように、ｐ型、
面方位（１００）、抵抗率１０ΩｃｍのＳｉ基板５０１
上の所定の領域に、熱拡散法により深さ１.２μｍの低
抵抗のアンチモン埋込層５０２を形成した。次いで、厚
さ４００ｎｍのエピタキシャル層５０３を周知のＳｉエ
ピタキシャル成長技術を用いて形成した後、周知のドラ
イ酸化法により厚さ３０ｎｍのＳｉＯ₂膜５０４，およ
びＬＰＣＶＤにより、厚さ８０ｎｍのＳｉ₃Ｎ₄膜５０５
を順次形成した。その後、周知のホトエッチングによ
り、埋込層５０２に達する素子分離用の溝およびエミッ
タとコレクタを分離するための溝を形成し、周知のＬＰ
ＣＶＤ法によりＳｉＯ₂膜５０４´，５０４´´及び多
結晶Ｓｉ膜５０６を形成して上記溝内を埋めた。Ｓｉ₃
Ｎ₄膜（図示せず）を形成し、これをマスクとして用い
てリンイオンを打込んだ後、９５０℃、３０分の熱処理
を行なって、コレクタ領域５０７を形成した。その後、
ＢＦ₂+をイオン打込みし、続いて９００℃の窒素雰囲気
中で１０分熱処理して真性ベース領域引出用の外部ベー
ス領域５０８を形成した。

【００５３】図１０Ａ（ｂ）に示すように、周知のリソ
グラフィとドライエッチングを用いて、所定領域に形成
されているＳｉ₃Ｎ₄膜５０５とＳｉＯ₂膜５０４を順次
除去した。次に、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原料ガスに用いた
ＬＰＣＶＤ法により、３００℃，２０Ｐａの条件下で、
厚さ２０ｎｍのボロンを含有するＳｉ膜５０９を形成し
た。膜中のボロン濃度は１×１０¹⁹／ｃｍ³と成るよう
調整した。周知のホトエッチングによってボロンを含有
するＳｉ膜５０９を所定の形状に加工した。

【００５４】７００℃の窒素雰囲気で２０分間熱処理を
行ない、Ｓｉ膜５０９中のボロンをＳｉ基板へ拡散させ
て、図10Ａ（ｃ）に示すようにベース領域５１０を形成
した。なお、この熱処理により、上記Ｓｉ膜５０９は、
基板に接した部分は固相エピタキシャル成長により単結
晶に、残りの部分は多結晶シリコン膜５１１になった。

【００５５】Ｓｉ₂Ｈ₆とＰＨ₃を原料ガスに用いた減圧
ＣＶＤ法により、５００℃、３０Ｐａの条件下で、厚さ
５０ｎｍのリンを含有する非晶質Ｓｉ膜５１２を図10Ｂ
（ｄ）に示すようにＳｉ膜５１１の上に形成した。この
際、Ｓｉ膜５１１中のリン濃度は４×１０²⁰／ｃｍ³と
した。次に周知のホトエッチングによって非晶質Ｓｉ膜
５１２を所定の形状に加工した。

【００５６】７００℃の窒素雰囲気で２０分間熱処理を
行ない、Ｓｉ膜５１２中のリンをＳｉ基板へ拡散させ
て、図10Ｂ（ｅ）に示すようにエミッタ５１３を形成し
た。なお、この熱処理により、Ｓｉ膜５１２は多結晶シ
リコン膜５１４となり導電性を呈した。続いて外部ベー
ス領域とコレクタ領域にそれぞれ開口部を形成した後、
図10Ｂ（ｆ）に示すようにＡｌ膜５１５を形成して電極
とした。

【００５７】本実施例において形成されたバイポーラト
ランジスタのベース領域の厚さは、約３０ｎｍと従来に
比べ極めて浅いので、従来よりもはるかに高い遮断周波
数が得られた。

【００５８】本実施例によれば、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原
料ガスに用いて、ボロンを含有するＳｉ膜を形成し、こ
れより不純物を拡散せしめてベース領域を形成すること
により、バイポーラトランジスタの遮断周波数が向上で
きた。

【００５９】〈実施例７〉本実施例は、本発明によって
低温度で形成したボロンを含有する非晶質Ｓｉ膜をダイ
ナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の
メモリセルに用いた例である。

【００６０】図11（ａ）に示すように、Ｓｉ基板７０１
の所定領域に、周知のリソグラフィとドライエッチング
により深さ５μｍの溝を形成した。次に、ＳｉＨ₄とＮ₂
Ｏを原料ガスに用いたＬＰＣＶＤによりＳｉＯ₂膜７０
２を形成した後、異方性エッチングして溝内の側壁上の
みにＳｉＯ₂膜７０２を残し、他の部分からは除去し
た。Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用いたＬＰＣＶＤにより、ボロ
ンを含有する非晶質Ｓｉ膜７０４を形成し、これを周知
のホトエッチングによってパターニングした。形成温度
は３５０℃、圧力は３０Ｐａとした。その後、９００℃
の窒素雰囲気中で熱処理を行なってボロンの拡散層７０
３を形成し、プレート電極とした。この際、上記ボロン
を含有する非晶質Ｓｉ膜７０４は多結晶になった。次
に、ＳｉＨ₂Ｃｌ₂とＮＨ₃を用いたＬＰＣＶＤにより、
シリコン窒化膜（Ｓｉ₃Ｎ₄）を堆積し、この表面を酸化
してシリコン窒化膜／酸化膜積層膜７０５を形成した。
その後、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用いたＬＰＣＶＤによりボ
ロンを含有した非晶質Ｓｉ７０６を堆積し、溝内を完全
に埋込んだ。堆積条件は炉内温度３５０℃、圧力３０Ｐ
ａである。この条件により、非晶質Ｓｉは段差被覆性に
優れ、アスペクト比１.５以上であっても溝内をほぼ完
全に埋込むことが可能であった。その後、周知のドライ
エッチングを全面で行ない、上記非晶質Ｓｉ膜を溝内に
のみ残し、他の部分からは除去した。その後、７００℃
の窒素雰囲気で２０分間熱処理してＳｉ膜７０６を多結
晶とし、これを蓄積電極とした。この際、Ｓｉ膜７０６
中のボロンが基板７０１へ拡散し、拡散層７０７が形成
される。以上の工程によって、キャパシタ部が形成され
た。

【００６１】次に、図11（ｂ）に示すように、酸素雰囲
気中でＳｉ基板７０１の表面を酸化し、厚さ６ｎｍのゲ
ート酸化膜７０８を形成した。Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用い
たＬＰＣＶＤによって、ボロンを含有する厚さ１５０ｎ
ｍの非晶質Ｓｉ膜を形成し、６５０℃の窒素雰囲気で２
０分間処理して多結晶化し、これを周知のリソグラフィ
とドライエッチングによってパターニングしてゲート電
極７０９を形成した。ＢＦ₂+イオンをイオン打込みした
後、９００℃の窒素雰囲気で熱処理して、ソース・ドレ
イン領域７１０を形成した。その後ＣＶＤＳｉＯ₂膜７
１１を堆積し、これを加工してトランジスタを完成し
た。

【００６２】本実施例において作成されたメモリセル
の、蓄積電極及びプレート電極の抵抗は、従来に比べ著
しく低く、そのため従来よりはるかに高速な動作が可能
であった。また、Ｓｉは段差被覆性がすくれているた
め、溝内の空孔（ボイド）発生を防止でき、断線等の不
良を従来に比べ大幅に低減した。

【００６３】本実施例によれば、低温度で形成されたボ
ロンを含有する非晶質Ｓｉ膜を、キャパシタの蓄積電極
やプレート電極に用いることにより、ＤＲＡＭの高速化
と信頼性向上が実現された。

【００６４】なお、本実施例では溝型キャパシタを具備
したＤＲＡＭについて説明したが、積層型キャパシタで
あっても同様の効果が得られた。

【００６５】〈実施例８〉本実施例は、ボロンを含有し
た非晶質Ｓｉ膜をＷ膜に置換し開口部内をＷによって充
填した例である。

【００６６】本実施例において用いた装置の基本的な構
成は図３に示した装置と同じであり、導入するガスのみ
が異なる。

【００６７】試料基板４０には以下のものを用いた。ま
ずＳｉウェーハ上に厚さ１００ｎｍのＳｉＯ₂膜を熱酸
化法によって形成した。次に、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原料
ガスとして用い、厚さ１μｍのボロンを含有する非晶質
Ｓｉ膜を形成した。この際、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆の流量は
それぞれ５０ｃｃ／分、０.５ｃｃ／分とし、炉内温度
は３５０℃、圧力は３０Ｐａとした。

【００６８】石英管１０の中央に治具３０を置き、これ
に試料基板４０を装着した。石英管１０内を排気した
後、バルブ５０及びバルブ７０を開けて炉内にＷＦ₆と
Ｎ₂を導入し、上記ボロンを含有する非晶質Ｓｉ膜をＷ
膜に置換した。ＷＦ₆とＮ₂の流量はそれぞれ２０ｃｃ／
分、２０００ｃｃ／分、炉内温度は３００℃、炉内圧力
は１００Ｐａであった。所定時間ガスを導入して膜の置
換を行なった後、試料基板４０を取り出した。その後、
試料基板４０を表面に垂直な平面に沿って劈開し、走査
型電子顕微鏡により形成されたＷの膜厚を測定した。結
果を図１２に示す。

【００６９】図１２において直線（ａ）は、１１０℃に
熱した硝酸処理により、ボロンを含有した非晶質Ｓｉ膜
表面に厚さ１.１ｎｍの酸化膜（Chemical Oxide）をＷ
の析出反応制御膜として形成した後、非晶質Ｓｉ膜をＷ
膜に置換した際の結果である。Ｗ膜の厚さは置換時間に
比例して増大した。

【００７０】図１２において直線（ｂ）は、ボロンを含
有する非晶質Ｓｉ膜を１％ＨＦ水溶液で６０秒間洗浄
し、Ｓｉ膜表面の酸化膜を除去した後、非晶質Ｓｉ膜を
Ｗ膜に置換した結果である。３００℃においては、形成
されるＷ膜厚はほぼ１０ｎｍで形成時間によらず一定で
あり、置換反応はほとんど進行しなかった。

【００７１】本実施例によれば、ボロンを含有する非晶
質Ｓｉ膜上にＷ反応析出制御膜を形成し、これをＷＦ₆
と反応させることにより、１μｍ近い厚さのＷ膜を形成
できることが認められた。しかも、上記条件で形成され
た非晶質Ｓｉ膜はステップ・カバレッジが極めてすぐれ
ているので、この非晶質ＳｉをＷによって置換すること
により、コンタクト孔や接続孔内を、Ｗに極めて良好に
充填できることが確認できた。

【００７２】〈実施例９〉図13Ａ（ａ）〜13Ｃ（ｉ）は
タングステン膜埋込み層形成の工程を示す図である。

【００７３】まず、図13Ａ（ａ）に示すように、ｐ型
（１００）のＳｉ基板２０１上に、公知の技術により素
子分離用ＳｉＯ₂膜２０２、ゲートＳｉＯ₂膜２０２’を
形成した後、厚さ３００ｎｍの多結晶Ｓｉ膜２０３をＬ
ＰＣＶＤ法で形成し、不純物を添加して低抵抗化した
後、通常のリソグラフィとドライエッチング技術によっ
てパターニングを行なって、ゲート電極を形成した。こ
のようにして形成されたＳｉ膜からなるゲート電極２０
３をマスクとしてヒ素イオン打込みを行ない、さらに熱
処理を行なってソース、ドレインとなる不純物拡散層２
０４を形成した後、ＬＰＣＶＤ法によりＳｉＯ₂膜２０
５を形成し層間酸化膜とした。

【００７４】図13Ａ（ｂ）に示すようにボロン及びリン
を含有したＳｉＯ₂膜（Boron DopedPhosphosilicate Gl
ass film、以下ＢＰＳＧ膜と記す）２０６をＣＶＤ法に
より７００ｎｍの厚さに形成した後、９００℃のＮ₂中
でアニールしてリフローし、その後リソグラフィとドラ
イエッチング技術により直径０.５μｍのコンタクト孔
ｈを開けた。

【００７５】次に、図13Ａ（ｃ）に示すように、反応性
スパッタリングにより窒化チタン（ＴｉＮ）膜２０７
（厚さ１５０ｎｍ）を全面に形成した後、Ｓｉ₂Ｈ₆とＢ
₂Ｈ₆を原料ガスに用い、ＬＰＣＶＤ法により、炉内温度
３５０℃、圧力３０Ｐａでボロンを含有する厚さ５００
ｎｍの非晶質Ｓｉ膜２０８を形成した。この際膜の堆積
温度が４００℃を越えるとＴｉＮ膜の剥離を生じた。従
って、Ｓｉ膜の堆積温度は４００℃より低くすることが
望ましい。その後、フォトレジスト膜２０９を表面が平
坦になるように全面に塗布した。

【００７６】図13Ｂ（ｄ）に示すように、ＳＦ₆を用い
たドライエッチングを全面に行ない、ＴｉＮ膜２０７と
ボロンを含有する非晶質Ｓｉ膜２０８を、コンタクト孔
ｈの内部にのみ残し、他の部分からはすべて除去した。
なお、ＴｉＮ膜２０７はコンタクト孔の外部に残っても
かまわない。むしろ、この上にＡｌ等の導体層が後の工
程で形成される場合には、ＴｉＮ膜がＡｌ膜に対しても
バリア層として作用し信頼性の向上に役立つ。次に、１
１０℃に加熱したＨＮＯ₃中に試料を１分間浸漬して、
Ｓｉ膜２０８表面に厚さ１.１ｎｍの酸化シリコン膜２
０２”を形成した。図13Ｂ（ｅ）に示すように、ＷＦ
₆を原料ガスとして用いたＣＶＤ法により、ボロンを含
有する非晶質Ｓｉ膜２０８をすべてＷ膜２１０によって
置換した。ＣＶＤの条件は、ガス流量比ＷＦ₆／Ｎ₂＝２
０／２０００ｓｃｃｍ、全圧力１００Ｐａ、温度３００
℃であった。置換後、表面に一部残された酸化シリコン
膜２０２”はフッ酸水溶液により除去した。

【００７７】図13Ｂ（ｆ）に示すように、Ａｌ膜２１１
（厚さ５００ｎｍ）およびモリブデンシリサイド膜２１
２（厚さ１００ｎｍ）を順次堆積し、周知のホトエッチ
ングによりパターニングしてＡｌ配線を形成し、続い
て、プラズマＳｉＯ膜／ＳＯＧ（Spin on Glass）膜／
プラズマＳｉＯ膜からなる積層膜２１３（厚さそれぞれ
３００ｎｍ／４００ｎｍ／３００ｎｍ、計１μｍ）を形
成し、この積層膜２１３に周知のリソグラフィとドライ
エッチング技術を用いて、モリブデンシリサイド膜２１
２に達する直径０.５μｍのコンタクト孔ｈ’を形成し
た。

【００７８】図１３Ｃ（ｇ）に示すように、低圧ＣＶＤ
法により、炉内温度３５０℃、圧力３０Ｐａという条件
でボロンを含有する非晶質Ｓｉ膜２０８（厚さ５００ｎ
ｍ）を形成した。この際、温度が４００℃を越え５００
℃近くとすると、Ａｌ配線の溶融が生じた。次いで、全
面ドライエッチングして非晶質Ｓｉ膜２０８をコンタク
ト孔ｈ’内のみに残し、他の部分は除去した。その後、
図14Ｂ（ｄ）の工程と同様にして１１０℃に熱したＨＮ
Ｏ₃中に試料を１分間浸漬して、Ｓｉ膜２０８表面に厚
さ１.１ｎｍの酸化シリコン膜２０２”を形成した。

【００７９】図13Ｃ（ｈ）に示すように、ＷＦ₆を用い
たＣＶＤ法により、ボロンを含有する非晶質Ｓｉ膜２０
８をすべてＷ膜２１０に置換した。ＣＶＤの条件は、ガ
ス流量比ＷＦ₆／Ａｒ＝２０／２０００ｓｃｃｍ、全圧
力１００Ｐａ、温度３００℃であった。Ｗ膜２１０の表
面上に一部残された酸化シリコン膜２０２”は、フッ酸
水溶液で除去した。更に、ＷＦ₆とＨ₂を用いた周知のＣ
ＶＤ法によりコンタクト孔ｈ’を完全にＷ膜で充填し
た。この場合のＣＶＤの条件は、ガス流量ＷＦ₆／Ｈ₂＝
２０／２０００ｓｃｃｍ、全圧力６０Ｐａ、温度３５０
℃であった。この際Ｈ₂を加えた従来のＣＶＤを用いた
理由は、上記式（２）に示したように、Ｓｉ膜をＷ膜に
置換する際、Ｓｉ膜３モルに対しＷ膜２モルが生成し、
体積の減少が生じるためである。この条件によってＣＶ
Ｄを行ない、Ｗ膜上にのみ選択的にＷを析出させること
ができた。

【００８０】図13Ｃ（ｉ）に示すように、Ａｌ膜２１１
（厚さ９００ｎｍ）をスパッタリング法により形成し、
周知のホトエッチングを用いて所定の形状にして、２層
目のＡｌ配線を形成した。

【００８１】本実施例によれば、Ｓｉ基板とＡｌ配線、
及びＡｌ配線間のコンタクト孔がタングステンにより埋
込まれ、平坦な多層配線構造が得られる。その結果、Ａ
ｌ配線間の段切れ等の問題が大幅に改善された。また、
ソース・ドレインと配線のコンタクト抵抗、およびＡｌ
配線間のコンタクト抵抗が従来に比べ著るしく減少し
た。

【００８２】〈実施例１０〉本実施例は、ボロンを含有
した非晶質Ｓｉ膜をＷ膜に置換せずに、そのままコンタ
クト孔の埋め込みに用いた例である。

【００８３】実施例９と同様の工程により、まず、図13
Ａ（ｃ）と同一の断面構造を有する半導体装置を形成し
た。続いて図14Ａ（ａ）に示すように、ＳＦ₆を用いた
全面ドライエッチングを行ない、ボロンを含有する非晶
質Ｓｉ膜２０８をコンタクト孔ｈ内部にのみ残し、他に
形成されている部を除去した。なお、本実施例において
は、ドライエッチングはＴｉＮ膜２０７が露出した時点
で終了とし、コンタクト孔の外部にもＴｉＮ膜を残し
た。

【００８４】続いて、図14Ａ（ｂ）に示すように、Ｔｉ
Ｎ膜２０７とＡｌ膜２１１を重ねて形成した後、周知の
リソグラフィとドライエッチングにより、所定の形状に
パターニングしてＡｌ配線を形成した。プラズマＳｉＯ
膜／ＳＯＧ膜／プラズマＳｉＯ膜からなる三層膜２１３
（厚さそれぞれ３００ｎｍ／４００ｎｍ／３００ｎｍ）
を形成し、再び周知のドライエッチによって所定部分を
エッチし、Ａｌ膜２１１に達する直径０.５μｍのコン
タクト孔ｈ’を形成した。

【００８５】図14Ａ（ｃ）に示すように、モリブデンシ
リサイド膜２１２を全面形成し、さらにＳｉ₂Ｈ₆とＢ₂
Ｈ₆を用いたＣＶＤによって厚さ５００ｎｍのボロンを
含有する非晶質Ｓｉ膜２０８を、温度３５０℃で形成
し、接続孔ｈ’を完全に埋めた。全面ドライエッチング
を行なって、図14Ｂ（ｄ）に示すように、ボロンを含有
する非晶質Ｓｉ膜２０８をコンタクト孔ｈ’内部にのみ
残し，他の部分は除去した。

【００８６】最後に、図14Ｂ（ｅ）に示すように、Ａｌ
膜２１１（厚さ９００ｎｍ）をスパッタ法により形成し
た後、周知のリソグラフィとドライエッチング技術を用
いてこのＡｌ膜２１１とモリブデンシリサイド膜２１２
をパターニングして、２層目のＡｌ配線を形成した。

【００８７】本実施例ではコンタクト孔ｈ及びｈ’に埋
め込まれたＳｉ膜２０８は非晶質のままであるため、導
電性はほとんどない。電気伝導に寄与するのはＡｌ配線
に接したＴｉＮ膜２０７及びモリブデンシリサイド膜２
１２である。従って、配線の抵抗は実施例９の場合に比
べ若干高めであった。しかしながら、多層配線構造の表
面は実施例９よりもさらに平坦であり、段差上における
Ａｌ配線の断線等の問題がより一層改善された。さらに
工程の簡略化も実現された。

【００８８】〈実施例１１〉本実施例では、ボロンを含
有する非晶質Ｓｉ膜上にＷ膜を形成し、その後の熱処理
によりＷ−Ｓｉ合金を形成した例を示す。

【００８９】図15（ａ）〜（ｆ）に示す手順で試料５お
よび試料６を作成した。まず、図15（ａ）に示すよう
に、Ｓｉ基板６０１の表面を熱酸化し、厚さ１００ｎｍ
のＳｉＯ₂膜６０２を形成した。次いで、以下の方法に
よりＳｉ膜の形成及び不純物ドーピングを行なった。試
料５では、図１５（ｂ）に示すように、Ｓｉ₂Ｈ₆とＢ₂
Ｈ₆をそれぞれ５０ｃｃ／分、０.５ｃｃ／分の流量で同
時に流し３５０℃、３０Ｐａの条件で、ボロンを含有す
る厚さ４００ｎｍの非晶質Ｓｉ膜の６０３を形成した。
試料６においては、ＳｉＨ₄を原料ガスとして６３０
℃、８０Ｐａの条件下で厚さ４００ｎｍの多結晶Ｓｉ膜
６０４を図15（ｃ）に示すように形成した後、Ｂ+イオ
ン６０５を打込みエネルギー５０ｋｅＶ、打込み量２×
１０¹⁶／cm²でという条件でイオン打込みした。その
後、試料６は９５０℃の窒素雰囲気中で３０分間熱処理
を行ない、不純物の分布が膜厚方向にほぼ一定となるよ
うにした。

【００９０】図15（ｄ）および図15（ｅ）に示すよう
に、ボロンを含有する非晶質Ｓｉ膜６０３及び多結晶Ｓ
ｉ膜６０４上に、ＷＦ₆とＨ₂を用いた減圧ＣＶＤ法によ
り厚さ２００ｎｍのＷ膜６０７を形成した。この際の条
件は、ガス流量ＷＦ₆／Ｈ₂＝２０／２０００ｓｃｃｍ、
温度３５０℃、全圧力６０Ｐａとした。次に、８００℃
のＨ₂雰囲気中で３０分間熱処理を行なって、Ｗ膜中に
Ｓｉを固溶させ、図15（ｆ）に示すように、Ｗ−Ｓｉ合
金６０８を形成した。なお、この熱処理によりボロンを
含有する非晶質Ｓｉ膜６０３は多結晶シリコン膜６０６
となる。最後に、過酸化水素溶液により、未反応のＷ膜
を除去した。

【００９１】その後、試料５および試料６を、Ｓｉ基板
面に垂直な平面に沿って劈開し、走査型電子顕微鏡によ
りＷ−Ｓｉ合金の表面状態及びＷ−Ｓｉ合金とＳｉ膜界
面の状態を、また、オージェ電子分光法により合金の組
成をそれぞれ観察した。

【００９２】その結果、ボロンを含有する非晶質Ｓｉ膜
をＷ−Ｓｉ合金化した試料５の表面の凹凸並びにＳｉ膜
６０６とＷ−Ｓｉ合金膜６０８の界面は、試料６に比べ
て平坦であった。これは、試料６のＳｉ膜中には様々な
方位の結晶粒が存在するため均一な合金化が進まなかっ
たのに対し、試料５のＳｉ膜は非晶質のため、Ｗ膜とＳ
ｉ膜の界面で均一な合金化が進行したためと考えられ
る。なお、試料５および試料６はいずれも、形成された
合金の組成は概ねＷ原子１個に対しＳｉ原子２個であっ
た。

【００９３】本実施例によれば、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を用
いたＣＶＤによって形成したボロンを含有するＳｉ膜上
にＷ膜を形成し、熱処理を行なうことにより、表面及び
界面の平坦性に優れたＷ−Ｓｉ合金が形成できることが
認められた。

【００９４】なお、本実施例ではＷ膜の形成方法として
ＷＦ₆とＨ₂を用いた低圧ＣＶＤ法を用いたが、ＷＦ₆と
ＳｉＨ₄を用いた低圧ＣＶＤ法やスパッタ法を用いても
構わない。また、これらの複数種を用いてもよい。

【００９５】〈実施例１２〉本実施例では、ボロンを含
有する非晶質Ｓｉ膜を集積回路のプログラム配線に用
い、その一部分にエネルギービームスポットを照射して
多結晶化することによりプログラムを行なった例であ
る。

【００９６】図16（ａ）および図16（ｂ）はその基本概
念を示す模式図である。図16（ａ）に示すように、Ｓｉ
基板３０１上にはプラズマＳｉＯ₂膜／ＳＯＧ膜／プラ
ズマＳｉＯ₂膜から成る三層の絶縁膜３０２を介して、
Ａｌ配線３０３と３０３’が形成されている。図16
（ａ）においては省略されているが、Ａｌ配線３０３，
３０３’のどちらか少なくとも一方、例えばＡｌ配線３
０３はＳｉ基板３０１に設けられた半導体装置へ接続さ
れている。Ａｌ配線３０３，３０３’上にはバリアメタ
ル膜として例えばＴｉＮ膜３０４を形成しておく。この
配線上にプラズマＳｉＯ膜／ＳＯＧ膜／プラズマＳｉＯ
膜からなる三層膜３０２’を形成し、これを周知のリソ
グラフィとドライエッチング技術によりパターニングし
て、上記配線３０３，３０３’の各々の一部分を露出し
た。続いて、Ｓｉ₂Ｈ₆とＢ₂Ｈ₆を原料ガスに用いた低圧
ＣＶＤ法により、３５０℃、３０Ｐａの条件下でボロン
を含有する非晶質Ｓｉ膜３０５を形成し、周知のホトエ
ッチングによりボロンを含有するＳｉ膜３０５をパター
ニングした。

【００９７】このＳｉ膜３０５は、この段階では非晶質
であり、且つ、膜中の水素濃度も小さいため極めて抵抗
が高い。従って、Ａｌ配線３０３と３０３’は完全に互
いに絶縁されているといってよい。このＳｉ膜３０５に
レーザービームスポット３０６を照射しエネルギーを与
えることにより、図16（ｂ）に示したように非晶質Ｓｉ
膜３０５は多結晶シリコン膜３０７となり、同時にＳｉ
膜３０７中に含まれる不純物を活性化されて導電性が得
られる。この結果Ａｌ配線３０３と３０３’は互いに導
通される。

【００９８】上記Ｓｉ膜３０５のレーザー照射前の抵抗
は１０¹⁰Ω以上であり、Ａｌ配線３０３と３０３’は絶
縁されていた。しかし、Ｓｉ膜３０５の上部より径１μ
ｍのレーザービームを３０ｎｓｅｃ照射したところ、Ｓ
ｉ膜３０５は多結晶化し、その抵抗は２００Ωになり照
射前の１／１０⁷に低下して、Ａｌ配線３０３と３０
３’は互いに導通された。なお、上記レーザーのエネル
ギーは、Ａｌ膜もしくは多結晶Ｓｉ膜を溶断するのに要
するエネルギーの１／１００〜１／１０程度であり、Ａ
ｌ膜やＴｉＮ膜、あるいは層間絶縁膜や下地Ｓｉ基板に
はほとんど影響を及ぼさなかった。

【００９９】すなわち、本実施例によれば、エネルギー
が小さく低パワーの安価なレーザーを用いて高抵抗体を
導体に変換することができる。従って、上記非晶質Ｓｉ
膜を用いて構成された配線もしくは回路を集積回路内に
配置しておき、上記レーザー照射によって所定部分を短
絡させることによって不良な回路あるいは回路ブロック
を良好な回路あるいは回路ブロックに入れ替えることが
できる。一例として、メモリ回路内のデコーダ回路に上
記Ｓｉ膜を用いた予備のデコーダ回路を設け、相当する
予備のメモリセルを備えておけば、欠陥ビットの救済が
可能となる。さらに、メモリ回路内のデコーダ回路その
ものに上記Ｓｉ膜を組み込めば、上記レーザー光照射に
よる短絡により、情報の書き込みが可能となる。

【０１００】なお、従来、メモリの欠陥救済の多くは、
エネルギーの大きなレーザービームを用いてＳｉ膜ある
いはＡｌ膜を切断し、欠陥セルに接続されたデコーダを
開放してダミーデコーダに接続された欠陥のないセルと
取替えるという方法で行なわれていた。しかし、この方
法では、溶けた多結晶ＳｉやＡｌが近傍の配線に接続し
たり絶縁膜を損傷するため、レイアウトに十分な余裕が
必要であり、大面積となる欠点があった。しかし、本実
施例によれば、Ｓｉ膜やＡｌ膜は溶融しないので、予備
のデコーダ回路を小さくできる。この効果は、Ｓｉ膜が
Ａｌ配線上に形成できるという特長により一層助長され
る。

【０１０１】なお、本実施例は短絡のみを利用したもの
であるが、レーザー照射のエネルギーを上げれば開放も
可能であるので、これらを併用すればさらに配線の自由
度が増すことはいうまでもない。また、本実施例ではエ
ネルギー源としてレーザービームを用いたが、同程度の
エネルギーを有する電子ビームやイオンビームを用いて
もよい。

【０１０２】上記実施例１〜１２において、ボロンを含
有した非晶質Ｓｉ膜の堆積が２００℃以上でかつ、４０
０℃より低い温度で行なわれれば同様の効果が得られる
ことが認められた。膜の堆積温度が４００℃より高くな
ると反応は供給律速となり、制御性良くＳｉ膜の堆積を
することが困難となる。さらに、段差被覆率が０.９以
下となり、アスペクト比の大きな溝内を埋込むことが困
難となる。堆積温度が２００℃以下の場合は、Ｓｉ膜の
堆積速度が１ｎｍ／分以下と極めて小さくなって、スル
ープットが極度に小さくなるので半導体装置の製造に適
用できない。なお、上記実施例では、ボロンを含有した
非晶質Ｓｉ膜を堆積する際、Ｓｉ₂Ｈ₆を原料ガスに用い
たが、Ｓｉ₃Ｈ₈を用いても同様の効果が得られる。

【０１０３】また、実施例９及び１０において、コンタ
クト部におけるバリアメタルとしてＴｉ，Ｔａ等の遷移
金属元素単体、あるいはそれらの窒化物、もしくはそれ
らのシリサイドやアルミニウム窒化物、ゴバルトケイ化
物、さらにはチタンタングステン等の合金膜を用いても
同等の効果が得られる。また、層間絶縁膜として、第１
層目にＢＰＳＧ、第２層目にプラズマＳｉＯ／ＳＯＧ／
プラズマＳｉＯの重ね膜を用いたが、代わりにＰＳＧあ
るいはポリイミド系耐熱性有機高分子絶縁膜等を用いて
も同様の効果が得られる。

【０１０４】

【発明の効果】本発明によれば、段差被覆性が極めて優
れた、ボロンを含有するＳｉ膜を形成することができ
る。このＳｉ膜は従来より低温の熱処理で不純物の活性
化が完了するので、これを拡散源として用いることによ
り極めて浅い接合が形成できる。また、形成されたＳｉ
膜をＷ膜に置換することが可能であるので、平坦で信頼
性の高い配線を形成することができ、ＬＳＩの高速化と
高集積化が実現される。

【図面の簡単な説明】

【図１】Ｓｉ膜の堆積速度と堆積温度の関係を示す図。

【図２】Ｓｉ膜の段差被覆率と堆積温度の関係を示す
図。

【図３】本発明を実施するにあたり用いた装置の概略
図。

【図４】段差試料の作成手順を示す図。

【図５】拡散深さの測定に用いた試料の作成手順を示す
図。

【図６】Ｓｉ膜表面からの深さと不純物濃度の関係を示
す図。

【図７】非晶質Ｓｉを拡散源に用いたＭＯＳトランジス
タの製造工程を示す図。

【図８】多結晶ＳｉＭＯＳトランジスタの製造工程を示
す図。

【図９Ａ】バイポ−ラトランジスタの製造に関する実施
例の前半を示す図。

【図９Ｂ】バイポ−ラトランジスタの製造に関する実施
例の後半を示す図。

【図１０Ａ】バイポーラトランジスタに関する他の実施
例の前半を示す図。

【図１０Ｂ】バイポーラトランジスタに関する他の実施
例の後半を示す図。

【図１１】ＤＲＡＭの製造に関する実施例を示す工程
図。

【図１２】Ｗ膜厚と置換時間の関係を示す図。

【図１３Ａ】ＭＯＳトランジスタの製造に関する実施例
の初めの工程を示す図。

【図１３Ｂ】ＭＯＳトランジスタの製造に関する実施例
の途中の工程を示す図。

【図１３Ｃ】ＭＯＳトランジスタの製造に関する実施例
の終りの工程を示す図。

【図１４Ａ】ＭＯＳトランジスタに関する他の実施例の
前半を示す工程図。

【図１４Ｂ】ＭＯＳトランジスタに関する他の実施例の
後半の工程図。

【図１５】Ｗ−Ｓｉ合金膜の形成方法を示す図。

【図１６】レーザービーム照射による回路の短絡を示す
図．

【符号の説明】

１０…石英管、２０…ヒータ、３０…治具、４０…試料
基板、５０、６０、７０…バルブ、８０…排気系、１０
１…Ｓｉ基板、１０２…熱酸化膜、１０３…溝、１０４
…酸化膜、２０１、２０１’…Ｓｉ基板、２０２、２０
２’、２０２”…酸化膜、２０３…多結晶Ｓｉ膜、２０
４…ソ−ス・ドレイン領域、２０５、２０５’…ＣＶＤ
ＳｉＯ₂膜、２０６…ＢＰＳＧ膜、２０７…ＴｉＮ膜、
２０８…非晶質Ｓｉ膜、２０９…ホトレジスト膜、２１
０…Ｗ膜、２１１…Ａｌ膜、２１２…モリブデンシリサ
イド膜、２１３…プラズマＳｉＯ／ＳＯＧ／プラズマＳ
ｉＯ膜、２１４…ボロンを含有した多結晶Ｓｉ膜、２１
５…非晶質Ｓｉ膜、２１６…多結晶Ｓｉ膜、２１７…層
間絶縁膜、２１８…絶縁膜、ｈ、ｈ’…コンタクト孔、
３０１…Ｓｉ基板、３０２、３０２’…三層の絶縁膜、
３０３、３０３’…Ａｌ膜、３０４…ＴｉＮ膜、３０５
…非晶質Ｓｉ膜、３０６…レーザービームスポット、３
０７…多結晶Ｓｉ膜、４０１…Ｓｉ基板、４０２…Ｓｉ
₃Ｎ₄膜、４０３…溝、４０４…非晶質Ｓｉ膜、４０５…
多結晶Ｓｉ膜、４０６…ＢＦ₂イオン、４０８…多結晶
Ｓｉ膜、４０９…拡散層、５０１…Ｓｉ基板、５０２…
アンチモン埋込層、５０３…エピタキシャル成長層、５
０４、５０４’、５０４”、５０４'''…酸化膜、５０
５…Ｓｉ₃Ｎ₄膜、５０６…多結晶Ｓｉ膜、５０７…コレ
クタ領域、５０８…外部ベース領域、５０９…非晶質Ｓ
ｉ膜、５１０…ベース領域、５１１…多結晶Ｓｉ膜、５
１２…非晶質Ｓｉ膜、５１３…エミッタ領域、５１４…
多結晶Ｓｉ膜、５１５…Ａｌ膜、５１６…ボロン埋込
層、６０１…Ｓｉ基板、６０２…酸化膜、６０３…非晶
質Ｓｉ膜、６０４…多結晶Ｓｉ膜、６０６…多結晶Ｓｉ
膜、６０７…Ｗ膜、６０８…Ｗ−Ｓｉ合金膜、７０１…
Ｓｉ基板、７０２、７１１…ＳｉＯ₂膜、７０３、７０
７…拡散層、７０４、７０６、７０９…多結晶Ｓｉ膜、
７０５…シリコン窒化膜／酸化膜積層膜、７０８…酸化
膜、７１０…ソース・ドレイン領域．

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 21/3205 Ｈ０１Ｌ 27/04 Ｃ 21/331 21/82 Ｗ 21/336 21/88 Ｂ 21/82 29/72 21/822 29/78 ３０１Ｐ 27/04 29/73 29/78 (72)発明者小林伸好東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者難波光夫東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者橋本孝司東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (56)参考文献特開昭62−224922（ＪＰ，Ａ) 特開昭62−177980（ＪＰ，Ａ) 特開平１−149420（ＪＰ，Ａ) 特開平１−216572（ＪＰ，Ａ) 特開平１−145855（ＪＰ，Ａ) 特開平２−90518（ＪＰ，Ａ) 特開昭64−21942（ＪＰ，Ａ) 特開昭61−10233（ＪＰ，Ａ) 特開昭62−250655（ＪＰ，Ａ) 特開昭48−66979（ＪＰ，Ａ) 特開平２−291138（ＪＰ，Ａ) 特開昭62−81064（ＪＰ，Ａ) 特開平２−10742（ＪＰ，Ａ) 特開昭55−44713（ＪＰ，Ａ) 特開昭61−163636（ＪＰ，Ａ) 特開昭52−71994（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 301 H01L 21/28 H01L 21/205 H01L 21/225 H01L 21/3205 H01L 21/331 H01L 21/336 H01L 21/82 H01L 21/822 H01L 27/04 H01L 29/73 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】ジシランおよびトリシランからなる群から
選択された少なくとも一つとジボランを反応容器内に導
入し、圧力１気圧以下、温度２００℃以上４００℃より
低いという条件の化学気相蒸着法によって、上記反応容
器内に置かれた半導体基板の露出された表面と段差を有
する部分を含む領域の上に、ボロンを含む非晶質シリコ
ン膜を形成した後、熱処理を行って上記非晶質シリコン
膜を多結晶シリコン膜とすると共に、上記非晶質シリコ
ン膜から上記半導体基板内へ上記ボロンを拡散させて、
上記半導体基板の表面領域内にｐ型領域を形成する工程
を含むことを特徴とする半導体装置の製造方法。
【請求項２】上記ｐ型領域はＭＯＳトランジスタのソー
ス又はドレイン領域であることを特徴とする請求項１記
載の半導体装置の製造方法。
【請求項３】上記ｐ型領域はバイポーラトランジスタの
エミッタ又はベースであることを特徴とする請求項１記
載の半導体装置の製造方法。
【請求項４】ジシランおよびトリシランからなる群から
選択された少なくとも一つとジボランを反応容器内に導
入し、圧力１気圧以下、温度２００℃以上４００℃より
低いという条件の化学気相蒸着法によって、上記反応容
器内に置かれた基板の表面の段差を有する領域の上に、
ボロンを含む非晶質シリコン膜を形成する工程と、上記
非晶質シリコン膜を不活性雰囲気中において熱処理して
多結晶シリコン膜とする工程を含むことを特徴とする半
導体装置の製造方法。
【請求項５】上記熱処理の温度は７００℃以下であるこ
とを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】半導体基板上に所定に形状を有する配線を
形成する工程と、上記配線の所望の複数部分を結ぶボロ
ンを含む非晶質シリコン膜を形成する工程と、上記非晶
質シリコン膜の所望部分にエネルギービームを照射し
て、上記配線の所望の複数部分間を導通する工程を含
み、上記非晶質シリコン膜は、請求項４記載の上記化学
気相蒸着法によって形成されることを特徴とする半導体
装置の製造方法。
【請求項７】基体上の第１の絶縁膜上に、第１の導電型
の不純物がドープされた非晶質の第１の半導体膜を形成
する工程と、上記第１の半導体膜を所望のパターンとす
る工程と、上記第１の絶縁膜および上記第１の半導体膜
上に、不純物がドープされていない非晶質の第２の半導
体膜を堆積する工程と、熱処理によって上記第１および
第２の半導体膜を多結晶に置換すると共に、上記不純物
を上記第２の半導体膜に導入し、拡散領域を形成する工
程と、上記第１および第２の半導体膜上に第２の絶縁膜
を形成する工程と、上記第２の絶縁膜上に電極を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
【請求項８】上記第１の導電型はｐ型であることを特徴
とする請求項７記載の半導体装置の製造方法。
【請求項９】上記不純物はボロンであることを特徴とす
る請求項７記載の半導体装置の製造方法。