JPH11150118A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11150118A JPH11150118A JP25527398A JP25527398A JPH11150118A JP H11150118 A JPH11150118 A JP H11150118A JP 25527398 A JP25527398 A JP 25527398A JP 25527398 A JP25527398 A JP 25527398A JP H11150118 A JPH11150118 A JP H11150118A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- forming
- amorphous silicon
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板にゲート電極を形成する方法に
おいて、重金属汚染によるゲート酸化膜耐圧特性や接合
リーク特性の劣化を防止する。 【解決手段】 シリコン基板100上にゲート酸化膜1
01及び非晶質シリコン膜102を形成する。非晶質シ
リコン膜102にシリコン酸化膜105をマスクとして
酸素イオン106をイオン注入する。シリコン基板10
0に熱処理を施し、酸素注入領域に重金属をゲッタリン
グさせ、その領域をドライエッチングにより除去する。
おいて、重金属汚染によるゲート酸化膜耐圧特性や接合
リーク特性の劣化を防止する。 【解決手段】 シリコン基板100上にゲート酸化膜1
01及び非晶質シリコン膜102を形成する。非晶質シ
リコン膜102にシリコン酸化膜105をマスクとして
酸素イオン106をイオン注入する。シリコン基板10
0に熱処理を施し、酸素注入領域に重金属をゲッタリン
グさせ、その領域をドライエッチングにより除去する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、シリコン基板の最表面のデバイス活
性領域の重金属をゲッタリングする方法に関するもので
ある。
方法に関し、特に、シリコン基板の最表面のデバイス活
性領域の重金属をゲッタリングする方法に関するもので
ある。
【0002】
【従来の技術】近年、半導体素子の微細化,高集積化に
伴い、半導体素子の製造工程における微量な重金属汚染
が半導体素子の電気特性に悪影響を及ぼすことが指摘さ
れている。
伴い、半導体素子の製造工程における微量な重金属汚染
が半導体素子の電気特性に悪影響を及ぼすことが指摘さ
れている。
【0003】微量な重金属による汚染は、ゲート酸化膜
の近傍に存在してMOSトランジスタの酸化膜耐圧を劣
化させたり、あるいはトレンチ容量素子の容量絶縁膜近
傍に存在して電荷保持特性を劣化させたりする。さらに
は、禁制帯中に深いエネルギー準位をつくって少数キャ
リヤの再結合中心となり、PN接合のリーク電流を増大
させたりする。
の近傍に存在してMOSトランジスタの酸化膜耐圧を劣
化させたり、あるいはトレンチ容量素子の容量絶縁膜近
傍に存在して電荷保持特性を劣化させたりする。さらに
は、禁制帯中に深いエネルギー準位をつくって少数キャ
リヤの再結合中心となり、PN接合のリーク電流を増大
させたりする。
【0004】このようなシリコン基板表面近傍の素子活
性領域に存在する重金属をゲッタリングする方法の一例
が、特開平1−26856号公報に記載されている。
性領域に存在する重金属をゲッタリングする方法の一例
が、特開平1−26856号公報に記載されている。
【0005】特開平1−26856号公報に記載された
重金属のゲッタリング方法を図23〜図25を用いて説
明する。特開平1−26856号公報に記載された重金
属のゲッタリング方法は、まず図23(a)に示される
ように、シリコン基板800上にゲート酸化膜801が
形成される。
重金属のゲッタリング方法を図23〜図25を用いて説
明する。特開平1−26856号公報に記載された重金
属のゲッタリング方法は、まず図23(a)に示される
ように、シリコン基板800上にゲート酸化膜801が
形成される。
【0006】次に、図23(b)に示されるように、ゲ
ート酸化膜801上にゲート電極となる多結晶シリコン
膜802が形成される。
ート酸化膜801上にゲート電極となる多結晶シリコン
膜802が形成される。
【0007】引続いて、図24(c)に示されるよう
に、多結晶シリコン膜802中にB(ボロン)イオン8
03が1×1015/cm2〜1×1016/cm2の濃度範
囲でイオン注入される。
に、多結晶シリコン膜802中にB(ボロン)イオン8
03が1×1015/cm2〜1×1016/cm2の濃度範
囲でイオン注入される。
【0008】さらに、図24(d)に示されるように、
多結晶シリコン膜802中にP(リン)イオン804が
5×1013/cm2〜5×1014/cm2の濃度範囲でイ
オン注入される。
多結晶シリコン膜802中にP(リン)イオン804が
5×1013/cm2〜5×1014/cm2の濃度範囲でイ
オン注入される。
【0009】次に、ボロンとリンがドーピングされた多
結晶シリコン膜802中に熱処理が行なわれると、ゲー
ト酸化膜801中に存在する金属806(図25
(e))は図25(f)に示されるように、多結晶シリ
コン膜805中にゲッタリングされる。
結晶シリコン膜802中に熱処理が行なわれると、ゲー
ト酸化膜801中に存在する金属806(図25
(e))は図25(f)に示されるように、多結晶シリ
コン膜805中にゲッタリングされる。
【0010】以上のように、特開平1−26856号公
報に記載された重金属のゲッタリング方法は、ゲート電
極のシート抵抗に大きな影響を及ぼさない程度のPをド
ープすることにより、ゲート絶縁膜中の金属などをゲッ
タリングし、半導体素子の電気特性(トランジスタのし
きい値電圧など)の変動を抑制するものである。
報に記載された重金属のゲッタリング方法は、ゲート電
極のシート抵抗に大きな影響を及ぼさない程度のPをド
ープすることにより、ゲート絶縁膜中の金属などをゲッ
タリングし、半導体素子の電気特性(トランジスタのし
きい値電圧など)の変動を抑制するものである。
【0011】
【発明が解決しようとする課題】しかしながら、特開平
1−26856号公報に記載された重金属のゲッタリン
グ方法では、後工程での熱処理を受けて、多結晶シリコ
ン膜802中にゲッタリングされた重金属は再放出さ
れ、その再放出された重金属は、シリコン基板の表面近
傍の素子活性領域に存在し、半導体素子の電気特性に悪
影響を及ぼすという問題がある。
1−26856号公報に記載された重金属のゲッタリン
グ方法では、後工程での熱処理を受けて、多結晶シリコ
ン膜802中にゲッタリングされた重金属は再放出さ
れ、その再放出された重金属は、シリコン基板の表面近
傍の素子活性領域に存在し、半導体素子の電気特性に悪
影響を及ぼすという問題がある。
【0012】本発明の目的は、ゲート酸化膜やトレンチ
容量絶縁膜の近傍の素子活性領域に存在する重金属を有
効にゲッタリングする半導体装置の製造方法を提供する
ことにある。
容量絶縁膜の近傍の素子活性領域に存在する重金属を有
効にゲッタリングする半導体装置の製造方法を提供する
ことにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、基板上の素
子領域に存在する重金属を該素子領域以外にゲッタリン
グし、重金属がゲッタリングされた領域を除去するもの
である。
め、本発明に係る半導体装置の製造方法は、基板上の素
子領域に存在する重金属を該素子領域以外にゲッタリン
グし、重金属がゲッタリングされた領域を除去するもの
である。
【0014】また前記素子領域をマスクして、該素子領
域以外の領域にイオンを注入し、かつ、前記素子領域以
外の領域での結晶粒径を小さくするための熱処理を行な
い、さらに、再度前記デバイス活性領域をマスクして、
デバイス活性領域以外の領域をエッチングにより除去す
るものである。
域以外の領域にイオンを注入し、かつ、前記素子領域以
外の領域での結晶粒径を小さくするための熱処理を行な
い、さらに、再度前記デバイス活性領域をマスクして、
デバイス活性領域以外の領域をエッチングにより除去す
るものである。
【0015】また本発明に係る半導体装置の製造方法
は、基板上の重金属が存在する素子領域を金属シリサイ
ド化して、該素子領域内に重金属を固定するものであ
る。
は、基板上の重金属が存在する素子領域を金属シリサイ
ド化して、該素子領域内に重金属を固定するものであ
る。
【0016】また前記素子領域内で、イオンの注入、及
び前記素子領域の結晶粒径を小さくするための熱処理を
行ない、さらに、前記素子領域に対して金属シリサイド
化して、該素子領域内に重金属を固定するものである。
び前記素子領域の結晶粒径を小さくするための熱処理を
行ない、さらに、前記素子領域に対して金属シリサイド
化して、該素子領域内に重金属を固定するものである。
【0017】また本発明に係る半導体装置の製造方法
は、シリコン基板上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の一部にその導電型を決定し
ない不純物元素を導入する工程と、前記シリコン基板を
熱処理することによって前記非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記不純物元素を導入し
た多結晶シリコン膜の一部を除去する工程とを含むもの
である。
は、シリコン基板上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の一部にその導電型を決定し
ない不純物元素を導入する工程と、前記シリコン基板を
熱処理することによって前記非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記不純物元素を導入し
た多結晶シリコン膜の一部を除去する工程とを含むもの
である。
【0018】また本発明に係る半導体装置の製造方法
は、シリコン基板上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の一部にその導電型を決定し
ない不純物元素を導入する工程と、前記シリコン基板を
熱処理することによって前記非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記不純物元素を導入し
た多結晶シリコン膜の一部を金属シリサイド化する工程
とを含むものである。
は、シリコン基板上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の一部にその導電型を決定し
ない不純物元素を導入する工程と、前記シリコン基板を
熱処理することによって前記非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記不純物元素を導入し
た多結晶シリコン膜の一部を金属シリサイド化する工程
とを含むものである。
【0019】また本発明に係る半導体装置の製造方法
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜上にシリコン酸化膜からなる
マスクパターンを形成する工程と、前記非晶質シリコン
膜にその導電型を決定しない不純物元素イオンをイオン
注入をする工程と、前記シリコン基板を熱処理すること
によって前記非晶質シリコン膜を多結晶シリコン膜に変
換する工程と、前記導電型を決定しない不純物元素がイ
オン注入された多結晶シリコン膜をドライエッチングに
より除去してゲート電極を形成する工程とを含むもので
ある。
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜上にシリコン酸化膜からなる
マスクパターンを形成する工程と、前記非晶質シリコン
膜にその導電型を決定しない不純物元素イオンをイオン
注入をする工程と、前記シリコン基板を熱処理すること
によって前記非晶質シリコン膜を多結晶シリコン膜に変
換する工程と、前記導電型を決定しない不純物元素がイ
オン注入された多結晶シリコン膜をドライエッチングに
より除去してゲート電極を形成する工程とを含むもので
ある。
【0020】また本発明に係る半導体装置の製造方法
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板に非晶質シリコン膜を形成して前記トレンチ
を充填する工程と、前記非晶質シリコン膜の表面部にそ
の導電型を決定しない不純物元素をイオン注入する工程
と、前記シリコン基板を熱処理することによって前記非
晶質シリコン膜を多結晶シリコン膜に変換する工程と、
前記シリコン基板表面上に存在する前記多結晶シリコン
膜を除去する工程とを含むものである。
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板に非晶質シリコン膜を形成して前記トレンチ
を充填する工程と、前記非晶質シリコン膜の表面部にそ
の導電型を決定しない不純物元素をイオン注入する工程
と、前記シリコン基板を熱処理することによって前記非
晶質シリコン膜を多結晶シリコン膜に変換する工程と、
前記シリコン基板表面上に存在する前記多結晶シリコン
膜を除去する工程とを含むものである。
【0021】また本発明に係る半導体装置の製造方法
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板に第1の非晶質シリコン膜を形成し前記トレ
ンチを充填する工程と、前記第1の非晶質シリコン膜上
にその導電型を決定しない不純物元素が導入された第2
の非晶質シリコン膜を形成する工程と、前記シリコン基
板を熱処理することによって前記第1および第2の非晶
質シリコン膜を多結晶シリコン膜に変換する工程と、前
記シリコン基板表面上に存在する多結晶化した前記第2
の非晶質シリコン膜を除去する工程とを含むものであ
る。
は、シリコン基板にトレンチを形成する工程と、前記シ
リコン基板に第1の非晶質シリコン膜を形成し前記トレ
ンチを充填する工程と、前記第1の非晶質シリコン膜上
にその導電型を決定しない不純物元素が導入された第2
の非晶質シリコン膜を形成する工程と、前記シリコン基
板を熱処理することによって前記第1および第2の非晶
質シリコン膜を多結晶シリコン膜に変換する工程と、前
記シリコン基板表面上に存在する多結晶化した前記第2
の非晶質シリコン膜を除去する工程とを含むものであ
る。
【0022】また本発明に係る半導体装置の製造方法
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の表面部にその導電型を決定
しない不純物元素イオンをイオン注入する工程と、前記
シリコン基板を熱処理することによって前記非晶質シリ
コン膜を多結晶シリコン膜に変換する工程と、前記多結
晶シリコン膜をパターニングしゲート電極を形成する工
程と、前記シリコン基板に金属シリサイドを形成する工
程とを含むものである。
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜の表面部にその導電型を決定
しない不純物元素イオンをイオン注入する工程と、前記
シリコン基板を熱処理することによって前記非晶質シリ
コン膜を多結晶シリコン膜に変換する工程と、前記多結
晶シリコン膜をパターニングしゲート電極を形成する工
程と、前記シリコン基板に金属シリサイドを形成する工
程とを含むものである。
【0023】また本発明に係る半導体装置の製造方法
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に第1の非晶質シリコン膜を形成す
る工程と、前記非晶質シリコン膜上にその導電型を決定
しない不純物元素が導入された第2の非晶質シリコン膜
を形成する工程と、前記シリコン基板を熱処理すること
によって前記第1および2の非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記多結晶シリコン膜を
パターニングしゲート電極を形成する工程と、前記シリ
コン基板に金属シリサイドを形成する工程とを含むもの
である。
は、シリコン基板上にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に第1の非晶質シリコン膜を形成す
る工程と、前記非晶質シリコン膜上にその導電型を決定
しない不純物元素が導入された第2の非晶質シリコン膜
を形成する工程と、前記シリコン基板を熱処理すること
によって前記第1および2の非晶質シリコン膜を多結晶
シリコン膜に変換する工程と、前記多結晶シリコン膜を
パターニングしゲート電極を形成する工程と、前記シリ
コン基板に金属シリサイドを形成する工程とを含むもの
である。
【0024】また前記導電型を決定しない不純物元素
は、酸素、窒素またはハロゲン元素の中から選ばれた元
素である。
は、酸素、窒素またはハロゲン元素の中から選ばれた元
素である。
【0025】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【0026】多結晶膜中にゲッタリングされた重金属が
後工程での熱処理で再放出されないようにするために
は、重金属がゲッタリングされた領域を除去してしまう
か、または再放出しないように重金属を固着すればよ
い。
後工程での熱処理で再放出されないようにするために
は、重金属がゲッタリングされた領域を除去してしまう
か、または再放出しないように重金属を固着すればよ
い。
【0027】本発明の第1の方法においては、基板上の
素子領域に存在する重金属を該素子領域以外にゲッタリ
ングし、重金属がゲッタリングされた領域を除去するも
のであり、前記素子領域をマスクして、該素子領域以外
の領域にイオンを注入し、かつ、前記素子領域以外の領
域での結晶粒径を小さくするための熱処理を行ない、さ
らに、再度前記デバイス活性領域をマスクして、デバイ
ス活性領域以外の領域をエッチングにより除去するもの
である。
素子領域に存在する重金属を該素子領域以外にゲッタリ
ングし、重金属がゲッタリングされた領域を除去するも
のであり、前記素子領域をマスクして、該素子領域以外
の領域にイオンを注入し、かつ、前記素子領域以外の領
域での結晶粒径を小さくするための熱処理を行ない、さ
らに、再度前記デバイス活性領域をマスクして、デバイ
ス活性領域以外の領域をエッチングにより除去するもの
である。
【0028】次に、素子領域がゲート電極である場合を
具体例として説明する。ゲート電極となる非晶質シリコ
ン膜上に、シリコン酸化膜のマスクパターンを形成し、
非晶質シリコン膜中に酸素又は窒素イオンを注入し、熱
処理(結晶化)を行なう。
具体例として説明する。ゲート電極となる非晶質シリコ
ン膜上に、シリコン酸化膜のマスクパターンを形成し、
非晶質シリコン膜中に酸素又は窒素イオンを注入し、熱
処理(結晶化)を行なう。
【0029】酸素または窒素イオンが注入された領域
は、シリコン酸化膜にマスキングされて注入されない領
域に比べて、結晶粒の成長が抑制され、結晶粒径が小さ
くなる。多結晶シリコン膜中の結晶粒界では、格子不整
合によるひずみ場が形成されることによって、重金属が
ゲッタリングされることが知られている。
は、シリコン酸化膜にマスキングされて注入されない領
域に比べて、結晶粒の成長が抑制され、結晶粒径が小さ
くなる。多結晶シリコン膜中の結晶粒界では、格子不整
合によるひずみ場が形成されることによって、重金属が
ゲッタリングされることが知られている。
【0030】結晶粒径が小さいほど単位体積当たりのゲ
ッタリングサイトが増加するため、ゲート酸化膜および
トレンチ容量絶縁膜近傍や基板表面のデバイス活性領域
に存在する重金属は、多結晶化したシリコン膜中のより
結晶粒径が小さい領域、すなわち酸素または窒素がドー
ピングされた領域に優先的にゲッタリングされる。
ッタリングサイトが増加するため、ゲート酸化膜および
トレンチ容量絶縁膜近傍や基板表面のデバイス活性領域
に存在する重金属は、多結晶化したシリコン膜中のより
結晶粒径が小さい領域、すなわち酸素または窒素がドー
ピングされた領域に優先的にゲッタリングされる。
【0031】その後、シリコン酸化膜をマスクとして多
結晶シリコン膜をドライエッチング法により除去して形
成されたゲート電極は、重金属をほとんど含まないた
め、その後の熱処理工程で重金属が再放出することはな
い。
結晶シリコン膜をドライエッチング法により除去して形
成されたゲート電極は、重金属をほとんど含まないた
め、その後の熱処理工程で重金属が再放出することはな
い。
【0032】また本方法は、トレンチ容量電極形成工程
にも応用可能である。この場合、トレンチ容量電極とな
る非晶質シリコン膜の表面部に酸素または窒素をイオン
注入するか、もしくは、第1の非晶質シリコン膜を形成
した後、酸素または窒素をドーピングした第2の非晶質
シリコンを形成する。
にも応用可能である。この場合、トレンチ容量電極とな
る非晶質シリコン膜の表面部に酸素または窒素をイオン
注入するか、もしくは、第1の非晶質シリコン膜を形成
した後、酸素または窒素をドーピングした第2の非晶質
シリコンを形成する。
【0033】その後、熱処理を行ない非晶質シリコンを
結晶化すると、トレンチ近傍のデバイス活性領域に存在
する重金属は、多結晶化したシリコン膜中のより結晶粒
径が小さい領域、すなわち酸素または窒素がドーピング
された領域に優先的にゲッタリングされる。
結晶化すると、トレンチ近傍のデバイス活性領域に存在
する重金属は、多結晶化したシリコン膜中のより結晶粒
径が小さい領域、すなわち酸素または窒素がドーピング
された領域に優先的にゲッタリングされる。
【0034】その後、シリコン基板上のトレンチ上部に
存在する重金属を含んだ多結晶シリコン膜を除去すれ
ば、トレンチ部に形成された容量電極は重金属をほとん
ど含まないため、その後の熱処理工程で重金属が再放出
することはない。
存在する重金属を含んだ多結晶シリコン膜を除去すれ
ば、トレンチ部に形成された容量電極は重金属をほとん
ど含まないため、その後の熱処理工程で重金属が再放出
することはない。
【0035】また本発明の第2の方法においては、基板
上の重金属が存在する素子領域を金属シリサイド化し
て、該素子領域内に重金属を固定するものであり、前記
素子領域内で、イオンの注入、及び前記素子領域の結晶
粒径を小さくするための熱処理を行ない、さらに、前記
素子領域に対して金属シリサイド化して、該素子領域内
に重金属を固定するものである。
上の重金属が存在する素子領域を金属シリサイド化し
て、該素子領域内に重金属を固定するものであり、前記
素子領域内で、イオンの注入、及び前記素子領域の結晶
粒径を小さくするための熱処理を行ない、さらに、前記
素子領域に対して金属シリサイド化して、該素子領域内
に重金属を固定するものである。
【0036】次に、素子領域がゲート電極である場合を
具体例として説明する。ゲート電極となる第1の多結晶
シリコン膜の最表面にイオン注入によって酸素または窒
素イオンをドーピングするか、もしくは第1の多結晶シ
リコン膜上にその導電型を決定しない不純物(酸素また
は窒素)をドーピングした第2の多結晶シリコン膜を形
成する。
具体例として説明する。ゲート電極となる第1の多結晶
シリコン膜の最表面にイオン注入によって酸素または窒
素イオンをドーピングするか、もしくは第1の多結晶シ
リコン膜上にその導電型を決定しない不純物(酸素また
は窒素)をドーピングした第2の多結晶シリコン膜を形
成する。
【0037】このような構造をもつ非晶質シリコン膜を
熱処理によって結晶化すると、第1の多結晶シリコン膜
の上部に存在する酸素または窒素がドーピングされた領
域は、その結晶粒径が第1の多結晶シリコン膜の結晶粒
径に比べ小さくなるため、前記本発明の第1の方法と同
様に、格子不整合によるひずみ場が増加し、ゲッタリン
グ能力が増加する。
熱処理によって結晶化すると、第1の多結晶シリコン膜
の上部に存在する酸素または窒素がドーピングされた領
域は、その結晶粒径が第1の多結晶シリコン膜の結晶粒
径に比べ小さくなるため、前記本発明の第1の方法と同
様に、格子不整合によるひずみ場が増加し、ゲッタリン
グ能力が増加する。
【0038】したがって、ゲート酸化膜近傍のデバイス
活性領域に存在する重金属は、第1の多結晶シリコン膜
の上部に存在する酸素または窒素がドーピングされた領
域に優先的にゲッタリングされる。
活性領域に存在する重金属は、第1の多結晶シリコン膜
の上部に存在する酸素または窒素がドーピングされた領
域に優先的にゲッタリングされる。
【0039】このような状態で、ゲート電極のパターニ
ング、サイドウォール膜の形成後、拡散層およびゲート
電極の金属シリサイド化を行なうと、第1の多結晶シリ
コン膜の上部に存在する酸素、窒素またはハロゲンがド
ーピングされた領域にゲッタリングされていた重金属も
同時に金属シリサイド化され、ゲート電極に固着され
る。
ング、サイドウォール膜の形成後、拡散層およびゲート
電極の金属シリサイド化を行なうと、第1の多結晶シリ
コン膜の上部に存在する酸素、窒素またはハロゲンがド
ーピングされた領域にゲッタリングされていた重金属も
同時に金属シリサイド化され、ゲート電極に固着され
る。
【0040】したがって、その後の熱処理工程で重金属
が再放出することはない。これらの方法を用いれば、重
金属がゲート酸化膜近傍やトレンチ容量素子近傍といっ
た基板表面の素子活性領域から効果的に除去されるた
め、ゲート酸化膜耐圧、電荷保持特性および接合リーク
特性などの劣化を抑制できる。
が再放出することはない。これらの方法を用いれば、重
金属がゲート酸化膜近傍やトレンチ容量素子近傍といっ
た基板表面の素子活性領域から効果的に除去されるた
め、ゲート酸化膜耐圧、電荷保持特性および接合リーク
特性などの劣化を抑制できる。
【0041】次に、本発明の具体例を実施形態として図
面を用いて説明する。
面を用いて説明する。
【0042】(実施形態1)図1〜図5は、本発明の実
施形態1に係る半導体装置の製造方法をゲート電極の形
成工程に適用した場合を工程順に示す断面図である。
施形態1に係る半導体装置の製造方法をゲート電極の形
成工程に適用した場合を工程順に示す断面図である。
【0043】まず、図1(a)に示すように、シリコン
基板100上にゲート酸化膜101を形成する。
基板100上にゲート酸化膜101を形成する。
【0044】次に、図1(b)に示すように、ゲート酸
化膜101上にゲート電極となる非晶質シリコン膜10
2を公知のCVD法を用いて形成する。
化膜101上にゲート電極となる非晶質シリコン膜10
2を公知のCVD法を用いて形成する。
【0045】引続いて、図2(c)に示すように、非晶
質シリコン膜102上にシリコン酸化膜103を公知の
CVD法を用いて形成する。
質シリコン膜102上にシリコン酸化膜103を公知の
CVD法を用いて形成する。
【0046】さらに、図2(d)に示すように、シリコ
ン酸化膜103上にフォトレジスト104を塗布し、公
知のフォトリソグラフィー技術を用いてゲート電極のパ
ターニングを行なう。
ン酸化膜103上にフォトレジスト104を塗布し、公
知のフォトリソグラフィー技術を用いてゲート電極のパ
ターニングを行なう。
【0047】次に、図3(e)に示すように、フォトレ
ジスト104をマスクとして、不要なシリコン酸化膜1
03を公知のドライエッチング技術を用いて除去し、シ
リコン酸化膜103からなるシリコン酸化膜パターン1
05を形成する。
ジスト104をマスクとして、不要なシリコン酸化膜1
03を公知のドライエッチング技術を用いて除去し、シ
リコン酸化膜103からなるシリコン酸化膜パターン1
05を形成する。
【0048】引続いて、フォトレジスト104を除去し
た後、図3(f)に示すように、シリコン酸化膜パター
ン105をマスクとして、非晶質シリコン膜102に酸
素イオン106を注入し、非晶質シリコン膜102中に
高濃度酸素注入領域107を形成する。
た後、図3(f)に示すように、シリコン酸化膜パター
ン105をマスクとして、非晶質シリコン膜102に酸
素イオン106を注入し、非晶質シリコン膜102中に
高濃度酸素注入領域107を形成する。
【0049】酸素イオン106の注入ドーズ量は、1×
1015/cm2〜1×1017/cm2の濃度範囲であり、
好ましくは1×1016/cm2で注入する。また、注入
エネルギーは、酸素イオン106が非晶質シリコン膜1
02を突き抜けてしまわないようなエネルギー値に設定
すればよく、例えば、非晶質シリコン膜102の膜厚が
0.2μmの場合、注入エネルギーは40〜60KeV
の範囲に設定すればよい。
1015/cm2〜1×1017/cm2の濃度範囲であり、
好ましくは1×1016/cm2で注入する。また、注入
エネルギーは、酸素イオン106が非晶質シリコン膜1
02を突き抜けてしまわないようなエネルギー値に設定
すればよく、例えば、非晶質シリコン膜102の膜厚が
0.2μmの場合、注入エネルギーは40〜60KeV
の範囲に設定すればよい。
【0050】次に、図4(g)に示すように、非晶質シ
リコン膜102を窒素雰囲気中で熱処理し、多結晶シリ
コン膜にする。
リコン膜102を窒素雰囲気中で熱処理し、多結晶シリ
コン膜にする。
【0051】その熱処理条件としては、例えば950℃
で30分程度行なう。このとき、高濃度酸素注入領域1
07は、シリコン酸化膜105によってマスクされた非
酸素注入領域に比べ、その結晶粒径が小さくなり、ゲッ
タリングサイトとなる結晶粒界の密度が増加するため、
ゲッタリング能力が向上する。
で30分程度行なう。このとき、高濃度酸素注入領域1
07は、シリコン酸化膜105によってマスクされた非
酸素注入領域に比べ、その結晶粒径が小さくなり、ゲッ
タリングサイトとなる結晶粒界の密度が増加するため、
ゲッタリング能力が向上する。
【0052】従って、ゲート酸化膜101や基板表面近
傍の素子活性領域108に存在する重金属109(図4
(h))は図5(i)に示すように、多結晶シリコン膜
102中の高濃度酸素注入領域107に選択的にゲッタ
リングされる。
傍の素子活性領域108に存在する重金属109(図4
(h))は図5(i)に示すように、多結晶シリコン膜
102中の高濃度酸素注入領域107に選択的にゲッタ
リングされる。
【0053】引き続いて、図5(j)に示すように、シ
リコン酸化膜パターン105をマスクとして、多結晶シ
リコン膜102を公知のドライエッチング技術を用いて
除去し、ゲート電極110を形成する。
リコン酸化膜パターン105をマスクとして、多結晶シ
リコン膜102を公知のドライエッチング技術を用いて
除去し、ゲート電極110を形成する。
【0054】図6は、本発明の実施形態1に係る製造方
法を用いて形成した半導体素子における重金属分布を示
す図である。
法を用いて形成した半導体素子における重金属分布を示
す図である。
【0055】図6から明らかなように、シリコン酸化膜
105にマスクされて酸素イオン106が注入されない
領域(図6の(a))には、ほとんど重金属が存在しな
いのに対して、酸素イオン106が注入された領域(図
6の(b))では、多結晶シリコン膜中に重金属が存在
していることが分かる。
105にマスクされて酸素イオン106が注入されない
領域(図6の(a))には、ほとんど重金属が存在しな
いのに対して、酸素イオン106が注入された領域(図
6の(b))では、多結晶シリコン膜中に重金属が存在
していることが分かる。
【0056】本発明の実施形態1によれば、重金属10
9を多く含んだ高濃度酸素注入領域108が除去されて
残留した多結晶シリコン膜、すなわちゲート電極110
には、重金属がほとんど存在しない。
9を多く含んだ高濃度酸素注入領域108が除去されて
残留した多結晶シリコン膜、すなわちゲート電極110
には、重金属がほとんど存在しない。
【0057】したがって、図5(j)に続く後工程の半
導体素子製造工程における各種の熱処理によってゲート
電極110にゲッタリングされた重金属が再放出するこ
とがなくなるため、ゲート酸化膜110の耐圧特性や接
合リーク特性の劣化を防止することができる。
導体素子製造工程における各種の熱処理によってゲート
電極110にゲッタリングされた重金属が再放出するこ
とがなくなるため、ゲート酸化膜110の耐圧特性や接
合リーク特性の劣化を防止することができる。
【0058】なお、本発明の実施形態1では、ゲート電
極110の形成時にシリコン酸化膜をマスクとして多結
晶シリコンをドライエッチングで除去しているが、この
シリコン酸化膜の存在が後工程において不都合を生じる
場合は、酸素イオン注入+結晶化熱処理を行なった後
に、一旦シリコン酸化膜をウェットエッチングによって
除去し、その後、改めてフォトレジストによってマスク
パターンを形成するようにしてもよい。
極110の形成時にシリコン酸化膜をマスクとして多結
晶シリコンをドライエッチングで除去しているが、この
シリコン酸化膜の存在が後工程において不都合を生じる
場合は、酸素イオン注入+結晶化熱処理を行なった後
に、一旦シリコン酸化膜をウェットエッチングによって
除去し、その後、改めてフォトレジストによってマスク
パターンを形成するようにしてもよい。
【0059】(実施形態2)図7〜図10は、本発明の
実施形態2に係る半導体装置の製造方法をトレンチ容量
電極の形成工程に適用した場合を工程順に示す断面図で
ある。
実施形態2に係る半導体装置の製造方法をトレンチ容量
電極の形成工程に適用した場合を工程順に示す断面図で
ある。
【0060】本発明の実施形態2に係る半導体装置の製
造方法では、まず、図7(a)に示すように、シリコン
基板300上にフォトレジスト301を塗布し、公知の
リソグラフィー技術を用いてトレンチ形成のためのパタ
ーニングを行なう。
造方法では、まず、図7(a)に示すように、シリコン
基板300上にフォトレジスト301を塗布し、公知の
リソグラフィー技術を用いてトレンチ形成のためのパタ
ーニングを行なう。
【0061】次に、図7(b)に示すように、公知のド
ライエッチング技術を用いて、フォトレジスト301を
マスクとして、シリコン基板300にトレンチ302を
形成する。
ライエッチング技術を用いて、フォトレジスト301を
マスクとして、シリコン基板300にトレンチ302を
形成する。
【0062】引き続いて、フォトレジスト301を除去
した後、図8(c)に示すように、シリコン基板300
を熱酸化処理し、トテンチ302の表層にトレンチ容量
絶縁膜303を形成する。
した後、図8(c)に示すように、シリコン基板300
を熱酸化処理し、トテンチ302の表層にトレンチ容量
絶縁膜303を形成する。
【0063】次に、図8(d)に示すように、トテンチ
容量絶縁膜303上に容量電極となる非晶質シリコン膜
304を形成する。
容量絶縁膜303上に容量電極となる非晶質シリコン膜
304を形成する。
【0064】さらに、図9(e)に示すように、非晶質
シリコン膜304の表面部に酸素イオン305を注入
し、高濃度酸素注入領域306を形成する。
シリコン膜304の表面部に酸素イオン305を注入
し、高濃度酸素注入領域306を形成する。
【0065】続いて、図9(f)に示すように、シリコ
ン基板300に熱処理を施し、非晶質シリコン膜304
を多結晶シリコン膜307に変換する。
ン基板300に熱処理を施し、非晶質シリコン膜304
を多結晶シリコン膜307に変換する。
【0066】この熱処理は、例えば、窒素雰囲気中、9
50℃の温度で30分間行なう。このとき、高酸素濃度
注入領域306は、微細な結晶粒を有する多結晶シリコ
ン膜308に変換されるため、トレンチ容量部のシリコ
ン基板表面近傍に存在する重金属309(図10
(g))は、微細な結晶粒を有する多結晶シリコン膜3
08に優先的にゲッタリングされる(図10(h))。
50℃の温度で30分間行なう。このとき、高酸素濃度
注入領域306は、微細な結晶粒を有する多結晶シリコ
ン膜308に変換されるため、トレンチ容量部のシリコ
ン基板表面近傍に存在する重金属309(図10
(g))は、微細な結晶粒を有する多結晶シリコン膜3
08に優先的にゲッタリングされる(図10(h))。
【0067】次に、図10(i)に示すように、微細な
結晶粒を有する多結晶シリコン膜308をエッチングに
より除去する。
結晶粒を有する多結晶シリコン膜308をエッチングに
より除去する。
【0068】本発明の実施形態2によれば、残留した多
結晶シリコン膜307は、図10(i)に続く後工程で
の熱処理工程によって重金属を放出することはなく、こ
の多結晶シリコン膜307をトレンチ容量電極として用
いれば、電荷保持特性の劣化を防止することができる。
結晶シリコン膜307は、図10(i)に続く後工程で
の熱処理工程によって重金属を放出することはなく、こ
の多結晶シリコン膜307をトレンチ容量電極として用
いれば、電荷保持特性の劣化を防止することができる。
【0069】(実施形態3)図11〜図13は、本発明
の実施形態3に係る半導体装置の製造方法をトレンチ容
量電極の形成工程に適用した場合を工程順に示す断面図
である。
の実施形態3に係る半導体装置の製造方法をトレンチ容
量電極の形成工程に適用した場合を工程順に示す断面図
である。
【0070】本発明の実施形態3に係る半導体装置の製
造方法は、図7(a)〜(c)に示される段階までは、
実施形態2と同様な工程で行われる。
造方法は、図7(a)〜(c)に示される段階までは、
実施形態2と同様な工程で行われる。
【0071】実施形態2では、図8(d)及び(e)に
示す工程段階にて、シリコン基板上に非晶質シリコン膜
を形成した後、酸素イオン注入を行なっている。
示す工程段階にて、シリコン基板上に非晶質シリコン膜
を形成した後、酸素イオン注入を行なっている。
【0072】これに対して、本発明の実施形態3では、
図11(a)に示すように、シリコン基板400上に第
1の非晶質シリコン膜404をCVD法により形成す
る。
図11(a)に示すように、シリコン基板400上に第
1の非晶質シリコン膜404をCVD法により形成す
る。
【0073】続けて、図11(b)に示すように、第1
の非晶質シリコン膜404上に、CVD法を用いて酸素
がドーピングされた第2の非晶質シリコン膜406を形
成する。
の非晶質シリコン膜404上に、CVD法を用いて酸素
がドーピングされた第2の非晶質シリコン膜406を形
成する。
【0074】第2の非晶質シリコン膜406は、SiH
4+N2Oの混合ガスを用いて、550℃程度の温度で成
長させる。ガスの混合比は、SiH4の分圧が60pa
に対してN2Oの分圧が3.0paで行なう。
4+N2Oの混合ガスを用いて、550℃程度の温度で成
長させる。ガスの混合比は、SiH4の分圧が60pa
に対してN2Oの分圧が3.0paで行なう。
【0075】引き続いて、図12(c)に示すように、
シリコン基板400に窒素雰囲気中、950℃で30分
の熱処理を施し、第1の非晶質シリコン膜404および
第2の非晶質シリコン膜406を結晶化して、多結晶シ
リコン膜にする。
シリコン基板400に窒素雰囲気中、950℃で30分
の熱処理を施し、第1の非晶質シリコン膜404および
第2の非晶質シリコン膜406を結晶化して、多結晶シ
リコン膜にする。
【0076】このとき、酸素がドーピングされている第
2の非晶質シリコン膜406は、平均結晶粒径15nm
の第2の多結晶シリコン膜408に、酸素がドーピング
されていない第1の非晶質シリコン膜404は平均結晶
粒径200nmの第1の多結晶シリコン膜407にな
る。
2の非晶質シリコン膜406は、平均結晶粒径15nm
の第2の多結晶シリコン膜408に、酸素がドーピング
されていない第1の非晶質シリコン膜404は平均結晶
粒径200nmの第1の多結晶シリコン膜407にな
る。
【0077】このとき、トレンチ近傍に存在する重金属
409(図12(d))は、図13(e)に示すよう
に、ゲッタリングサイトとなる結晶粒界の密度が増大し
てゲッタリング能力が向上した第2の多結晶シリコン膜
408に優先的にゲッタリングされる。
409(図12(d))は、図13(e)に示すよう
に、ゲッタリングサイトとなる結晶粒界の密度が増大し
てゲッタリング能力が向上した第2の多結晶シリコン膜
408に優先的にゲッタリングされる。
【0078】引き続いて、図13(f)に示すように、
第2の多結晶シリコン膜408を除去する。
第2の多結晶シリコン膜408を除去する。
【0079】その結果、実施形態2と同様に、重金属汚
染の少ないトレンチ容量素子及びデバイス活性領域を形
成することができる。
染の少ないトレンチ容量素子及びデバイス活性領域を形
成することができる。
【0080】(実施形態4)図14〜図19は、本発明
の実施形態4に係る半導体装置の製造方法をゲート電極
形成工程及びソース・ドレイン領域形成工程に適用した
場合を工程順に示す断面図である。
の実施形態4に係る半導体装置の製造方法をゲート電極
形成工程及びソース・ドレイン領域形成工程に適用した
場合を工程順に示す断面図である。
【0081】本発明の実施形態4に係る半導体装置の製
造方法では図14(a)に示すように、シリコン基板5
00上にゲート酸化膜501を形成する。
造方法では図14(a)に示すように、シリコン基板5
00上にゲート酸化膜501を形成する。
【0082】次に、図14(b)に示すように、ゲート
酸化膜上501に非晶質シリコン膜502を公知のCV
D技術を用いて約0.25μm程度形成する。
酸化膜上501に非晶質シリコン膜502を公知のCV
D技術を用いて約0.25μm程度形成する。
【0083】続いて、図15(c)に示すように、非晶
質シリコン膜502の表面に酸素イオン503をイオン
注入し、高濃度酸素領域504を形成する。
質シリコン膜502の表面に酸素イオン503をイオン
注入し、高濃度酸素領域504を形成する。
【0084】ここで、酸素イオン注入の注入エネルギー
は、10〜20KeVのエネルギー範囲に設定され、好
ましくは15KeVで注入する。また、注入ドーズ量
は、1×1015/cm2〜1×1017/cm2の濃度範囲
に設定され、好ましくは1×1016/cm2で注入す
る。
は、10〜20KeVのエネルギー範囲に設定され、好
ましくは15KeVで注入する。また、注入ドーズ量
は、1×1015/cm2〜1×1017/cm2の濃度範囲
に設定され、好ましくは1×1016/cm2で注入す
る。
【0085】引き続いて、図15(d)に示すように、
シリコン基板500に対して950℃で30分間、窒素
雰囲気中の熱処理を施し、非晶質シリコン502を多結
晶シリコン膜505にする。
シリコン基板500に対して950℃で30分間、窒素
雰囲気中の熱処理を施し、非晶質シリコン502を多結
晶シリコン膜505にする。
【0086】このとき、高濃度酸素注入領域504は、
酸素が注入されていない領域に比べて、結晶粒の成長が
抑制されるため、微細な結晶粒をもつ多結晶シリコン膜
506になる。
酸素が注入されていない領域に比べて、結晶粒の成長が
抑制されるため、微細な結晶粒をもつ多結晶シリコン膜
506になる。
【0087】その結果、この領域では、ゲッタリングサ
イトとなる結晶粒界の密度が増加するため、ゲッタリン
グ能力が向上する。
イトとなる結晶粒界の密度が増加するため、ゲッタリン
グ能力が向上する。
【0088】したがって、ゲート酸化膜501や素子活
性領域507に存在する重金属508(図15(d))
は図16(e)に示すように、ゲート電極となる多結晶
シリコン膜505の最上部に存在する微細な結晶粒をも
つ多結晶シリコン膜506に優先的にゲッタリングされ
る。このときの半導体素子中の重金属分布を図20に示
す。
性領域507に存在する重金属508(図15(d))
は図16(e)に示すように、ゲート電極となる多結晶
シリコン膜505の最上部に存在する微細な結晶粒をも
つ多結晶シリコン膜506に優先的にゲッタリングされ
る。このときの半導体素子中の重金属分布を図20に示
す。
【0089】次に、図16(f)に示すように、多結晶
シリコン膜505上にフォトレジスト509を塗布し、
公知のフォトリソグラフィー技術を用いてゲート電極の
パターニングを行なう。
シリコン膜505上にフォトレジスト509を塗布し、
公知のフォトリソグラフィー技術を用いてゲート電極の
パターニングを行なう。
【0090】次に、図17(g)に示すように、フォト
レジスト509をマスクとして、多結晶シリコン膜50
5を公知のドライエッチング技術を用いて除去し、ゲー
ト電極510を形成する。
レジスト509をマスクとして、多結晶シリコン膜50
5を公知のドライエッチング技術を用いて除去し、ゲー
ト電極510を形成する。
【0091】さらに、図17(h)に示すように、ゲー
ト電極510上に公知のCVD技術を用いてシリコン酸
化膜511を形成する。
ト電極510上に公知のCVD技術を用いてシリコン酸
化膜511を形成する。
【0092】次に、図18(i)に示すように、公知の
ドライエッチングを用いてシリコン酸化膜511をエッ
チバックし、ゲート電極510にサイドウォール512
を形成する。
ドライエッチングを用いてシリコン酸化膜511をエッ
チバックし、ゲート電極510にサイドウォール512
を形成する。
【0093】さらに、図18(j)に示すように、公知
のスパッタ法によりチタン膜513をシリコン基板50
0の表面に被着する。
のスパッタ法によりチタン膜513をシリコン基板50
0の表面に被着する。
【0094】次に、図19(k)に示すように、シリコ
ン基板500を窒素雰囲気中で加熱し、拡散層上および
ゲート電極上のチタン膜513をシリサイド化する。
ン基板500を窒素雰囲気中で加熱し、拡散層上および
ゲート電極上のチタン膜513をシリサイド化する。
【0095】最後に、拡散層とゲート電極以外の部分に
残る未反応チタン514をウェットエッチングで選択的
に除去し、図19(l)に示すように、サリサイド構造
を形成する。
残る未反応チタン514をウェットエッチングで選択的
に除去し、図19(l)に示すように、サリサイド構造
を形成する。
【0096】本発明の実施形態4によれば、重金属が優
先的にゲッタリングされていた第2の多結晶シリコン膜
は、チタンと反応してシリサイド化するため、ゲッタリ
ングされた重金属は、ゲート電極表面のシリサイド膜中
に固着される。
先的にゲッタリングされていた第2の多結晶シリコン膜
は、チタンと反応してシリサイド化するため、ゲッタリ
ングされた重金属は、ゲート電極表面のシリサイド膜中
に固着される。
【0097】したがって、図19(l)に続く後工程の
熱処理によってゲート酸化膜や素子活性領域に重金属が
再放出することはなくなり、ゲート酸化膜の耐圧特性や
接合リーク特性の劣化を防止することができる。
熱処理によってゲート酸化膜や素子活性領域に重金属が
再放出することはなくなり、ゲート酸化膜の耐圧特性や
接合リーク特性の劣化を防止することができる。
【0098】(実施形態5)図21〜図22は、本発明
の実施形態5に係る半導体装置の製造方法をゲート電極
形成工程及びソース・ドレイン領域形成工程に適用した
場合を工程順に示す断面図である。
の実施形態5に係る半導体装置の製造方法をゲート電極
形成工程及びソース・ドレイン領域形成工程に適用した
場合を工程順に示す断面図である。
【0099】本発明の実施形態5に係る半導体装置の製
造方法では、図14(a)〜(b)に示される段階まで
は、実施形態2と同様な工程で行われる。
造方法では、図14(a)〜(b)に示される段階まで
は、実施形態2と同様な工程で行われる。
【0100】実施形態4では、図15(c)に示す工程
段階で、シリコン基板上に非晶質シリコン膜を形成した
後、酸素イオン注入を行なっている。
段階で、シリコン基板上に非晶質シリコン膜を形成した
後、酸素イオン注入を行なっている。
【0101】本発明の実施形態5に係る半導体装置の製
造方法では、図21(a)に示すように、シリコン基板
700上に形成した第1の非晶質シリコン膜702上
に、酸素がドーピングされた第2の非晶質シリコン膜7
04を形成する。
造方法では、図21(a)に示すように、シリコン基板
700上に形成した第1の非晶質シリコン膜702上
に、酸素がドーピングされた第2の非晶質シリコン膜7
04を形成する。
【0102】第2の非晶質シリコン膜704は、SiH
4+N2Oの混合ガスを用いて、550℃程度の温度で成
長させる。ガスの混合比は、SiH4の分圧が60pa
に対してN2Oの分圧が3.0paで行なう。
4+N2Oの混合ガスを用いて、550℃程度の温度で成
長させる。ガスの混合比は、SiH4の分圧が60pa
に対してN2Oの分圧が3.0paで行なう。
【0103】引き続いて、図21(b)に示すように、
シリコン基板700に窒素雰囲気中、950℃で30分
の熱処理を施し、第1の非晶質シリコン膜702および
第2の非晶質シリコン膜704を結晶化して多結晶シリ
コン膜にする。
シリコン基板700に窒素雰囲気中、950℃で30分
の熱処理を施し、第1の非晶質シリコン膜702および
第2の非晶質シリコン膜704を結晶化して多結晶シリ
コン膜にする。
【0104】このとき、酸素がドーピングされている第
2の非晶質シリコン膜704は平均結晶粒径15nmの
第2の多結晶シリコン膜706に、酸素がドーピングさ
れていない第1の非晶質シリコン膜702は平均結晶粒
径200nmの第1の多結晶シリコン膜705になる。
2の非晶質シリコン膜704は平均結晶粒径15nmの
第2の多結晶シリコン膜706に、酸素がドーピングさ
れていない第1の非晶質シリコン膜702は平均結晶粒
径200nmの第1の多結晶シリコン膜705になる。
【0105】その結果、結晶粒径の小さい第2の多結晶
シリコン膜706では、ゲッタリングサイトとなる結晶
粒界の密度が増大するため、ゲッタリング能力が向上す
る。したがって、ゲート酸化膜近傍の素子活性領域70
7に存在する重金属708(図22(c))は、図22
(d)に示すように、第2の多結晶シリコン膜706中
に選択的にゲッタリングされる。
シリコン膜706では、ゲッタリングサイトとなる結晶
粒界の密度が増大するため、ゲッタリング能力が向上す
る。したがって、ゲート酸化膜近傍の素子活性領域70
7に存在する重金属708(図22(c))は、図22
(d)に示すように、第2の多結晶シリコン膜706中
に選択的にゲッタリングされる。
【0106】その後、実施形態4に示したゲート電極パ
ターン形成工程、すなわち図16(f)から図19
(l)に示した工程を経ることにより、重金属が優先的
にゲッタリングされていた第2の多結晶シリコン膜70
6はチタンと反応してシリサイド化するため、ゲッタリ
ングされた重金属は、ゲート電極表面のシリサイド膜中
に固着される。
ターン形成工程、すなわち図16(f)から図19
(l)に示した工程を経ることにより、重金属が優先的
にゲッタリングされていた第2の多結晶シリコン膜70
6はチタンと反応してシリサイド化するため、ゲッタリ
ングされた重金属は、ゲート電極表面のシリサイド膜中
に固着される。
【0107】したがって、その後の熱処理によってゲー
ト酸化膜や素子活性領域に重金属が再放出することはな
くなり、ゲート酸化膜の耐圧特性や接合リーク特性の劣
化を防ぐことができる。
ト酸化膜や素子活性領域に重金属が再放出することはな
くなり、ゲート酸化膜の耐圧特性や接合リーク特性の劣
化を防ぐことができる。
【0108】なお、上述した5つの実施形態では、ゲッ
タリング領域形成すなわち微細な結晶粒をもつ多結晶シ
リコン膜形成のために導入する不純物元素として酸素を
用いているが、窒素を用いることも可能であり、導電型
を決定しない不純物元素は、酸素、窒素またはハロゲン
元素の中から適宜選択して用いればよい。
タリング領域形成すなわち微細な結晶粒をもつ多結晶シ
リコン膜形成のために導入する不純物元素として酸素を
用いているが、窒素を用いることも可能であり、導電型
を決定しない不純物元素は、酸素、窒素またはハロゲン
元素の中から適宜選択して用いればよい。
【0109】また、素子領域としては、ゲート電極及び
トレンチ容量電極の場合を説明したが、これ以外のもの
でもよい。
トレンチ容量電極の場合を説明したが、これ以外のもの
でもよい。
【0110】
【発明の効果】以上説明したように本発明によれば、半
導体装置のゲート電極やトレンチ容量電極等の素子領域
を形成する方法において、結晶化熱処理時における素子
領域の結晶粒の成長を抑制し、素子領域以外での結晶粒
界の密度増大によって、重金属が優先的に素子領域以外
の領域にゲッタリングされ、その領域を除去するか、も
しくはシリサイド化して重金属を固着するため、ゲッタ
リングされた重金属がその後の熱処理工程で素子領域に
再放出するのを防止することができる。
導体装置のゲート電極やトレンチ容量電極等の素子領域
を形成する方法において、結晶化熱処理時における素子
領域の結晶粒の成長を抑制し、素子領域以外での結晶粒
界の密度増大によって、重金属が優先的に素子領域以外
の領域にゲッタリングされ、その領域を除去するか、も
しくはシリサイド化して重金属を固着するため、ゲッタ
リングされた重金属がその後の熱処理工程で素子領域に
再放出するのを防止することができる。
【0111】したがって、本発明を用いることにより、
ゲート酸化膜の初期耐圧特性やTDDB特性、電荷保持
特性及び接合リーク特性等の半導体デバイスの電気特性
劣化を防止することができ、半導体装置の特性及び製造
歩留まりを向上させることができる。
ゲート酸化膜の初期耐圧特性やTDDB特性、電荷保持
特性及び接合リーク特性等の半導体デバイスの電気特性
劣化を防止することができ、半導体装置の特性及び製造
歩留まりを向上させることができる。
【図1】本発明の実施形態1に係る半導体装置の製造方
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
【図2】本発明の実施形態1に係る半導体装置の製造方
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
【図3】本発明の実施形態1に係る半導体装置の製造方
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
【図4】本発明の実施形態1に係る半導体装置の製造方
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
【図5】本発明の実施形態1に係る半導体装置の製造方
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
法をゲート電極の形成工程に適用した場合を工程順に示
す断面図である。
【図6】本発明の実施形態1に係る製造方法を用いて形
成した半導体素子における重金属分布を示す図である。
成した半導体素子における重金属分布を示す図である。
【図7】本発明の実施形態2に係る半導体装置の製造方
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
【図8】本発明の実施形態2に係る半導体装置の製造方
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
【図9】本発明の実施形態2に係る半導体装置の製造方
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
法をトレンチ容量電極の形成工程に適用した場合を工程
順に示す断面図である。
【図10】本発明の実施形態2に係る半導体装置の製造
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
【図11】本発明の実施形態3に係る半導体装置の製造
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
【図12】本発明の実施形態3に係る半導体装置の製造
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
【図13】本発明の実施形態3に係る半導体装置の製造
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
方法をトレンチ容量電極の形成工程に適用した場合を工
程順に示す断面図である。
【図14】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図15】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図16】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図17】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図18】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図19】本発明の実施形態4に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図20】本発明の実施形態4に係る製造方法を用いて
形成した半導体素子における重金属分布を示す図であ
る。
形成した半導体素子における重金属分布を示す図であ
る。
【図21】本発明の実施形態5に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図22】本発明の実施形態5に係る半導体装置の製造
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
方法をゲート電極形成工程及びソース・ドレイン領域形
成工程に適用した場合を工程順に示す断面図である。
【図23】従来例に係る半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図24】従来例に係る半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図25】従来例に係る半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
100 シリコン基板 101 ゲート酸化膜 102非晶質シリコン膜 103 シリコン酸化膜 104 フォトレジスト 105 シリコン酸化膜マスク 106 酸素イオン 107 高濃度酸素注入領域 108素子活性領域 109 重金属 110 ゲート電極 300 シリコン基板 301 フォトレジスト 302 トレンチ 303 容量絶縁膜 304 非晶質シリコン膜 305 酸素イオン 306 高濃度酸素注入領域 307 多結晶シリコン膜 308 微細な結晶粒を有する多結晶シリコン膜 309 重金属 400 シリコン基板 403 容量絶縁膜 404 第1の非晶質シリコン膜 406 第2の非晶質シリコン膜 407 第1の多結晶シリコン膜 408 第2の多結晶シリコン膜 409 重金属 500 シリコン基板 501 ゲート酸化膜 502 非晶質シリコン膜 503 酸素イオン 504 高濃度酸素注入領域 505 多結晶シリコン 506 微細な結晶粒をもつ多結晶シリコン 507 素子活性領域 508 重金属 509 フォトレジスト 510 ゲート電極 511 シリコン酸化膜 512 サイドウォール 513 チタン膜 514 未反応チタン膜 700 シリコン基板 701 ゲート酸化膜 702 第1の非晶質シリコン膜 704 第2の非晶質シリコン膜 705 第1の多結晶シリコン 706 第2の多結晶シリコン 707 素子活性領域 708 重金属
Claims (12)
- 【請求項1】 基板上の素子領域に存在する重金属を該
素子領域以外にゲッタリングし、重金属がゲッタリング
された領域を除去することを特徴とする半導体装置の製
造方法。 - 【請求項2】 前記素子領域をマスクして、該素子領域
以外の領域にイオンを注入し、かつ、前記素子領域以外
の領域での結晶粒径を小さくするための熱処理を行な
い、 さらに、再度前記デバイス活性領域をマスクして、デバ
イス活性領域以外の領域をエッチングにより除去するこ
とを特徴とする請求項1に記載の半導体装置の製造方
法。 - 【請求項3】 基板上の重金属が存在する素子領域を金
属シリサイド化して、該素子領域内に重金属を固定する
ことを特徴とする半導体装置の製造方法。 - 【請求項4】 前記素子領域内で、イオンの注入、及び
前記素子領域の結晶粒径を小さくするための熱処理を行
ない、 さらに、前記素子領域に対して金属シリサイド化して、
該素子領域内に重金属を固定することを特徴とする請求
項3に記載の半導体装置の製造方法。 - 【請求項5】 シリコン基板上に非晶質シリコン膜を形
成する工程と、前記非晶質シリコン膜の一部にその導電
型を決定しない不純物元素を導入する工程と、前記シリ
コン基板を熱処理することによって前記非晶質シリコン
膜を多結晶シリコン膜に変換する工程と、前記不純物元
素を導入した多結晶シリコン膜の一部を除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項6】 シリコン基板上に非晶質シリコン膜を形
成する工程と、前記非晶質シリコン膜の一部にその導電
型を決定しない不純物元素を導入する工程と、前記シリ
コン基板を熱処理することによって前記非晶質シリコン
膜を多結晶シリコン膜に変換する工程と、前記不純物元
素を導入した多結晶シリコン膜の一部を金属シリサイド
化する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項7】 シリコン基板上にゲート酸化膜を形成す
る工程と、前記ゲート酸化膜上に非晶質シリコン膜を形
成する工程と、前記非晶質シリコン膜上にシリコン酸化
膜からなるマスクパターンを形成する工程と、前記非晶
質シリコン膜にその導電型を決定しない不純物元素イオ
ンをイオン注入をする工程と、前記シリコン基板を熱処
理することによって前記非晶質シリコン膜を多結晶シリ
コン膜に変換する工程と、前記導電型を決定しない不純
物元素がイオン注入された多結晶シリコン膜をドライエ
ッチングにより除去してゲート電極を形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項8】 シリコン基板にトレンチを形成する工程
と、前記シリコン基板に非晶質シリコン膜を形成して前
記トレンチを充填する工程と、前記非晶質シリコン膜の
表面部にその導電型を決定しない不純物元素をイオン注
入する工程と、前記シリコン基板を熱処理することによ
って前記非晶質シリコン膜を多結晶シリコン膜に変換す
る工程と、前記シリコン基板表面上に存在する前記多結
晶シリコン膜を除去する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項9】 シリコン基板にトレンチを形成する工程
と、前記シリコン基板に第1の非晶質シリコン膜を形成
し前記トレンチを充填する工程と、前記第1の非晶質シ
リコン膜上にその導電型を決定しない不純物元素が導入
された第2の非晶質シリコン膜を形成する工程と、前記
シリコン基板を熱処理することによって前記第1および
第2の非晶質シリコン膜を多結晶シリコン膜に変換する
工程と、前記シリコン基板表面上に存在する多結晶化し
た前記第2の非晶質シリコン膜を除去する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項10】 シリコン基板上にゲート酸化膜を形成
する工程と、前記ゲート酸化膜上に非晶質シリコン膜を
形成する工程と、前記非晶質シリコン膜の表面部にその
導電型を決定しない不純物元素イオンをイオン注入する
工程と、前記シリコン基板を熱処理することによって前
記非晶質シリコン膜を多結晶シリコン膜に変換する工程
と、前記多結晶シリコン膜をパターニングしゲート電極
を形成する工程と、前記シリコン基板に金属シリサイド
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項11】 シリコン基板上にゲート酸化膜を形成
する工程と、前記ゲート酸化膜上に第1の非晶質シリコ
ン膜を形成する工程と、前記非晶質シリコン膜上にその
導電型を決定しない不純物元素が導入された第2の非晶
質シリコン膜を形成する工程と、前記シリコン基板を熱
処理することによって前記第1および2の非晶質シリコ
ン膜を多結晶シリコン膜に変換する工程と、前記多結晶
シリコン膜をパターニングしゲート電極を形成する工程
と、前記シリコン基板に金属シリサイドを形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項12】 前記導電型を決定しない不純物元素
は、酸素、窒素またはハロゲン元素の中から選ばれた元
素であることを特徴とする請求項5〜11に記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25527398A JP3186708B2 (ja) | 1997-09-11 | 1998-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24700797 | 1997-09-11 | ||
JP9-247007 | 1997-09-11 | ||
JP25527398A JP3186708B2 (ja) | 1997-09-11 | 1998-09-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150118A true JPH11150118A (ja) | 1999-06-02 |
JP3186708B2 JP3186708B2 (ja) | 2001-07-11 |
Family
ID=26538016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25527398A Expired - Fee Related JP3186708B2 (ja) | 1997-09-11 | 1998-09-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3186708B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045880A (ja) * | 2001-07-31 | 2003-02-14 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
JP2007324614A (ja) * | 2007-07-20 | 2007-12-13 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2008263181A (ja) * | 2007-03-19 | 2008-10-30 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
-
1998
- 1998-09-09 JP JP25527398A patent/JP3186708B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045880A (ja) * | 2001-07-31 | 2003-02-14 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
JP2008263181A (ja) * | 2007-03-19 | 2008-10-30 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置 |
JP2007324614A (ja) * | 2007-07-20 | 2007-12-13 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3186708B2 (ja) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
KR100352758B1 (ko) | 반도체디바이스및이를제조하기위한방법 | |
US7348636B2 (en) | CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof | |
US7435658B2 (en) | Method of manufacturing metal-oxide-semiconductor transistor | |
US6875665B2 (en) | Method of manufacturing a semiconductor device | |
JP3545470B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2000133700A (ja) | 半導体装置およびその製造方法 | |
JP3186708B2 (ja) | 半導体装置の製造方法 | |
JP2002176172A (ja) | Mosトランジスタの製造方法 | |
JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
US5635752A (en) | Semiconductor device having source and drain regions which include horizontally extending secondary defect layers | |
JPH07161728A (ja) | 半導体装置およびその製造方法 | |
JP2827962B2 (ja) | 半導体装置の製造方法 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
JP3455742B2 (ja) | 半導体装置 | |
US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
JPH02153534A (ja) | 半導体装置の製造方法 | |
JP3207551B2 (ja) | 半導体装置の製造方法 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JPH02174237A (ja) | 半導体装置の製造方法 | |
JP3317220B2 (ja) | 半導体装置の製造方法 | |
JP3260485B2 (ja) | 半導体装置の製造方法 | |
JPH1041407A (ja) | 半導体装置の製造方法 | |
JPH10321544A (ja) | 半導体装置の製造方法 | |
JPH10303418A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |