JPH08191070A - 半導体装置の接続構造の形成方法 - Google Patents

半導体装置の接続構造の形成方法

Info

Publication number
JPH08191070A
JPH08191070A JP186495A JP186495A JPH08191070A JP H08191070 A JPH08191070 A JP H08191070A JP 186495 A JP186495 A JP 186495A JP 186495 A JP186495 A JP 186495A JP H08191070 A JPH08191070 A JP H08191070A
Authority
JP
Japan
Prior art keywords
forming
contact hole
film
connection structure
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP186495A
Other languages
English (en)
Inventor
Takayuki Komiya
隆行 小宮
Hiroshi Jinriki
博 神力
Nobuyuki Takeyasu
伸行 竹安
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP186495A priority Critical patent/JPH08191070A/ja
Publication of JPH08191070A publication Critical patent/JPH08191070A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 コンタクト抵抗が一層低減され、しかも上層
配線層を形成するための金属材料の選択的堆積を均一に
良好に行なうことができる半導体装置の接続構造の形成
方法を提供する。 【構成】 コンタクト孔を形成してTiシリコイド膜を
露出させた後又はコンタクト孔の底部にTiシリサイド
膜を形成した後、バッファード弗酸処理してTiシリサ
イド表面に形成された酸化膜を除去する。続いて、アン
モニア過酸化水素混合液で処理し、コンタクトホールの
内壁や層間絶縁膜上に付着した金属等の異物を除去す
る。その後コンタクト孔内に金属材料を選択的に堆積さ
せて埋込プラグを形成し、さらに層間絶縁膜上に配線用
の金属材料を堆積させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の接続構造
の形成方法に関するものであり、特に、微細化が進んだ
場合にも低コンタクト抵抗を持有し、しかも接続孔内及
び層間絶縁膜上に選択的に金属材料を均一に成長させる
ことができる半導体装置の接続構造の形成方法に関す
る。
【0002】
【従来の技術】MOSトランジスタは、従来は半導体基
板表面に砒素、硼素等の不純物を拡散した拡散層をソー
スおよびドレインに使用していたが、ゲート長0.5μ
m 程度以下に微細化されるとチャンネル抵抗に対して、
拡散層の寄生抵抗が相対的に大きくなり、高速動作を妨
げる原因となっていた。また、微細化が進むにつれて多
結晶Si配線の幅(ゲート長に相当)も微細化し、それ
に伴い配線抵抗が増大し、これも高速動作を妨げる原因
となっている。このため、微細化したMOSトランジス
タを特に論理回路用半導体集積回路で使用する場合に
は、拡散層および多結晶シリコン配線層の表面にチタン
シリサイドを形成し、寄生抵抗を下げた構造が採用され
ている。
【0003】半導体装置の微細化に伴い、拡散層および
多結晶シリコン配線層を上層配線に接続するコンタクト
孔の直径も微細化するが、層間絶縁膜の厚さは耐圧のた
めそれほど縮小されていない。そのため、微細化に伴い
コンタクト孔の深さ/直径の比(アスペクト比)は増加
する傾向にある。このようなアスペクト比の大きいコン
タクト孔に対しては、Al、W等の金属を化学気相成長
法を用いてコンタクトホールの底部に形成されたチタン
シリサイド膜上に選択的に堆積させる方法が用いられて
いる。
【0004】
【発明が解決しようとする課題】上述したコンタクト孔
の底部にチタンシリサイド膜を形成し、チタンシリサイ
ド膜上にアルミニウム、銅、タングステン等を含む金属
材料を選択的に堆積させて埋込プラグを形成する方法
は、アスペクト比の大きいコンタクト孔を埋込む際極め
て有用な方法である。しかしながら、露出したチタンシ
リサイド膜がその後種々の処理を受けると、チタンシリ
サイド膜の表面にSiO2 を主体とする酸化膜が形成さ
れ、コンタクト抵抗が増大するばかりでなく、その後行
なわれる金属材料の選択堆積が良好に行なわれず良好な
埋込プラグが形成されなくなるおそれがある。このよう
な不都合は拡散層にコンタクト埋込プラグを形成する場
合だけでなく、多結晶シリコン層上に埋込プラグを形成
する場合にも発生する。また、チタンシリサイド膜を形
成する場合だけでなく、コバルトシリサイドやニッケル
シリサイド膜等の沸酸溶液に溶解する金属シリサイド膜
を形成する場合にも発生する。
【0005】さらに、本願人は、特願平6−89722
号明細書において急速加熱窒化処理を行なってチタンシ
リサイドにおけるコンタクト埋込金属と半導体基板のシ
リコンとの間で拡散障壁効果を高める方法を提案してい
る。この場合にも、チタンシリサイド膜の表面に酸化膜
が存在すると、急速加熱窒化処理による効果が減少し、
拡散障壁効果を十分に高めることができない。
【0006】従って、本発明の目的は上述した欠点を除
去し、コンタクト抵抗が小さく、しかもその後行なわれ
る上層配線層を形成するための金属材料の選択的堆積を
良好に行なうことができる半導体装置の接続構造の形成
方法を実現することにある。
【0007】
【課題を解決するための手段並びに作用】本発明による
半導体装置の接続構造の形成方法は半導体装置の接続構
造を形成するに際し、接続孔を有し、底部に高融点金属
シリサイド膜が露出している絶縁膜を有する半導体基板
をバッファード弗酸で処理し、さらに、アンモニア過酸
化水素水混合液で処理した後、前記接続孔内に、化学気
相成長法により金属材料を選択的に堆積させることによ
り埋込プラグを形成することを特徴とする。
【0008】また、本発明による半導体装置の接続構造
の形成方法は半導体基板の表面領域に形成された拡散層
又は多結晶シリコン層に金属配線を電気的に接続する接
続構造を形成するに際し、前記拡散層又は多結晶シリコ
ン層の少なくとも一部の領域にチタンシリサイド膜を形
成する工程と、この高融点金属シリサイド膜上に層間絶
縁膜を形成する工程と、この層間絶縁膜を選択的に除去
してコンタクト孔を形成してその底部の高融点金属シリ
サイド膜を露出させる工程と、高融点金属シリサイドが
露出した半導体基板をバッファード弗酸で処理する工程
と、続いて、アンモニア過酸化水素水混合溶液にで処理
する工程と、前記コンタクト孔内に、化学気相成長法を
用いて金属材料を選択的に堆積させることによって、埋
込プラグを形成する工程を含むことを特徴とする。
【0009】さらに本発明による半導体装置の接続構造
の形成方法は、半導体基板の表面領域に形成された拡散
層又は多結晶シリコン層に金属配線を電気的に接続する
接続構造を形成するに際し、前記拡散層又は多結晶シリ
コン層上に層間絶縁膜を形成する工程と、この層間絶縁
膜を選択的に除去し、コンタクト孔を形成する工程と、
コンタクト孔が形成された層間絶縁膜上に高融点金属膜
を形成する工程と、熱処理によってコンタクト孔の底部
にチタンシリサイド膜を形成する工程と、未反応の高融
点金属膜を選択的に除去する工程と、前記高融点金属シ
リサイド膜が形成されている半導体基板をバッファード
弗酸で処理する工程と、続いて、アンモニア過酸化水素
水混合溶液で処理する工程と、前記コンタクト孔内に、
化学気相成長法を用いて金属材料を選択的に堆積させる
ことによって、埋込プラグを形成する工程を含むことを
特徴とする。
【0010】さらに本発明による半導体装置の接続構造
の形成方法は、半導体基板の表面領域に形成された拡散
層又は多結晶シリコン層に金属配線を電気的に接続する
接続構造を形成するに際し、前記拡散層又は多結晶シリ
コン層上に層間絶縁膜を形成する工程と、この層間絶縁
膜を選択的に除去し、コンタクト孔を形成する工程と、
このコンタクト孔内に化学気相成長法を用いて高融点金
属シリサイド膜を選択的に堆積させる工程と、高融点金
属シリサイド膜が形成された半導体基板をバッファード
弗酸で処理する工程と、続いて、アンモニア過酸化水素
水混合溶液で処理する工程と、前記コンタクト孔内に、
化学気相成長法を用いて金属材料を選択的に堆積させる
ことによって、埋込プラグを形成する工程を含むことを
特徴とする。
【0011】本発明者がコンタクト抵抗について種々の
実験及び解析を行なった結果、露出した高融点金属シリ
サイド膜に種々の処理を行なうと、高融点金属シリサイ
ド膜上にSiO2 を主体とする酸化膜が形成され、この
酸化膜がコンタクト抵抗を増大させる原因になっている
ことを知見した。すなわち、例えば拡散層上にチタンシ
リサイド膜を形成し、その上に層間絶縁膜を形成し、そ
の後エッチング処理してコンタクト孔を形成する場合、
コンタクト孔の形成に用いたレジスト膜を除去する際露
出したチタンシリサイド表面が酸化されSiO2 を主体
とする酸化層が形成されてしまう。また、層間絶縁流に
コンタクト孔を形成し、その後コンタクト孔の底部にチ
タンシリサイドを選択堆積させる場合においても、選択
堆積後に大気にさらすと自然酸化膜が形成され、コンタ
クト抵抗に悪影響を及ぼしてしまう。
【0012】この知見に基き、本発明では、埋込プラグ
を形成する前に露出した高融点金属シリサイド膜をバッ
ファード弗酸で処理し、表面に形成された酸化膜を除去
する。このバッファード弗酸処理は、高融点シリサイド
表面に形成された酸化膜を十分に除去することができ、
且つ高融点金属シリサイド膜をほとんど溶解しない条件
で行なう。この処理条件はバッファード弗酸の濃度や処
理時間を制御することにより正確に制御することができ
る。
【0013】一方、バッファード弗酸処理は酸化膜を溶
解するだけでなく、チタンシリサイド等の一部も溶解
し、コンタクト孔の側壁や層間絶縁膜上にもチタン等の
金属を付着させてしまう。従って、バッファード弗酸で
処理した後直ちに金属材料を堆積したのでは良好な埋込
プラグが形成できず、しかも配線層を均一に形成するこ
とができない。このような不都合はチタンシリサイドだ
けでなくコバルトシリサイドやニッケルシリサイドにも
発生する。このため、本発明では、バッファード弗酸処
理を行なった後、アンモニア過酸化水素混合液を用いて
清浄化処理を行ない、コンタクト孔の内壁や層間絶縁膜
上に着目したチタン等の高融点金属を除去する。この結
果、コンタクト抵抗を低減できると共に金属材料の化学
気相成長時の選択性も向上し良好なコンタクトプラグを
形成することができる。
【0014】さらに、本発明による半導体装置の接続構
造の形成方法は、前記半導体基板をアンモニア過酸化水
素水混合溶液で処理した後、急速加熱窒化処理を行な
い、前後埋込プラグを形成することを特徴とする。半導
体装置をバッファード弗酸で処理する工程とアンモニア
過酸化水素混合溶液で処理する連続する2つの工程を行
ってから、コンタクト孔底部の高融点金属シリサイドを
急速加熱窒化することで、バッファード弗酸によるコン
タクト孔の底部の高融点金属シリサイド表面の酸化層の
除去作用と、アンモニア過酸化水素混合溶液によるコン
タクト孔側壁や層間絶縁膜上に付着したチタン等の金属
の除去作用が得られるため、チタンシリサイドの窒化が
十分に行われ、コンタクト埋込金属と半導体基板のシリ
コンとの間で拡散障壁の効果を十分に高めると同時に、
金属の化学気相成長時の選択性を向上させ、コンタクト
埋込プラグの形状を良くすることが可能になる。
【0015】さらに、本発明による半導体装置の接続構
造の形成方法は、コンタクト孔の底部に高融点金属シリ
サイド膜が形成されている半導体基板に窒素打込処理を
行った後バッファード弗酸で処理する。高融点金属シリ
サイド膜に窒素イオンを注入し、急速加熱処理を行なう
ことにより拡散障壁効果を高めようとする場合にも、窒
素イオン注入によりシリサイド膜の表面が叩かれ、コン
タクト孔の側壁にチタン等の金属が付着してしまう。従
って、窒素イオン注入処理後にバッファード弗酸処理及
びアンモニア過酸化水素水混合溶液による清浄処理を行
なうことが極めて有用である。
【0016】
【実施例】
(実施例1)図1は本発明による接続構造の形成方法の
一実施例の順次の工程を示す断面図である。本例では半
導体基板の表面に形成された拡散層に対する接続構造、
すなわちコンタクト部を形成するものである。シリコン
基板1の表面領域にリン等n型不純物もしくはボロン等
のp型不純物が低濃度に添加されたウェル層2を形成し
た後、Si基板上に分離絶縁膜3を形成し、ゲート酸化
膜4を形成後、多結晶Si膜を堆積し、所要のパターン
に加工して多結晶Si配線5を形成する。この多結晶S
i配線は、分離絶縁膜の形成されていない領域において
MOSトランジスタのゲート電極になる。さらに、多結
晶Si配線の側壁にSiO2 等からなる側壁絶縁膜6を
形成した後、Si基板表面にAs、P等のn型不純物も
しくはB、BF2 等のp型不純物が高濃度に添加された
拡散層7及び8を形成する。この拡散層は、ゲート電極
の両端においてMOSトランジスタのソースおよびドレ
イン領域を形成する。この状態を図1Aに示す。
【0017】次に、スパッタ等の方法でTiを主体とす
る膜9を例えば45nmの膜厚に堆積する(図1B)。
続けて、例えば650℃、30秒の急速加熱処理を行
い、Si基板の拡散層7及び8上並びに多結晶Si配線
層上にTiシリサイド膜10を形成する。(図1C)。
このTiシリサイドはC49の結晶構造を持っている。
尚、拡散層7及び8の形成はこの時点でも可能である。
硫酸過酸化水素水混合溶液で未反応のTiを主体とする
膜を除去しSi基板の拡散層上および多結晶Si配線層
上にのみTiシリサイド膜10を形成する。さらに、例
えば800℃、30秒の急速加熱処理を行ないTiシリ
サイドの結晶構造をC54にする。
【0018】次に、CVD等の方法でSiO2 を主体と
する層間絶縁膜11を、例えば1.0μm の膜厚に堆積
する(図1D)。続いて、通常のフォトリソグラフィお
よびドライエッチング技術を使用して、拡散層と上部配
線とを接続すべき位置の層間絶縁膜を選択的に除去し
て、例えば0.5μm のコンタクト孔12を形成する
(図1E)。このとき、ドライエッチグ工程においてコ
ンタクト孔の底部のTiシリサイド表面の一部がエッチ
ングされ、コンタクト孔側壁にTi等の金属が付着し、
続くレジスト剥離工程において、コンタクト孔底のTi
シリサイド表面を酸化し、SiO2 を主体とする約10
nmの酸化層13が形成される。この状態を図1Fに示
す。
【0019】次に、基板をバッファード弗酸に浸漬し、
超純粋で洗浄した後、アンモニア過酸化水素水混合溶液
に浸漬し、超純水で洗浄する。上記の処理によりTiシ
リサイド表面のSiO2 を主体とする約10nmの酸化
層13が除去され、さらにコンタクト孔側壁および層間
絶縁膜上に付着した金属も除去される。このことによ
り、コンタクト抵抗の低減と、金属の化学気相成長時の
良好な選択性が実現できる。なお、上記のアンモニア過
酸化水素水混合溶液処理はコンタクト孔底部のTiシリ
サイド表面にSiO2 を主体とする約1nmの酸化層
(図示しない)を薄く形成する。この酸化層は次の処理
まで大気に晒されることによる酸化を防止する作用を持
ち、約1nmと薄いため、金属の化学気相成長時および
コンタクト抵抗の低減に影響を及ぼさない。
【0020】上記の処理で、バッファード弗酸の濃度と
浸漬時間は、コンタクト孔の底部の酸化層をほとんで除
去でき、かつTiシリサイド膜をほとんど溶解しない濃
度及び時間に設定する。例えば、バッフード弗酸として
は弗化水素40重量%の弗酸と弗化アンモニウム50重
量%溶液を容量比1:149で混合したものを用い、浸
漬時間は15秒とする。超純粋の洗浄においては、超純
粋中の溶存酸素の影響を減少させるために、例えば、超
純粋の供給はアップフローとし、処理時間は5分とす
る。また、アンモニア過酸化水素水混合溶液について
も、コンタクト孔側壁、層間絶縁膜11上に付着したT
i等からなる金属を、バッファード弗酸によって付着し
た分も含めて十分に除去し、かつTiシリサイドをエッ
チングしない、濃度、温度、浸漬時間にする。例えば、
アンモニア過酸化水素水混合溶液としては、30重量%
アンモニア水と30重量%過酸化水素水と超純粋を容量
比1:1:6で混合したものを用い、温度は50℃、浸
漬時間は10分とする。また、この処理は、密閉できる
薬液槽で行うことで、その溶液の濃度、混合比を変え
ず、処理時間を正確にすることができ、安定に処理する
ことが可能である。
【0021】次に、化学気相成長法によって、コンタク
ト孔12内に選択的に金属を堆積し、コンタクト埋込プ
ラグ14を形成する(図1G)。堆積する金属がAlの
場合は、原料ガスに例えばDMAH(ジメチルアルミニ
ウムハイドライド)を使用する。DMAHは水素ガスを
キャリヤとしたバブリング法によって供給し、基板温度
230℃、圧力2Torr、DMAH分圧30mTorr とす
る。このとき、コンタクト孔の底部はバッファー弗酸と
アンモニア過酸化水素混合溶液の処理によって清浄なTi
シリサイド表面が露出しているため、化学気相成長させ
る金属がコンタクト孔底から成長する。一方、コンタク
ト孔側壁と層間絶縁膜表面では、付着したTi等の金属
がアンモニア過酸化水素水混合溶液によって除去されて
いるため、化学気相成長時の金属の堆積は全く生じな
い。
【0022】最後に、層間絶縁膜上に金属膜をスパッタ
法で堆積し、所要のパターンに加工して、上層金属配線
15を形成する(図1H)。例えば、膜厚20nmのT
i膜、膜厚500nmのAl−Cu合金膜、膜厚30n
mのTiN膜を順次堆積した積層金属膜を加工する。
【0023】コンタクト埋込プラグとしてAlを堆積す
る場合、DMAH以外に使用可能な原料ガスとしてはト
リイソプチルアルミニウム、トリメチルアミンアラン、
ジメチルエチルアミンアラン、DMAHとトリメチルア
ルミニウムの分子間化合物等がある。また、例えば、シ
クロペンタジエニルトリエチルフォスフィン銅等を含む
原料ガスを化学気相成長雰囲気に添加して、Cuの添加
されたAlを堆積することも可能である。また、コンタ
クト埋込プラグとしてWを堆積する場合、例えばWF6
を原料ガスとして使用が可能である。
【0024】上記の実施例では、Tiシリサイド膜厚を
拡散層の接合深さに合わせて十分にとること、および、
バッファード弗酸とアンモニア過酸化水素水混合溶液の
処理条件をTiシリサイドを殆ど溶解しない溶液組成
(濃度)、温度、処理時間に設定することにより、コン
タクト埋込金属に対するTiシリサイドの拡散障壁効果
が期待できる。
【0025】上記の実施例のうち、コンタクト孔の底部
にTiシリサイド膜を形成する方法は、図2に示すよう
に、拡散層7及び8並びに多結晶Si配線層5が形成さ
れたSi基板1上に層間絶縁膜11を堆積し、拡散層上
および多結晶Si配線層上にコンタクト孔12を形成し
た後(図2A)、スパッタ等の方法でTiを主体とする
膜9を形成し(図2B)、急速加熱処理を行ってコンタ
クト孔の底部のみにTiシリサイド膜10を形成するこ
とができる(図2C)。その後、硫酸過酸化水素水混合
溶液等で未反応のTiを主体とする膜を除去しTiシリ
サイド膜10のみを残し(図2D)、さらに急速加熱処
理を行うことでも可能である。この場合も同様に、硫酸
過酸化水素水混合溶液等で処理する際に、コンタクト孔
12の側壁および層間絶縁膜11上に、Ti等の金属が
付着するとともに、コンタクト孔の底部のTiシリサイ
ド膜10の表面が酸化され、SiO2 を主体とする約1
0nmの酸化層13が形成される。従って、この場合に
も、バッファード弗酸で処理し、続いてアンモニア過酸
化水素混合液で処理することにより清浄化されたチタン
シリサイド表面を露出させると共に清浄な層間絶縁膜表
面を得ることができる。(図2E)
【0026】また、図3に示す工程に基いてコンタクト
孔の底部にTiシリサイド膜を形成することもできる。
尚、図1及び図2において用いた部材と同一の構成要素
には同一符号を付して説明する。拡散層7及び8並びに
多結晶Si配線層5が形成されたSi基板1上に層間絶
縁膜11を堆積した後、拡散層8上にコンタクト孔12
を形成し(図3A)、その後TiCl4 とSiH4 を原
料ガスとした化学気相成長法によってコンタクト孔の底
部にのみ選択的にTiシリサイド膜10を例えば10n
mの膜厚に堆積する。Tiシリサイド膜10の堆積条件
は、例えば基板温度700℃、TiOl4 流量2scc
m、SiH4 流量20sccm、圧力0.1Torrと
し、さらに、活性化ガスとしてH2 を流量50sccm
用い、13.5MHz、250Wの高周波放電によって
活性化を行う。この後、基板が大気に晒されると、コン
タクト孔の底部のTiシリサイド膜10の表面が酸化さ
れ、SiO2 を主体とする約2nmの不安定な酸化層1
3が形成されてしまう(図3B)。
【0027】この製造工程において、コンタクト孔12
の側壁および層間絶縁膜11上に付着したTi等の金属
とSiO2 を主体とする2〜10nmの酸化層13は、
続けて行うバッファード弗酸による処理及びアンモニア
過酸化水素混合溶液による処理で除去し(図3C)、実
施例1と同様、コンタクト抵抗の低減及び金属材料の化
学気相成長時の良好な選択性が実現できる。
【0028】実施例2(図4) 図4は本発明による半導体装置の接続構造の形成方法の
変形例を示す。本例では、Tiシリサイドに対して急速
加熱窒化処理を行ない、コンタクト埋込金属に対するT
iシリサイドの拡散障壁効果を一層増大させた実施例に
ついて説明する。図1に示す実施例と同様に、MOSト
ランジスタを構成する各種の領域が形成されているSi
基板1上に層間絶縁膜11を形成し、拡散領域8に対応
する位置にコンタクト孔12を形成してTiシリサイド
膜10を露出させる(図4A)。Tiシリサイド膜10
の表面には酸化膜13が形成されているため、実施例1
と同様に、基板をバッファード弗酸に浸漬し、超純粋で
洗浄した後、アンモニア過酸化水素水混合溶液に浸漬
し、超純粋で洗浄する。この処理によりTiシリサイド
膜10の表面のSiO2 を主体とする2〜10nmの酸
化層13が除去され、さらにコンタクト孔側壁および層
間絶縁膜11上に付着した金属も除去される(図4
B)。これらの処理により、コンタクト抵抗の低減、金
属の化学気相成長時の良好な選択性および急速加熱窒化
の効果の増大が実現できる。なお、上記のアンモニア過
酸化水素水混合溶液処理によりコンタクト孔の底部のT
iシリサイド膜10表面にSiO2 を主体とする約1n
mの酸化層(図示しない)が薄く形成される。しかし、
この酸化層は約1nmと薄いため、上記処理前に存在し
たSiO2 を主体とする2〜10nmの酸化層に比較し
て、急速加熱窒化処理時のTiシリサイドの窒化を実質
上妨げない。また、この酸化層は次の処理まで大気に晒
されることによる酸化を防止する作用を持ち、コンタク
ト埋込金属の化学気相成長時およびコンタクト抵抗の低
減に影響を及ぼさない。
【0029】続いて、急速加熱窒化処理を行なう。急速
加熱窒化条件は、例えば、8Torrの圧力のアンモニ
ア雰囲気内で、加熱温度800〜900℃、加熱時間2
0〜120秒とする。この処理によって、Tiシリサイ
ドの一部の領域(例えば粒界)に窒化された層20が形
成され(図4C)、コンタクト埋込金属に対するTiシ
リサイドの拡散障壁効果を増すことが可能である。
【0030】上記の加熱温度は、圧力を高くしたり、例
えばヒドラジンやアルキルヒドラジンのような窒化性の
高いガスを使用することにより熱処理温度を下げること
ができる。例えば、10Torrの圧力のモノメチルヒ
ドラジン雰囲気中で、加熱温度700℃、加熱時間60
秒の急速加熱窒化処理で、上記と同様の効果が得られ
る。
【0031】次に、実施例1と同様にコンタクト埋込プ
ラグ14を形成し、上層金属配線15を形成する(図4
D)。
【0032】実施例3(図5) 図5は本発明による半導体装置の接続構造の形成方法の
別の変形例を示す。本例では、Tiシリサイド膜に対し
て窒素イオンを打ち込み、コンタクト埋込金属に対する
Tiシリサイドの拡散障壁効果を一層増大させた実施例
について説明する。図4に示す実施例と同様に、MOS
トランジスタを構成する各種の領域が形成されているS
i基板1上に層間絶縁膜11を形成し、拡散領域8に対
応する位置にコンタクト孔12を形成してTiシリサイ
ド膜10を露出させる(図5A)。Tiシリサイド膜1
0の表面には酸化膜13が形成されコンタクト孔の内壁
面上にTi等の金属が付着している。この状態のSi基
板に対して窒素イオン打込処理を行ない、Tiシリサイ
ド膜10の表面に窒素イオンが打込まれた層21を形成
する。窒素イオンを打ち込む条件は、照射された窒素イ
オンの飛程がTiシリサイド膜中に十分収まるようにす
る。また、この工程の後に、急速加熱処理を行い、拡散
障壁効果をさらに高めること可能である。上記のイオン
打ち込み工程において、コンタクト孔の底部のTiシリ
サイド中のTi等の金属イオンが窒素イオンによって叩
きだされて周囲に飛散するため、コンタクト孔側壁およ
び層間絶縁膜上にTi等が付着する。また、層間絶縁膜
表面も、窒素イオンによるダメージを受け、金属の選択
成長時に金属の成長の核となりうる。(図5B)。
【0033】次に、実施例1と同様にして、基板をバッ
ファード弗酸に浸漬し、超純粋で洗浄した後、アンモニ
ア過酸化水素水混合溶液に浸漬し、超純粋で洗浄するこ
とで、Tiシリサイド表面のSiO2 を主体とする2〜
10nmの酸化層13を除去し、窒素の打ち込まれたT
iシリサイド表面を露出させ、コンタクト孔12の内側
壁および層間絶縁膜11上に付着した金属も除去する
(図5C)。さらに、バッファード弗酸により層間絶縁
膜表面のダメージ部も除去されているため、コンタクト
埋込プラグ金属の化学気相成長時に良好な選択性が実現
できる。
【0034】次に、実施例1と同様にコンタクト埋込プ
ラグ14を形成し、上層金属配線15を形成する(図5
D)。
【0035】本発明は上述した実施例だけに限定されず
種々の変形や変更が可能である。例えば上述した実施例
では拡散層を上層配線に接続するための埋込プラグを形
成する場合について説明したが、ゲート電極を構成する
多結晶シリコン層や下層のアルミ配線上にもTiシリサ
イド膜が形成される場合には、これら多結晶シリコン層
や下側のアルミ配線を上層の配線に接続する場合にも本
発明を適用することができる。
【0036】さらに、上述した実施例では、高融点金属
シリサイドとしてチタンシリサイドを用いる例について
説明したが、コバルトシリサイドやニッケルシリサイド
のような沸酸に対して溶解する種々の高融点金属シリサ
イドにも適用することができる。
【0037】
【発明の効果】本発明によれば、コンタクト孔の底部に
高融点金属シリサイド膜を形成する場合において、高融
点金属シリサイド表面に存在する2〜10nmの酸化層
を、バッファード弗酸に浸漬することで除去し、続いて
コンタクト孔側壁や層間絶縁膜上に付着した金属等をア
ンモニア過酸化水素水混合溶液に浸漬することで除去す
ることにより、コンタクト埋込プラグの化学気相成長時
の選択性を向上させ、同時にコンタクト抵抗を低減でき
る。また、これらを高融点金属シリサイド膜が膜減りし
ない処理条件にすることで十分な膜厚の高融点金属シリ
サイド膜を残すことが可能となり、高融点金属シリサイ
ドの拡散障壁効果を期待できる。さらに、この処理後に
急速加熱窒化を行うことで、拡散障壁効果を容易に得る
ことができる。従って、本発明の方法は次世代の高融点
金属シリサイドを含む微細な素子の配線形成方法として
極めて有望である。
【図面の簡単な説明】
【図1】本発明のコンタクト埋込プラグ形成方法による
実施例1の順次の工程を示す図である。
【図2】Tiシリサイド膜を形成する別の実施例を示す
図である。
【図3】Tiシリサイド膜を形成する別の実施例を示す
図である。
【図4】本発明のコンタクト埋込プラグ形成方法による
実施例2の順次の工程を示す図である。
【図5】本発明のコンタクト埋込プラグ形成方法による
実施例3の順次の工程を示す図である。
【符号の説明】
1 Si基板 2 ウェル層 3 分離絶縁膜 4 ゲート酸化膜 5 多結晶Si配線 6 側壁絶縁膜 7,8 拡散層 9 Tiを主体とする膜 10 Tiシリサイド膜 11 層間絶縁膜 12 コンタクト孔 13 SiO2 を主体とする酸化層 14 コンタクト埋込プラグ 15 上層金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/28 L 301 T 21/306 21/768 H01L 21/90 D (72)発明者 竹安 伸行 東京都千代田区内幸町2丁目2番3号 川 崎製鉄株式会社東京本社内 (72)発明者 太田 与洋 東京都千代田区内幸町2丁目2番3号 川 崎製鉄株式会社東京本社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の接続構造を形成するに際
    し、 接続孔を有し、底部に高融点金属シリサイド膜が露出し
    ている絶縁膜を有する半導体基板をバッファード弗酸で
    処理し、さらに、アンモニア過酸化水素水混合液で処理
    した後、前記接続孔内に、化学気相成長法により金属材
    料を選択的に堆積させることにより埋込プラグを形成す
    ることを特徴とする半導体装置の接続構造の形成方法。
  2. 【請求項2】 半導体基板の表面領域に形成された拡散
    層又は多結晶シリコン層に金属配線を電気的に接続する
    接続構造を形成するに際し、 前記拡散層又は多結晶シリコン層の少なくとも一部の領
    域に高融点金属シリサイド膜を形成する工程と、 この高融点金属シリサイド膜上に層間絶縁膜を形成する
    工程と、 この層間絶縁膜を選択的に除去してコンタクト孔を形成
    し、その底部のチタンシリサイド膜を露出させる工程
    と、 チタンシリサイドが露出した半導体基板をバッファード
    弗酸で処理する工程と、 続いて、アンモニア過酸化水素水混合溶液で処理する工
    程と、 前記コンタクト孔内に、化学気相成長法を用いて金属材
    料を選択的に堆積させることによって埋込プラグを形成
    する工程とを含むことを特徴とする半導体装置の接続構
    造の形成方法。
  3. 【請求項3】 半導体基板の表面領域に形成された拡散
    層又は多結晶シリコン層に金属配線を電気的に接続する
    接続構造を形成するに際し、 前記拡散層又は多結晶シリコン層上に層間絶縁膜を形成
    する工程と、 この層間絶縁膜を選択的に除去し、コンタクト孔を形成
    する工程と、 コンタクト孔が形成された層間絶縁膜上に高融点金属膜
    を形成する工程と、 熱処理によってコンタクト孔の底部に高融点金属シリサ
    イド膜を形成する工程と、 未反応の高融点金属膜を選択的に除去する工程と、 前記高融点金属シサイド膜が形成されている半導体基板
    をバッファード弗酸で処理する工程と、 続いて、アンモニア過酸化水素水混合溶液で処理する工
    程と、 前記コンタクト孔内に、化学気相成長法を用いて金属材
    料を選択的に堆積させることによって、埋込プラグを形
    成する工程とを含むことを特徴とする半導体装置の接続
    構造の形成方法。
  4. 【請求項4】 半導体基板の表面領域に形成された拡散
    層又は多結晶シリコン層に金属配線を電気的に接続する
    接続構造を形成するに際し、 前記拡散層又は多結晶シリコン層上に層間絶縁膜を形成
    する工程と、 この層間絶縁膜を選択的に除去してコンタクト孔を形成
    する工程と、 このコンタクト孔内に化学気相成長法を用いて高融点金
    属シリサイド膜を選択的に堆積させる工程と、 高融点金属シリサイド膜が形成された半導体基板をバッ
    ファード弗酸で処理する工程と、 続いて、アンモニア過酸化水素水混合溶液で処理する工
    程と、 前記コンタクト孔内に、化学気相成長法を用いて金属材
    料を選択的に堆積させることによって、埋込プラグを形
    成する工程とを含むことを特徴とする半導体装置の接続
    構造の形成方法。
  5. 【請求項5】 請求項1から4までのいずれか1項に記
    載の方法において、前記半導体基板をアンモニア過酸化
    水素水混合溶液で処理した後、急速加熱窒化処理を行な
    い、その後埋込プラグを形成することを特徴とする半導
    体装置の接続構造の形成方法。
  6. 【請求項6】 請求項1から4までのいずれか1項に記
    載の方法において、前記コンタクト孔の底部に高融点金
    属シリサイド膜が形成されている半導体基板に窒素打込
    処理を行った後バッファード弗酸で処理することを特徴
    とする半導体装置の接続構造の形成方法。
  7. 【請求項7】 前記埋込プラグを形成する金属材料を、
    少なくともAl、W、Cuのいずれかを含む金属材料と
    したことを特徴とする請求項1から6までのいずれか1
    項に記載の半導体装置の接続構造の形成方法。
  8. 【請求項8】 請求項1から7までのいずれか1項に記
    載の方法において、前記高融点金属をチタン、コバルト
    又はニッケルのいずれかを含むことを特徴とする半導体
    装置の接続構造の形成方法。
JP186495A 1995-01-10 1995-01-10 半導体装置の接続構造の形成方法 Pending JPH08191070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP186495A JPH08191070A (ja) 1995-01-10 1995-01-10 半導体装置の接続構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP186495A JPH08191070A (ja) 1995-01-10 1995-01-10 半導体装置の接続構造の形成方法

Publications (1)

Publication Number Publication Date
JPH08191070A true JPH08191070A (ja) 1996-07-23

Family

ID=11513421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP186495A Pending JPH08191070A (ja) 1995-01-10 1995-01-10 半導体装置の接続構造の形成方法

Country Status (1)

Country Link
JP (1) JPH08191070A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6221771B1 (en) 1998-01-14 2001-04-24 Mitsubishi Denki Kabushiki Kaisha Method of forming tungsten silicide film, method of fabricating semiconductor devices and semiconductor manufactured thereby
JP2007234760A (ja) * 2006-02-28 2007-09-13 Nec Electronics Corp 半導体装置の製造方法
JP2008091830A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置、およびその製造方法
JP2008182248A (ja) * 2008-01-28 2008-08-07 Seiko Epson Corp 洗浄方法及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6221771B1 (en) 1998-01-14 2001-04-24 Mitsubishi Denki Kabushiki Kaisha Method of forming tungsten silicide film, method of fabricating semiconductor devices and semiconductor manufactured thereby
JP2007234760A (ja) * 2006-02-28 2007-09-13 Nec Electronics Corp 半導体装置の製造方法
JP2008091830A (ja) * 2006-10-05 2008-04-17 Toshiba Corp 半導体装置、およびその製造方法
JP4740083B2 (ja) * 2006-10-05 2011-08-03 株式会社東芝 半導体装置、およびその製造方法
JP2008182248A (ja) * 2008-01-28 2008-08-07 Seiko Epson Corp 洗浄方法及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2861869B2 (ja) 半導体装置の製造方法
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
US5834846A (en) Semiconductor device with contact structure and method of manufacturing the same
JPH05243178A (ja) 半導体集積回路用相互接続体形成方法
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
JP3193402B2 (ja) 半導体装置の製造方法
JPH07211668A (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JP3492973B2 (ja) 半導体装置の製造方法
US6083817A (en) Cobalt silicidation using tungsten nitride capping layer
JPH08191070A (ja) 半導体装置の接続構造の形成方法
US6277743B1 (en) Method of fabricating self-aligned silicide
JPH08340109A (ja) 半導体装置の製造方法
US20020192960A1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100357224B1 (ko) 컨택 플러그 제조 방법
KR100200184B1 (ko) 반도체 장치의 제조방법
JP2002026317A (ja) 半導体装置及びその製造方法
JPH05166752A (ja) チタンシリサイド層の形成方法
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
JP3287838B2 (ja) 半導体装置の製造方法
JP3369716B2 (ja) 接続構造の形成方法
JPH0756866B2 (ja) 半導体集積回路装置の製造方法
JPH08191053A (ja) 半導体装置およびその製造方法
JPH0669156A (ja) 半導体集積回路装置の製造方法
JP3597275B2 (ja) 半導体装置の製造方法