JP2008091830A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2008091830A
JP2008091830A JP2006273948A JP2006273948A JP2008091830A JP 2008091830 A JP2008091830 A JP 2008091830A JP 2006273948 A JP2006273948 A JP 2006273948A JP 2006273948 A JP2006273948 A JP 2006273948A JP 2008091830 A JP2008091830 A JP 2008091830A
Authority
JP
Japan
Prior art keywords
film
silicide layer
contact
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006273948A
Other languages
English (en)
Other versions
JP4740083B2 (ja
Inventor
Makoto Wada
真 和田
Kazuya Ouchi
和也 大内
Takamasa Usui
孝公 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006273948A priority Critical patent/JP4740083B2/ja
Priority to US11/868,011 priority patent/US7875976B2/en
Publication of JP2008091830A publication Critical patent/JP2008091830A/ja
Application granted granted Critical
Publication of JP4740083B2 publication Critical patent/JP4740083B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高い信頼性と低い電気抵抗を有する配線構造を備えた半導体装置、およびその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されたシリサイド層と、
前記シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記シリサイド層に前記コンタクト膜を介して電気的に接続された金属層と、前記金属層と前記層間絶縁膜との間に形成された拡散バリア膜と、を備え、前記コンタクト膜は、前記金属層に含まれる金属元素と、前記拡散バリア膜に含まれる金属元素と、前記シリサイド層に含まれる金属元素またはＳｉと、を少なくとも１つずつ含むことを特徴とする半導体装置を提供する。
【選択図】図１

Description

本発明は、シリサイド層を備えた半導体装置、およびその製造方法に関する。
従来の半導体装置として、半導体基板上のＳｉＯ２膜に形成されたコンタクトホールと、コンタクトホールの内部およびＳｉＯ２膜上の全面に形成された第１のＴｉ膜およびＴｉＮ膜と、ＴｉＮ膜上に形成され、かつコンタクトホールの側壁部に形成された第２のＴｉ膜とを有するバリアメタル膜と、コンタクトホールを埋め込むＡｌ合金膜と、を有する半導体装置がある（例えば、特許文献１参照）。
この半導体装置によると、コンタクトホールの側壁部に設けられたバリアメタル膜の最上層はＴｉ膜であり、コンタクトホールの底部およびＳｉＯ２膜上に設けられたバリアメタル膜の最上層はＴｉＮ膜である。Ａｌ合金は、ＴｉＮよりもＴｉとの濡れ性がよいため、コンタクトホールおよびＳｉＯ２膜上に堆積されたＡｌ合金は、熱処理の際にＴｉ膜側に溶融され、Ａｌ合金膜はコンタクトホールに完全に埋め込まれる。
しかし、この半導体装置によると、コンタクトホールが接続される拡散層の上にシリサイド層が形成されている場合のコンタクト性能については考慮されていない。
特開平８−１７９２０号公報
本発明の目的は、高い信頼性と低い電気抵抗を有する配線構造を備えた半導体装置、およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に形成されたシリサイド層と、前記シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記シリサイド層に前記コンタクト膜を介して電気的に接続された金属層と、前記金属層と前記層間絶縁膜との間に形成された拡散バリア膜と、を備え、前記コンタクト膜は、前記金属層に含まれる金属元素と、前記拡散バリア膜に含まれる金属元素と、前記シリサイド層に含まれる金属元素またはＳｉと、を少なくとも１つずつ含むことを特徴とする半導体装置を提供する。
本発明の一態様は、半導体基板上にシリサイド層を形成する工程と、前記シリサイド層上に層間絶縁膜を形成する工程と、前記層間絶縁膜内に前記シリサイド層に通じる開口部を形成する工程と、前記開口部の内面を前駆体膜で被覆する工程と、前記前駆体膜により内面を被覆された前記開口部内に金属層を形成する工程と、前記シリサイド層、前記層間絶縁膜、前記前駆体膜、および前記金属層を加熱し、前記前駆体膜の前記層間絶縁膜に接する部分を拡散バリア膜に、前記前駆体膜の前記シリサイド層に接する部分をコンタクト膜に形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、高い信頼性と低い電気抵抗を有する配線構造を備えた半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の断面図、およびそのコンタクト構造近傍の部分拡大図である。
図１（ａ）に示すように、半導体装置１は、半導体基板２上にゲート絶縁膜４を介して形成されたゲート電極３と、ゲート電極３の表面近傍に形成されたゲートシリサイド層５と、ゲート電極３の側面に形成されたゲート側壁６と、半導体基板２の表面近傍に形成されたソース・ドレイン領域７と、ソース・ドレイン領域７の表面近傍に形成されたソース・ドレインシリサイド層８と、上記の構成部上に形成された層間絶縁膜９と、層間絶縁膜９内に形成され、配線１０とゲートシリサイド層５またはソース・ドレインシリサイド層８を導通させるコンタクト構造１１と、を有して概略構成される。
なお、図１（ａ）においては、ソース・ドレインシリサイド層８に接続されたコンタクト構造１１と、ゲートシリサイド層５に接続されたコンタクト構造１１が同一図面内に示されているが、実際はこの様な構造に限られない。
半導体基板２は、例えばＳｉ基板を用いることができる。
ゲート絶縁膜４は、例えばＳｉＯＮや、高誘電材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）を用いることができる。
ゲート電極３は、例えば多結晶Ｓｉ、多結晶ＳｉＧｅ等からなり、ゲート電極３の表面近傍には、Ｎｉとシリコンとの化合物であるゲートシリサイド層５が形成されている。
ゲート側壁６は、それぞれ例えばＳｉＮ、ＳｉＯ２等からなる単層構造や、例えばＳｉＮとＳｉＯ２からなる２層構造、更には３層以上の構造であってもよい。
ソース・ドレイン領域７は、ｐ型トランジスタの場合は、Ｂ、ＢＦ２、Ｉｎ等のｐ型不純物イオンを半導体基板２の表面から注入することにより形成され、ｎ型トランジスタの場合は、Ａｓ、Ｐ等のｎ型不純物イオンを半導体基板２の表面から注入することにより形成される。
ソース・ドレインシリサイド層８は、Ｎｉとシリコンとの化合物から形成され、ソース・ドレイン領域７の表面近傍に形成されている。
層間絶縁膜９は、例えばＳｉＯ２や、これにＢ、Ｐを添加したＢＰＳＧ、ＳｉＯＮ、ＳｉＯＣ、ポリメチルシロキサン、ハイドロジェンシルセスキオキサン等の、Ｓｉを含む酸化物を用いることができる。
配線１０は、例えば、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｗ等の金属を用いることができる。
コンタクト構造１１は、ＳｉＯ２からなる層間絶縁膜９内に形成される。
図１（ｂ）に示すように、コンタクト構造１１は、金属プラグ１１１と、金属プラグ１１１の金属の周囲への拡散を防ぐ拡散バリア膜１１２と、金属プラグ１１１とソース・ドレインシリサイド層８との間に形成されるコンタクト膜１１３と、を有して構成される。
金属プラグ１１１は、Ｃｕからなり、拡散バリア膜１１２は、ＭｎＳｉＯ化合物からなり、コンタクト膜１１３は、ＣｕＭｎＮｉ合金からなる。
なお、図１（ｂ）は、配線１０とソース・ドレインシリサイド層８を導通させるコンタクト構造１１を示しているが、配線１０とゲートシリサイド層５を導通させるコンタクト構造１１も同様の構造を有する。
（半導体装置の製造）
図２Ａ（ａ）〜（ｃ）、図２Ｂ（ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置のコンタクト構造の製造工程を示す断面図である。
なお、これらの図は、配線１０とソース・ドレインシリサイド層８を導通させるコンタクト構造１１の製造工程を示したものであるが、配線１０とゲートシリサイド層５を導通させるコンタクト構造１１も同様の工程で製造する。
まず、図２Ａ（ａ）に示すように、半導体装置１のソース・ドレインシリサイド層８上に層間絶縁膜９を形成する。
次に、図２Ａ（ｂ）に示すように、エッチングにより層間絶縁膜９にコンタクトホール１２を形成する。
次に、図２Ａ（ｃ）に示すように、コンタクトホール１２の内壁、およびソース・ドレインシリサイド層８のコンタクトホール１２により露出した部分を覆うように、ＣｕとＭｎの合金からなる前駆体膜１３を形成する。前駆体膜１３は、ＣｕＭｎ合金ターゲット（ターゲットのＭｎ濃度は０．０５〜１０ａｔ％）を用いて、スパッタリングにより形成する。
次に、図２Ｂ（ｄ）に示すように、前駆体膜１３をシードとして、電界めっき法によりＣｕからなるプラグ形成膜１４を形成する。
次に、図２Ｂ（ｅ）に示すように、例えば２５０℃以上の熱処理を施すことにより、前駆体膜１３のＣｕＭｎ合金と層間絶縁膜９のＳｉＯ２とが反応し、前駆体膜１３の層間絶縁膜９に接する部分は、例えば２〜４ｎｍの厚さを有するＭｎＳｉＯ化合物からなる拡散バリア膜１１２になる。また、熱処理により、前駆体膜１３のＣｕＭｎ合金とソース・ドレインシリサイド層８のＮｉＳｉとが反応し、前駆体膜１３のソース・ドレインシリサイド層８に接する部分は、例えば数ｎｍの厚さを有するＣｕＭｎＮｉ合金からなるコンタクト膜１１３になる。
また、拡散バリア膜１１２およびコンタクト膜１１３の形成に関与しない余剰分のＭｎは、熱処理によってプラグ形成膜１４内を拡散移動し、プラグ形成膜１４の表面上にＭｎ酸化物からなる未反応金属酸化膜１５として析出する。このように、基本的にＭｎはＣｕからなるプラグ形成膜１４中に固溶することはなく、プラグ形成膜１４から形成する金属プラグ１１１の電気抵抗率を上昇させない。例え固溶が生じた場合でも、熱力学的観点から予測される固溶量は極めて少ないため、電気抵抗率はほとんど上昇しない。
拡散バリア膜１１２を構成するＭｎＳｉＯ化合物は、熱力学的に安定相であるため、一度形成された後は、熱処理温度、熱処理時間によらず、一定の膜厚を保つことができ、優れた拡散バリア性を有する。なお、形成条件によっては、拡散バリア膜１１２はＳｉを含まないＭｎ酸化物となる場合もある。
コンタクト膜１１３を構成するＣｕＭｎＮｉ合金は、自己整合的に形成されるので、プラグ形成膜１４（金属プラグ１１１）のＣｕ、およびソース・ドレインシリサイド層８のＮｉＳｉとの密着性に優れ、ボイド等の欠陥も生じにくい。また、基本的にＯやＮを含まない（含んだとしても微量）ため、電気抵抗率が低い。また、ＣｕＭｎＮｉ合金は、Ｃｕ、Ｍｎ、Ｎｉの濃度比、反応温度、反応時間に応じて種々の安定相を形成するため、ＣｕＭｎＮｉ合金中のＣｕ、Ｍｎ、Ｎｉの比率は条件に応じて変化するが、例えば、安定相のひとつであるＣｕ８４Ｍｎ１２Ｎｉ４合金の電気抵抗率は４４μΩ・ｃｍ、Ｃｕ７３Ｍｎ２４Ｎｉ３合金では４８μΩ・ｃｍ、Ｃｕ１８Ｍｎ７２Ｎｉ１０合金では１７５μΩ・ｃｍであり、十分低い電気抵抗率を有する。
また、ＣｕＭｎＮｉ合金は、金属間化合物であるため、耐酸化性に優れていることも特徴のひとつである。近年の多層配線構造では、配線遅延緩和の観点から、低誘電率の絶縁膜が使用されるが、低誘電率の絶縁膜は水分を含み易く、さらに水分や酸素を透過し易い性質を持つ。このため、耐酸化性に優れるＣｕＭｎＮｉ合金は、コンタクト構造１１に含まれる材料として適していると言える。
次に、図２Ｂ（ｆ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行い、層間絶縁膜９よりも高い位置にある未反応金属酸化膜１５、プラグ形成膜１４、および拡散バリア膜１１２を除去する。これにより、プラグ形成膜１４から金属プラグ１１１が形成される。
その後、上層に配線構造等を形成し、半導体装置１を形成する。
なお、本実施の形態においては、ＣｕＭｎ合金を前駆体膜１３として用いたが、Ｍｎ薄膜とＣｕ薄膜を積層したものを前駆体膜１３として用いてもよい。この場合、まずＭｎ薄膜をスパッタリング、もしくはＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりコンタクトホール１２内に成膜し、その上にＣｕ薄膜をスパッタリングにより成膜する。そしてＣｕ薄膜をシードとしてＣｕからなるプラグ形成膜１４を電解めっき法により形成する。
また、Ｃｕからなるプラグ形成膜１４をＣＶＤ法により形成する場合は、シードを必要としないため、Ｍｎ薄膜を前駆体膜１３として用いることができる。
（第１の実施の形態の効果）
この第１の実施の形態によれば、コンタクト膜１１３が低い電気抵抗、高い耐酸化性を有し、また、ソース・ドレインシリサイド層８およびゲートシリサイド層５との密着性に優れるため、ソース・ドレイン領域、またはゲート電極の表面近傍にシリサイド層が形成された構造を有する半導体装置において、高い信頼性および電気的性能を得ることができる。
また、拡散バリア膜１１２が熱力学的に安定であるため、コンタクト構造１１の信頼性を高めることができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、コンタクト構造の製造工程において第１の実施の形態と異なる。なお、他の部分の構成等、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の製造）
図３（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置のコンタクト構造の製造工程を示す断面図である。
なお、これらの図は、配線１０とソース・ドレインシリサイド層８を導通させるコンタクト構造１１の製造工程を示したものであるが、配線１０とゲートシリサイド層５を導通させるコンタクト構造１１も同様の工程で製造する。
まず、図３（ａ）に示すように、ソース・ドレインシリサイド層８上の層間絶縁膜９に形成したコンタクトホール内に、ＣｕＭｎ合金からなるプラグ形成膜１４を形成する。
次に、図３（ｂ）に示すように、熱処理を施すことにより、プラグ形成膜１４のＣｕＭｎ合金と層間絶縁膜９のＳｉＯ２とが反応し、プラグ形成膜１４の層間絶縁膜９との界面近傍に位置する部分は、ＭｎＳｉＯ化合物からなる拡散バリア膜１１２になる。また、熱処理により、プラグ形成膜１４のＣｕＭｎ合金とソース・ドレインシリサイド層８のＮｉＳｉとが反応し、プラグ形成膜１４のソース・ドレインシリサイド層８との界面近傍に位置する部分は、ＣｕＭｎＮｉ合金からなるコンタクト膜１１３になる。
また、拡散バリア膜１１２およびコンタクト膜１１３の形成に関与しない余剰分のＭｎは、熱処理によってプラグ形成膜１４内を拡散移動し、プラグ形成膜１４の表面上にＭｎ酸化物からなる未反応金属酸化膜１５として析出する。これにより、プラグ形成膜１４は、ほとんど純粋なＣｕになる。
次に、図３（ｃ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行い、層間絶縁膜９よりも高い位置にある未反応金属酸化膜１５、プラグ形成膜１４、および拡散バリア膜１１２を除去する。これにより、プラグ形成膜１４から金属プラグ１１１が形成される。
（第２の実施の形態の効果）
この第２の実施の形態によれば、プラグ形成膜１４を構成するＣｕＭｎ合金のＭｎ濃度をコントロールすることにより、プラグ形成膜１４を層間絶縁膜９およびソース・ドレインシリサイド層８（またはゲートシリサイド層５）と反応させ、拡散バリア膜１１２およびコンタクト膜１１３を形成することができる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、拡散バリア膜１１２、およびコンタクト膜１１３を構成する材料において第１の実施の形態と異なる。なお、他の部分の構成等、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
金属プラグ１１１は、Ｃｕからなり、拡散バリア膜１１２は、ＺｎＳｉＯ化合物からなり、コンタクト膜１１３は、ＣｕＺｎＮｉ合金からなる。
（半導体装置の製造）
本実施の形態に係るコンタクト構造の製造工程は、第１の実施の形態と同様であるが、前駆体膜１３としてＣｕＺｎ合金を用いる。
熱処理を施すことにより、前駆体膜１３のＣｕＺｎ合金と層間絶縁膜９のＳｉＯ２とが反応し、前駆体膜１３の層間絶縁膜９に接する部分は、ＺｎＳｉＯ化合物からなる拡散バリア膜１１２になる。また、熱処理により、前駆体膜１３のＣｕＺｎ合金とソース・ドレインシリサイド層８のＮｉＳｉとが反応し、前駆体膜１３のソース・ドレインシリサイド層８またはゲートシリサイド層５に接する部分は、ＣｕＺｎＮｉ合金からなるコンタクト膜１１３になる。なお、形成条件によっては、拡散バリア膜１１２はＳｉを含まないＺｎ酸化物となる場合もある。
ＣｕＺｎＮｉ合金の安定相の電気抵抗率は、例えば、Ｃｕ６０Ｚｎ３２Ｎｉ８が７２μΩ・ｃｍ、Ｃｕ５８Ｚｎ２４Ｎｉ１８が３０．９μΩ・ｃｍ、Ｃｕ４４Ｚｎ２６Ｎｉ３０が４７．６μΩ・ｃｍ、Ｃｕ６１Ｚｎ２５Ｎｉ１４が３３μΩ・ｃｍである。
なお、本実施の形態においては、ＣｕＺｎ合金を前駆体膜１３として用いたが、Ｚｎ薄膜とＣｕ薄膜を積層したものを前駆体膜１３として用いてもよい。この場合、まずＺｎ薄膜をスパッタリング、もしくはＣＶＤ法によりコンタクトホール内に成膜し、その上にＣｕ薄膜をスパッタリングにより成膜する。そしてＣｕ薄膜をシードとしてＣｕからなるプラグ形成膜１４を電解めっき法により形成する。
また、Ｃｕからなるプラグ形成膜１４をＣＶＤ法により形成する場合は、シードを必要としないため、Ｚｎ薄膜を前駆体膜１３として用いることができる。
また、第２の実施の形態と同様の工程により、前駆体膜１３を用いずに、ＣｕＺｎ合金からなるプラグ形成膜１４を層間絶縁膜９およびソース・ドレインシリサイド層８（またはゲートシリサイド層５）と反応させ、拡散バリア膜１１２およびコンタクト膜１１３を形成してもよい。
〔第４の実施の形態〕
本発明の第４の実施の形態は、金属プラグ１１１、ソース・ドレインシリサイド層８、ゲートシリサイド層５、拡散バリア膜１１２、およびコンタクト膜１１３を構成する材料において第１の実施の形態と異なる。なお、他の部分の構成等、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
金属プラグ１１１は、Ａｌからなり、ソース・ドレインシリサイド層８およびゲートシリサイド層５は、ＴｉＳｉからなり、拡散バリア膜１１２は、ＶＳｉＯ化合物からなり、コンタクト膜１１３は、ＡｌＶＴｉ合金からなる。
（半導体装置の製造）
本実施の形態に係るコンタクト構造の製造工程は、第１の実施の形態と同様であるが、前駆体膜１３としてＡｌＶ合金、プラグ形成膜１４としてＡｌを用いる。
熱処理を施すことにより、前駆体膜１３のＡｌＶ合金と層間絶縁膜９のＳｉＯ２とが反応し、前駆体膜１３の層間絶縁膜９に接する部分は、ＶＳｉＯ化合物からなる拡散バリア膜１１２になる。また、熱処理により、前駆体膜１３のＡｌＶ合金とソース・ドレインシリサイド層８のＴｉＳｉとが反応し、前駆体膜１３のソース・ドレインシリサイド層８に接する部分は、ＡｌＶＴｉ合金からなるコンタクト膜１１３になる。なお、形成条件によっては、拡散バリア膜１１２はＳｉを含まないＶ酸化物となる場合もある。
ＡｌＶＴｉ合金の安定相の電気抵抗率は、例えば、Ａｌ６Ｖ４Ｔｉ９０が１６７．５μΩ・ｃｍである。
なお、本実施の形態においては、ＡｌＶ合金を前駆体膜１３として用いたが、Ｖ薄膜とＡｌ薄膜を積層したものを前駆体膜１３として用いてもよい。この場合、まずＶ薄膜をスパッタリング、もしくはＣＶＤ法によりコンタクトホール内に成膜し、その上にＡｌ薄膜をスパッタリングにより成膜する。そしてＡｌ薄膜をシードとしてＡｌからなるプラグ形成膜１４を電解めっき法により形成する。
また、Ａｌからなるプラグ形成膜１４をＣＶＤ法により形成する場合は、シードを必要としないため、Ｖ薄膜を前駆体膜１３として用いることができる。
また、第２の実施の形態と同様の工程により、前駆体膜１３を用いずに、ＡｌＶ合金からなるプラグ形成膜１４を層間絶縁膜９およびソース・ドレインシリサイド層８（またはゲートシリサイド層５）と反応させ、拡散バリア膜１１２およびコンタクト膜１１３を形成してもよい。
〔第５の実施の形態〕
本発明の第５の実施の形態は、金属プラグ１１１、ソース・ドレインシリサイド層８、ゲートシリサイド層５、拡散バリア膜１１２、およびコンタクト膜１１３を構成する材料において第１の実施の形態と異なる。なお、他の部分の構成等、第１の実施の形態と同様の点については、説明を省略する。
（半導体装置の構成）
金属プラグ１１１は、Ａｌからなり、拡散バリア膜１１２は、ＭｇＳｉＯ化合物からなり、コンタクト膜１１３は、ＡｌＭｇＳｉ合金からなる。また、ソース・ドレインシリサイド層８およびゲートシリサイド層５は、どのような金属を含んだシリサイドであってもよい。
（半導体装置の製造）
本実施の形態に係るコンタクト構造の製造工程は、第１の実施の形態と同様であるが、前駆体膜１３としてＡｌＭｇ合金、プラグ形成膜１４としてＡｌを用いる。
熱処理を施すことにより、前駆体膜１３のＡｌＭｇ合金と層間絶縁膜９のＳｉＯ２とが反応し、前駆体膜１３の層間絶縁膜９に接する部分は、ＭｇＳｉＯ化合物からなる拡散バリア膜１１２になる。また、熱処理により、前駆体膜１３のＡｌＭｇ合金とソース・ドレインシリサイド層８のシリサイドとが反応し、前駆体膜１３のソース・ドレインシリサイド層８に接する部分は、ＡｌＭｇＳｉ合金からなるコンタクト膜１１３になる。なお、形成条件によっては、拡散バリア膜１１２はＳｉを含まないＭｇ酸化物となる場合もある。
ＡｌＭｇＳｉ合金の安定相の電気抵抗率は、例えば、Ａｌ９９Ｍｇ０．５Ｓｉ０．５が３．２５μΩ・ｃｍである。
なお、本実施の形態においては、ＡｌＭｇ合金を前駆体膜１３として用いたが、Ｍｇ薄膜とＡｌ薄膜を積層したものを前駆体膜１３として用いてもよい。この場合、まずＭｇ薄膜をスパッタリング、もしくはＣＶＤ法によりコンタクトホール内に成膜し、その上にＡｌ薄膜をスパッタリングにより成膜する。そしてＡｌ薄膜をシードとしてＡｌからなるプラグ形成膜１４を電解めっき法により形成する。
また、Ａｌからなるプラグ形成膜１４をＣＶＤ法により形成する場合は、シードを必要としないため、Ｍｇ薄膜を前駆体膜１３として用いることができる。
また、第２の実施の形態と同様の工程により、前駆体膜１３を用いずに、ＡｌＭｇ合金からなるプラグ形成膜１４を層間絶縁膜９およびソース・ドレインシリサイド層８（またはゲートシリサイド層５）と反応させ、拡散バリア膜１１２およびコンタクト膜１１３を形成してもよい。
なお、本発明は、上記各実施の形態に限定されず、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態においては、ゲート電極およびソース・ドレイン領域の表面近傍にシリサイド層が形成されたトランジスタについて説明したが、ゲート電極とソース・ドレイン領域のいずれか一方にシリサイド層が形成された構成であってもよい。また、配線１０とゲートシリサイド層５を導通させるコンタクト構造と、配線１０とソース・ドレインシリサイド層８を導通させるコンタクト構造のうち、いずれか一方が上記各実施例で示したコンタクト構造１１であればよい。
また、金属プラグ１１１、ソース・ドレインシリサイド層８、ゲートシリサイド層５、拡散バリア膜１１２、およびコンタクト膜１１３を構成する材料は、上記各実施の形態において示したものに限られず、上記各実施の形態における製造方法により形成され得る組み合わせ（具体的には、コンタクト膜１１３が、金属プラグ１１１に含まれる金属元素と、拡散バリア膜１１２に含まれる金属元素と、ソース・ドレインシリサイド層８またはゲートシリサイド層５に含まれる金属元素、またはＳｉと、を少なくとも１つずつ含む）であればよい。
また、発明の趣旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
（ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の各製造工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の各製造工程を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体基板
５ ゲートシリサイド層
８ ソース・ドレインシリサイド層
９ 層間絶縁膜
１１ コンタクト構造
１１１ 金属プラグ
１１２ 拡散バリア膜
１１３ コンタクト膜

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成されたシリサイド層と、
    前記シリサイド層上に形成された層間絶縁膜と、
    前記層間絶縁膜内に形成され、前記シリサイド層にコンタクト膜を介して電気的に接続された金属層と、
    前記金属層と前記層間絶縁膜との間に形成された拡散バリア膜と、
    を備え、
    前記コンタクト膜は、前記金属層に含まれる金属元素と、前記拡散バリア膜に含まれる金属元素と、前記シリサイド層に含まれる金属元素またはＳｉと、を少なくとも１つずつ含むことを特徴とする半導体装置。
  2. 前記コンタクト膜は、Ｃｕ、Ｍｎ、およびＮｉを含んだ合金薄膜、Ｃｕ、Ｎｉ、およびＺｎを含んだ合金薄膜、Ａｌ、Ｖ、およびＴｉを含んだ合金薄膜、またはＡｌ、Ｍｇ、およびＳｉを含んだ合金薄膜のいずれかであることを特徴とする請求項１に記載の半導体装置。
  3. 前記拡散バリア膜は、Ｍｎ、Ｚｎ、Ｖ、およびＭｇのうち少なくともいずれか１つを含んだ酸化膜であることを特徴とする請求項１に記載の半導体装置。
  4. 前記金属層は、Ｃｕ、およびＡｌの少なくともいずれか一方を含むことを特徴とする請求項１に記載の半導体装置。
  5. 半導体基板上にシリサイド層を形成する工程と、
    前記シリサイド層上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜内に前記シリサイド層に通じる開口部を形成する工程と、
    前記開口部の内面を前駆体膜で被覆する工程と、
    前記前駆体膜により内面を被覆された前記開口部内に金属層を形成する工程と、
    前記シリサイド層、前記層間絶縁膜、前記前駆体膜、および前記金属層を加熱し、前記前駆体膜の前記層間絶縁膜に接する部分に拡散バリア膜を、前記前駆体膜の前記シリサイド層に接する部分にコンタクト膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006273948A 2006-10-05 2006-10-05 半導体装置、およびその製造方法 Expired - Fee Related JP4740083B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006273948A JP4740083B2 (ja) 2006-10-05 2006-10-05 半導体装置、およびその製造方法
US11/868,011 US7875976B2 (en) 2006-10-05 2007-10-05 Semiconductor device including a silicide layer and a dielectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273948A JP4740083B2 (ja) 2006-10-05 2006-10-05 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008091830A true JP2008091830A (ja) 2008-04-17
JP4740083B2 JP4740083B2 (ja) 2011-08-03

Family

ID=39302392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273948A Expired - Fee Related JP4740083B2 (ja) 2006-10-05 2006-10-05 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (1) US7875976B2 (ja)
JP (1) JP4740083B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050359A (ja) * 2008-08-22 2010-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2010098195A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011171334A (ja) * 2010-02-16 2011-09-01 Sentan Haisen Zairyo Kenkyusho:Kk コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP2014141739A (ja) * 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
FR3003557B1 (fr) * 2013-03-19 2015-05-01 Rhodia Operations Composition a base d'oxyde de zirconium, de cerium, de niobium et d'etain, procede de preparation et utilisation en catalyse
US10249501B2 (en) * 2016-03-28 2019-04-02 International Business Machines Corporation Single process for liner and metal fill
US10038094B2 (en) * 2016-05-31 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure and methods thereof
US20190363048A1 (en) * 2018-05-22 2019-11-28 Lam Research Corporation Via prefill in a fully aligned via
US10651084B1 (en) 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods
CN115088079A (zh) * 2020-02-11 2022-09-20 克罗米斯有限公司 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统
US20230010438A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191070A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置の接続構造の形成方法
JPH09260376A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 半導体装置およびその製造方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817920A (ja) 1994-06-29 1996-01-19 Toshiba Corp 半導体装置及びその製造方法
JP2962272B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
JP3235581B2 (ja) 1999-01-12 2001-12-04 日本電気株式会社 半導体装置及びその製造方法
US6624066B2 (en) 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US7169698B2 (en) 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
JP2006080234A (ja) 2004-09-08 2006-03-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4679270B2 (ja) 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
JP4851740B2 (ja) 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP4589835B2 (ja) 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
US20070210448A1 (en) * 2006-03-10 2007-09-13 International Business Machines Corporation Electroless cobalt-containing liner for middle-of-the-line (mol) applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191070A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置の接続構造の形成方法
JPH09260376A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 半導体装置およびその製造方法
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050359A (ja) * 2008-08-22 2010-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2010098195A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP2011171334A (ja) * 2010-02-16 2011-09-01 Sentan Haisen Zairyo Kenkyusho:Kk コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
JP2011061187A (ja) * 2010-07-15 2011-03-24 Tohoku Univ コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
US7875976B2 (en) 2011-01-25
JP4740083B2 (ja) 2011-08-03
US20080088021A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP4740083B2 (ja) 半導体装置、およびその製造方法
US8044519B2 (en) Semiconductor device and method of fabricating the same
US7663239B2 (en) Semiconductor device and method for fabricating the same
JP4741965B2 (ja) 半導体装置およびその製造方法
US8508018B2 (en) Barrier layers
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
US8836126B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
JP5127251B2 (ja) 半導体装置の製造方法
US7659626B2 (en) Semiconductor device including a barrier metal film
TW201244005A (en) Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures
JP4946008B2 (ja) 半導体装置および半導体装置の製造方法
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
US8536704B2 (en) Semiconductor device and method for fabricating the same
JP2005050859A (ja) 半導体装置の製造方法
US8304908B2 (en) Semiconductor device having a multilevel interconnect structure and method for fabricating the same
US7432193B2 (en) Method for fabricating a thin film and a metal line of a semiconductor device
JP2010129693A (ja) 半導体装置及びその製造方法
JP4740071B2 (ja) 半導体装置
JP2012039019A (ja) 半導体装置およびその製造方法
JP2003309082A (ja) 半導体装置の構造
CN112133675A (zh) 一种金属扩散阻挡层结构及其形成方法
JP2009111156A (ja) 半導体装置およびその製造方法
JP2001257209A (ja) 配線膜の形成方法及び配線構造
JP2009064803A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20111025

LAPS Cancellation because of no payment of annual fees