JP2010050359A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010050359A JP2010050359A JP2008214626A JP2008214626A JP2010050359A JP 2010050359 A JP2010050359 A JP 2010050359A JP 2008214626 A JP2008214626 A JP 2008214626A JP 2008214626 A JP2008214626 A JP 2008214626A JP 2010050359 A JP2010050359 A JP 2010050359A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- barrier film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】バリア膜を良好に形成することができながら、Cu配線中のMnの残留量を低減することができる、半導体装置の製造方法を提供する。
【解決手段】SiおよびOを含む第2絶縁層6に、第2溝11およびビアホール12が形成された後、Mnからなる金属膜18が第2溝11およびビアホール12の側面および底面に被着される。次いで、金属膜18中のMnと第2絶縁層6中のSiおよびOとを結合させるための熱処理が行われる。この熱処理の結果、第2溝11およびビアホール12の内面上に、MnSiOからなるバリア膜が形成される。
【選択図】図2C
【解決手段】SiおよびOを含む第2絶縁層6に、第2溝11およびビアホール12が形成された後、Mnからなる金属膜18が第2溝11およびビアホール12の側面および底面に被着される。次いで、金属膜18中のMnと第2絶縁層6中のSiおよびOとを結合させるための熱処理が行われる。この熱処理の結果、第2溝11およびビアホール12の内面上に、MnSiOからなるバリア膜が形成される。
【選択図】図2C
Description
本発明は、Cu(銅)を主成分とする金属材料からなるCu配線を有する半導体装置の製造方法に関する。
高集積化された半導体装置において、配線の材料として、Al(アルミニウム)よりも導電性の高いCuを採用したものがある。Cuからなる配線は、Cuがドライエッチングによる微細なパターニングが困難であることから、ダマシン法により、半導体基板上の絶縁膜(層間絶縁膜)に形成された微細な溝に埋設される。
絶縁膜の材料としては、通常、SiO2が採用される。ところが、Cuは、SiO2への拡散性が高い。そのため、SiO2からなる絶縁膜に形成された溝の内面とCuからなる配線とが直に接すると、Cuが絶縁膜中に拡散し、これにより絶縁膜の絶縁耐圧が低下する。したがって、絶縁膜とCuからなる配線との間には、Cuの絶縁膜への拡散を防止するためのバリア膜が必要となる。
絶縁膜の材料としては、通常、SiO2が採用される。ところが、Cuは、SiO2への拡散性が高い。そのため、SiO2からなる絶縁膜に形成された溝の内面とCuからなる配線とが直に接すると、Cuが絶縁膜中に拡散し、これにより絶縁膜の絶縁耐圧が低下する。したがって、絶縁膜とCuからなる配線との間には、Cuの絶縁膜への拡散を防止するためのバリア膜が必要となる。
バリア膜を形成する手法として、CuとMn(マンガン)との合金(CuMn合金)を用いた自己形成プロセスが知られている(たとえば、特許文献1参照)。この自己形成プロセスでは、配線の形成に先立ち、スパッタ法により、溝の内面を含む絶縁膜の表面上に、CuMn合金からなる合金膜が形成される。次いで、めっき法により、合金膜上に、Cuからなるめっき層が形成される。その後、熱処理が行われることにより、合金膜中のMnが絶縁膜中のSi(シリコン)およびO(酸素)と結合し、溝の内面上に、MnxSiyOz(x,y,z:零よりも大きい数。以下、単に「MnSiO」と記載する。)からなるバリア膜が形成される。
特開2005−277390号公報
バリア膜の形成に寄与しない余分なMnは、Cuからなるめっき層中に拡散する。Mnのめっき層中への拡散量が多いと、そのめっき層を平坦化して形成されるCu配線中にMnが残留し、配線の抵抗が増大する。そのため、CuMn合金からなる合金膜は、バリア膜の形成に必要十分な厚さに形成されることが好ましい。
しかし、スパッタ法では、溝の底面と比べてその側面にCuMn合金が付着しにくいため、溝の底面上における合金膜の厚さがバリア膜の形成に必要十分な厚さとなるように、合金膜が全体的に薄く形成されると、合金膜における溝の側面上に形成される部分が薄くなりすぎる。その結果、合金膜と溝の側面との密着性が低下し、溝の側面上で合金膜の膜剥がれが生じるおそれがある。膜剥がれが生じると、その部分に、MnSiOからなるバリア膜が良好に形成されない。
しかし、スパッタ法では、溝の底面と比べてその側面にCuMn合金が付着しにくいため、溝の底面上における合金膜の厚さがバリア膜の形成に必要十分な厚さとなるように、合金膜が全体的に薄く形成されると、合金膜における溝の側面上に形成される部分が薄くなりすぎる。その結果、合金膜と溝の側面との密着性が低下し、溝の側面上で合金膜の膜剥がれが生じるおそれがある。膜剥がれが生じると、その部分に、MnSiOからなるバリア膜が良好に形成されない。
そこで、本発明の目的は、バリア膜を良好に形成することができながら、Cu配線中のMnの残留量を低減することができる、半導体装置の製造方法を提供することである。
前記の目的を達成するための請求項1記載の発明は、SiおよびOを含む絶縁材料からなる絶縁層に、その表面から掘り下がった形状の溝を形成する溝形成工程と、前記溝の側面および底面に、Mnからなる金属膜を被着させる金属膜被着工程と、前記金属膜被着工程後、熱処理により、前記溝の側面および底面の全域に、MnSiOからなるバリア膜を形成するバリア膜形成工程と、前記バリア膜上にCuを主成分とする金属材料からなるCu配線を形成する配線形成工程とを含む、半導体装置の製造方法である。
この方法によれば、まず、SiおよびOを含む絶縁性材料からなる絶縁層に、溝が形成される。次に、溝の内面(溝が凹状に形成される場合、その溝の側面および底面)に、Mnからなる金属膜が被着される。次いで、金属膜中のMnと絶縁層中のSiおよびOとを結合させるための熱処理が行われる。この熱処理の結果、溝の内面上に、MnSiOからなるバリア膜が形成される。その後、バリア膜上に、Cuを主成分とする金属材料からなるCu配線が形成される。
Mnは、CuMn合金と比較して、SiおよびOを含む絶縁材料に対する密着性が高い。そのため、Mnからなる金属膜は、所望する厚さのバリア膜の形成に必要十分な程度の小さい厚さに形成されても、溝の側面からの膜剥がれを生じにくい。したがって、溝の内面上にバリア膜を良好に形成することができる。
そして、金属膜をそのような小さい厚さ(所望する厚さのバリア膜の形成に必要十分な厚さ)に形成することにより、バリア膜の形成に寄与しない余分なMnの量を低減することができる。これにより、バリア膜上に形成されるCu配線中のMnの残留量を低減することができる。
そして、金属膜をそのような小さい厚さ(所望する厚さのバリア膜の形成に必要十分な厚さ)に形成することにより、バリア膜の形成に寄与しない余分なMnの量を低減することができる。これにより、バリア膜上に形成されるCu配線中のMnの残留量を低減することができる。
よって、溝の内面上にバリア膜を良好に形成することができながら、Cu配線中のMnの残留量を低減することができる。
MnSiOからなるバリア膜の形成方法として、CuMn合金からなる合金膜を溝の内面に被着させた後、熱処理により、合金膜中のMnと絶縁層中のSiおよびOとを結合させて、溝の内面上にバリア膜を形成する方法が考えられる。また、Mnからなる金属膜を溝の内面に被着させ、この金属膜上にCuからなる薄膜(たとえば、Cuのめっき成長に利用されるシード膜)を形成した後、熱処理により、溝の内面上にバリア膜を形成する方法が考えられる。
MnSiOからなるバリア膜の形成方法として、CuMn合金からなる合金膜を溝の内面に被着させた後、熱処理により、合金膜中のMnと絶縁層中のSiおよびOとを結合させて、溝の内面上にバリア膜を形成する方法が考えられる。また、Mnからなる金属膜を溝の内面に被着させ、この金属膜上にCuからなる薄膜(たとえば、Cuのめっき成長に利用されるシード膜)を形成した後、熱処理により、溝の内面上にバリア膜を形成する方法が考えられる。
しかしながら、それらの方法では、熱処理時に、バリア膜上でCuが球状に凝集してしまう。めっき法によりCu配線を形成する場合、バリア膜上でCuが球状に凝集していると、バリア膜上にCuが良好にめっき成長しない。
これに対して、請求項1に記載の方法では、バリア膜の形成時にMnからなる金属膜の膜上および膜中にCuが存在しないので、バリア膜上でCuが球状に凝集することがない。そのため、バリア膜上にCuを良好にめっき成長させることができる。
これに対して、請求項1に記載の方法では、バリア膜の形成時にMnからなる金属膜の膜上および膜中にCuが存在しないので、バリア膜上でCuが球状に凝集することがない。そのため、バリア膜上にCuを良好にめっき成長させることができる。
請求項2に記載のように、前記配線形成工程に、スパッタ法により、前記バリア膜上にCuを主成分とする金属材料からなるシード膜を形成する工程と、前記シード膜上にCuからなるめっき層を形成する工程とが含まれてもよい。バリア膜上に球状に凝集したCuが存在しないので、バリア膜上にシード膜を良好に形成することができ、そのシード膜上にめっき層を良好に形成することができる。
ただし、めっき層は、めっき成長したままの状態では、その結晶構造が均一でなく、比抵抗が高い。そこで、めっき法によりCu配線が形成される場合には、請求項3に記載のように、前記配線形成工程は、熱処理により、前記めっき層を結晶化させる結晶化工程を含むことが好ましい。これにより、めっき層の結晶構造が均一化(結晶化)されるので、そのめっき層からなるCu配線の比抵抗を低減することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置1は、半導体基板(図示せず)上に、Cuを配線材料として用いた多層配線構造を有している。
半導体基板は、たとえば、Si(シリコン)基板からなる。半導体基板の表層部には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの機能素子が作り込まれている。
図1は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置1は、半導体基板(図示せず)上に、Cuを配線材料として用いた多層配線構造を有している。
半導体基板は、たとえば、Si(シリコン)基板からなる。半導体基板の表層部には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの機能素子が作り込まれている。
半導体基板上には、SiO2(酸化シリコン)からなる第1絶縁層2が積層されている。
第1絶縁層2の表層部には、所定の配線パターンに対応した微細な第1溝3が形成されている。第1溝3の内面(側面および底面)には、MnSiOからなる第1バリア膜4が形成されている。そして、第1溝3内には、第1バリア膜4を介して、Cuを主成分とする金属材料からなる第1配線5が埋設されている。
第1絶縁層2の表層部には、所定の配線パターンに対応した微細な第1溝3が形成されている。第1溝3の内面(側面および底面)には、MnSiOからなる第1バリア膜4が形成されている。そして、第1溝3内には、第1バリア膜4を介して、Cuを主成分とする金属材料からなる第1配線5が埋設されている。
第1絶縁層2上には、第2絶縁層6が積層されている。第2絶縁層6は、拡散防止膜7、第1層間絶縁膜8、エッチングストッパ膜9および第2層間絶縁膜10を、第1絶縁層2側からこの順に積層した構造を有している。
拡散防止膜7は、SiC(炭化シリコン)およびSiCN(炭窒化シリコン)を積層した構造を有している。
拡散防止膜7は、SiC(炭化シリコン)およびSiCN(炭窒化シリコン)を積層した構造を有している。
第1層間絶縁膜8および第2層間絶縁膜10は、SiO2からなる。
エッチングストッパ膜9は、SiCからなる。
第2絶縁層6の表層部には、所定の配線パターンに対応した第2溝11が形成されている。また、第2絶縁層6には、第1配線5と第2溝11とが対向する部分に、ビアホール12が貫通して形成されている。
エッチングストッパ膜9は、SiCからなる。
第2絶縁層6の表層部には、所定の配線パターンに対応した第2溝11が形成されている。また、第2絶縁層6には、第1配線5と第2溝11とが対向する部分に、ビアホール12が貫通して形成されている。
第2溝11およびビアホール12の内面には、MnSiOからなる第2バリア膜13が形成されている。そして、第2溝11およびビアホール12内には、第2バリア膜13を介して、それぞれCuを主成分とする金属材料からなる第2配線14およびビア15が埋設されている。第2配線14およびビア15は、一体をなしている。
図2A〜2Gは、半導体装置の製造工程を順に示す模式的な断面図である。
図2A〜2Gは、半導体装置の製造工程を順に示す模式的な断面図である。
図2Aに示すように、第1バリア膜4および第1配線5が埋設された第1絶縁層2上に、CVD(Chemical Vapor Deposition:化学的気相成長)法により、拡散防止膜7、第1層間絶縁膜8、エッチングストッパ膜9および第2層間絶縁膜10がこの順に積層される。これにより、第1絶縁層2上に、第2絶縁層6が形成される。
その後、図2Bに示すように、第2絶縁層6に、第2溝11およびビアホール12が形成される。具体的には、まず、第2絶縁層6上に、ビアホール12が形成されるべき部分を選択的に露出させる開口を有するマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8がドライエッチングされる。このとき、適当なタイミングで反応ガス(エッチャント)を切り換えることにより、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8が連続的にエッチングされる。次に、第2絶縁層6上からマスクが除去された後、第2絶縁層6上に、第2溝11が形成されるべき部分を選択的に露出させる開口を有する新たなマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10がドライエッチングされる。その後、拡散防止膜7およびエッチングストッパ膜9の露出した部分が除去されることにより、第2溝11およびビアホール12が形成される。
その後、図2Bに示すように、第2絶縁層6に、第2溝11およびビアホール12が形成される。具体的には、まず、第2絶縁層6上に、ビアホール12が形成されるべき部分を選択的に露出させる開口を有するマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8がドライエッチングされる。このとき、適当なタイミングで反応ガス(エッチャント)を切り換えることにより、第2層間絶縁膜10、エッチングストッパ膜9および第1層間絶縁膜8が連続的にエッチングされる。次に、第2絶縁層6上からマスクが除去された後、第2絶縁層6上に、第2溝11が形成されるべき部分を選択的に露出させる開口を有する新たなマスク(図示せず)が形成される。そして、そのマスクを介して、第2層間絶縁膜10がドライエッチングされる。その後、拡散防止膜7およびエッチングストッパ膜9の露出した部分が除去されることにより、第2溝11およびビアホール12が形成される。
次いで、図2Cに示すように、スパッタ法により、第2溝11およびビアホール12の内面を含む第2絶縁層6の表面全域、ならびに第1配線5におけるビアホール12を介して露出する部分に、Mnからなる金属膜18が被着される。この金属膜18は、所望する厚さの第2バリア膜13(図1参照)の形成に必要十分な程度厚さ(たとえば、1〜10nm)に形成される。
その後、第2バリア膜13を形成するための熱処理が行われる。この熱処理は、たとえば、250〜350℃の温度下で、20〜60分間にわたって行われる。熱処理により、金属膜18と第2絶縁層6との界面で、金属膜18中のMnが第2絶縁層6中のSiおよびOと結合する。この結果、図2Dに示すように、第2溝11およびビアホール12の各内面上に、MnSiOからなる第2バリア膜13が形成される。金属膜18は、第2バリア膜13の形成に伴って消失する。
次いで、図2Eに示すように、スパッタ法により、第2バリア膜13の表面全域および第1配線5におけるビアホール12を介して露出する部分を被覆するように、Cuを主成分とする金属材料からなるシード膜19が形成される。シード膜19は、たとえば、40〜100nmの厚さに形成される。
その後、図2Fに示すように、めっき法により、シード膜19上に、Cuからなるめっき層20が形成される。めっき層20は、ビアホール12および第2溝11を埋め尽くす厚さに形成される。
その後、図2Fに示すように、めっき法により、シード膜19上に、Cuからなるめっき層20が形成される。めっき層20は、ビアホール12および第2溝11を埋め尽くす厚さに形成される。
めっき層20は、めっき成長したままの状態では、その結晶構造が均一でなく、比抵抗が高い。そこで、めっき成長後には、めっき層20を結晶化(結晶構造の均一化)するための熱処理が行われる。
次いで、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、めっき層20および第2バリア膜13が研磨される。この研磨は、めっき層20および第2バリア膜13における第2溝11外に形成されている不要部分がすべて除去されて、第2絶縁層6(第2層間絶縁膜10)が露出し、その第2絶縁層6の露出した表面と第2溝11内のめっき層20の表面とが面一になるまで続けられる。これにより、図1に示す半導体装置1が得られる。
次いで、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、めっき層20および第2バリア膜13が研磨される。この研磨は、めっき層20および第2バリア膜13における第2溝11外に形成されている不要部分がすべて除去されて、第2絶縁層6(第2層間絶縁膜10)が露出し、その第2絶縁層6の露出した表面と第2溝11内のめっき層20の表面とが面一になるまで続けられる。これにより、図1に示す半導体装置1が得られる。
Mnからなる金属膜18は、SiO2からなる第2層間絶縁膜10に対する密着性が比較的高い。そのため、金属膜18が所望する厚さの第2バリア膜13の形成に必要かつ十分な程度の小さい厚さに形成されても、第2溝11の側面からの(第2層間絶縁膜10に対する)金属膜18の膜剥がれが生じにくい。したがって、第2溝11の内面上に第2バリア膜13を良好に形成することができる。
そして、金属膜18が所望する厚さの第2バリア膜13の形成に必要かつ十分な程度の小さい厚さに形成されることにより、第2バリア膜13の形成に寄与しない余分なMnの量を低減することができる。その結果、第2溝11およびビアホール12に第2バリア膜13を介してそれぞれ埋設される第2配線14およびビア15中のMnの残留量を低減することができる。
よって、第2溝11の内面上に第2バリア膜13を良好に形成することができながら、第2配線14およびビア15中のMnの残留量を低減することができる。
また、第2バリア膜13の形成時に金属膜18の膜状および膜中にCuが存在しないので、第2バリア膜13上でCuが球状に凝集することがない。そのため、第2バリア膜13上にCuを良好にめっき成長させることができる。
また、第2バリア膜13の形成時に金属膜18の膜状および膜中にCuが存在しないので、第2バリア膜13上でCuが球状に凝集することがない。そのため、第2バリア膜13上にCuを良好にめっき成長させることができる。
ただし、そのめっき成長により形成されるめっき層20は、めっき成長したままの状態では、その結晶構造が均一でなく、比抵抗が高い。めっき層20の形成後に、めっき層20の結晶化のための熱処理が行われることにより、めっき層20の結晶構造を均一化することができ、めっき層20(第2配線14)の比抵抗を低減することができる。
なお、第1バリア膜4および第1配線5の形成手法については、その説明を省略したが、第1バリア膜4および第1配線5は、第2バリア膜13および第2配線14の形成手法と同様な手法で形成することができる。すなわち、フォトリソグラフィおよびエッチングにより、第1絶縁層2にその表面から掘り下がった形状の第1溝3が形成された後、スパッタ法により、Mnからなる金属膜が第1溝3の側面および底面に被着される。次いで、熱処理により、第1溝3の側面および底面上に、MnSiOからなる第1バリア膜4が形成される。その後、第1バリア膜4上に、めっき法により、Cuを主成分とする金属材料からなるシード膜およびCuからなるめっき層が順に形成される。そして、CMP法により、そのめっき層の不要部分(第1溝3外の部分)が除去される。これにより、第1溝3内に、第1バリア膜4および第1配線5が得られる。
なお、第1バリア膜4および第1配線5の形成手法については、その説明を省略したが、第1バリア膜4および第1配線5は、第2バリア膜13および第2配線14の形成手法と同様な手法で形成することができる。すなわち、フォトリソグラフィおよびエッチングにより、第1絶縁層2にその表面から掘り下がった形状の第1溝3が形成された後、スパッタ法により、Mnからなる金属膜が第1溝3の側面および底面に被着される。次いで、熱処理により、第1溝3の側面および底面上に、MnSiOからなる第1バリア膜4が形成される。その後、第1バリア膜4上に、めっき法により、Cuを主成分とする金属材料からなるシード膜およびCuからなるめっき層が順に形成される。そして、CMP法により、そのめっき層の不要部分(第1溝3外の部分)が除去される。これにより、第1溝3内に、第1バリア膜4および第1配線5が得られる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、拡散防止膜7は、SiCおよびSiCNを積層した構造を有しているとした。しかし、拡散防止膜7は、Cuの拡散に対するバリア性を有していればよく、たとえば、SiCのみからなる構造であってもよい。
たとえば、拡散防止膜7は、SiCおよびSiCNを積層した構造を有しているとした。しかし、拡散防止膜7は、Cuの拡散に対するバリア性を有していればよく、たとえば、SiCのみからなる構造であってもよい。
また、第1層間絶縁膜8および第2層間絶縁膜10は、SiO2からなるとした。しかし、第1層間絶縁膜8および第2層間絶縁膜10の材料は、SiおよびOを含む絶縁性材料であればよく、その材料として、SiO2以外に、たとえば、SiOC(炭素が添加された酸化シリコン)およびSiOF(フッ素が添加された酸化シリコン)などを例示することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 半導体装置
2 第1絶縁層(絶縁層)
3 第1溝(溝)
4 第1バリア膜(バリア膜)
5 第1配線(Cu配線)
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2配線(Cu配線)
18 金属膜
19 シード膜
20 めっき層
2 第1絶縁層(絶縁層)
3 第1溝(溝)
4 第1バリア膜(バリア膜)
5 第1配線(Cu配線)
6 第2絶縁層(絶縁層)
11 第2溝(溝)
13 第2バリア膜(バリア膜)
14 第2配線(Cu配線)
18 金属膜
19 シード膜
20 めっき層
Claims (3)
- SiおよびOを含む絶縁材料からなる絶縁層に溝を形成する溝形成工程と、
前記溝の内面にMnからなる金属膜を被着させる金属膜被着工程と、
前記金属膜被着工程後、熱処理により、前記溝の内面上にMnxSiyOz(x,y,z:零よりも大きい数)からなるバリア膜を形成するバリア膜形成工程と、
前記バリア膜上にCuを主成分とする金属材料からなるCu配線を形成する配線形成工程とを含む、半導体装置の製造方法。 - 前記配線形成工程は、
スパッタ法により、前記バリア膜上にCuを主成分とする金属材料からなるシード膜を形成する工程と、
前記シード膜上にCuからなるめっき層を形成する工程とを含む、請求項1に記載の半導体装置の製造方法。 - 前記配線形成工程は、熱処理により、前記めっき層を結晶化させる結晶化工程を含む、請求項2に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214626A JP2010050359A (ja) | 2008-08-22 | 2008-08-22 | 半導体装置の製造方法 |
US12/536,472 US8110504B2 (en) | 2008-08-05 | 2009-08-05 | Method of manufacturing semiconductor device |
US13/345,046 US8647984B2 (en) | 2008-08-05 | 2012-01-06 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214626A JP2010050359A (ja) | 2008-08-22 | 2008-08-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010050359A true JP2010050359A (ja) | 2010-03-04 |
Family
ID=42067197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008214626A Pending JP2010050359A (ja) | 2008-08-05 | 2008-08-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010050359A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345325A (ja) * | 2000-06-02 | 2001-12-14 | Nec Kyushu Ltd | 半導体装置の配線形成方法 |
JP2004319834A (ja) * | 2003-04-17 | 2004-11-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007067107A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2008091830A (ja) * | 2006-10-05 | 2008-04-17 | Toshiba Corp | 半導体装置、およびその製造方法 |
JP2009147137A (ja) * | 2007-12-14 | 2009-07-02 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-08-22 JP JP2008214626A patent/JP2010050359A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345325A (ja) * | 2000-06-02 | 2001-12-14 | Nec Kyushu Ltd | 半導体装置の配線形成方法 |
JP2004319834A (ja) * | 2003-04-17 | 2004-11-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007067107A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
JP2008091830A (ja) * | 2006-10-05 | 2008-04-17 | Toshiba Corp | 半導体装置、およびその製造方法 |
JP2009147137A (ja) * | 2007-12-14 | 2009-07-02 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI269404B (en) | Interconnect structure for semiconductor devices | |
JP4198906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
US8647984B2 (en) | Method of manufacturing semiconductor device | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
JP2006324584A (ja) | 半導体装置およびその製造方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP3816091B1 (ja) | 半導体装置及びその製造方法 | |
JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4733804B2 (ja) | 配線の形成方法 | |
KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
JP2006073569A (ja) | 半導体装置とその製造方法 | |
JP2010050359A (ja) | 半導体装置の製造方法 | |
JP2011029554A (ja) | 半導体装置の製造方法 | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
JP2007258390A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP3939270B2 (ja) | 配線構造の形成方法 | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
JP2004289009A (ja) | 半導体装置の製造方法 | |
JPH11111842A (ja) | 多層配線構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Effective date: 20110805 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131114 |