JPH09260376A

JPH09260376A - 半導体装置およびその製造方法

Info

Publication number: JPH09260376A
Application number: JP6113996A
Authority: JP
Inventors: Atsuko Sakata; 敦子坂田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-18
Filing date: 1996-03-18
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】Ｃｕ多層配線の信頼性の向上を図ること。【解決手段】コンタクトホール内１３にＴｉＡｌ₃ 薄膜
１７を介してＣｕ配線１６を形成した後、ＴｉＡｌ₃ 薄
膜１７とＣｕ配線１６とを固相反応させ、ＴｉＡｌ₃ 薄
膜１７とＣｕ配線１６との界面に、拡散防止膜としての
Ｔｉ₂ ＣｕＡｌ₅膜１９を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、銅を主成分とする
配線、電極中の銅の拡散防止技術に特徴がある半導体装
置およびその製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化に伴って、
配線や電極の微細化が進んでいる。これに対応して、従
来から使用されているＡｌ、Ａｌ合金等の配線材料や電
極材料の代わりに、Ｃｕを配線材料等として用いること
が検討されている。

【０００３】その理由としては、Ｃｕは、その電気抵抗
率が１．７μΩ・ｃｍで、Ａｌの電気抵抗率２．８μΩ
・ｃｍに比べて低いこと、Ａｌに比べてストレスマイグ
レーション耐性、エレクトロマイグレーション耐性が高
いことなどがあげられる。

【０００４】Ｃｕは、シリコン酸化膜や、シリコン膜な
どのＳｉを含む膜中を急速に拡散する。このため、Ｃｕ
を配線等に用いる場合には、Ｃｕ配線等の下地に拡散防
止膜（バリアメタル膜）を設けたり、Ｃｕ配線等を拡散
防止膜で囲むことが必要となる。

【０００５】拡散防止膜の材料としては、高融点金属窒
化物、例えば、ＴｉＮがあるが、最近、拡散防止能力が
より高いＴｉＳｉ_x Ｎ_y 、ＷＳｉ_x Ｎ_y などのアモルフ
ァスメタルが検討されている。

【０００６】本発明者は、この種のアモルファスのバリ
アメタルを用いて下記のような方法により素子上にＣｕ
の多層配線を作製した。まず、図３（ａ）に示すよう
に、シリコン基板７１にＭＯＳＦＥＴを形成した後、全
面に層間絶縁膜７２をＣＶＤ法により形成する。

【０００７】次に図３（ｂ）に示すように、二つのソー
ス・ドレイン拡散層およびゲート電極上の層間絶縁膜７
２にコンタクトホール７３を反応性イオンエッチングに
より開孔した後、選択ＣＶＤ法によりコンタクトホール
７３内にＷプラグ７４を埋込み形成する。

【０００８】次に図３（ｃ）に示すように、厚さ約３０
ｎｍのＴｉＳｉ_0.6 Ｎ膜７５、Ｃｕ膜７６を全面に順次
形成した後、これらＴｉＳｉ_0.6 Ｎ膜７５、Ｃｕ膜７６
を反応性イオンエッチングにより配線形状にパターニン
グする。

【０００９】ＴｉＳｉ_0.6 Ｎ膜７５は、例えば、ＤＣス
パッタリング法により形成する。また、Ｃｕ膜７６は、
例えば、スパッタリング法またはＣＶＤ法により形成す
る。次に同図（ｃ）に示すように、全面に厚さ約３０ｎ
ｍのＴｉＳｉ_0.6 Ｎ膜７７を全面に形成した後、全面を
反応性イオンエッチング等によりエッチングすることに
より、周囲がＴｉＳｉ_0.6 Ｎ膜７５，７７により囲まれ
たＣｕ配線７６が得られる。

【００１０】次に図３（ｄ）に示すように、ＮＦ₃ 、Ｃ
Ｆ₄ 、ＳｉＦ₄ 等のガスを用いてフッ素（Ｆ）を添加し
ながら、ＴＥＯＳを主原料ガスとするプラズマＣＶＤ法
によりＦ添加層間絶縁膜７８を全面に形成した後、Ｆ添
加層間絶縁膜７８の吸湿性を増加させ、特性を劣化させ
る原因となる余剰なＦを除去するために、４５０℃、１
５分〜３０分の熱処理（Ｆ除去熱処理）を行なう。この
後、上記工程を複数回繰り返すことにより、ＭＯＳＦＥ
Ｔ上にＣｕ多層配線を形成した。

【００１１】このようなＣｕ多層配線プロセスを調べた
ところ、以下のような問題があることが分かった。ま
ず、Ｃｕ配線の多層化により後工程プロセスの高温アニ
ールの回数が増加することにより、Ｃｕ配線の抵抗（Ｃ
ｕ配線抵抗）が特異的に増加することが分かった。

【００１２】また、Ｃｕ配線の積み上げ数が多いほど、
Ｃｕ配線の寿命が短くなることが確認された。また、Ｃ
ｕ配線のエレクトロマイグレーション試験を行なった結
果、上述したＣｕ配線抵抗の特異的な増加は一層顕著に
なることが明らかになった。

【００１３】また、ＭＯＳＦＥＴを調べたところ、後工
程プロセスの高温アニール回数が増加するほど、接合リ
ークが増大したり、ゲート酸化膜の耐圧が劣化すること
が確認された。

【００１４】また、同様のＭＯＳＦＥＴを多数作成し、
長時間の電圧印加ストレス試験を行なったところ、Ｃｕ
配線の積み上げ数が多いほど、接合リーク特性や、ゲー
ト酸化膜の耐圧等の素子特性が劣化したＭＯＳＦＥＴの
数が増加することが確認された。

【００１５】以上の問題点の原因を追及した結果、以下
のことが明らかになった。まず、Ｃｕ配線の積み上げ数
が増加するに従って、下層のＣｕ配線中にストレスマイ
グレーションによると考えられるボイドが多く観察さ
れ、これがＣｕ配線抵抗の上昇を招いていることが明ら
かになった。ボイドの発生密度は、下層のＣｕ配線ほど
高かった。

【００１６】また、Ｆ添加層間絶縁膜７８の成膜工程お
よびＦ除去熱処理の工程を繰り返すことにより、ＴｉＳ
ｉ_0.6 Ｎ膜７５，７７中に徐々に結晶核が発生・成長し
て、ＴｉＳｉ_0.6 Ｎの結晶化が起こることが分かった。

【００１７】このＴｉＳｉ_0.6 Ｎの結晶化の確率は、Ｃ
ｕ配線の積み上げ数が増加するに従って高くなり、下層
のＣｕ配線のＴｉＳｉ_0.6 Ｎ膜ほどその結晶化の確率が
高いことも明らかになった。

【００１８】結晶粒界がＴｉＳｉ_0.6 Ｎ膜７５，７７を
貫通すると、ＴｉＳｉ_0.6 Ｎ膜７５，７７のバリア性は
急激に低下する。その結果、上記貫通部分からＣｕが拡
散してＭＯＳＦＥＴまで到達し、素子特性の劣化が起こ
ることが分かった。

【００１９】さらに、Ｆ添加層間絶縁膜７８中の余剰な
Ｆが原因でＴｉＳｉ_0.6 Ｎ膜７５，７７にエッチングが
生じ、ＴｉＳｉ_0.6 Ｎ膜７５，７７のバリア性が劣化す
ることも分かった。

【００２０】また、エレクトロマイグレーション試験の
結果であるＣｕ配線抵抗の特異な増加や、長時間の電圧
印加ストレス試験の結果である素子特性の劣化も、Ｃｕ
配線中にボイドが発生することや、ＴｉＳｉ_0.6 Ｎ膜７
５，７７中に結晶核が発生することが原因であることが
明らかになった。これは通電、発熱によりＣｕ原子の移
動が生じたり、ＴｉＳｉ_0.6 Ｎ膜の結晶化が生じたため
と考えられる。

【００２１】次世代の微細な配線の多層化する場合、こ
れまでよりも、層間絶縁膜の成膜工程や高温アニール等
の高温熱処理工程が配線に与える影響は大きくなり、こ
れにより、Ｃｕ配線は以下の２つの問題を抱えることが
予想される。

【００２２】一つはＣｕはその融点が低いため、種々の
高温熱処理工程による熱履歴によって、Ｃｕ配線中にボ
イドが発生しやくなり、これにより、配線抵抗の上昇
や、配線断線が生じやすくなる。

【００２３】もう一つは、拡散防止膜を構成するＴｉＳ
ｉ_0.6 Ｎ等のアモルファスバリアメタルは、熱力学的に
は準安定な物質であるため、高温熱処理工程や長時間の
低温熱処理工程による熱履歴によって、より安定な状態
に遷移して結晶化することである。

【００２４】その結果、拡散防止膜のバリア性が劣化
し、Ｃｕ配線中のＣｕが拡散し、この拡散したＣｕはＳ
ｉ中でミッドギャップ近くに素子特性の劣化原因となる
準位を形成するようになる。なお、近年の研究によっ
て、Ｃｕ配線中のＣｕの拡散は表面拡散が主体であるこ
とが明らかになってきている。

【００２５】このように、種々の高温熱処理工程等によ
る熱履歴によって、Ｃｕ配線そのものの信頼性が低下す
るとともに、拡散防止膜のバリア性が劣化すると、素子
全体の信頼性を確保することが困難になる。

【００２６】最近検討されている配線形成方法の１つと
して、配線間の接続を行なうヴィアホール内にＣｕプラ
グを形成する工程または基板と配線との接続を行なうコ
ンタクトホール内にＣｕプラグを形成する工程と、Ｃｕ
配線を形成する工程とを同時に行なう方法（ダマシン
法）がある。

【００２７】この種の配線形成方法の場合、プラグと配
線とが拡散防止膜で区切られた通常の配線形成方法の場
合と異なり、ＣｕプラグおよびＣｕ配線のＣｕ拡散が同
時に起こる。したがって、ＣｕプラグおよびＣｕ配線の
マイグレーションを同時に考慮する必要も生じ、今後一
層Ｃｕ配線の信頼性を確保する必要性が増大する。

【００２８】

【発明が解決しようとする課題】上述の如く、従来の技
術では、Ｃｕ配線を多層化すると、Ｃｕ配線の抵抗が上
昇したり、Ｃｕ配線下の素子の信頼性が低下するという
問題があった。本発明は、上記事情を考慮してなされた
もので、その目的とするところは、多層化に有利なＣｕ
配線構造を有する半導体装置およびその製造方法を提供
することにある。

【００２９】

【課題を解決するための手段】

［概要］上記目的を達成するために、本発明に係る半導
体装置（請求項１）は、銅を主成分とし、配線および電
極の少なくとも一方としての導電膜と、この導電性膜の
表面の少なくとも一部に設けられ、銅、高融点金属およ
びこれら金属とは異なる他の金属からなる高融点金属間
化合物膜とを備えたことを特徴とする。

【００３０】また、本発明に係る他の半導体装置（請求
項２）は、上記半導体装置（請求項１）において、前記
高融点金属間化合物膜が、結晶構造がＬ１₂ 構造の高融
点金属間化合物を含むことを特徴とする。

【００３１】また、本発明に係る他の半導体装置（請求
項３）は、上記半導体装置（請求項１）において、前記
高融点金属間化合物膜が、前記導電膜と、前記高融点金
属間化合物とは異なる他の高融点金属間化合物からなる
高融点金属間化合物膜とにより挟まれていることを特徴
とする。

【００３２】また、本発明に係る他の半導体装置（請求
項４）は、上記半導体装置（請求項３）において、前記
他の高融点金属間化合物が、ＡｌとＴｉ、ＡｌとＦｅと
Ｔｉ、ＡｌとＮｉとＴｉ、ＡｌとＺｎとＴｉ、ＣｕとＴ
ｉ、ＮｉとＴｉ、ＣｕとＮｉとＴｉ、ＡｌとＮｉ、Ｎｉ
とＳｉ、ＮｉとＴｉ、またはＮｉとＳｉとＴｉの化合物
であることを特徴とする。

【００３３】また、本発明に係る半導体装置の製造方法
（請求項５）は、銅を主成分とし、配線および電極の少
なくとも一方としての導電膜の表面の少なくとも一部に
第１の高融点金属間化合物膜を形成する工程と、前記導
電膜と前記第１の高融点金属間化合物膜とを反応させ
て、前記導電膜と前記第１の高融点金属間化合物膜との
界面に、第２の高融点金属間化合物膜を形成する工程と
を有することを特徴とする。

【００３４】ここで、銅拡散防止膜は、請求項２と同様
に結晶構造がＬ１₂ 構造の高融点金属間化合物を含むこ
とが好ましい。また、第１の高融点金属間化合物膜は、
請求項４に記載した化合物により形成されていることが
好ましい。

【００３５】本発明の好ましい形態は以下の通りであ
る。（１）高融点金属間化合物膜が導電膜の全面に形成され
ていること。（２）他の高融点金属間化合物膜（第１の高融点金属間
化合物膜）は、Ａｌ₃ Ｔｉ、Ａｌ₂₂Ｆｅ₃ Ｔｉ₈ 、Ａｌ
₆₇Ｎｉ₈ Ｔｉ₂₅、Ａｌ₆₆Ｚｎ₉ Ｔｉ₂₅、（Ｃｏ，Ｎｉ）
₃ Ｔｉ，Ａｌ₃ Ｎｉ、またはＮｉ₃ （Ｓｉ，Ｔｉ）によ
り形成されていること。

【００３６】ここで、（Ｃｏ，Ｎｉ）₃ Ｔｉの表記は、
ＣｏとＮｉの量の合計（ＣｏとＮｉの一方がゼロでも良
い）がＴｉの量の３倍を意味している。Ｎｉ₃ （Ｓｉ，
Ｔｉ）の表記も同様である。（３）銅拡散防止膜は、Ｔｉ₂ ＣｕＡｌ₅ 、またはＴｉ
₂ ＣｕＡｌ₅ と（２）に記載の物質のいずれかとの混合
物により形成されていること。（４）銅拡散防止膜が、結晶構造がＬ１₂ 構造のＴｉ₂
ＣｕＡｌ₅ を含む場合、Ｃｕの組成比は、約８〜１２．
５ｍｏｌ％であることが好ましい。

【００３７】［作用］本発明の如きの材料からなる銅拡
散防止膜は、従来のＴｉＳｉ_0.6 Ｎ等のアモルファスメ
タル等に比べて、熱力学的に安定で高温熱処理の繰り返
しに強く（これは熱処理による生じる反応でより安定に
なるからである）、Ｃｕ拡散に対して高いバリア性を有
する高融点金属間化合物である。

【００３８】したがって、本発明によれば、Ｃｕを主成
分とする配線や金属を多層化しても、配線等の抵抗の上
昇や、配線等下の素子の信頼性の低下を効果的に防止で
きるようになる。

【００３９】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。（第１の実施形態）図１は、本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程断面図である。

【００４０】まず、図１（ａ）に示すように、シリコン
基板１１に周知の方法によりＭＯＳＦＥＴを形成し、次
いでこのＭＯＳＦＥＴが形成されたシリコン基板１１の
全面に層間絶縁膜１２をＣＶＤ法により形成する。

【００４１】図中、１はゲート酸化膜、２はゲート電
極、３はゲート側壁絶縁膜、４はソース・ドレイン拡散
層、５はシリサイド層を示しており、これら１〜５によ
りＬＤＤ構造のＭＯＳＦＥＴが形成されている。

【００４２】ＭＯＳＦＥＴは、例えば、以下のように形
成する。まず、シリコン基板１１の表面を熱酸化してゲ
ート酸化膜１を形成する。次にゲート酸化膜１上にゲー
ト電極２となる多結晶シリコン膜を形成した後、この多
結晶シリコン膜をゲート電極形状にパターニングして、
ゲート電極２を形成する。

【００４３】次にゲート電極２をマスクとして不純物イ
オンを注入して、低濃度で浅いソース・ドレイン拡散層
を形成する。次に全面にゲート側壁絶縁膜３となる絶縁
膜を形成した後、この絶縁膜を反応性イオンエッチング
等の異方性エッチングにより全面エッチングして、ゲー
ト電極２の側壁に上記絶縁膜を選択的に残置することに
より、ゲート側壁絶縁膜３を形成する。

【００４４】次にゲート電極２、ゲート側壁絶縁膜３を
マスクとして不純物をイオン注入して、相対的に高濃度
で深いソース・ドレイン拡散層を形成する。この結果、
図に示すソース・ドレイン拡散層４が完成する。

【００４５】次に全面に高融点金属膜を形成した後、熱
処理により、該高融点金属膜とゲート電極２、該高融点
金属膜とソース・ドレイン拡散層４を反応させて、シリ
サイド層５を形成する。

【００４６】最後に、未反応の高融点金属膜を除去し
て、図に示すような構造のＭＯＳＦＥＴが完成する。ま
た、図中、６は素子分離絶縁膜を示している。素子分離
絶縁膜６の厚さは例えば４００ｎｍである。図ではＬＯ
ＣＯＳによる素子分離絶縁膜６を示してあるが、これに
限定されるものではない。

【００４７】次に図１（ｂ）に示すように、二つのソー
ス・ドレイン拡散層４およびゲート電極２上の層間絶縁
膜１２にコンタクトホール１３を反応性イオンエッチン
グにより開孔した後、選択ＣＶＤ法によりコンタクトホ
ール１３内にＷプラグ１４を埋込み形成する。

【００４８】次に図１（ｃ）に示すように、厚さ約３０
ｎｍのＴｉＡｌ₃ 薄膜１５、Ｃｕ膜１６を全面に順次形
成した後、これらＴｉＡｌ₃ 薄膜１５、Ｃｕ膜１６を反
応性イオンエッチングにより配線形状にパターニングす
る。

【００４９】ＴｉＡｌ₃ 薄膜１５は、例えば、ＤＣスパ
ッタリング法により形成する。また、Ｃｕ膜１６は、例
えば、スパッタリング法またはＣＶＤ法により形成す
る。次に同図（ｃ）に示すように、全面に厚さ約３０ｎ
ｍのＴｉＡｌ₃ 膜１７を全面に形成した後、全面を反応
性イオンエッチング等により異方性エッチングすること
により、全面がＴｉＡｌ₃ 薄膜１５，１７により被覆さ
れたＣｕ配線１６が形成される。

【００５０】次に図１（ｄ）に示すように、ＴＥＯＳを
主原料ガスとするプラズマＣＶＤ法により層間絶縁膜１
８を全面に形成する。次に同図（ｄ）に示すように、熱
処理により、ＴｉＡｌ₃ 薄膜１５，１７とＣｕ配線１６
とを固相反応させ、ＴｉＡｌ₃ 薄膜１５，１７とＣｕ配
線１６との界面に拡散防止膜としてのＴｉ₂ ＣｕＡｌ₅
膜１９を形成する。

【００５１】この結果、全面がＴｉ₂ ＣｕＡｌ₅ 膜１９
により被覆されたＣｕ配線１６が得られる。なお、Ｔｉ
₂ ＣｕＡｌ₅ 膜１９を形成した後、層間絶縁膜１８を形
成しても良い。この後、全面に層間絶縁膜（不図示）を
ＣＶＤ法により形成する。この層間絶縁膜は、層間絶縁
膜１８で十分である場合には不要である。

【００５２】以降、上記工程を回繰り返すことにより、
ＭＯＳＦＥＴ上に必要な数だけＣｕ配線を形成すること
により、Ｃｕ多層配線が完成する。このようにして製造
した半導体装置のＣｕ多層配線の抵抗を調べた結果、従
来方法において生じていた高温熱処理工程の繰り返しに
よるＣｕ配線抵抗の特異的な増加は検出されなかった。

【００５３】また、長時間の電圧印加ストレス実験を行
なっても、接合リーク特性の劣化、ゲート酸化膜耐圧等
の素子特性の劣化は生じなかった。また、Ｃｕ多層配線
を断面ＳＥＭにより調べたところ、ストレスマイグレー
ションによるボイドの発生、断線は観察されなかった。

【００５４】また、反応防止膜としてＴｉＳｉ_0.6 Ｎ膜
を用いた従来法の場合よりも、エレクトロマイグレーシ
ョン耐性は改善され、また、ばらつきも抑えられること
が明らかになった。

【００５５】このような良好な結果が得られた理由は、
本実施形態では、拡散防止膜としてＴｉ₂ ＣｕＡｌ₅ 膜
１９を使用しているからである。すなわち、ＴｉＳｉ
_0.6 Ｎ等のアモルファスメタル等は、高温熱処理に繰り
返しによって結晶化を生じ、Ｃｕ拡散に対して高いバリ
ア性が劣化するのに対して、Ｔｉ₂ ＣｕＡｌ₅ は熱的に
安定な高融点金属間化合物であるからである。

【００５６】また、熱工程が進み、ＴｉＡｌ₃ とＣｕの
反応によって、Ｔｉ₂ ＣｕＡｌ₅ が形成されるほど、よ
り介面は熱力学的に安定な相へ変わる。したがって、多
層化によって熱工程数が増えることにより、下層のＴｉ
₂ ＣｕＡｌ₅ 膜１９の形成がより進み、下層配線周辺は
より安定な相で囲まれる。

【００５７】ここで、重要なのは、単なるＴｉＡｌ₃ と
いう高融点金属間化合物、つまり、２元系の高融点金属
間化合物ではなく、Ｃｕも含まれた３元系の高融点金属
間化合物であるＴｉ₂ ＣｕＡｌ₅ を用いたことにある。

【００５８】ＴｉＡｌ₃ は延性に難点があり、転位が発
生しやすく、拡散防止膜の材料としては不適当である。
しかし、これに配線材料であるＣｕを添加することによ
り、Ｌ１₂ 構造という対称性の高い結晶構造が得られ、
延性、耐酸化性がより改善された拡散防止膜の材料とし
て有効な物質となる。

【００５９】本実施形態では、Ｃｕ配線１６とＴｉＡｌ
₃ 薄膜１５との固相反応により、Ｃｕ拡散の防止に有効
なＬ１₂ の結晶構造を有するＡｌ₅ ＣｕＴｉ₂ 膜１９を
形成している。

【００６０】また、Ｔｉ₂ ＣｕＡｌ₅ 膜１９は、Ｃｕの
拡散防止膜として働くだけではなく、上部多層配線を形
成する際の層間絶縁膜層の成膜時に、Ｃｕ配線１６の酸
化防止膜として働く。

【００６１】さらに、Ｔｉ₂ ＣｕＡｌ₅ 膜１９は、スト
レスマイグレーション耐性、エレクトロマイグレーショ
ン耐性の向上に寄与する。ストレスマイグレーション耐
性が向上するのは、Ｔｉ₂ ＣｕＡｌ₅ 膜１９によりＣｕ
配線１６の表面におけるＣｕ拡散が抑制されるからであ
る。また、エレクトロマイグレーション耐性が向上する
のは、Ｔｉ₂ ＣｕＡｌ₅ 膜１９が高温熱処理に対して安
定であるからである。

【００６２】Ｔｉ₂ ＣｕＡｌ₅ 膜１９のＣｕの組成比は
約８〜１２．５ｍｏｌ％であることが望ましい。このよ
うなＣｕ組成比のＴｉ₂ ＣｕＡｌ₅ 膜１９をＸ線回折測
定により調べたところ、その結晶構造はＬ１₂ 構造また
はそれを含む結晶構造であることが確認された。

【００６３】なお、本実施形態では、ＴｉＡｌ₃ 薄膜１
５，１７は、Ａｌ₅ ＣｕＴｉ₂ 膜１９を形成する際の固
相反応後に残るが、残らない条件で固相反応を行なって
も良い。（第２の実施形態）図２は、本発明の第２の実施形態に
係る半導体装置の製造方法を示す工程断面図である。

【００６４】まず、図２（ａ）に示すように、シリコン
基板３１に周知の方法によりＭＯＳＦＥＴを形成し、次
いでこのＭＯＳＦＥＴが形成されたシリコン基板３１の
全面に層間絶縁膜３２をＣＶＤ法により形成する。

【００６５】図中、２１はゲート酸化膜、２２はゲート
電極、２３はゲート側壁絶縁膜、２４はソース・ドレイ
ン拡散層、２５はシリサイド層を示しており、これら２
１〜２５によりＬＤＤ構造のＭＯＳＦＥＴが形成されて
いる。このＭＯＳＦＥＴの形成方法は、例えば、第１の
実施形態のそれに準じたものを採用する。

【００６６】また、図中、２６は素子分離絶縁膜を示し
ている。素子分離絶縁膜２６の厚さは例えば４００ｎｍ
である。図ではＬＯＣＯＳによる素子分離絶縁膜２６を
示してあるが、これに限定されるものではない。

【００６７】次に図２（ｂ）に示すように、二つのソー
ス・ドレイン拡散層２４およびゲート電極２２上の層間
絶縁膜３２にスルーホール（コンタクトホールおよび配
線溝）３３を反応性イオンエッチングにより開孔する
（ダマシン法）。

【００６８】具体的には、まず、ソース・ドレイン拡散
層２４、ゲート電極２２に達するコンタクトホールを形
成し、次いで層間絶縁膜３２の表面に配線溝を形成す
る。コンタクトホールの深さ、層間絶縁膜３２の膜厚と
同じである。また、配線溝の幅は、例えば、３００ｎｍ
である。なお、配線溝、コンタクトホールの形成順序は
この逆でも良い。

【００６９】次に同図（ｂ）に示すように、スパッタリ
ング法により、Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅を３０ｎｍ堆積する
ことにより、スルーホール３３内にＡｌ₆₇Ｎｉ₈ Ｔｉ₂₅
薄膜３４を埋込み形成する。

【００７０】次に熱ＣＶＤ装置の反応室（真空容器）内
に上記工程を経たシリコン基板３１を搬入した後、基板
温度を２００℃に設定した状態で、原料であるヘキサフ
ルオロアセチルアセトン・トリメチルビニルシラン銅
（（ｈｆａｃ）Ｃｕ（ｔｍｖｓ））を加熱気化するとと
もに、原料ガス分圧を約０．３Ｔｏｒｒに保持すること
により、減圧熱ＣＤＶ法により、同図（ｂ）に示すよう
に、スルーホール３３内に厚さ約２５０ｎｍのＣｕ配線
３５を形成する。

【００７１】次に同図（ｂ）に示すように、全面に厚さ
３０ｎｍのＡｌ₆₇Ｎｉ₈ Ｔｉ₂₇薄膜３６を形成した後、
これをパターニングして、Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜３
４，３６で囲まれたＣｕ配線３５を形成する。

【００７２】次に図２（ｃ）に示すように、ＮＦ₃ ，Ｃ
Ｆ₄ またはＳＦ₄ 等のガスを用いてＦを添加しながらＴ
ＥＯＳを原料ガスとするプラズマＣＶＤによりＦ添加層
間絶縁膜３７を全面に形成する。

【００７３】この後、Ｆ添加層間絶縁膜３７の吸湿性を
増加させ、特性を劣化させる原因となる余剰なＦを除去
するために、４５０℃、１５分〜３０分の熱処理（Ｆ除
去熱処理）を行なう。

【００７４】次に同図（ｃ）に示すように、熱処理によ
り、Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜３４，３６とＣｕ配線３５
を固相反応させ、Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜３４，３６と
Ｃｕ配線３５との界面に拡散防止膜としてのＴｉ₂ Ｃｕ
Ａｌ₅ 膜３８を形成する。

【００７５】この結果、全面がＴｉ₂ ＣｕＡｌ₅ 膜３８
により全面が被覆されたＣｕ配線３５が得られる。な
お、Ｔｉ₂ ＣｕＡｌ₅ 膜３８を形成した後、Ｆ添加層間
絶縁膜３７を形成しても良い。この後、全面に層間絶縁
膜（不図示）をＣＶＤ法により形成する。この層間絶縁
膜はＦ添加層間絶縁膜３７で十分である場合には不要で
ある。

【００７６】以降、上記工程を回繰り返すことにより、
ＭＯＳＦＥＴ上に必要な数だけＣｕ配線を形成して、Ｃ
ｕ多層配線が完成する。このようにして製造した半導体
装置のＣｕ多層配線の抵抗を調べた結果、従来方法にお
いて生じていた高温熱処理工程の繰り返しによるＣｕ配
線抵抗の特異的な増加は検出されなかった。また、Ｃｕ
配線抵抗のばらつきも小さかった。

【００７７】また、長時間の電圧印加ストレス実験を行
なっても、接合リーク特性の劣化、ゲート酸化膜耐圧等
の素子特性の劣化は生じなかった。また、反応防止膜と
してＴｉＳｉ_0.6 Ｎ膜を用いた従来法の場合よりも、エ
レクトロマイグレーション耐性は改善され、また、ばら
つきも抑えられることが明らかになった。

【００７８】また、Ｆ添加層間絶縁膜３７中のＦの脱離
によるＴｉ₂ ＣｕＡｌ₅ 膜３８のエッチングも見当たら
なかった。また、Ｃｕ多層配線を断面ＳＥＭにより調べ
たところ、反応防止膜としてＴｉＳｉ_0.6 Ｎ膜を用いた
従来のＣｕ多層配線の形成方法の場合とは異なり、Ｃｕ
多層配線の下層部（第１または第２Ｃｕ配線）近傍には
ストレスマイグレーションによるボイドは観察されなか
った。

【００７９】Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜は熱的にもともと
安定なＬ１₂ 構造を持っているが、本実施形態では、こ
れがＣｕ配線と反応して、さらにＡｌ₅ ＣｕＴｉ₂ とい
うＬ１₂ 構造を形成するので、Ｃｕ配線表面は常に熱力
学的に安定な相で囲まれている。そのため上記のような
効果が生じるのである。

【００８０】Ａｌ₅ ＣｕＴｉ₂ 膜３８のＣｕの組成比は
約８〜１２．５ｍｏｌ％であることが望ましい。このよ
うなＣｕ組成比のＡｌ₅ ＣｕＴｉ₂ 膜３８をＸ線回折測
定により調べたところ、その結晶構造はＬ１₂ 構造また
はそれを含む結晶構造であることが確認された。

【００８１】なお、本実施形態では、Ａｌ₆₇Ｎｉ₈ Ｔｉ
₂₅薄膜３４，３６はＡｌ₅ ＣｕＴｉ₂ 膜３８を形成する
際の固相反応後に残るが、残らない条件で固相反応を行
なっても良い。

【００８２】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、上記実施形態では、ＴｉＡ
ｌ₃ 薄膜１５、Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜３４を用いた
が、これとは異なる組成比であっても良い。要は、拡散
防止膜として有効なＴｉとＡｌとＣｕの金属間化合物膜
がＣｕ配線の表面に形成される組成比を選べば良い。

【００８３】さらに、上記薄膜の代わりに、Ａｌ₂₂Ｆｅ
₃ Ｔｉ₈ 、Ａｌ₆₆Ｚｎ₉ Ｔｉ₂₅、（Ｃｏ，Ｎｉ）₃ Ｔ
ｉ，Ａｌ₃ Ｎｉ、またはＮｉ₃ （Ｓｉ，Ｔｉ）の薄膜を
用いても良い。

【００８４】また、Ｃｕ配線とそれをとり囲むＡｌ₅ Ｃ
ｕＴｉ₂ 膜の外表面に、ＴｉＮ、ＴｉＳｉ_x Ｎ_y 、ＷＮ
_x 、ＷＳｉ_x Ｎ_y などの材料からなる拡散防止膜を形成
することにより、さらにＣｕ多層配線の信頼性を向上す
ることができる。

【００８５】また、上記実施形態では、Ｃｕ配線の表面
全面にＡｌ₅ ＣｕＴｉ₂ 膜を形成したが、必要な箇所に
部分的に形成しても良い。例えば、上下のＣｕ配線間の
境界部分のみにＡｌ₅ ＣｕＴｉ₂ 膜を形成しても良い。

【００８６】また、上記実施形態では、Ｃｕ配線の場合
について説明したが、本発明はＣｕ電極にも適用でき
る。また、Ｃｕ配線はＣｕが主成分であれば良く、必ず
しもＣｕ１００％である必要はない。

【００８７】また、上記実施形態では、ＭＯＳＦＥＴ上
にＣｕ多層配線を形成したが、他のバイポーラトランジ
スタ等の半導体素子上に形成しても良い。その他、上記
事項以外の［手段］の項で述べた事項など、本発明の要
旨を逸脱しない範囲で、種々変形して実施できる。

【００８８】

【発明の効果】以上詳述したように本発明によれば、
銅、高融点金属およびこれら金属とは異なる他の金属の
高融点金属間化合物からなる銅拡散防止膜を用いること
により、Ｃｕ配線を多層化しても、Ｃｕ配線の抵抗の上
昇やＣｕ配線下の素子の信頼性の低下を効果的に防止で
きるようになる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造方法を示す工程断面図

【図２】本発明の第２の実施形態に係る半導体装置の製
造方法を示す工程断面図

【図３】従来の半導体装置の製造方法を示す工程断面図

【符号の説明】

１…ゲート酸化膜２…ゲート電極３…ゲート側壁絶縁膜４…ソース・ドレイン拡散層５…シリサイド層６…素子分離絶縁膜１１…シリコン基板１２…層間絶縁膜１３…コンタクトホール１４…Ｗプラグ１５…ＴｉＡｌ₃ 薄膜（第１の高融点金属間化合物膜）１６…Ｃｕ配線１７…ＴｉＡｌ₃ 薄膜（第１の高融点金属間化合物膜）１８…層間絶縁膜１９…Ｔｉ₂ ＣｕＡｌ₅ 膜（銅拡散防止膜、第２の高融
点金属間化合物膜）２１…ゲート酸化膜２２…ゲート電極２３…ゲート側壁絶縁膜２４…ソース・ドレイン拡散層２５…シリサイド層２６…素子分離絶縁膜３１…シリコン基板３２…層間絶縁膜３３…コンタクトホール３４…Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₅薄膜（第１の高融点金属間化
合物膜）３５…Ｃｕ配線３６…Ａｌ₆₇Ｎｉ₈ Ｔｉ₂₇薄膜（第１の高融点金属間化
合物膜）３７…Ｆ添加層間絶縁膜３８…Ｔｉ₂ ＣｕＡｌ₅ 膜（銅拡散防止膜、第２の高融
点金属間化合物膜）

Claims

【特許請求の範囲】

【請求項１】銅を主成分とし、配線および電極の少なく
とも一方としての導電膜と、この導電性膜の表面の少なくとも一部に設けられ、銅、
高融点金属およびこれら金属とは異なる他の金属からな
る高融点金属間化合物膜とを具備してなることを特徴と
する半導体装置。
【請求項２】前記高融点金属間化合物膜は、結晶構造が
Ｌ１₂ 構造の高融点金属間化合物を含むことを特徴とす
る請求項１に記載の半導体装置。
【請求項３】前記高融点金属間化合物膜は、前記導電膜
と、前記高融点金属間化合物とは異なる他の高融点金属
間化合物からなる高融点金属間化合物膜とにより挟まれ
ていることを特徴とする請求項１に記載の半導体装置。
【請求項４】前記他の高融点金属間化合物は、ＡｌとＴ
ｉ、ＡｌとＦｅとＴｉ、ＡｌとＮｉとＴｉ、ＡｌとＺｎ
とＴｉ、ＣｕとＴｉ、ＮｉとＴｉ、ＣｕとＮｉとＴｉ、
ＡｌとＮｉ、ＮｉとＳｉ、ＮｉとＴｉ、またはＮｉとＳ
ｉとＴｉの化合物であることを特徴とする請求項３に記
載の半導体装置。
【請求項５】銅を主成分し、配線および電極の少なくと
も一方としての導電膜の表面の少なくとも一部に第１の
高融点金属間化合物膜を形成する工程と、前記導電膜と前記第１の高融点金属間化合物膜とを反応
させて、前記導電膜と前記第１の高融点金属間化合物膜
との界面に、第２の高融点金属間化合物膜を形成する工
程とを有することを特徴とする半導体装置の製造方法。