JPH0817920A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0817920A JPH0817920A JP14831894A JP14831894A JPH0817920A JP H0817920 A JPH0817920 A JP H0817920A JP 14831894 A JP14831894 A JP 14831894A JP 14831894 A JP14831894 A JP 14831894A JP H0817920 A JPH0817920 A JP H0817920A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- contact hole
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】電極材金属により確実に埋め込まれたコンタク
トホ−ル及び埋め込み配線層を有する半導体装置とその
製造方法を提供することである。 【構成】本発明による半導体装置は、半導体基板１１上
のＳｉＯ２膜１３に形成されたコンタクトホ−ル１４
と、コンタクトホ−ル１４の内部及びＳｉＯ２膜１３上
の全面に形成されたＴｉ膜２１及びＴｉＮ膜２２と、該
ＴｉＮ膜２２上に形成されかつコンタクトホ−ル１４の
側壁部に形成されたＴｉ膜２３ａとを有するバリアメタ
ル膜２０と、コンタクトホ−ル１４を埋め込むＡｌ合金
膜１５とからなる。
トホ−ル及び埋め込み配線層を有する半導体装置とその
製造方法を提供することである。 【構成】本発明による半導体装置は、半導体基板１１上
のＳｉＯ２膜１３に形成されたコンタクトホ−ル１４
と、コンタクトホ−ル１４の内部及びＳｉＯ２膜１３上
の全面に形成されたＴｉ膜２１及びＴｉＮ膜２２と、該
ＴｉＮ膜２２上に形成されかつコンタクトホ−ル１４の
側壁部に形成されたＴｉ膜２３ａとを有するバリアメタ
ル膜２０と、コンタクトホ−ル１４を埋め込むＡｌ合金
膜１５とからなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線技術に
係わり、特にコンタクトホ−ルの埋め込み及び埋め込み
型配線に関するものである。
係わり、特にコンタクトホ−ルの埋め込み及び埋め込み
型配線に関するものである。
【０００２】
【従来の技術】半導体装置における配線の多層化が進
み、製造コストのうち配線工程のコストが占める割合は
増している。そのため、製造コストの削減を図るには、
配線工程のコストを削減することが重要である。
み、製造コストのうち配線工程のコストが占める割合は
増している。そのため、製造コストの削減を図るには、
配線工程のコストを削減することが重要である。
【０００３】半導体装置の水平方向が微細化するのに対
し、垂直方向がスケ−リングされないため、０．５μｍ
世代以降、配線層間を結ぶコンタクトホ−ルなどのアス
ペクト比は２以上になっている。このため、コンタクト
ホ−ルの埋め込みに、バリアメタル層を下地に敷いたブ
ランケットＷなど複雑の埋め込み工程が必要となる。ま
た、配線間隔が狭くなりギャップを埋め込むために、プ
ラズマＴＥＯＳやＳＯＧを組み合わせるなど層間膜が多
層化している。このように、配線１層当たりの工程数を
増加しており、製造コストの増大に繋がっている。
し、垂直方向がスケ−リングされないため、０．５μｍ
世代以降、配線層間を結ぶコンタクトホ−ルなどのアス
ペクト比は２以上になっている。このため、コンタクト
ホ−ルの埋め込みに、バリアメタル層を下地に敷いたブ
ランケットＷなど複雑の埋め込み工程が必要となる。ま
た、配線間隔が狭くなりギャップを埋め込むために、プ
ラズマＴＥＯＳやＳＯＧを組み合わせるなど層間膜が多
層化している。このように、配線１層当たりの工程数を
増加しており、製造コストの増大に繋がっている。
【０００４】そこで、製造コストの削減を図るため、コ
ンタクトホ−ルの埋め込みに、Ａｌ成膜後に熱処理をす
ることで埋め込むＡｌリフロ−が用いられてきており、
また配線を埋め込み型配線としている。埋め込み型配線
を形成するには、コンタクトホ−ルの埋め込みと同様
に、Ａｌリフロ−技術が用いられている。
ンタクトホ−ルの埋め込みに、Ａｌ成膜後に熱処理をす
ることで埋め込むＡｌリフロ−が用いられてきており、
また配線を埋め込み型配線としている。埋め込み型配線
を形成するには、コンタクトホ−ルの埋め込みと同様
に、Ａｌリフロ−技術が用いられている。
【０００５】以下、図７乃至図９を参照して、Ａｌリフ
ロ−によるコンタクトホ−ルの埋め込みを説明する。
ロ−によるコンタクトホ−ルの埋め込みを説明する。
【０００６】半導体基板１０１には拡散層１０２が形成
されており、半導体基板１０１上に絶縁膜１０３が形成
されている。拡散層１０２が露出するように絶縁膜１０
３にコンタクトホ−ル１０４を形成する。主面上にバリ
アメタル膜１０５を形成させる（図７）。
されており、半導体基板１０１上に絶縁膜１０３が形成
されている。拡散層１０２が露出するように絶縁膜１０
３にコンタクトホ−ル１０４を形成する。主面上にバリ
アメタル膜１０５を形成させる（図７）。
【０００７】その後、スパッタリングによりＡｌを成膜
し、熱処理を行いコンタクトホ−ル１０４はＡｌ膜１０
６により埋め込まれる（図８）。また、別の方法とし
て、図７の後、絶縁層１０３上のバリアメタル膜１０５
を除去し、バリアメタル膜１０５をコンタクトホ−ル１
０４の内部のみとする。その後、図８と同様に、コンタ
クトホ−ル１０４はＡｌ膜１０６により埋め込まれる
（図９）。
し、熱処理を行いコンタクトホ−ル１０４はＡｌ膜１０
６により埋め込まれる（図８）。また、別の方法とし
て、図７の後、絶縁層１０３上のバリアメタル膜１０５
を除去し、バリアメタル膜１０５をコンタクトホ−ル１
０４の内部のみとする。その後、図８と同様に、コンタ
クトホ−ル１０４はＡｌ膜１０６により埋め込まれる
（図９）。
【０００８】ところで、図１０で示すように、Ａｌ膜１
０６をスパッタリングすると、コンタクトホ−ル１０４
内部にはほとんど堆積されず、絶縁膜１０３上の平坦部
側に堆積される。そのため、図１１に示すように、熱処
理またはスパッタリング時の基板加熱の際にＡｌ膜１０
６が堆積量の多い平坦部側に吸い上げられ、コンタクト
ホ−ル１０４の内部にボイド１０７が発生することがあ
る。
０６をスパッタリングすると、コンタクトホ−ル１０４
内部にはほとんど堆積されず、絶縁膜１０３上の平坦部
側に堆積される。そのため、図１１に示すように、熱処
理またはスパッタリング時の基板加熱の際にＡｌ膜１０
６が堆積量の多い平坦部側に吸い上げられ、コンタクト
ホ−ル１０４の内部にボイド１０７が発生することがあ
る。
【０００９】また、バリアメタル膜１０５をコンタクト
ホ−ル１０４内部のみに形成した場合は、Ａｌ膜１０６
ａはコンタクトホ−ル１０４内に良好に埋め込まれる
が、絶縁膜１０３上にＡｌ膜１０６ｂの如く凝集するこ
とがある。Ａｌとバリアメタル膜１０５との濡れ性は良
くＡｌはコンタクトホ−ル１０４内部に溶融する反面、
Ａｌと絶縁膜との濡れ性は悪く界面が不安定であるため
絶縁膜１０３上にＡｌ膜１０６は凝集する。そのため、
その後のリソグラフィ工程が不可能となる。
ホ−ル１０４内部のみに形成した場合は、Ａｌ膜１０６
ａはコンタクトホ−ル１０４内に良好に埋め込まれる
が、絶縁膜１０３上にＡｌ膜１０６ｂの如く凝集するこ
とがある。Ａｌとバリアメタル膜１０５との濡れ性は良
くＡｌはコンタクトホ−ル１０４内部に溶融する反面、
Ａｌと絶縁膜との濡れ性は悪く界面が不安定であるため
絶縁膜１０３上にＡｌ膜１０６は凝集する。そのため、
その後のリソグラフィ工程が不可能となる。
【００１０】このようにＡｌリフロ−によるコンタクト
ホ−ルの埋め込みを説明したが、埋め込み配線層におい
ても、絶縁膜に開口した埋め込み配線層用溝部にバリア
メタル膜を形成しＡｌを同様に埋め込むため、コンタク
トホ−ルの埋め込みと同様のことがいえる。
ホ−ルの埋め込みを説明したが、埋め込み配線層におい
ても、絶縁膜に開口した埋め込み配線層用溝部にバリア
メタル膜を形成しＡｌを同様に埋め込むため、コンタク
トホ−ルの埋め込みと同様のことがいえる。
【００１１】
【発明が解決しようとする課題】上述のように、コンタ
クトホ−ル及び埋め込み配線層用溝部に電極材金属を埋
め込む際に、上記電極材金属が平坦部側に吸い上げられ
たり、平坦部上で凝集を起こすことがある。
クトホ−ル及び埋め込み配線層用溝部に電極材金属を埋
め込む際に、上記電極材金属が平坦部側に吸い上げられ
たり、平坦部上で凝集を起こすことがある。
【００１２】それ故に、本発明の目的は、電極材金属に
より確実に埋め込まれたコンタクトホ−ル及び埋め込み
配線層を有する半導体装置とその製造方法を提供するこ
とである。
より確実に埋め込まれたコンタクトホ−ル及び埋め込み
配線層を有する半導体装置とその製造方法を提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明による半導体装置
は、絶縁膜に形成されコンタクトホ−ル又は埋め込み配
線層用溝部となる開口部と、上記開口部を含む上記絶縁
膜上に設けられたバリアメタル膜と、上記開口部を埋め
込む導電層とからなり、上記開口部の側壁部分に設けれ
た上記バリアメタル膜の最上層はＴｉＮからなり、上記
絶縁膜上に設けられた上記バリアメタル膜の最上層はＴ
ｉからなる。また、上記導電層はＡｌ、Ａｌ合金、Ａ
ｕ、Ａｇ又はＣｕからなる。
は、絶縁膜に形成されコンタクトホ−ル又は埋め込み配
線層用溝部となる開口部と、上記開口部を含む上記絶縁
膜上に設けられたバリアメタル膜と、上記開口部を埋め
込む導電層とからなり、上記開口部の側壁部分に設けれ
た上記バリアメタル膜の最上層はＴｉＮからなり、上記
絶縁膜上に設けられた上記バリアメタル膜の最上層はＴ
ｉからなる。また、上記導電層はＡｌ、Ａｌ合金、Ａ
ｕ、Ａｇ又はＣｕからなる。
【００１４】本発明による半導体装置の一製造方法は、
上記開口部を含む上記絶縁膜上に第１のＴｉ膜、ＴｉＮ
膜、第２のＴｉ膜を順次形成させ、上記絶縁膜及び上記
開口部の底部上の上記第２のＴｉ膜を除去して上記バイ
リアメタル膜を形成する工程と、上記バリアメタル膜を
介し上記開口部を含む上記絶縁膜上に導電層を堆積させ
る工程と、上記導電層を溶融し上記開口部に埋め込む工
程とを含む。
上記開口部を含む上記絶縁膜上に第１のＴｉ膜、ＴｉＮ
膜、第２のＴｉ膜を順次形成させ、上記絶縁膜及び上記
開口部の底部上の上記第２のＴｉ膜を除去して上記バイ
リアメタル膜を形成する工程と、上記バリアメタル膜を
介し上記開口部を含む上記絶縁膜上に導電層を堆積させ
る工程と、上記導電層を溶融し上記開口部に埋め込む工
程とを含む。
【００１５】
【作用】上記半導体装置によれば、上記開口部の側壁部
分に設けれた上記バリアメタル膜の最上層はＴｉ膜であ
り、上記絶縁膜上に設けられた上記バリアメタル膜の最
上層はＴｉＮ膜である。また、上記導電層は上記ＴｉＮ
膜より上記Ｔｉ膜との濡れ性が良い。そのため、上記導
電層は上記導電層と濡れ性のよい上記Ｔｉ膜側に溶融す
る。従って、上記開口部は上記導電層により良好に埋め
込まれることができると共に、上記絶縁膜上においても
上記ＴｉＮ膜が形成されているため上記導電層は凝集す
ることがない。
分に設けれた上記バリアメタル膜の最上層はＴｉ膜であ
り、上記絶縁膜上に設けられた上記バリアメタル膜の最
上層はＴｉＮ膜である。また、上記導電層は上記ＴｉＮ
膜より上記Ｔｉ膜との濡れ性が良い。そのため、上記導
電層は上記導電層と濡れ性のよい上記Ｔｉ膜側に溶融す
る。従って、上記開口部は上記導電層により良好に埋め
込まれることができると共に、上記絶縁膜上においても
上記ＴｉＮ膜が形成されているため上記導電層は凝集す
ることがない。
【００１６】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１７】本発明による第１の実施例は、半導体基板
上に形成されたコンタクトホ−ルへの電極材金属を埋め
込む場合であり、図１乃至図２より説明する。
上に形成されたコンタクトホ−ルへの電極材金属を埋め
込む場合であり、図１乃至図２より説明する。
【００１８】図１によれば、半導体基板１１には拡散層
１２が形成されており、半導体基板１１上にＣＶＤ法を
用いて絶縁膜、例えばＳｉＯ２膜１３を１．５μｍ堆積
させた後、ＳｉＯ２膜１３にＲＩＥ法を用いてテ−パ８
５度，１．５μｍ径のコンタクトホ−ル１４を開口させ
る。次に、コンタクトホ−ル１４の内部及びＳｉＯ２膜
１３上にバリアメタル膜２０を形成させる。
１２が形成されており、半導体基板１１上にＣＶＤ法を
用いて絶縁膜、例えばＳｉＯ２膜１３を１．５μｍ堆積
させた後、ＳｉＯ２膜１３にＲＩＥ法を用いてテ−パ８
５度，１．５μｍ径のコンタクトホ−ル１４を開口させ
る。次に、コンタクトホ−ル１４の内部及びＳｉＯ２膜
１３上にバリアメタル膜２０を形成させる。
【００１９】バリアメタル膜２０の構造を以下説明す
る。スパッタリング法を用いて、全面にＴｉ膜２１を５
００オングストロ−ム（オングストロ−ム：Ａとす
る）、ＴｉＮ膜２２を１０００Ａ、Ｔｉ膜２３を５００
Ａ形成させる。その後、コンタクトホ−ル１４の底部及
び平坦部（絶縁膜１３上）のＴｉ膜２３をエッチバック
法により除去する。その結果、バリアメタル層２０は全
面に形成されたＴｉ膜２１及びＴｉＮ膜２２と、コンタ
クトホ−ル１４の側壁部に形成されたＴｉ膜２３ａとか
らなる積層膜である。
る。スパッタリング法を用いて、全面にＴｉ膜２１を５
００オングストロ−ム（オングストロ−ム：Ａとす
る）、ＴｉＮ膜２２を１０００Ａ、Ｔｉ膜２３を５００
Ａ形成させる。その後、コンタクトホ−ル１４の底部及
び平坦部（絶縁膜１３上）のＴｉ膜２３をエッチバック
法により除去する。その結果、バリアメタル層２０は全
面に形成されたＴｉ膜２１及びＴｉＮ膜２２と、コンタ
クトホ−ル１４の側壁部に形成されたＴｉ膜２３ａとか
らなる積層膜である。
【００２０】次に、全面にＡｌ合金（Al-Si( 1％)-Cu
(0.5％) ）膜１５´（点線で示す）を８０００Ａスパッ
タリング法を用いて堆積させる。その後、連続的に基板
加熱を５００℃で５分間行い、Ａｌ合金膜１５´は１５
（実線で示す）如く、コンタクトホ−ル１４内に埋め込
まれる（図２）。
(0.5％) ）膜１５´（点線で示す）を８０００Ａスパッ
タリング法を用いて堆積させる。その後、連続的に基板
加熱を５００℃で５分間行い、Ａｌ合金膜１５´は１５
（実線で示す）如く、コンタクトホ−ル１４内に埋め込
まれる（図２）。
【００２１】本発明による第２の実施例を図３乃至図４
より説明する。但し、第１の実施例と異なるところを説
明する。
より説明する。但し、第１の実施例と異なるところを説
明する。
【００２２】第１の実施例と同様にコンタクトホ−ル１
４を開口させ、全面にＴｉ膜２１を１０００Ａスパッタ
リング法を用いて堆積させる。その後、Ｔｉ膜２１にほ
ぼ垂直にＮ２（窒素）をイオン注入させる（図３）。続
いて、熱処理を行い、コンタクトホ−ル１４の底部及び
平坦部（絶縁膜１３上）にＴｉＮ膜２２ｂ，ｃ（ｂ：底
部，ｃ：平坦部を示す）形成させ、Ｔｉ膜２１及びＴｉ
Ｎ膜２２からなるバリアメタル膜２０を形成させる。そ
の後、第１の実施例と同様に、コンタクトホ−ル１４に
Ａｌ合金膜１５を埋め込む（図４）。
４を開口させ、全面にＴｉ膜２１を１０００Ａスパッタ
リング法を用いて堆積させる。その後、Ｔｉ膜２１にほ
ぼ垂直にＮ２（窒素）をイオン注入させる（図３）。続
いて、熱処理を行い、コンタクトホ−ル１４の底部及び
平坦部（絶縁膜１３上）にＴｉＮ膜２２ｂ，ｃ（ｂ：底
部，ｃ：平坦部を示す）形成させ、Ｔｉ膜２１及びＴｉ
Ｎ膜２２からなるバリアメタル膜２０を形成させる。そ
の後、第１の実施例と同様に、コンタクトホ−ル１４に
Ａｌ合金膜１５を埋め込む（図４）。
【００２３】第１の実施例及び第２の実施例において、
コンタクトホ−ル１４の底部と絶縁膜１３上に形成され
るバリアメタル膜２０の最上層膜はＴｉＮ膜であり、コ
ンタクトホ−ル１４の側壁部に形成されるバリアメタル
膜２０の最上層膜はＴｉ膜である。Ａｌ合金膜はＴｉＮ
膜よりＴｉ膜との濡れ性が高いため、コンタクトホ−ル
１４内にＡｌ合金膜１５を良好に埋め込むことができ
る。また、絶縁膜１３上にもバリアメタル膜２０は形成
されているため、絶縁膜１３上においても凝集すること
がない。つまり、第１の実施例（図２）を例にとると、
スパッタリングの際にＡｌ合金膜１５´はほとんどＴｉ
Ｎ膜２２上に堆積されているが、熱処理の際に濡れ性の
良いＴｉ膜２３ａ側に溶融されコンタクトホ−ル１４を
完全に埋め込むのである。また、第２の実施例において
も同様である。
コンタクトホ−ル１４の底部と絶縁膜１３上に形成され
るバリアメタル膜２０の最上層膜はＴｉＮ膜であり、コ
ンタクトホ−ル１４の側壁部に形成されるバリアメタル
膜２０の最上層膜はＴｉ膜である。Ａｌ合金膜はＴｉＮ
膜よりＴｉ膜との濡れ性が高いため、コンタクトホ−ル
１４内にＡｌ合金膜１５を良好に埋め込むことができ
る。また、絶縁膜１３上にもバリアメタル膜２０は形成
されているため、絶縁膜１３上においても凝集すること
がない。つまり、第１の実施例（図２）を例にとると、
スパッタリングの際にＡｌ合金膜１５´はほとんどＴｉ
Ｎ膜２２上に堆積されているが、熱処理の際に濡れ性の
良いＴｉ膜２３ａ側に溶融されコンタクトホ−ル１４を
完全に埋め込むのである。また、第２の実施例において
も同様である。
【００２４】尚、Ａｌ合金膜とＴｉ膜及びＴｉＮ膜との
濡れ性は次に示すように測定している。シリコン基板上
に形成した熱酸化膜上にＴｉ膜及びＴｉＮ膜をスパッタ
リング法によりそれぞれ１０００Ａ堆積させ、水洗後、
スパッタリング装置内にてＲＦ逆スパッタ（１０００
Ｖ，２ｍｉｎ）を行い、Ａｌ合金膜を２００Ａスパッタ
リング法により形成させ、基板加熱（５００℃、５ｍｉ
ｎ）を連続的に行う。Ａｌ合金膜の表面状態について、
図５に示すようなＡｌ合金膜の接触角（θ）測定を用い
て濡れ性の良否を判定している。図中のｄ，ｈは、 ｄ：Ａｌ合金膜と下地膜（Ｔｉ膜，ＴｉＮ膜）との最大
接触幅 ｈ：Ａｌ合金膜の最大高さ を示し、ｔａｎ（θ／２）＝２ｈ／ｄであるから、θ＝
２ｔａｎ-1（２ｈ／ｄ）で求められる。その結果、Ａｌ
合金膜はＴｉ膜との接触角は０°であり、ＴｉＮ膜とは
４０°である。濡れ性は接触角が小さい程良く、Ａｌ合
金膜との濡れ性はＴｉ膜＞ＴｉＮ膜であることが明らか
である。
濡れ性は次に示すように測定している。シリコン基板上
に形成した熱酸化膜上にＴｉ膜及びＴｉＮ膜をスパッタ
リング法によりそれぞれ１０００Ａ堆積させ、水洗後、
スパッタリング装置内にてＲＦ逆スパッタ（１０００
Ｖ，２ｍｉｎ）を行い、Ａｌ合金膜を２００Ａスパッタ
リング法により形成させ、基板加熱（５００℃、５ｍｉ
ｎ）を連続的に行う。Ａｌ合金膜の表面状態について、
図５に示すようなＡｌ合金膜の接触角（θ）測定を用い
て濡れ性の良否を判定している。図中のｄ，ｈは、 ｄ：Ａｌ合金膜と下地膜（Ｔｉ膜，ＴｉＮ膜）との最大
接触幅 ｈ：Ａｌ合金膜の最大高さ を示し、ｔａｎ（θ／２）＝２ｈ／ｄであるから、θ＝
２ｔａｎ-1（２ｈ／ｄ）で求められる。その結果、Ａｌ
合金膜はＴｉ膜との接触角は０°であり、ＴｉＮ膜とは
４０°である。濡れ性は接触角が小さい程良く、Ａｌ合
金膜との濡れ性はＴｉ膜＞ＴｉＮ膜であることが明らか
である。
【００２５】上記実施例によるコンタクトホ−ル１４は
シリコン基板１１に形成された拡散層１２上に形成され
たものであるが、ポリシリコン配線層や金属配線層上に
形成される場合にも適用できる。
シリコン基板１１に形成された拡散層１２上に形成され
たものであるが、ポリシリコン配線層や金属配線層上に
形成される場合にも適用できる。
【００２６】本発明による第３の実施例を説明する。本
実施例は半導体基板上に形成された埋め込み配線層用溝
部に電極材金属を埋め込む場合である。半導体基板１１
上に形成された絶縁膜１６に埋め込み配線層用溝部１７
を開口させ、全面にバリアメタル膜２０を形成させる。
バリアメタル膜２０は、第１の実施例及び第２の実施例
で示されているいずれの構造でもよく、つまり、埋め込
み配線層用溝部１７の側壁部の最上層膜がＴｉ膜、他の
部分の最上層膜はＴｉＮ膜となっている。続いて、Ａｌ
合金が全面に堆積され、熱処理により溶融され溝部１７
内部を完全に埋め込む。その後、表面をＣＭＰ（chemic
al mechanical polishing ）技術を用いて平坦化して埋
め込み配線層１８を形成させる（図６）。
実施例は半導体基板上に形成された埋め込み配線層用溝
部に電極材金属を埋め込む場合である。半導体基板１１
上に形成された絶縁膜１６に埋め込み配線層用溝部１７
を開口させ、全面にバリアメタル膜２０を形成させる。
バリアメタル膜２０は、第１の実施例及び第２の実施例
で示されているいずれの構造でもよく、つまり、埋め込
み配線層用溝部１７の側壁部の最上層膜がＴｉ膜、他の
部分の最上層膜はＴｉＮ膜となっている。続いて、Ａｌ
合金が全面に堆積され、熱処理により溶融され溝部１７
内部を完全に埋め込む。その後、表面をＣＭＰ（chemic
al mechanical polishing ）技術を用いて平坦化して埋
め込み配線層１８を形成させる（図６）。
【００２７】尚、第１乃至３の実施例において、開口部
に形成されたバリアメタル膜は開口部の側壁部の最上層
膜がＴｉ膜、開口部の底部及び平坦部の最上層膜はＴｉ
Ｎ膜であるが、少なくとも開口部の側壁部の最上層膜が
Ｔｉ膜、平坦部の最上層膜がＴｉＮ膜であれば良い。つ
まり、バリアメタル膜は、開口部の側壁部と底部の最上
層膜をＴｉ膜、平坦部の最上層膜をＴｉＮ膜とすること
もできる。
に形成されたバリアメタル膜は開口部の側壁部の最上層
膜がＴｉ膜、開口部の底部及び平坦部の最上層膜はＴｉ
Ｎ膜であるが、少なくとも開口部の側壁部の最上層膜が
Ｔｉ膜、平坦部の最上層膜がＴｉＮ膜であれば良い。つ
まり、バリアメタル膜は、開口部の側壁部と底部の最上
層膜をＴｉ膜、平坦部の最上層膜をＴｉＮ膜とすること
もできる。
【００２８】また、電極材金属としてＡｌ合金を用いて
いるが、Ａｌ、Ａｕ、Ａｇ及びＣｕを用いてもことがで
きるのはいうまでもない。
いるが、Ａｌ、Ａｕ、Ａｇ及びＣｕを用いてもことがで
きるのはいうまでもない。
【００２９】
【発明の効果】本発明によれば、半導体基板上の絶縁膜
に形成された開口部を完全に埋め込むことができると共
に、平坦部上に凝集が生じることもない。それにより、
コンタクトホ−ルの埋め込みや埋め込み配線層の形成が
容易になり、生産性を向上することが可能である。
に形成された開口部を完全に埋め込むことができると共
に、平坦部上に凝集が生じることもない。それにより、
コンタクトホ−ルの埋め込みや埋め込み配線層の形成が
容易になり、生産性を向上することが可能である。
【図１】本発明による第１の実施例であるコンタクトホ
−ルの埋め込みの第１の工程をを示す第１断面図であ
る。
−ルの埋め込みの第１の工程をを示す第１断面図であ
る。
【図２】第１の実施例における第２の工程を示す第２断
面図である。
面図である。
【図３】本発明による第２の実施例であるコンタクトホ
−ルの埋め込みの第１の工程をを示す第１断面図であ
る。
−ルの埋め込みの第１の工程をを示す第１断面図であ
る。
【図４】第２の実施例における第２の工程を示す第２断
面図である。
面図である。
【図５】Ｔｉ膜又はＴｉＮ膜とＡｌ合金膜との濡れ性を
示す断面図である。
示す断面図である。
【図６】本発明による第３の実施例である埋め込み配線
層を示す断面図である。
層を示す断面図である。
【図７】従来の第１の方法によるコンタクトホ−ルの埋
め込みの第１の工程を示す第１断面図である。
め込みの第１の工程を示す第１断面図である。
【図８】従来の第１の方法による第１の工程を示す第２
断面図である。
断面図である。
【図９】従来の第２の方法によるコンタクトホ−ルの埋
め込みを示す断面図である。
め込みを示す断面図である。
【図１０】コンタクトホ−ルへ電極材金属がスパッタリ
ングされた状態を示す断面図である。
ングされた状態を示す断面図である。
【図１１】図１０に示される電極材金属を溶融してコン
タクトホ−ル内にボイドが発生した状態を示す断面図で
ある。
タクトホ−ル内にボイドが発生した状態を示す断面図で
ある。
【図１２】電極材金属が平坦部上で凝集された状態を示
す断面図である。
す断面図である。
１１…半導体基板、１２…拡散層、１３…ＳｉＯ２膜 １４…コンタクトホ−ル、１５…Ａｌ合金膜、１６…絶
縁膜 １７…埋め込み配線層用溝部、１８…埋め込み配線層 ２０…バリアメタル膜、２１…Ｔｉ膜、２２…ＴｉＮ
膜、２３…Ｔｉ膜
縁膜 １７…埋め込み配線層用溝部、１８…埋め込み配線層 ２０…バリアメタル膜、２１…Ｔｉ膜、２２…ＴｉＮ
膜、２３…Ｔｉ膜
Claims (7)
- 【請求項１】 半導体基板上の絶縁膜に形成された開口
部と、上記開口部を含む上記絶縁膜上に設けられ高融点
金属又は高融点金属化合物からなる薄膜と、上記開口部
を埋め込む導電層とからなる半導体装置において、 少なくとも上記開口部の側壁部分に設けれた上記薄膜の
第１の最上層膜と、上記絶縁膜上に設けられた上記薄膜
の第２の最上層膜とは異なることを特徴とする半導体装
置。 - 【請求項２】 上記開口部は、コンタクトホ−ル又は埋
め込み配線層用溝部であることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 上記第１の最上層膜と上記導電層との濡
れ性は、上記第２の最上層膜と上記導電層との濡れ性よ
り高いことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 上記第１の最上層膜はＴｉからなると共
に上記第２の最上層膜はＴｉＮからなること特徴とする
請求項１記載の半導体装置。 - 【請求項５】 上記導電層は、Ａｌ、Ａｌ合金、Ａｕ、
Ａｇ又はＣｕからなることを特徴とする請求項１記載の
半導体装置。 - 【請求項６】 半導体基板上の絶縁膜に開口部を形成す
る工程と、 上記開口部を含む絶縁膜上に第１の薄膜金属膜を形成す
る工程と、 上記第１の薄膜金属膜上に第２の薄膜金属膜を形成する
工程と、 上記第２の薄膜金属膜上であると共に上記開口部の少な
くとも側壁部分に第３の薄膜金属膜を形成する工程と、 上記開口部を含む上記絶縁膜上に導電層を堆積させる工
程と、 上記導電層を溶融し上記開口部に埋め込む工程とを具備
することを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体基板上の絶縁膜に開口部を形成す
る工程と、 上記開口部を含む絶縁膜上に第１の薄膜金属膜を形成す
る工程と、 上記開口部の底部及び上記絶縁膜上の上記第１の薄膜金
属膜に不純物イオンを注入して上記開口部の底部及び上
記絶縁膜上に上記不純物イオンを含む第２の薄膜金属膜
を形成する工程と、 上記開口部を含む上記絶縁膜上に導電層を堆積する工程
と、 上記導電層を溶融し上記開口部に埋め込む工程とを具備
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14831894A JPH0817920A (ja) | 1994-06-29 | 1994-06-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14831894A JPH0817920A (ja) | 1994-06-29 | 1994-06-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817920A true JPH0817920A (ja) | 1996-01-19 |
Family
ID=15450112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14831894A Pending JPH0817920A (ja) | 1994-06-29 | 1994-06-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817920A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176967A (ja) * | 1999-12-21 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| US7292797B2 (en) | 2004-03-02 | 2007-11-06 | Seiko Epson Corporation | Toner quantity measuring device, method of measuring toner quantity and image forming apparatus |
| US7399706B2 (en) | 2004-01-26 | 2008-07-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US7875976B2 (en) | 2006-10-05 | 2011-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device including a silicide layer and a dielectric layer |
-
1994
- 1994-06-29 JP JP14831894A patent/JPH0817920A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176967A (ja) * | 1999-12-21 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| US7399706B2 (en) | 2004-01-26 | 2008-07-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US7292797B2 (en) | 2004-03-02 | 2007-11-06 | Seiko Epson Corporation | Toner quantity measuring device, method of measuring toner quantity and image forming apparatus |
| US7875976B2 (en) | 2006-10-05 | 2011-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device including a silicide layer and a dielectric layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654232A (en) | Wetting layer sidewalls to promote copper reflow into grooves | |
| US5376435A (en) | Microelectronic interlayer dielectric structure | |
| JPH10242271A (ja) | 半導体装置及びその製造方法 | |
| JPH09172071A (ja) | 半導体装置の製造方法 | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| JP2001135592A (ja) | デュアルダマシーン（ｄｕａｌｄａｍａｓｃｅｎｅ）の製造方法 | |
| JPH1131745A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH10284600A (ja) | 半導体装置及びその製造方法 | |
| JP4558272B2 (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| JPH0817920A (ja) | 半導体装置及びその製造方法 | |
| JPH1098039A (ja) | 半導体装置の製造方法 | |
| JPH10242269A (ja) | 半導体装置の製造方法 | |
| JPH10335461A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH0737979A (ja) | 半導体装置およびその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP2981366B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10321624A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 |