JP2001176967A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001176967A
JP2001176967A JP36285399A JP36285399A JP2001176967A JP 2001176967 A JP2001176967 A JP 2001176967A JP 36285399 A JP36285399 A JP 36285399A JP 36285399 A JP36285399 A JP 36285399A JP 2001176967 A JP2001176967 A JP 2001176967A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
groove
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP36285399A
Other languages
English (en)
Inventor
Noriaki Oda
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36285399A priority Critical patent/JP2001176967A/ja
Priority to US09/739,620 priority patent/US20010017422A1/en
Publication of JP2001176967A publication Critical patent/JP2001176967A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 回路の誤動作がなく、配線容量の増加を防止
して回路の高速化を達成可能な半導体装置及びその製造
方法の提供。 【解決手段】 絶縁層内に、配線の外表面全てを高融点
金属窒化物で囲繞してなる配線層を、埋設してなる半導
体装置及びその製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関し、さらに詳しくは、配線容量を小さく
して回路動作の高速化を達成することのできる半導体装
置及びそのような半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置における配線構造は、
基体の表面に第１の層間絶縁膜を形成し、その第１の層
間絶縁膜の表面にストッパー膜を介して形成された第１
のプラズマ酸化膜に溝を形成し、この溝の内壁面に窒化
タンタルの層を形成し、窒化タンタルで内壁面が被覆さ
れた前記溝内に銅を充填し、充填された銅の窒化タンタ
ルで被覆されていない面を、酸化ケイ素で被覆してい
た。しかしながら、酸化ケイ素は密着性よく銅の表面に
被覆されるのであるが、銅が拡散すると言う大きな欠点
があった。そこで、通常は、特開平９−２７５１３８号
公報に記載されたように、充填された銅の、窒化タンタ
ルで被覆されていない面を比誘電率が７〜１０である窒
化ケイ素の膜で被覆し、さらに全体を層間絶縁膜で被覆
してなる。
【０００３】このような配線構造において、高い比誘電
率を有する窒化ケイ素の膜で銅配線の表面を被覆する理
由は、銅の酸化による抵抗増加、銅の層間絶縁膜への拡
散による配線間リーク電流の増加、絶縁耐圧の低下を防
止し、さらには基体に搭載されているトランジスタ等の
特性への変動を発生させる可能性をなくすためである。
【０００４】しかしながら、銅配線の表面を窒化ケイ素
の層が被覆している配線構造であると、配線上面同士を
結ぶ電気力線が増加して配線容量が増加するという問題
点があった。しかも、窒化ケイ素は銅との密着性に劣る
と言う問題点もある
【０００５】
【発明が解決しようとする課題】この発明は、配線容量
の増加をもたらさない配線構造を有する半導体装置を提
供することを目的とする。
【０００６】この発明は、配線容量の増加をもたらさ
ず、しかも銅配線形成物質に対して密着性よくこれを高
融点金属窒化物で被覆してなる配線構造を有する半導体
装置を提供することを目的とする。
【０００７】この発明は、配線容量の増加をもたらさ
ず、エレクトロマイグレーションの極めて少ない半導体
装置を提供することを目的とする。
【０００８】この発明は、高融点金属窒化物の膜が銅配
線の外周に良好に形成されていて配線容量の増加をもた
らさない半導体装置を提供することを目的とする。
【０００９】この発明は、配線容量の増加をもたらさな
い配線構造を有する半導体装置を製造する方法を提供す
ることを目的とする。
【００１０】この発明はまた、配線容量の増加をもたら
さず、銅配線形成物質に対して密着性よくこれを高融点
金属窒化物で被覆してなる配線構造を有する半導体装置
を製造する方法を提供することを目的とする。
【００１１】この発明は、配線容量の増加をもたらさ
ず、エレクトロマイグレーションの極めて少ない半導体
装置を製造する方法を提供することを目的とする。
【００１２】この発明は、高融点金属窒化物の膜が銅配
線の外周に良好に形成されていて配線容量の増加をもた
らさない半導体装置を製造する方法を提供することを目
的とする。
【００１３】
【課題を解決するための手段】前記課題を解決するため
のこの発明は、基体上に形成された絶縁層中に、銅配線
とこれを被覆する高融点金属窒化物の膜とを有する配線
層を、埋設してなることを特徴とする半導体装置であ
り、前記発明の好適な態様において、前記高融点金属窒
化物は、チタン、タンタル及びタングステンよりなる群
から選択される少なくとも一種の金属の窒化物であり、
前記配線層は、銅配線の外表面と高融点金属窒化物の膜
との間に、銅配線の一部又は全部を被覆する高融点金属
の膜が設けられてなり、前記配線層は、銅配線の側壁面
と高融点金属窒化物の膜との間に内部絶縁膜を介装して
なり、前記絶縁層が無機系材料を含有する膜であり、前
記銅配線がダマシン配線である。
【００１４】前記課題を解決する他の発明は、基体に第
１絶縁層を形成する第１絶縁層形成工程と、前記第１絶
縁層に配線層用の溝を形成する溝形成工程と、前記溝の
内表面を高融点金属窒化物で被覆する第１被覆工程と、
前記高融点金属窒化物で被覆された溝内に銅配線形成物
質を充填する充填工程と、溝内に充填された銅配線形成
物質の露出表面を、高融点金属窒化物で被覆する第２被
覆工程と、第２被覆工程で形成された高融点金属窒化物
の層及び第１絶縁層を露出させてから、露出する高融点
金属窒化物の層及び露出する第１絶縁層に、第２絶縁層
を被覆形成する第２絶縁層形成工程とを有することを特
徴とする半導体装置の製造方法であり、この発明の方法
の好適な態様では、前記溝形成工程が、前記第１絶縁層
に配線層用の溝を、溝の底面を延長するとすれば形成さ
れるであろう仮想延長面と溝の側壁面とのなす傾斜角度
が７５〜８５度になるように、形成する溝形成工程であ
り、前記充填工程が、前記高融点金属窒化物で被覆され
た溝の側壁に内部絶縁膜を形成する内部絶縁膜形成工程
と、溝の側壁に内部絶縁膜を形成してから溝内に銅配線
形成物質を充填する銅配線形成物質充填工程とを有し、
前記充填工程が、スパッタ法により溝底面に銅膜を形成
し、次いで鍍金法により溝内に銅を充填する工程を有
し、前記第２絶縁層形成工程は、第２被覆工程で形成さ
れた高融点金属窒化物の層及び第１絶縁層を露出させる
際に、化学的機械的研磨法により高融点金属窒化物を研
磨除去し、高融点金属窒化物が除去されて第１絶縁層が
露出することによる物性の変化を検知して研磨操作を停
止する工程を有し、前記高融点金属窒化物がチタン、タ
ンタル及びタングステンよりなる群から選択される少な
くとも一種の金属窒化物である。
【００１５】
【発明の実施の形態】図１に示されるように、この発明
の一例である半導体装置１は、基体２の表面に形成され
た絶縁層３内に、高融点金属窒化物の膜４で銅配線５の
外周を被覆してなる配線層６が、埋設されてなる。
【００１６】前記基体は、その上に超小型回路を形成さ
せることのできる薄板であり、また、プレーナプロセス
で製造可能な基板であればよく、例えばシリコン基板、
ＧａＡｓ等の半導体を搭載した基板、不純物拡散領域を
一部に形成してなる基板、チップを形成してなる基板等
を挙げることができる。この基体の材質としては、この
半導体装置の特性或いは所望の用途に応じて適宜に決定
されるが、通常の場合、セラミックス、ガラス及びシリ
コン等を挙げることができる。
【００１７】この基板の表面には、絶縁層が形成され
る。層間絶縁膜とも称されるこの絶縁層としては、たと
えば１．６〜９、好ましくは１．６〜４．５の比誘電率
を有する無機系材料で形成された層、及び、たとえば
１．６〜３の比誘電率を有する有機系材料で形成された
層を挙げることができる。
【００１８】無機系材料及び有機系材料の比誘電率が前
記範囲内にあると、配線容量低減率を大きくすることが
できる。
【００１９】前記のような低い比誘電率を有する無機系
材料としては、二酸化ケイ素、三窒化ケイ素、リンガラ
ス（ＰＳＧ）、硼素ガラス（ＢＳＧ）、リン硼素ガラス
（ＢＰＳＧ）、ＳｉＯＦ、多孔性シリカ等を挙げること
ができる。また、前記のような低い比誘電率を有する有
機系材料としては、ポリイミド樹脂、ＢＣＢ（Benzo-cy
clo-buten）、ＭＳＱ等を挙げることができる。
【００２０】配線層を埋設している絶縁層は、この半導
体装置の製造上の都合により、その内部にストッパー膜
を内包していても良い。ストッパー膜としては、エッチ
ング操作の終点を決定することのできる物質で形成する
ことができる。エッチングの終点は、例えばエッチング
操作中にエッチング速度が変化することにより決定する
ことができ、或いはエッチング操作中に絶縁層とは異な
る成分が発生したことを検知することにより決定するこ
とができる。したがって、ストッパー膜としては、絶縁
層をエッチングする際のエッチング速度とは異なるエッ
チング速度でエッチングされる物質、或いは絶縁層をエ
ッチングする際に発生するガスとは異なるガスを発生さ
せる物質で形成することができ、そのような物質とし
て、例えばＳｉＯＮ、ＳｉＮ等を挙げることができる。
このストッパー膜の厚みは通常、２０〜２００ｎｍであ
る。
【００２１】この絶縁層の厚みは、全体として、０．５
〜５０μｍの範囲内にある。この発明の半導体装置にお
いては、このような厚みの絶縁層中に一層の、或いは多
層の配線層が埋設されている。
【００２２】この発明の半導体装置における配線層は、
銅配線の外周面に、高融点金属窒化物を被覆してなる構
造を有する。
【００２３】銅配線は、銅若しくは銅を主成分とする導
電性物質で形成されるのが好ましい。銅を主成分とする
導電性物質は、通常、銅を少なくとも５０重量％、好ま
しくは５０〜９９重量％の割合で含有する。銅と共に銅
配線を形成することのできる物質としては、銅と合金を
形成することができる限り特に制限がないのであるが、
たとえば錫等の金属を挙げることができる。なお、この
銅及び銅を主成分とする導電性物質を銅配線形成物質と
称することがある。
【００２４】この銅配線の厚みは、絶縁層全体の厚みに
応じて通常０．１〜１０μｍ、好ましくは０．１〜３μ
ｍの範囲内にある。銅配線の厚みが０．１μｍよりも小
さいと、銅配線層が高抵抗値を有するに至ることがあっ
て好ましくなく、１０μｍよりも大きいと、銅配線のエ
ッジカバレッジが悪くなることがある。
【００２５】前記高融点金属窒化物としては、たとえば
窒化チタン（融点：２９５０℃）、窒化バナジウム（融
点：２０５０℃）、窒化クロム（分解点：１９００
℃）、窒化ジルコニウム（融点：２９８０℃）、窒化ニ
オブ（融点：２５７８℃）、窒化タンタル（融点：３０
９０℃）、窒化タングステン（融点：３３８０℃）等を
挙げることができる。これらの中でも、窒化チタン、窒
化タンタル及び窒化タングステン等が好ましい。
【００２６】配線層は、銅配線の外周を前記高融点金属
窒化物で被覆してあれば良く、例えば銅配線の外周に直
接に前記高融点金属窒化物で被覆されていても、また、
銅配線の外周に高融点金属を介在させて前記高融点金属
窒化物で被覆されていても良い。銅配線の全周を高融点
金属で被覆し、更にその全周を高融点金属窒化物で被覆
すると、銅配線形成物質の結晶性が良好になり、エレク
トロマイグレーション耐性が向上する。
【００２７】前記高融点金属としては、たとえばチタン
（融点：１６６７℃）、バナジウム（融点：１９１５
℃）、クロム（融点：１９００℃）、ジルコニウム（融
点：１８５７℃）、ニオブ（融点：２４６８℃）、モリ
ブデン（融点：１６２０℃）、ハフニウム（融点：２２
２２℃）、タンタル（融点：２９８０℃）、タングステ
ン（融点：３３８０℃）等を挙げることができる。これ
らの中でも、チタン、タンタル、及びタングステンが好
ましい。
【００２８】また、前記高融点金属又は高融点金属窒化
物としては、融点が５００℃以上であれば良く、好まし
くは１０００℃以上、好ましくは１５００℃以上の金属
又は金属窒化物がよい。なお、この発明においては、融
点という概念に分解点を含める。
【００２９】高融点金属窒化物を銅配線の被覆部材とし
て採用すると、配線層を多層に形成するために複数回の
熱処理を行っても銅配線自体又は絶縁層の特性劣化を防
止することができ、さらには製造工程における過酷な条
件に対しても安定であるという利点がある。しかも、銅
配線を高融点金属膜だけで被覆すると、層間絶縁膜が含
フッ素絶縁膜例えばＳｉＯＦであるときにその層間絶縁
膜中のフッ素と高融点金属膜とが反応を起こし、高融点
金属膜と層間絶縁膜との密着性が低下すると言う問題が
生じるところ、高融点金属膜と層間絶縁膜との間に高融
点金属窒化物の膜が存在すると、高融点金属と層間絶縁
膜との反応が阻止され、密着性が良好に維持されると言
う利点もある。
【００３０】この発明において重要なことは、絶縁層中
に埋設された銅配線の外周面を、前記高融点金属窒化物
で被覆して成ることである。この高融点金属窒化物を有
する層を高融点物質被覆層と言うこともできる。
【００３１】この高融点物質被覆層は、たとえば銅配線
の上下面に形成される高融点金属窒化物と銅配線の側壁
面に形成される高融点金属窒化物とが相違していても良
いが、銅配線の上下面及び側壁面が同一種類の高融点金
属窒化物で形成されているのが好ましい。
【００３２】また、銅配線の外周面を被覆する高融点物
質被覆層は、異なる高融点金属窒化物で形成された複数
の層から形成されていてもよい。もっとも、この半導体
装置を簡易に製造するという観点からすると、高融点金
属窒化物は単層であるのが好ましい。
【００３３】単層又は複数層からなるこの高融点物質被
覆層の厚みは、通常２〜５０ｎｍでである。高融点物質
被覆層の厚みが２ｎｍよりも小さいと溝内に充填される
べき銅配線形成物質が析出できなくなることがあり、た
とえ銅配線形成物質が析出したとしても銅の配向性が悪
くなることがある。高融点物質被覆層の厚みが５０ｎｍ
よりも大きくなると、窒化ケイ素で被覆する場合に比べ
て配線容量の低減率が小さくなることがある。また、銅
配線形成物質の基板とは反対側の面すなわち上面を被覆
する高融点物質被覆層の厚みが前記２〜５０ｎｍである
と、高融点物質被覆層の銅配線形成物質に対する密着性
が良好である。
【００３４】なお、絶縁層中に埋設された、上下の位置
関係にある２本の配線層が、結合配線層により電気的に
結合されているときには、この結合配線層においても、
高融点金属窒化物で結合用の銅配線の外表面が被覆され
て成る。
【００３５】図２に示されるように、この発明に係る半
導体装置１においては、前記配線層６が、銅配線５の側
面と高融点物質被覆層４との間に、内部絶縁層７を有す
ることがある。この内部絶縁層７が存在すると、銅配線
形成物質を溝内に充填する際に、溝側面での銅の成長を
防止することができる。この内部絶縁層７の許容される
層厚としては、通常、１０〜５０ｎｍである。
【００３６】この内部絶縁層７としては、基板の表面に
形成される絶縁層と同様の材質で形成することができ、
酸化ケイ素が好適である。
【００３７】上記構成の半導体装置においては、銅配線
形成物質と高融点物質被覆層との密着性が良好であり、
層間絶縁層中に埋設される配線層間の距離が短くなって
も配線容量の増加が抑制され、回路動作の高速化が達成
され、しかも銅配線を構成する金属原子たとえば銅原子
が層間絶縁層中に拡散することによる回路の誤動作が防
止される。
【００３８】この発明の半導体装置は以下のようにして
製造することができる。
【００３９】先ず、基体に無機系材料の第１絶縁層を形
成する（第１絶縁層形成工程）。
【００４０】前記基体の表面に形成される第１絶縁層と
しては、基体と配線とに対して絶縁効果を奏することが
できる限りその無機系材料の種類及び層構成について特
に制限がない。配線層を形成するための溝を好適に形成
するためには、図３に示されるように、基体２の表面
に、第１絶縁層８として、層間絶縁層９、ストッパー層
１０、及び第１絶縁膜１１をこの順に形成するのが好ま
しい。
【００４１】前記層間絶縁層は、導電率が１０6Ω・ｃ
ｍ以上である無機物質であればよく、例えば二酸化ケイ
素、ＳｉＯＦ、ＨＳＱ等で好適に形成され、たとえば熱
酸化法、又はＳｉＨ4とＮ2Ｏを用いるプラズマＣＶＤ法
により形成することもできるが、熱ＣＶＤ法、光ＣＶＤ
法、テトラエトキシシラン（ＴＥＯＳ）と酸素とを用い
るプラズマＣＶＤ法により形成することもできる。この
層間絶縁層は、通常０．６〜１μｍの厚みに形成され
る。
【００４２】前記ストッパー層は、エッチングにより溝
を形成する際のエッチング深さを調節するために設けら
れる層であり、たとえばＳｉＯＮ等を前記層間絶縁層と
同様にして形成される。このストッパー層の厚みは既述
のとおりである。
【００４３】第１絶縁膜は、前記層間絶縁層と同じ種類
の材質で形成されていてもよく、また前記層間絶縁層と
は異なる材質で形成されていても良い。通常の場合、こ
の第１絶縁膜は、Ｓｉの酸化物であるのが好ましい。こ
の第１絶縁膜は、前記層間絶縁層と同様にしてストッパ
ー層上に形成される。この第１絶縁膜の厚みは通常、
０．１〜１μｍである。
【００４４】前記第１絶縁層形成工程の後に、図４に示
されるように、前記第１絶縁層８中に配線層用の溝１２
が形成される（溝形成工程）。
【００４５】溝は、フォトリソグラフィーを利用したウ
エットエッチング及びドライエッチングの何れによって
も形成されることができるが、好適な溝形成法はフォト
リソグラフィーを利用したドライエッチングである。ド
ライエッチングは微細な溝を形成することができるから
である。また、ドライエッチングとしてイオンビームエ
ッチング、光エッチング、プラズマエッチング、並びに
スパッタエッチング及び反応性イオンエッチング等を採
用することができる。これらの中でも、エッチング操作
の調整が容易であり、又量産性に富むと言う観点から、
反応性イオンエッチングが好ましい。
【００４６】エッチングにより形成される溝の深さは、
この半導体装置の設計に応じて適宜に決定されるのであ
るが、通常、０．１〜２０μｍであり、溝の幅は通常、
０．１〜２０μｍである。第１絶縁層にストッパー層が
設けられているときには、溝はこのストッパー層に至る
深さとなる。
【００４７】この溝は、通常、縦断面が倒立台形（上辺
が底辺よりも長い台形）となるように、換言すると、溝
の壁面が底面に向かって傾斜するように形成されるの
が、好ましい。好ましい溝断面は、溝の底面に対して壁
面が傾斜してなる倒立台形である。この壁面の傾斜角、
すなわち、溝の底面を延長するとすれば形成されるであ
ろう仮想延長面と溝の側壁面とのなす角度は、実施例に
おいて示されるグラフに基づき７０〜８５度が良好であ
る。さらに好ましくは、７５〜８５度が良好である。
【００４８】溝の形成後に、図５に示されるように、前
記溝１２の内壁の表面及び底面を、高融点金属窒化物の
膜４で、被覆する（第１被覆工程）。
【００４９】高融点金属窒化物の膜による被覆は、直流
スパッタ法及び高周波スパッタ法等のいずれかにより行
われる。スパッタ法による高融点金属窒化物の被膜形成
は、不純物の混入が少ないという利点がある。また、マ
グネトロンスパッタ法を採用すると、高融点金属窒化物
の被膜を高速で形成することができる。
【００５０】高融点金属窒化物の被膜形成処理は、通常
２〜５０ｎｍの膜厚になるまで、行われる。
【００５１】この第１被覆工程においては、前記高融点
金属窒化物の被膜を形成した後に、高融点金属窒化物の
表面に高融点金属の被膜を形成しても良い。
【００５２】なお、この充填工程で、図６に示されるよ
うに、溝内に前記銅配線形成物質を充填する前に内部絶
縁層７をさらに形成しても良い。内部絶縁層７は、溝内
の壁面及び底面を被覆した前記高融点金属窒化物の被膜
の表面に形成しても良い。
【００５３】内部絶縁層は、たとえば前記層間絶縁層又
は第１絶縁膜を形成するのと同様の方法にて、前記層間
絶縁層又は第１絶縁膜と同じ或いは異なる種類の材質
で、形成されることができる。この内部絶縁層の厚み
は、通常、１０〜５０ｎｍである。また、溝の底付近に
形成された内部絶縁層は、銅の充填に際する銅の成長点
を形成するために、たとえば異方性エッチングにより除
去する。
【００５４】図５に示した第１被覆工程に次いで、前記
高融点金属窒化物で被覆された溝内に、銅配線形成物
質、たとえば銅若しくは銅を主成分とする導電性物質
を、充填する（充填工程）。
【００５５】銅配線形成物質の充填は、たとえばスパッ
タ法と鍍金法とを組み合わせるのが好ましい。図７に示
されるように、スパッタ法により銅配線形成物質１３た
とえば銅を主成分とする導電性物質を膜厚２〜５０ｎｍ
となるように溝１２内に形成し、次いで、図８に示され
るように、鍍金法により溝１２内に前記銅配線形成物質
１４を膜厚２００〜４００ｎｍとなるように充填する二
段充填法を採用するのが好ましい。
【００５６】このように銅配線形成物質を二段階にわた
って溝内に充填すると、溝内の銅配線形成物質、特に銅
の配向性が向上し、エレクトロマイグレーション耐性が
向上するという利点がある。
【００５７】上記のように溝内に銅配線形成物質を充填
すると、それまでの工程により、図８に示されるよう
に、第１絶縁層８の表面には、高融点金属窒化物の膜
４、銅配線形成物質充填物１４が形成されている。
【００５８】その後に、図９に示されるように、第１絶
縁層８の表面における各種被膜を除去することにより、
第１絶縁膜８を露出させる。この除去操作には、たとえ
ば化学的機械的研磨法（ＣＭＰ）が好適に採用される。
この除去操作においては、溝内の銅配線形成物質の露出
表面よりも第１絶縁膜の露出表面が高くなるように研磨
することが重要である。なお、この研磨を行う工程を研
磨工程と称することができる。
【００５９】この研磨操作は、次の第２被覆工程が終了
してから、行っても良い。この後、図１０に示されるよ
うに、銅配線形成物質１４の露出表面を、高融点金属窒
化物の膜４Ａで被覆する（第２被覆工程）。
【００６０】この高融点金属窒化物は、前記第１被覆工
程で採用される高融点金属窒化物と異なる物質であって
もよいが、同じ物質であるのが望ましい。
【００６１】この高融点金属窒化物の膜は、前記第１被
覆工程と同様にして、溝内に充填された銅配線形成物質
の露出表面に形成することができる。
【００６２】なお、銅配線形成物質の露出表面に高融点
金属窒化物の膜を形成するに際し、銅配線形成物質の露
出表面以外の露出面たとえば第１絶縁層の露出表面をマ
スクしておいてから、前記第１被覆工程と同様にして高
融点金属窒化物の膜を銅配線形成物質の露出表面及びマ
スクの表面に形成し、次いでマスクをそのまま第１絶縁
層から除去するようにしてもよいのであるが、工程の簡
略化を考慮すると、マスクをしないでそのまま前記第１
被覆工程と同様にして銅配線形成物質の露出表面及び第
１絶縁層の露出表面に高融点金属窒化物の膜を形成する
のが好ましい。
【００６３】高融点金属窒化物の膜形成は、銅配線形成
物質の露出表面において厚みが２〜５０ｎｍになるま
で、行われる。
【００６４】次いで、図１１に示されるように、化学的
機械的研磨法等により、第１絶縁膜１１上の高融点金属
窒化物の膜を研磨除去する。なお、第１絶縁膜１１を研
磨して溝１２内における前記高融点金属窒化物の膜４Ａ
の露出表面と第１絶縁膜１１の露出表面とが面一になっ
たかどうかの検出法としては、高融点金属窒化物を化学
的機械的研磨法により研磨除去し、高融点金属窒化物が
除去されて第１絶縁層が露出することによる物性の変化
を検知する方法、例えば以下の二方法を挙げることがで
きる。第一の方法は、化学的機械的研磨を行う研磨装置
にトルク検出器を設けておき、トルクの変化を検出する
方法であり、この方法により第１絶縁膜上の高融点金属
窒化物の膜を除去できたかどうかを検出することができ
る。例えば、図１０に示すような断面状態になっている
場合、研磨装置により高融点金属窒化物の膜４Ａの研磨
が終了して第１絶縁膜１１の研磨が開始されるとその時
点で研磨装置のトルクが変化するので、第１絶縁膜の除
去が完了したことを検知することができる。また、第二
の方法は、光学的方法であり、基板２の底面に赤外線を
照射する赤外線照射装置と、この赤外線照射装置から出
射する赤外線の基板に反射した反射光を受光する赤外線
受光装置とを備え、研磨装置が第１絶縁膜１１上の高融
点金属窒化膜４Ａを除去した時点で、基板の底面で反射
した赤外線の光量が変化する。したがって、照射した赤
外線の反射光量の変化が検出された時点で第１絶縁膜上
の高融点金属窒化物が除去されたと判断することができ
る。
【００６５】次いで、図１２に示すように、高融点金属
窒化物層４Ａの露出表面及び第１絶縁層８の露出表面
に、第２絶縁層８Ａを形成する（第２絶縁層形成工
程）。
【００６６】なお、前記第２被覆工程において、第２絶
縁層の形成は、第１絶縁層形成工程におけるのと同様に
して、行うことができる。第２絶縁層の形成は、第１絶
縁層の厚みが例えば０．６〜１μｍになるまで、行われ
る。この第２絶縁層の形成により、第１層の配線と第２
層の配線との間に位置する第２層間絶縁層が形成され
る。
【００６７】第２層間絶縁層上での第２層の配線形成
は、前記第１被覆工程から第２絶縁層形成工程までの工
程を繰り返すことにより、達成することができる。
【００６８】以上のようにして、図１に示されるよう
な、銅配線形成物質の全周に亘って高融点金属窒化物の
膜を被覆してなる配線構造を有する半導体装置を製造す
ることができる。なお、図６に示した内部絶縁層７形成
工程を経て、図７以降の工程を行なえば、図２に示した
銅配線側面と高融点金属窒化物の膜との間に内部絶縁層
７を有する半導体装置を製造することが出来る。
【００６９】
【実施例】（実施例１）以下のようにして半導体装置を
製造した。すなわち、第１絶縁層形成工程として、以下
の操作を行った。
【００７０】基体としてＳｉ基板の表面に、層間絶縁膜
として０．１μｍの厚みのＳｉ酸化膜を、常圧ＣＶＤ装
置で、形成した。次いで、常圧ＣＶＤ装置によりストッ
パー膜としてＳｉＯＮを０．１μｍの厚みに、前記層間
絶縁膜の表面に形成した。その後、前記ストッパー膜の
表面に、プラズマＣＶＤ法で、第１絶縁膜として０．５
μｍの厚みのプラズマ酸化膜（Ｓｉ酸化物）を形成し
た。
【００７１】溝形成工程として以下の操作を行った。先
ず第１絶縁膜の表面に、パターンマスクを、フォトリソ
グラフィー法により形成した。次いで、反応性イオンエ
ッチング法で、ＣＦ4ガスを用いて、溝エッチングを行
い、前記第１絶縁膜の表面に、深さ０．５μｍ、幅０．
３μｍの溝を形成した。この溝の底には、層間絶縁層が
露出していた。
【００７２】第１被覆工程として、スパッタ法により、
厚み２０ｎｍのＴａＮ膜を形成した。
【００７３】充填工程として、先ずＴａＮ膜の表面に、
プラズマＣＶＤ装置を用いて、内部絶縁層として厚み１
０ｎｍのＳｉ酸化膜を形成した。
【００７４】次いで反応性イオンエッチング装置を用い
て、ＣＦ4、１０００Ｗ及び１０Ｐａという条件で、異
方性エッチング処理をすることにより、溝の底に形成さ
れたＳｉ酸化膜を除去してＴａＮ膜を露出させた。この
段階では、第１絶縁膜の表面にＴａＮ膜及びＳｉ酸化膜
がこの順に形成され、溝の底にはＴａＮ膜が露出し、溝
の壁面にはＴａＮ膜及びＳｉ酸化膜がこの順に形成され
ている。
【００７５】次いで、スパッタ法により、溝内に銅を２
〜５０ｎｍの厚みに充填した。さらに、銅鍍金装置によ
り、銅の鍍金液を用いて２０〜３０ｍＡ／ｃｍ2という
条件にて、溝内に銅を２〜５０ｎｍの厚みに充填した。
この充填操作を終了した段階では、前記第１絶縁膜上の
Ｓｉ酸化物の表面にも銅膜が形成されている。
【００７６】次いで、化学的機械的研磨法により、シリ
カ含有スラリーを用いて、荷重２〜１０ｐｓｉ及び回転
数３０〜１５０ｒｐｍと言う条件の下で、第１絶縁層上
の銅膜、その下に形成されていたＳｉ酸化膜、ＴａＮ膜
及び第１絶縁層の一部を除去した。この状態では、露出
した第１絶縁層の高さが、溝内の銅の表面よりも高くな
っている。
【００７７】第２被覆工程として、通常のスパッタ法に
より、溝内の銅表面に厚み５〜２０ｎｍのＴａＮ膜を形
成した。このとき、露出していた第１絶縁膜の表面にも
ＴａＮ膜が形成される。
【００７８】再び、シリカ含有スラリーを用いて荷重２
〜１０ｐｓｉ及び回転数３０〜１５０ｒｐｍと言う条件
の下に、化学的機械的研磨法により、第１絶縁膜の表面
を被覆するＴａＮ膜及び第１絶縁膜の一部並びに溝内の
ＴａＮ膜の一部を研磨して、溝内の充填物の高さを０．
４μｍに調整すると共に、溝内の充填物の研磨表面と第
１絶縁膜の研磨表面とを面一に調整した。
【００７９】第２絶縁層形成工程として、前記第１絶縁
層形成工程と同様にして、Ｓｉ酸化膜を形成した。
【００８０】得られた半導体装置は、配線幅と配線間隔
が１：１であり、配線ピッチが０．４μｍであり、銅を
ＴａＮ膜で被覆してなる配線層の厚みが０．４μｍであ
る。また、形成されているＳｉ酸化膜の比誘電率は、
４．１である。
【００８１】上記と同様にして、配線幅と配線間隔が
１：１であり、配線ピッチが０．６μｍであり、銅をＴ
ａＮ膜で被覆してなる配線層の厚みが０．４μｍである
半導体装置、及び配線幅と配線間隔が１：１であり、配
線ピッチが０．８であり、銅をＴａＮ膜で被覆してなる
配線層の厚みが０．４μｍである半導体装置を製造し
た。
【００８２】これら三種の配線寸法を有する半導体装置
における銅配線の配線容量を測定した。測定結果を図１
３に示した。
【００８３】（比較例１）溝内にＴａＮ膜を形成せず、
溝内に充填された銅の表面に厚み０．０５μｍのＳｉ窒
化膜を、プラズマＣＶＤ法で形成した外は、前記実施例
１と同様にして三種の配線寸法を有する半導体装置を製
造した。
【００８４】これら三種の配線寸法を有する半導体装置
につき、前記実施例１と同様にして銅配線の配線容量を
測定した。測定結果を図１３に示した。
【００８５】（実施例２）前記実施例１におけるのと同
様の基体の表面に、Ｓｉ酸化膜の代わりに低誘電率膜
（比誘電率：２．６）として厚み０．４μｍのＢＣＢ
を、回転塗布法及びそれに続くアニールにより有機系絶
縁膜を形成した外は、前記実施例１と同様にして三種の
配線寸法を有する半導体装置を製造した。
【００８６】これら三種の半導体装置につき、前記実施
例１と同様にして銅配線の配線容量を測定した。測定結
果を図１３に示した。
【００８７】（比較例２）前記実施例１におけるのと同
様の基体の表面に、Ｓｉ酸化膜の代わりに低誘電率膜と
して厚み０．４μｍのＢＣＢを、回転塗布法及びそれに
続くアニールにより有機系絶縁膜を形成し、溝内にＴａ
Ｎ膜を形成せず、溝内に充填された銅の表面に厚み０．
０５μｍのＳｉ窒化膜をプラズマＣＶＤ法で形成した外
は、前記実施例１と同様にして三種の配線寸法を有する
半導体装置を製造した。
【００８８】これら三種の半導体装置につき、前記実施
例１と同様にして銅配線の配線容量を測定した。測定結
果を図１３に示した。
【００８９】上記実施例１と比較例１との比較結果、及
び実施例２及び比較例２の比較結果から明らかなよう
に、この発明に係る半導体装置においては従来品に比べ
て容量低減率が大きく減少している。
【００９０】（実施例３）溝の傾斜角を６５〜９０度の
範囲内における種々の値に代え、銅の表面をＴａ及びＴ
ａＮで被覆した外は前記実施例１におけるのと同様にし
て半導体装置を製造した。半導体装置における配線幅は
０．３μｍであり、配線膜厚が０．３μｍであった。
【００９１】傾斜角の異なる溝を有する半導体装置につ
き、エレクトロマイグレーション（ＥＭ）寿命試験によ
りＥＭの評価を行った。ＥＭ寿命試験条件としては、電
流密度が３Ｅ６Ａ／ｃｍ2、温度が３００℃である。Ｅ
Ｍ寿命試験の結果を、図１４に示した。図１４に示され
るように、傾斜角は、７０〜８５度が良好である。
【００９２】（比較例３）溝内に充填された銅の表面
を、厚さ５０ｎｍの窒化ケイ素の膜で被覆した外は前記
実施例１におけるのと同様にして第２被覆工程を終え、
次いで窒化ケイ素の膜及び第１絶縁層を機械的化学的研
磨により露出させた。配線幅と配線間隔とが１：１であ
り、配線ピッチが０．４μｍであった。銅の表面を被覆
する窒化ケイ素の膜の密着性を、スコッチテープテスト
で評価した。このスコッチテープテストは、膜の表面に
１ｍｍ２の大きさの、１０ヶｘ１０ヶの正方形の集合に
切り、その表面にテープを貼り付け、次いで引き剥がし
たときに、テープに付着する正方形の膜の個数で評価さ
れた。スコッチテープテストの結果を表１に示した。
【００９３】また、溝内に充填された銅の表面を、厚さ
５０ｎｍの窒化ケイ素の膜で被覆した外は前記実施例１
におけるのと同様にして半導体装置（配線幅と配線間隔
とが１：１、配線ピッチが０．４μｍである。）を製造
した。この半導体装置につき、リーク電流テスト（ＢＴ
テスト）により銅の拡散の程度を評価した。結果を表１
に示した。
【００９４】（比較例４）窒化ケイ素の膜を形成する代
わりに酸化ケイ素の膜を形成することの外は前記比較例
３と同様に操作してスコッチテープテスト及びリーク電
流テストを行った。結果を表１に示した。
【００９５】（実施例４）前記実施例１において、第２
被覆工程の終了後、化学的機械的研磨により溝内の充填
物の研磨表面と第１絶縁膜の研磨表面とを面一に調整し
たものを取り出して、露出しているＴａＮの密着性を前
記スコッチテープテストで評価した。また、前記実施例
１における半導体装置（配線幅と配線間隔とが１：１で
あり、配線ピッチが０．４μｍである。）につきリーク
電流テストを行った。結果を表１に示した。
【００９６】
【表１】
【００９７】（実施例５）前記実施例１により得られた
半導体装置につき、エレクトロマイグレーション耐性を
ＥＭ試験により評価した。ＥＭ試験は、電流密度は３Ｅ
６Ａ／ｃｍ2であり、試験温度は３００度であった。評
価結果を表２に示した。
【００９８】前記実施例１においてＴａＮの代わりにＴ
ｉＮ、ＷＮの高融点金属窒化物の膜を形成した外は前記
実施例１と同様にして半導体装置を製造した。この半導
体装置につきＥＭ試験を行い、その評価結果を表２に示
した。
【００９９】前記実施例１において銅の外周をＴａＮで
被覆する代わりに、銅の外周をＴａで被覆し、次いでＴ
ａＮで被覆した外は前記実施例１と同様に実施して半導
体装置を製造した。この半導体装置につきＥＭ試験を行
い、その評価結果を表２に示した。
【０１００】
【表２】
【０１０１】
【発明の効果】この発明によると、配線が高融点金属窒
化物で囲繞されているので、銅配線が酸化されて高抵抗
になってしまったり、あるいは、銅配線を形成する銅が
絶縁層中に拡散して隣接配線間でリーク電流が漏電する
ことによる回路の誤動作が防止され、また、エレクトロ
マイグレーション寿命が長く、しかも配線容量の低減を
図ることにより回路動作の高速化を達成することのでき
る半導体装置を提供することができる。
【０１０２】また、この発明によると、上記のように優
れた半導体装置を、簡単に製造することのできる方法を
提供することができる。
【図面の簡単な説明】
【図１】図１は、この発明の半導体装置の一例を示す断
面説明図である。
【図２】図２は、この発明の半導体装置の他の例を示す
断面説明図である。
【図３】図３は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図４】図４は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図５】図５は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図６】図６は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図７】図７は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図８】図８は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図９】図９は、この発明の半導体装置の製造方法の一
例における一工程を示す概略説明図である。
【図１０】図１０は、この発明の半導体装置の製造方法
の一例における一工程を示す概略説明図である。
【図１１】図１１は、この発明の半導体装置の製造方法
の一例における一工程を示す概略説明図である。
【図１２】図１２は、この発明の半導体装置の製造方法
の一例における一工程を示す概略説明図である。
【図１３】図１３は、実施例及び比較例における半導体
装置に関する配線容量と配線ピッチとの関係を示すグラ
フである。
【図１４】図１４は、実施例における半導体装置におけ
る溝の傾斜角度とＥＭ耐性との関係を示すグラフであ
る。
【符号の説明】
１…半導体装置、２…基体、３…絶縁層、４，４Ａ…高
融点金属窒化物の膜、５…銅配線、６…配線層、７…内
部絶縁層、８…第１絶縁層、９…層間絶縁層、１０…ス
トッパー層、１１…第１絶縁膜、１２…溝、１３，１４
…銅配線形成物質。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基体上に形成された絶縁層中に、銅配線
    とこれを被覆する高融点金属窒化物の膜とを有する配線
    層を、埋設してなることを特徴とする半導体装置。
  2. 【請求項２】 前記高融点金属窒化物が、チタン、タン
    タル及びタングステンよりなる群から選択される少なく
    とも一種の金属の窒化物である前記請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記配線層は、銅配線の外表面と高融点
    金属窒化物の膜との間に、銅配線の一部又は全部を被覆
    する高融点金属の膜が設けられてなる前記請求項１に記
    載の半導体装置。
  4. 【請求項４】 前記配線層は、銅配線の側壁面と高融点
    金属窒化物の膜との間に内部絶縁膜を介装してなる前記
    請求項１又は３に記載の半導体装置。
  5. 【請求項５】 前記絶縁層が無機系材料を含有する膜で
    ある前記請求項１に記載の半導体装置。
  6. 【請求項６】 前記銅配線がダマシン配線である前記請
    求項１に記載の半導体装置。
  7. 【請求項７】 基体に第１絶縁層を形成する第１絶縁層
    形成工程と、前記第１絶縁層に配線層用の溝を形成する
    溝形成工程と、前記溝の内表面を高融点金属窒化物で被
    覆する第１被覆工程と、前記高融点金属窒化物で被覆さ
    れた溝内に銅配線形成物質を充填する充填工程と、溝内
    に充填された銅配線形成物質の露出表面を、高融点金属
    窒化物で被覆する第２被覆工程と、第２被覆工程で形成
    された高融点金属窒化物の層及び第１絶縁層を露出させ
    てから、露出する高融点金属窒化物の層及び露出する第
    １絶縁層に、第２絶縁層を被覆形成する第２絶縁層形成
    工程とを有することを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 前記溝形成工程が、前記第１絶縁層に配
    線層用の溝を、溝の底面を延長するとすれば形成される
    であろう仮想延長面と溝の側壁面とのなす傾斜角度が７
    ５〜８５度になるように、形成する溝形成工程である前
    記請求項７に記載された半導体装置の製造方法。
  9. 【請求項９】 前記充填工程が、前記高融点金属窒化物
    で被覆された溝の側壁に内部絶縁膜を形成する内部絶縁
    膜形成工程と、溝の側壁に内部絶縁膜を形成してから溝
    内に銅配線形成物質を充填する銅配線形成物質充填工程
    とを有する前記請求項７に記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記充填工程が、スパッタ法により溝
    底面に銅膜を形成し、次いで鍍金法により溝内に銅を充
    填する工程を有する前記請求項７に記載された半導体装
    置の製造方法。
  11. 【請求項１１】 前記第２絶縁層形成工程は、第２被覆
    工程で形成された高融点金属窒化物の層及び第１絶縁層
    を露出させる際に、化学的機械的研磨法により高融点金
    属窒化物を研磨除去し、高融点金属窒化物が除去されて
    第１絶縁層が露出することによる物性の変化を検知して
    研磨操作を停止する工程を有する前記請求項７に記載の
    半導体装置の製造方法。
  12. 【請求項１２】 前記高融点金属窒化物がチタン、タン
    タル及びタングステンよりなる群から選択される少なく
    とも一種の金属窒化物である前記請求項７に記載の半導
    体装置の製造方法。
JP36285399A 1999-12-21 1999-12-21 半導体装置及びその製造方法 Withdrawn JP2001176967A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP36285399A JP2001176967A (ja) 1999-12-21 1999-12-21 半導体装置及びその製造方法
US09/739,620 US20010017422A1 (en) 1999-12-21 2000-12-20 Semiconductor device with copper-based wiring lines and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36285399A JP2001176967A (ja) 1999-12-21 1999-12-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001176967A true JP2001176967A (ja) 2001-06-29

Family

ID=18477900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36285399A Withdrawn JP2001176967A (ja) 1999-12-21 1999-12-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20010017422A1 (ja)
JP (1) JP2001176967A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017437A (ja) * 2001-06-28 2003-01-17 Ulvac Japan Ltd 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP2008529261A (ja) * 2005-01-24 2008-07-31 ユマテック ゲーエムベーハー 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード
JP2014086728A (ja) * 2012-10-18 2014-05-12 Lg Innotek Co Ltd 発光素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676784B2 (ja) * 2003-01-28 2005-07-27 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4401096B2 (ja) * 2003-03-26 2010-01-20 Ｄｏｗａホールディングス株式会社 回路基板の製造方法
JP4878434B2 (ja) * 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
CN112309836B (zh) * 2019-08-01 2022-10-28 京东方科技集团股份有限公司 一种背板及其制备方法、背光模组和显示装置
CN110948182B (zh) * 2019-11-11 2024-06-11 中国航天空气动力技术研究院 一种难熔金属毛细芯的成型方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590262A (ja) * 1991-09-27 1993-04-09 Nec Corp 半導体装置およびその製造方法
JPH0817920A (ja) * 1994-06-29 1996-01-19 Toshiba Corp 半導体装置及びその製造方法
JPH08139060A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
JPH09283520A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp 集積回路の多段埋め込み配線構造およびその製造方法
JPH10261635A (ja) * 1997-03-18 1998-09-29 Mitsubishi Electric Corp 半導体装置
JPH11238712A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 化学的機械研磨方法および装置
JPH11330246A (ja) * 1998-04-06 1999-11-30 Motorola Inc 銅相互接続構造および形成方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590262A (ja) * 1991-09-27 1993-04-09 Nec Corp 半導体装置およびその製造方法
JPH0817920A (ja) * 1994-06-29 1996-01-19 Toshiba Corp 半導体装置及びその製造方法
JPH08139060A (ja) * 1994-11-04 1996-05-31 Ricoh Co Ltd 半導体装置の製造方法及び化学的機械研磨装置
JPH09283520A (ja) * 1996-04-11 1997-10-31 Mitsubishi Electric Corp 集積回路の多段埋め込み配線構造およびその製造方法
JPH10261635A (ja) * 1997-03-18 1998-09-29 Mitsubishi Electric Corp 半導体装置
JPH11238712A (ja) * 1998-02-23 1999-08-31 Hitachi Ltd 化学的機械研磨方法および装置
JPH11330246A (ja) * 1998-04-06 1999-11-30 Motorola Inc 銅相互接続構造および形成方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017437A (ja) * 2001-06-28 2003-01-17 Ulvac Japan Ltd 銅材料充填プラグ及び銅材料充填プラグの製造方法
JP2008529261A (ja) * 2005-01-24 2008-07-31 ユマテック ゲーエムベーハー 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード
JP4909905B2 (ja) * 2005-01-24 2012-04-04 ユマテック ゲーエムベーハー 長方形または正方形の断面を有する導体を有するワイヤ・プリント回路基板またはカード
US8354594B2 (en) 2005-01-24 2013-01-15 Jumatech, Gmbh Wire-printed circuit board or card comprising conductors with a rectangular or square cross section
JP2014086728A (ja) * 2012-10-18 2014-05-12 Lg Innotek Co Ltd 発光素子

Also Published As

Publication number Publication date
US20010017422A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
CN1302533C (zh) 甚低有效介电常数互连结构及其制造方法
US6043145A (en) Method for making multilayer wiring structure
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
US7253098B2 (en) Maintaining uniform CMP hard mask thickness
JP2011009769A (ja) 半導体デバイスおよびその構造体の製造方法
JP2004088047A (ja) 半導体装置の製造方法
US6563218B2 (en) Semiconductor device of multi-wiring structure and method of manufacturing the same
US6495448B1 (en) Dual damascene process
JP3997494B2 (ja) 半導体装置
KR19990057679A (ko) 반도체 소자의 층간절연막 및 그 제조방법
JP2001176967A (ja) 半導体装置及びその製造方法
JP2003077920A (ja) 金属配線の形成方法
US7256118B2 (en) Semiconductor device using low-K material as interlayer insulating film and its manufacture method
KR19990077752A (ko) 반도체 장치의 제조 방법
US20080299718A1 (en) Damascene process having retained capping layer through metallization for protecting low-k dielectrics
KR100327721B1 (ko) 최종패시베이션구조물
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US5880030A (en) Unlanded via structure and method for making same
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US7041574B2 (en) Composite intermetal dielectric structure including low-k dielectric material
JP2004014828A (ja) 半導体装置の製造方法
JP2002075992A (ja) シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置
JP2001007202A (ja) 半導体装置の製造方法
JPH10335461A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020528

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040817