JP2002075992A - シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 - Google Patents
シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置Info
- Publication number
- JP2002075992A JP2002075992A JP2000266266A JP2000266266A JP2002075992A JP 2002075992 A JP2002075992 A JP 2002075992A JP 2000266266 A JP2000266266 A JP 2000266266A JP 2000266266 A JP2000266266 A JP 2000266266A JP 2002075992 A JP2002075992 A JP 2002075992A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010949 copper Substances 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052802 copper Inorganic materials 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 16
- 238000004050 hot filament vapor deposition Methods 0.000 claims abstract description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 53
- 239000010410 layer Substances 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000003054 catalyst Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000002994 raw material Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 157
- 238000005530 etching Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910017052 cobalt Inorganic materials 0.000 description 9
- 239000010941 cobalt Substances 0.000 description 9
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000003421 catalytic decomposition reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜として用いて低誘電率でありまた
銅（Ｃｕ）系配線と組合せるに好ましい、微細・超高集
積デバイスに好適なシリコン窒化膜を、汎用される原料
ガスから容易に成膜できる技術の確立が課題である。 【解決手段】 原料ガスとしてモノシランとアンモニア
を用い、触媒ＣＶＤ法を用い、シリコン１に対して窒素
を１．０〜１．１、酸素を０．１〜０．１５含有し、こ
の膜の比誘電率が６以下であるシリコン窒化膜。
銅（Ｃｕ）系配線と組合せるに好ましい、微細・超高集
積デバイスに好適なシリコン窒化膜を、汎用される原料
ガスから容易に成膜できる技術の確立が課題である。 【解決手段】 原料ガスとしてモノシランとアンモニア
を用い、触媒ＣＶＤ法を用い、シリコン１に対して窒素
を１．０〜１．１、酸素を０．１〜０．１５含有し、こ
の膜の比誘電率が６以下であるシリコン窒化膜。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばＬＳＩの
層間絶縁膜に用いられる低温形成シリコン窒化膜に関す
るものである。
層間絶縁膜に用いられる低温形成シリコン窒化膜に関す
るものである。
【０００２】複数の配線を多層構造化して回路を形成し
ている半導体デバイスでは、配線層間に絶縁層を挟んで
順次積み重ねて形成してゆくのが一般的になっている
が、配線層間の絶縁層の誘電率が高ければその分配線間
容量が増すのでデバイスの高速動作には支障となる。半
導体デバイス全体の微細化に伴い層間絶縁膜をあまり厚
くすることもできないため、層間絶縁膜材料の誘電率を
できるだけ低くすることで配線間容量を下げ、それによ
ってデバイスの高速化を図ろうとする動きが最近顕著に
なってきている。また同時に、半導体デバイスが十分に
微細化した現在では、できるだけ工程途中に高温を与え
たくはないという背景もあって、低温形成できる層間絶
縁膜への需要は高くなっている。
ている半導体デバイスでは、配線層間に絶縁層を挟んで
順次積み重ねて形成してゆくのが一般的になっている
が、配線層間の絶縁層の誘電率が高ければその分配線間
容量が増すのでデバイスの高速動作には支障となる。半
導体デバイス全体の微細化に伴い層間絶縁膜をあまり厚
くすることもできないため、層間絶縁膜材料の誘電率を
できるだけ低くすることで配線間容量を下げ、それによ
ってデバイスの高速化を図ろうとする動きが最近顕著に
なってきている。また同時に、半導体デバイスが十分に
微細化した現在では、できるだけ工程途中に高温を与え
たくはないという背景もあって、低温形成できる層間絶
縁膜への需要は高くなっている。
【０００３】
【従来の技術】半導体超高集積回路（ＬＳＩ）の集積度
の上昇により、いまや０．２μｍ以下の微細な寸法精度
をもった個別素子がSi基板表面近傍に集積されるように
なった。ＬＳＩは個別素子間を配線で結びつけることに
よって始めてその機能を発揮するが、個別素子間の相互
接続における配線の交差個所を避けるために配線を迂回
したりするとチップ面積に占める配線の占有面積を増し
たり、配線長を増大して配線遅延の原因となる。そこ
で、配線の交差個所や重なりを防ぐために配線間に絶縁
膜を挿入することで配線を多層化する技術が一般的にな
ってきた。多層配線の概念図を図１に示す。
の上昇により、いまや０．２μｍ以下の微細な寸法精度
をもった個別素子がSi基板表面近傍に集積されるように
なった。ＬＳＩは個別素子間を配線で結びつけることに
よって始めてその機能を発揮するが、個別素子間の相互
接続における配線の交差個所を避けるために配線を迂回
したりするとチップ面積に占める配線の占有面積を増し
たり、配線長を増大して配線遅延の原因となる。そこ
で、配線の交差個所や重なりを防ぐために配線間に絶縁
膜を挿入することで配線を多層化する技術が一般的にな
ってきた。多層配線の概念図を図１に示す。
【０００４】シリコン基板１６１に絶縁膜１６３１を形
成し、素子形成領域１６２への接続のためのコンタクト
ホール１６４を開孔して、ここにコンタクトプラグを埋
め込み、素子形成領域１６２と第１配線層１６５１との
接続をする。さらに絶縁膜１６３２に開孔したビアホー
ル１６６１に埋め込まれたビアプラグを介して第１配線
層１６５１と第２の配線層１６５２との接続、再び絶縁
膜１６３３に開けられたビアホール１６６２に埋め込ま
れたビアプラグを介して第２の配線層１６５２と第３の
配線層１６５３と接続する。以上の工程を次々と繰り返
せばさらなる多層配線も可能となるが、最後の配線上を
封止膜１６７にて覆うことで完成する。
成し、素子形成領域１６２への接続のためのコンタクト
ホール１６４を開孔して、ここにコンタクトプラグを埋
め込み、素子形成領域１６２と第１配線層１６５１との
接続をする。さらに絶縁膜１６３２に開孔したビアホー
ル１６６１に埋め込まれたビアプラグを介して第１配線
層１６５１と第２の配線層１６５２との接続、再び絶縁
膜１６３３に開けられたビアホール１６６２に埋め込ま
れたビアプラグを介して第２の配線層１６５２と第３の
配線層１６５３と接続する。以上の工程を次々と繰り返
せばさらなる多層配線も可能となるが、最後の配線上を
封止膜１６７にて覆うことで完成する。
【０００５】しかし、薄い絶縁膜を挟んで構成される多
層配線技術では配線間での浮遊容量が大きく配線遅延の
原因となったり、層間絶縁膜を挟んで上下で隣接した２
つの配線を共に高周波成分を含んだ信号が伝達される場
合にはクロストークが生じ、誤作動の原因となりうる。
配線遅延やクロストークを防止するには上下配線間の距
離を増加、すなわち層間絶縁膜を厚くすればよいが、一
方で層間絶縁膜を厚くすれば深いコンタクトホールやビ
アホールを形成する必要が生まれる。深いコンタクトホ
ールやビアホールの形成はこれらホール形成のためのド
ライエッチング技術をより一層困難とするもので、この
点からは層間絶縁膜の厚さを極力薄くする必要がある。
２５６メガビットＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）以降の半導体集積回路技術では、集
積度の増加に伴ってコンタクトホール径も０．２５μｍ
と一層微細化することが求められているが、ドライエッ
チング技術の点からはコンタクトホールの径に対するそ
の深さ（アスペクト比）を最大5以下に抑えたい。ここ
に、コンタクトホール径０．２５μｍ，アスペクト比５
以下の要求に合わせれば、層間絶縁膜の厚さは必然的に
１μｍ以下と薄くすることが要求される。
層配線技術では配線間での浮遊容量が大きく配線遅延の
原因となったり、層間絶縁膜を挟んで上下で隣接した２
つの配線を共に高周波成分を含んだ信号が伝達される場
合にはクロストークが生じ、誤作動の原因となりうる。
配線遅延やクロストークを防止するには上下配線間の距
離を増加、すなわち層間絶縁膜を厚くすればよいが、一
方で層間絶縁膜を厚くすれば深いコンタクトホールやビ
アホールを形成する必要が生まれる。深いコンタクトホ
ールやビアホールの形成はこれらホール形成のためのド
ライエッチング技術をより一層困難とするもので、この
点からは層間絶縁膜の厚さを極力薄くする必要がある。
２５６メガビットＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）以降の半導体集積回路技術では、集
積度の増加に伴ってコンタクトホール径も０．２５μｍ
と一層微細化することが求められているが、ドライエッ
チング技術の点からはコンタクトホールの径に対するそ
の深さ（アスペクト比）を最大5以下に抑えたい。ここ
に、コンタクトホール径０．２５μｍ，アスペクト比５
以下の要求に合わせれば、層間絶縁膜の厚さは必然的に
１μｍ以下と薄くすることが要求される。
【０００６】ところで、以上では上下配線層間の問題に
触れたが、同一面内に形成された配線相互間の浮遊容量
増大も深刻である。なぜならば、半導体集積回路の微細
化に伴い、配線太さの減少と同時に配線間の間隔も微細
化し、やがて配線太さ０．２５μｍと同等の間隔となる
こと必至である。高集積化の要求からは配線間隔を広げ
ることはもはやできない。上下配線相互間の問題に対処
するには、層間絶縁膜を極力厚くする努力を行う余地が
あるが、同一面内での配線レイアウトは回路の機能が複
雑化するにつれて設計変更の余地が少なくなってきてお
り、同一面内に配置された配線相互間の配線遅延やクロ
ストークの問題は、上下配線間の場合よりも対策が難し
くしたがってより深刻である。
触れたが、同一面内に形成された配線相互間の浮遊容量
増大も深刻である。なぜならば、半導体集積回路の微細
化に伴い、配線太さの減少と同時に配線間の間隔も微細
化し、やがて配線太さ０．２５μｍと同等の間隔となる
こと必至である。高集積化の要求からは配線間隔を広げ
ることはもはやできない。上下配線相互間の問題に対処
するには、層間絶縁膜を極力厚くする努力を行う余地が
あるが、同一面内での配線レイアウトは回路の機能が複
雑化するにつれて設計変更の余地が少なくなってきてお
り、同一面内に配置された配線相互間の配線遅延やクロ
ストークの問題は、上下配線間の場合よりも対策が難し
くしたがってより深刻である。
【０００７】以上述べた上下配線間，同一面内配線間い
ずれの例でも、配線層間絶縁膜厚で決まる配線間容量の
増大に伴う配線遅延やクロストークを正確に把握するた
めには、回路設計時に分布定数回路的取り扱いが必要で
ある。
ずれの例でも、配線層間絶縁膜厚で決まる配線間容量の
増大に伴う配線遅延やクロストークを正確に把握するた
めには、回路設計時に分布定数回路的取り扱いが必要で
ある。
【０００８】図２はR.L.M.Dangらが1981年のIEEE Elec
tron Device Lettersの第EDL？2巻、196頁に示された
厚さHの酸化シリコン膜（比誘電率3.9）で絶縁された配
線層とシリコン基板配線との間の単位配線長あたりの容
量を示すものである。配線幅Ｗが減少すると所謂フリン
ジ効果により、平行平板電極近似により算出される容量
に較べて実際の容量Ｃが格段に増加することが示されて
いる。また同時に配線高さＴが大きいとますます容量Ｃ
が増大していることもわかる。
tron Device Lettersの第EDL？2巻、196頁に示された
厚さHの酸化シリコン膜（比誘電率3.9）で絶縁された配
線層とシリコン基板配線との間の単位配線長あたりの容
量を示すものである。配線幅Ｗが減少すると所謂フリン
ジ効果により、平行平板電極近似により算出される容量
に較べて実際の容量Ｃが格段に増加することが示されて
いる。また同時に配線高さＴが大きいとますます容量Ｃ
が増大していることもわかる。
【０００９】また、同じく上記論文で示された 図３に
は配線間隔の微細化に伴いシリコン基板との間の単位長
あたり全容量Ｃｆは配線とシリコン基板との間の容量Ｃ
１１は減少するものの、配線間隔Ｓを隔てて隣り合った
配線との間の容量Ｃ１２は逆に増加する結果、配線幅Ｗ
／厚さＨが１を越える場合には微細化するほどに増大す
ることを示されている。すなわち、半導体集積回路を構
成する個別素子そのものは微細化により動作速度を上げ
られるが、素子間を結ぶ配線は微細化すると配線抵抗と
浮遊容量が増加する。この結果、ＬＳＩ全体としての動
作速度はいっこうに上昇しないことになる。
は配線間隔の微細化に伴いシリコン基板との間の単位長
あたり全容量Ｃｆは配線とシリコン基板との間の容量Ｃ
１１は減少するものの、配線間隔Ｓを隔てて隣り合った
配線との間の容量Ｃ１２は逆に増加する結果、配線幅Ｗ
／厚さＨが１を越える場合には微細化するほどに増大す
ることを示されている。すなわち、半導体集積回路を構
成する個別素子そのものは微細化により動作速度を上げ
られるが、素子間を結ぶ配線は微細化すると配線抵抗と
浮遊容量が増加する。この結果、ＬＳＩ全体としての動
作速度はいっこうに上昇しないことになる。
【００１０】図２及び図３の結果はいずれもシリコン基
板と絶縁膜を介して配置された配線との間の浮遊容量に
関する解析結果であり、配線層間の浮遊容量を扱ったも
のではない。しかし、配線層間の浮遊容量に関しても事
情は同じである。（このような問題提起は、例えば、公
開特許公報 特開平１０−２２３６２５号公報に開示さ
れている。）こうした技術的背景に沿ってＬＳＩ技術で
広く使用される絶縁膜であるシリコン窒化膜（比誘電
率：７）、シリコン酸化膜（３．９）などに替わる比誘
電率の小さい層間絶縁性薄膜の開発は目下急務の課題と
なっている。
板と絶縁膜を介して配置された配線との間の浮遊容量に
関する解析結果であり、配線層間の浮遊容量を扱ったも
のではない。しかし、配線層間の浮遊容量に関しても事
情は同じである。（このような問題提起は、例えば、公
開特許公報 特開平１０−２２３６２５号公報に開示さ
れている。）こうした技術的背景に沿ってＬＳＩ技術で
広く使用される絶縁膜であるシリコン窒化膜（比誘電
率：７）、シリコン酸化膜（３．９）などに替わる比誘
電率の小さい層間絶縁性薄膜の開発は目下急務の課題と
なっている。
【００１１】特に、シリコン窒化膜はエッチングストッ
プ層や配線材の拡散バリア層として層間絶縁膜に汎用さ
れており、こうした比誘電率の小さい絶縁材料を新たに
開発しようという試みとして、M.Tanakaらが、1999年の
Int. Symp. on VLSI Technol.にて公知となった比誘電
率が５．４まで低減できる非晶質塩素化シリコン窒化膜
（ＳｉＮＣｌ）がある。
プ層や配線材の拡散バリア層として層間絶縁膜に汎用さ
れており、こうした比誘電率の小さい絶縁材料を新たに
開発しようという試みとして、M.Tanakaらが、1999年の
Int. Symp. on VLSI Technol.にて公知となった比誘電
率が５．４まで低減できる非晶質塩素化シリコン窒化膜
（ＳｉＮＣｌ）がある。
【００１２】先に述べたＳｉＮＣｌは低誘電率がゆえに
多層配線構造向けの層間絶縁膜としての期待が大きいも
のの、シリコン酸化膜などに比べればなお比誘電率は大
きく、一層比誘電率を低減する必要はある。またＳｉＮ
Ｃｌ成膜時には、原料ガスとしてＳｉ2Ｃｌ6とＮＨ3を
用いているが、このうちＳｉ2Ｃｌ6は汎用されるＳｉＨ
4と較べて原料コストが高く、また液化しやすく取扱困
難だという問題が知られている。
多層配線構造向けの層間絶縁膜としての期待が大きいも
のの、シリコン酸化膜などに比べればなお比誘電率は大
きく、一層比誘電率を低減する必要はある。またＳｉＮ
Ｃｌ成膜時には、原料ガスとしてＳｉ2Ｃｌ6とＮＨ3を
用いているが、このうちＳｉ2Ｃｌ6は汎用されるＳｉＨ
4と較べて原料コストが高く、また液化しやすく取扱困
難だという問題が知られている。
【００１３】また、以上の問題とは別に、今後の微細化
した半導体デバイスでは、アルミニウム系配線材料に代
えて、いよいよ銅（Ｃｕ）系配線材料の採用が主流にな
りそうである。これは、配線層が細線化して目立ってき
た配線抵抗を少しでも下げるためにはもはや配線材料自
体がより低い材料に置き換える必要が生じてきたもので
あるが、銅（Ｃｕ）は半導体デバイスプロセス中で比較
的扱いづらく、採用に当たってはこれまでにない新たな
工夫を要している。ひとつの問題としては、銅（Ｃｕ）
を従来より汎用されてきたシリコン酸化膜の如き層間絶
縁膜に直に接する単純な配置とした場合、途中の工程で
の熱によって銅（Ｃｕ）が層間絶縁膜に向けて拡散して
ゆくという問題が知られており、そのため、配線層とシ
リコン酸化膜とが直に接しないように、拡散バリアを設
けて両者を隔てておく必要がある。したがって、銅（Ｃ
ｕ）系配線材料が採用されること必至の今後の超高集積
デバイスで採用される絶縁膜としては、銅拡散バリア性
能が十分高いことが望ましい。
した半導体デバイスでは、アルミニウム系配線材料に代
えて、いよいよ銅（Ｃｕ）系配線材料の採用が主流にな
りそうである。これは、配線層が細線化して目立ってき
た配線抵抗を少しでも下げるためにはもはや配線材料自
体がより低い材料に置き換える必要が生じてきたもので
あるが、銅（Ｃｕ）は半導体デバイスプロセス中で比較
的扱いづらく、採用に当たってはこれまでにない新たな
工夫を要している。ひとつの問題としては、銅（Ｃｕ）
を従来より汎用されてきたシリコン酸化膜の如き層間絶
縁膜に直に接する単純な配置とした場合、途中の工程で
の熱によって銅（Ｃｕ）が層間絶縁膜に向けて拡散して
ゆくという問題が知られており、そのため、配線層とシ
リコン酸化膜とが直に接しないように、拡散バリアを設
けて両者を隔てておく必要がある。したがって、銅（Ｃ
ｕ）系配線材料が採用されること必至の今後の超高集積
デバイスで採用される絶縁膜としては、銅拡散バリア性
能が十分高いことが望ましい。
【００１４】
【発明が解決しようとする課題】本発明は、このような
状況を鑑みてなされたものであり、超高集積半導体デバ
イスの製造技術に適用するに好ましい新たなシリコン窒
化膜成膜技術の開発を課題としてなされたものである。
詳しくは、薄い層間絶縁膜として好適な比誘電率のより
低いシリコン窒化膜を特殊な原料ガスを用いることなく
ＳｉＨ4とＮＨ3とで作製可能であって、特に配線材料と
して銅を含んでなる導電材料を用いた微細な半導体デバ
イスの場合には、銅の拡散抑止能力を高めて銅配線層間
の絶縁膜として好適との副次的効果を生み、総じて超高
集積半導体デバイスの製造技術として好ましいシリコン
窒化膜成膜技術の確立を課題とするものである。
状況を鑑みてなされたものであり、超高集積半導体デバ
イスの製造技術に適用するに好ましい新たなシリコン窒
化膜成膜技術の開発を課題としてなされたものである。
詳しくは、薄い層間絶縁膜として好適な比誘電率のより
低いシリコン窒化膜を特殊な原料ガスを用いることなく
ＳｉＨ4とＮＨ3とで作製可能であって、特に配線材料と
して銅を含んでなる導電材料を用いた微細な半導体デバ
イスの場合には、銅の拡散抑止能力を高めて銅配線層間
の絶縁膜として好適との副次的効果を生み、総じて超高
集積半導体デバイスの製造技術として好ましいシリコン
窒化膜成膜技術の確立を課題とするものである。
【００１５】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明では、例えば以下の各々を手段とする。 （１）原料ガスとしてモノシランとアンモニアを用い、
触媒ＣＶＤ法を用い、シリコン１に対して窒素を１．０
〜１．１、酸素を０．１〜０．１５含有し、この膜の比
誘電率が６以下であるシリコン窒化膜。ここに、前記触
媒ＣＶＤ法で用いる触媒体は、タングステン、白金、パ
ラジウム、モリブデン、シリコン、アルミナ、炭化珪
素、金属蒸着セラミックス、タンタル、チタン、チタン
酸化物、バナジウムからなる群から選ばれた少なくとも
１種の材料からなるものとして良い。あるいは、前記触
媒体として、抵抗発熱体を用いても良い。
めに、本発明では、例えば以下の各々を手段とする。 （１）原料ガスとしてモノシランとアンモニアを用い、
触媒ＣＶＤ法を用い、シリコン１に対して窒素を１．０
〜１．１、酸素を０．１〜０．１５含有し、この膜の比
誘電率が６以下であるシリコン窒化膜。ここに、前記触
媒ＣＶＤ法で用いる触媒体は、タングステン、白金、パ
ラジウム、モリブデン、シリコン、アルミナ、炭化珪
素、金属蒸着セラミックス、タンタル、チタン、チタン
酸化物、バナジウムからなる群から選ばれた少なくとも
１種の材料からなるものとして良い。あるいは、前記触
媒体として、抵抗発熱体を用いても良い。
【００１６】以上の手段によれば、比誘電率が６以下の
低誘電率シリコン窒化膜を、ＳｉＨ 4とＮＨ3という極め
てありふれたガスを用いて安価で取扱容易に成膜できる
こととなる。 （２）絶縁性材料の少なくとも一部が上記（１）記載の
シリコン窒化膜にて構成された半導体装置。 （３）多層配線構造の層間絶縁膜の少なくとも一部が上
記（１）記載のシリコン窒化膜からなる半導体装置。
低誘電率シリコン窒化膜を、ＳｉＨ 4とＮＨ3という極め
てありふれたガスを用いて安価で取扱容易に成膜できる
こととなる。 （２）絶縁性材料の少なくとも一部が上記（１）記載の
シリコン窒化膜にて構成された半導体装置。 （３）多層配線構造の層間絶縁膜の少なくとも一部が上
記（１）記載のシリコン窒化膜からなる半導体装置。
【００１７】以上の（２）（３）のように、本発明のシ
リコン窒化膜をＬＳＩの層間絶縁膜に適用すれば、微細
化に伴い薄くなった層間絶縁膜の場合に顕著となってき
た配線層容量による回路動作遅延の問題は解消されるこ
ととなる。 （４）上記（１）記載のシリコン窒化膜を含む絶縁層を
銅を含んでなる配線層の間に設けられる半導体装置。
リコン窒化膜をＬＳＩの層間絶縁膜に適用すれば、微細
化に伴い薄くなった層間絶縁膜の場合に顕著となってき
た配線層容量による回路動作遅延の問題は解消されるこ
ととなる。 （４）上記（１）記載のシリコン窒化膜を含む絶縁層を
銅を含んでなる配線層の間に設けられる半導体装置。
【００１８】以上の（４）のように、本発明のシリコン
窒化膜をＣｕ（銅）を含んでなる配線層と組み合わせて
適用した場合には、配線層容量の低減のみならず、Ｃｕ
（銅）が層間絶縁膜中に拡散することを抑制でき、微細
化・超高集積化して配線材料として銅の採用を余儀無く
された半導体デバイスにも好適に用いることができる。 （５）下層配線層を覆うごとく上記（１）記載のシリコ
ン窒化膜と、前記シリコン窒化膜を覆うごとく、シリコ
ン酸化膜乃至シリコンオキシナイトライド膜乃至ＦＳＧ
乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれかから
なりかつ表層が実質平坦な層間絶縁膜とを有する半導体
装置。 （６）下層配線層を覆う上記（１）記載のシリコン窒化
膜からなる層間絶縁膜を形成する工程と、シリコン酸化
膜乃至シリコンオキシナイトライド膜乃至ＦＳＧ乃至Ｂ
ＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれかからなる材
料を堆積する工程と、前記材料の表面を研磨して平坦化
絶縁膜を形成する工程とを有する半導体装置の製造方
法。
窒化膜をＣｕ（銅）を含んでなる配線層と組み合わせて
適用した場合には、配線層容量の低減のみならず、Ｃｕ
（銅）が層間絶縁膜中に拡散することを抑制でき、微細
化・超高集積化して配線材料として銅の採用を余儀無く
された半導体デバイスにも好適に用いることができる。 （５）下層配線層を覆うごとく上記（１）記載のシリコ
ン窒化膜と、前記シリコン窒化膜を覆うごとく、シリコ
ン酸化膜乃至シリコンオキシナイトライド膜乃至ＦＳＧ
乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれかから
なりかつ表層が実質平坦な層間絶縁膜とを有する半導体
装置。 （６）下層配線層を覆う上記（１）記載のシリコン窒化
膜からなる層間絶縁膜を形成する工程と、シリコン酸化
膜乃至シリコンオキシナイトライド膜乃至ＦＳＧ乃至Ｂ
ＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれかからなる材
料を堆積する工程と、前記材料の表面を研磨して平坦化
絶縁膜を形成する工程とを有する半導体装置の製造方
法。
【００１９】
【発明の実施の形態】［第一の実施形態］それでは、本
発明の好ましい実施形態について説明する。
発明の好ましい実施形態について説明する。
【００２０】実際のデバイスの製造工程を概説する以前
に、先ずは図４を参照して本発明の実施の形態に用いる
触媒ＣＶＤ装置を説明する。図４は、本発明の実施の形
態に用いる触媒ＣＶＤ装置の構成図であり、反応室とな
る真空容器１には弁（図示せず）を介してターボ分子ポ
ンプ（図示せず）が接続されており、このポンプによっ
て反応生成物或いは未反応のガスが排気される。また、
真空容器の下部中央には、基板ホルダ２には試料３が載
置されており、また基板ホルダには試料を加熱するため
にヒータ４が設けられており、基板ホルダの温度は熱電
対（図示せず）によって監視される。また、試料に対抗
するように、原料ガスとなるＳｉＨ4とＮＨ3を吹き出す
ためのシャワーヘッドを有するガス供給口５及びタング
ステン触媒体６を配置し、両者の間にシャッター７を設
けておき、成膜と開始と終了の制御を行なう。タングス
テン触媒体には交流電源から７００Ｗ程度、たとえば６
８０Ｗの交流電力が供給８され、タングステン触媒体の
温度は１６００〜１９００℃の高温になる。また、基板
ホルダは触媒体加熱時に触媒体からの輻射熱によっても
加熱される場合があるが、この輻射熱による基板ホルダ
温度の上昇が無視できない場合には、基板ホルダ下部か
ら乾燥空気９を供給し基板ホルダを冷却し、基板ホルダ
温度を制御できるようになっている。なお、タングステ
ン触媒体の抵抗発熱体線温度は、タングステン触媒体の
電気抵抗の温度依存性からまず見積もられるが、真空容
器に設けられた石英窓（図示せず）を介して電子式の赤
外放射温度計によっても見積もられる。また、タングス
テン触媒体の設置状況を真空室上面から見た構成図を図
５に示す。
に、先ずは図４を参照して本発明の実施の形態に用いる
触媒ＣＶＤ装置を説明する。図４は、本発明の実施の形
態に用いる触媒ＣＶＤ装置の構成図であり、反応室とな
る真空容器１には弁（図示せず）を介してターボ分子ポ
ンプ（図示せず）が接続されており、このポンプによっ
て反応生成物或いは未反応のガスが排気される。また、
真空容器の下部中央には、基板ホルダ２には試料３が載
置されており、また基板ホルダには試料を加熱するため
にヒータ４が設けられており、基板ホルダの温度は熱電
対（図示せず）によって監視される。また、試料に対抗
するように、原料ガスとなるＳｉＨ4とＮＨ3を吹き出す
ためのシャワーヘッドを有するガス供給口５及びタング
ステン触媒体６を配置し、両者の間にシャッター７を設
けておき、成膜と開始と終了の制御を行なう。タングス
テン触媒体には交流電源から７００Ｗ程度、たとえば６
８０Ｗの交流電力が供給８され、タングステン触媒体の
温度は１６００〜１９００℃の高温になる。また、基板
ホルダは触媒体加熱時に触媒体からの輻射熱によっても
加熱される場合があるが、この輻射熱による基板ホルダ
温度の上昇が無視できない場合には、基板ホルダ下部か
ら乾燥空気９を供給し基板ホルダを冷却し、基板ホルダ
温度を制御できるようになっている。なお、タングステ
ン触媒体の抵抗発熱体線温度は、タングステン触媒体の
電気抵抗の温度依存性からまず見積もられるが、真空容
器に設けられた石英窓（図示せず）を介して電子式の赤
外放射温度計によっても見積もられる。また、タングス
テン触媒体の設置状況を真空室上面から見た構成図を図
５に示す。
【００２１】本発明者は、ガス供給口５からＳｉＨ
4（０．５sccm）とＮＨ3（１００sccm）を供給し、抵抗
加熱した触媒体６にガスを吹き付け接触分解させ、ウエ
ーハ３上にシリコン窒化膜を成膜した。この際、基板ホ
ルダ２の温度を変化させた。成膜時の圧力は、２．５mT
orrに設定した。
4（０．５sccm）とＮＨ3（１００sccm）を供給し、抵抗
加熱した触媒体６にガスを吹き付け接触分解させ、ウエ
ーハ３上にシリコン窒化膜を成膜した。この際、基板ホ
ルダ２の温度を変化させた。成膜時の圧力は、２．５mT
orrに設定した。
【００２２】このようにして成膜した試料を用い、Ｃ−
Ｖ特性とエリプソメトリにより測定した光学的な膜厚と
の関係から比誘電率を調べた。Ｃ−Ｖ特性を測定する電
極には水銀を用いた。図６に比誘電率と、基板ホルダ温
度との相関関係を示す。基板ホルダ温度を１００℃から
１５０℃にすることで、５．３に、さらに２００℃以上
にすることで４．６以下に減少している様子が図６から
理解できるであろう。基板ホルダ温度、１００℃と４０
０℃に設定した際に成膜されたシリコン窒化膜の深さ方
向の組成比を、Ｘ線光電子分光（ＸＰＳ）法を用いて分
析した結果を図７，図８に示す。基板ホルダ温度１００
℃の試料では、シリコン窒化膜とシリコン基板との界面
付近の組成比に変化がみられ、組成比の遷移領域の存在
が確認される。しかし、４００℃の試料では組成比が遷
移する領域は確認されない。また、基板ホルダ温度を１
００℃に設定して成膜したシリコン窒化膜の組成遷移領
域の上層と、基板ホルダ温度４００℃のシリコン窒化膜
の組成比は、ほぼ同等であることが分かる。
Ｖ特性とエリプソメトリにより測定した光学的な膜厚と
の関係から比誘電率を調べた。Ｃ−Ｖ特性を測定する電
極には水銀を用いた。図６に比誘電率と、基板ホルダ温
度との相関関係を示す。基板ホルダ温度を１００℃から
１５０℃にすることで、５．３に、さらに２００℃以上
にすることで４．６以下に減少している様子が図６から
理解できるであろう。基板ホルダ温度、１００℃と４０
０℃に設定した際に成膜されたシリコン窒化膜の深さ方
向の組成比を、Ｘ線光電子分光（ＸＰＳ）法を用いて分
析した結果を図７，図８に示す。基板ホルダ温度１００
℃の試料では、シリコン窒化膜とシリコン基板との界面
付近の組成比に変化がみられ、組成比の遷移領域の存在
が確認される。しかし、４００℃の試料では組成比が遷
移する領域は確認されない。また、基板ホルダ温度を１
００℃に設定して成膜したシリコン窒化膜の組成遷移領
域の上層と、基板ホルダ温度４００℃のシリコン窒化膜
の組成比は、ほぼ同等であることが分かる。
【００２３】また、同様に基板ホルダ温度を変化させ
て、シリコン窒化膜をシリコン基板上に約２０nm成膜
し、１６ＢＨＦと呼ばれるバッファードフッ酸溶液を用
いたエッチングレートを調査した結果を図９に示す。こ
こでは、エッチング時間２分までのデータしか示してい
ないが、エッチング時間が１．５分までは、基板ホルダ
温度の設定によらず、どの試料のエンチングレートもほ
ぼ同等である。しかし、エッチング時間１．５分から２
分の間では基板ホルダ温度１００℃の試料でのみ、エッ
チングレートに変化が見られ、組成比の遷移領域の存在
がこのデータからも示唆される。
て、シリコン窒化膜をシリコン基板上に約２０nm成膜
し、１６ＢＨＦと呼ばれるバッファードフッ酸溶液を用
いたエッチングレートを調査した結果を図９に示す。こ
こでは、エッチング時間２分までのデータしか示してい
ないが、エッチング時間が１．５分までは、基板ホルダ
温度の設定によらず、どの試料のエンチングレートもほ
ぼ同等である。しかし、エッチング時間１．５分から２
分の間では基板ホルダ温度１００℃の試料でのみ、エッ
チングレートに変化が見られ、組成比の遷移領域の存在
がこのデータからも示唆される。
【００２４】基板ホルダ温度の設定の違いによる、シリ
コン基板表面の温度変化を調査した結果を図１０，図１
１に示す。基板表面温度の到達温度の差は３０℃以内で
あり、これは組成比を左右している支配要因とは考えに
くい。大きな違いは、基板表面温度がほぼ飽和するまで
に必要な時間で、基板ホルダの設定温度が低いものほど
長くこの基板表面温度が変化している領域で成膜された
シリコン窒化膜が組成比の遷移領域に対応しているもの
と思われる。また図１２に、バイアス・温度（ＢＴ）ス
トレス試験の結果を示す。図中には、M. Tanakaらが199
9 Int. Symp. on VLSI Technol.で発表している、ＰＥ
ＣＶＤ法によって成膜されたシリコン窒化膜の結果を比
較データとして載せている。図１２に示すように本手法
で作製したシリコン窒化膜はＰＥＣＶＤ法で作製された
シリコン窒化膜（図中では、P-SiNと表記）と比較して
ＢＴ耐圧が長寿命であり、銅の拡散抑止能力にも通常
のシリコン窒化膜より優れていると言える。銅配線プロ
セスへ好ましく用いることができるレベルである。
コン基板表面の温度変化を調査した結果を図１０，図１
１に示す。基板表面温度の到達温度の差は３０℃以内で
あり、これは組成比を左右している支配要因とは考えに
くい。大きな違いは、基板表面温度がほぼ飽和するまで
に必要な時間で、基板ホルダの設定温度が低いものほど
長くこの基板表面温度が変化している領域で成膜された
シリコン窒化膜が組成比の遷移領域に対応しているもの
と思われる。また図１２に、バイアス・温度（ＢＴ）ス
トレス試験の結果を示す。図中には、M. Tanakaらが199
9 Int. Symp. on VLSI Technol.で発表している、ＰＥ
ＣＶＤ法によって成膜されたシリコン窒化膜の結果を比
較データとして載せている。図１２に示すように本手法
で作製したシリコン窒化膜はＰＥＣＶＤ法で作製された
シリコン窒化膜（図中では、P-SiNと表記）と比較して
ＢＴ耐圧が長寿命であり、銅の拡散抑止能力にも通常
のシリコン窒化膜より優れていると言える。銅配線プロ
セスへ好ましく用いることができるレベルである。
【００２５】それでは、実際の半導体デバイスの層間絶
縁膜として本発明のシリコン窒化膜を適用する場合の製
造工程を説明する。 図１３参照。
縁膜として本発明のシリコン窒化膜を適用する場合の製
造工程を説明する。 図１３参照。
【００２６】図１３は、本発明の一実施形態に基づく半
導体デバイスの要部断面図である。シリコン基板の表面
に、シャロートレンチアイソレーションを公知の方法で
形成するとともに、シリコン基板上に薄く形成したシリ
コン酸化膜の上に、一様に不純物を導入して導電化した
アモルファスシリコン層をＣＶＤ（化学気相成長）法を
用いて被着形成する。次に、公知のフォトリソグラフィ
ー手法を通して前記アモルファスシリコン層をパターニ
ングしてゲート電極とする。次に、ゲート電極を含ん
で、基板の全面を覆う十分な厚さにＣＶＤ法を用いてシ
リコン酸化膜を被着形成する。次に、このシリコン酸化
膜をＲＩＥ（リアクティブ・イオン・エッチング）を用
いてエッチバックして除去することで、ゲート電極の側
壁にだけ酸化膜サイドウォールを残す。この際、シリコ
ン酸化膜はゲート電極の頭部からは除去され、ゲート電
極頭部は露出した状態となる。ここまでの間で、シリコ
ン基板の内部にイオン注入によって導電性不純物を導入
し、ソース・ドレイン層とする。さらに、ゲート電極頭
部および露出したシリコン基板面を含めて以上の工程で
残余の構造の全面にコバルト膜を被着形成する。次い
で、加熱してコバルト膜とゲート電極頭部あるいはシリ
コン基板面のシリコンとを積極的に反応させてシリサイ
ド化する。この際、シリコン以外と接する領域では当然
ながらコバルト膜は反応せず、したがって、ゲート電極
頭部およびシリコン基板面にはコバルトシリサイド（Ｃ
ｏＳｉ）が自己整合的に形成される。コバルトシリサイ
ド（ＣｏＳｉ）化が進んだ後、コバルト（Ｃｏ）とコバ
ルトシリサイド（ＣｏＳｉ）とのエッチングレート差を
利用して選択的にコバルト（Ｃｏ）を除去しコバルトシ
リサイド（ＣｏＳｉ）だけを残す。以上の自己整合的に
なされるシリサイド化プロセスは、サリサイド（Self-A
ligned Silicideの略）として業界で周知のものでのも
のである。以上で、シリコン基板面に酸化膜サイドウォ
ールを側壁に有したゲート電極からなるトランジスタが
図示されるように複数形成できる。
導体デバイスの要部断面図である。シリコン基板の表面
に、シャロートレンチアイソレーションを公知の方法で
形成するとともに、シリコン基板上に薄く形成したシリ
コン酸化膜の上に、一様に不純物を導入して導電化した
アモルファスシリコン層をＣＶＤ（化学気相成長）法を
用いて被着形成する。次に、公知のフォトリソグラフィ
ー手法を通して前記アモルファスシリコン層をパターニ
ングしてゲート電極とする。次に、ゲート電極を含ん
で、基板の全面を覆う十分な厚さにＣＶＤ法を用いてシ
リコン酸化膜を被着形成する。次に、このシリコン酸化
膜をＲＩＥ（リアクティブ・イオン・エッチング）を用
いてエッチバックして除去することで、ゲート電極の側
壁にだけ酸化膜サイドウォールを残す。この際、シリコ
ン酸化膜はゲート電極の頭部からは除去され、ゲート電
極頭部は露出した状態となる。ここまでの間で、シリコ
ン基板の内部にイオン注入によって導電性不純物を導入
し、ソース・ドレイン層とする。さらに、ゲート電極頭
部および露出したシリコン基板面を含めて以上の工程で
残余の構造の全面にコバルト膜を被着形成する。次い
で、加熱してコバルト膜とゲート電極頭部あるいはシリ
コン基板面のシリコンとを積極的に反応させてシリサイ
ド化する。この際、シリコン以外と接する領域では当然
ながらコバルト膜は反応せず、したがって、ゲート電極
頭部およびシリコン基板面にはコバルトシリサイド（Ｃ
ｏＳｉ）が自己整合的に形成される。コバルトシリサイ
ド（ＣｏＳｉ）化が進んだ後、コバルト（Ｃｏ）とコバ
ルトシリサイド（ＣｏＳｉ）とのエッチングレート差を
利用して選択的にコバルト（Ｃｏ）を除去しコバルトシ
リサイド（ＣｏＳｉ）だけを残す。以上の自己整合的に
なされるシリサイド化プロセスは、サリサイド（Self-A
ligned Silicideの略）として業界で周知のものでのも
のである。以上で、シリコン基板面に酸化膜サイドウォ
ールを側壁に有したゲート電極からなるトランジスタが
図示されるように複数形成できる。
【００２７】次に、以上の工程で残余の構造を完全に覆
う厚い層間絶縁膜を形成してゆく。例えば、ＢＰＳＧ
（ボロフォスフォシリケートガラス）をゲート電極を完
全に覆ってゲート電極の生む凹凸を十分に緩和してしま
うに十分な厚さＣＶＤ（化学気相成長）法にて被着形成
する。ここで、ＢＰＳＧ膜以外にも、ＵＳＧ（導電性不
純物を含まないシリケートガラス）膜やＰＳＧ（フォス
フォシリケートガラス）膜，ＢＳＧ（ボロシリケートガ
ラス）膜等、種々利用できる。ＢＰＳＧ膜やＢＳＧ膜，
ＰＳＧ膜は、ＣＶＤ形成の後表面平坦化を行うにあたり
加熱リフローを利用するのに好ましい。比較的低温で加
熱リフローできるからであり、この観点ではＢＰＳＧ膜
が最も好ましい。しかしながら、いかに低温形成できる
とはいってもリフロー時の加熱は最近の微細化したデバ
イスでは、不要な不純物拡散などの予定外の特性変動を
もたらす原因として見逃せず、したがって加熱リフロー
そのものを行わずに、予め形成したＣＶＤ層間絶縁膜の
頭をＣＭＰ（化学機械的研磨）法によって削って表面を
平坦化する手法が主流になりつつある。このようなＣＭ
Ｐ法を採用するのならば、加熱の必要がなくなり工程熱
履歴を削減できて好ましいのと同時に、低温リフロー化
のためにわざわざ絶縁膜材料に含めていた導電性不純物
を省くことができるので、それと接する他の絶縁膜のエ
ッチングレートとの整合性を保ちやすく、また絶縁膜が
含む導電性不純物が配線金属と接触する場所での不純物
拡散等による良からぬ問題を一切解消できる点でも好ま
しい。微細で高集積化した半導体デバイスの製造方法と
して用いるには、ＣＭＰ法を採用してＵＳＧ膜を用い層
間絶縁膜を被着形成することが好ましい。また、その場
合には、ＨＤＰ膜（ハイデンシティープラズマＣＶＤ酸
化膜）を用いれば、膜が緻密であり好ましい。
う厚い層間絶縁膜を形成してゆく。例えば、ＢＰＳＧ
（ボロフォスフォシリケートガラス）をゲート電極を完
全に覆ってゲート電極の生む凹凸を十分に緩和してしま
うに十分な厚さＣＶＤ（化学気相成長）法にて被着形成
する。ここで、ＢＰＳＧ膜以外にも、ＵＳＧ（導電性不
純物を含まないシリケートガラス）膜やＰＳＧ（フォス
フォシリケートガラス）膜，ＢＳＧ（ボロシリケートガ
ラス）膜等、種々利用できる。ＢＰＳＧ膜やＢＳＧ膜，
ＰＳＧ膜は、ＣＶＤ形成の後表面平坦化を行うにあたり
加熱リフローを利用するのに好ましい。比較的低温で加
熱リフローできるからであり、この観点ではＢＰＳＧ膜
が最も好ましい。しかしながら、いかに低温形成できる
とはいってもリフロー時の加熱は最近の微細化したデバ
イスでは、不要な不純物拡散などの予定外の特性変動を
もたらす原因として見逃せず、したがって加熱リフロー
そのものを行わずに、予め形成したＣＶＤ層間絶縁膜の
頭をＣＭＰ（化学機械的研磨）法によって削って表面を
平坦化する手法が主流になりつつある。このようなＣＭ
Ｐ法を採用するのならば、加熱の必要がなくなり工程熱
履歴を削減できて好ましいのと同時に、低温リフロー化
のためにわざわざ絶縁膜材料に含めていた導電性不純物
を省くことができるので、それと接する他の絶縁膜のエ
ッチングレートとの整合性を保ちやすく、また絶縁膜が
含む導電性不純物が配線金属と接触する場所での不純物
拡散等による良からぬ問題を一切解消できる点でも好ま
しい。微細で高集積化した半導体デバイスの製造方法と
して用いるには、ＣＭＰ法を採用してＵＳＧ膜を用い層
間絶縁膜を被着形成することが好ましい。また、その場
合には、ＨＤＰ膜（ハイデンシティープラズマＣＶＤ酸
化膜）を用いれば、膜が緻密であり好ましい。
【００２８】次に、平坦化した層間絶縁膜の表面に、レ
ジストを被着形成する。このレジストに対して公知のフ
ォトリソグラフィー手法を用いて、マスクパターンを露
光して転写し、現像の後、開口を有したレジストマスク
とする。このレジストマスクを用いたＲＩＥ（リアクテ
ィブ・イオン・エッチング）により、シリコン基板面の
ソース・ドレイン領域に落ちる窓を形成する。形成され
た窓の中を埋めるに十分な厚さ分、ＣＶＤ（化学気相成
長）法を用いてタングステン（Ｗ）を被着形成する。そ
して、タングステン（Ｗ）はＣＭＰ（化学機械的研磨）
法を用いてエッチバックし、タングステンプラグとす
る。次に、タングステンプラグの頭と電気的に接続する
ように導電層をパターニングしローカルインターコネク
ションを形成する。さらに続いて、ローカルインターコ
ネクションを含んでこれまでの工程の残余の構造に対し
て再び層間絶縁膜を厚く堆積する。ここで用いる材料も
やはりＨＤＰ膜（ハイデンシティープラズマＣＶＤ酸化
膜）とすることが好ましい。既に述べたような理由の
他、下層において層間絶縁膜材料にＨＤＰ膜を用いた以
上、同じ材料膜を層間絶縁膜として上層にも採用すれ
ば、これらの上下層間絶縁膜を一気に貫く深い窓を開口
するＲＩＥ（リアクティブ・イオン・エッチング）の際
にエッチングレート差を気にしてエッチャントレシピを
調製する必要がなくなるので、簡便である。こうして厚
く形成された層間絶縁膜の頭部はまたもＣＭＰ（化学機
械的研磨）を利用して平坦化され、次いで前記したのと
同様の手順でこの深い窓の中にもタングステンプラグを
形成する。
ジストを被着形成する。このレジストに対して公知のフ
ォトリソグラフィー手法を用いて、マスクパターンを露
光して転写し、現像の後、開口を有したレジストマスク
とする。このレジストマスクを用いたＲＩＥ（リアクテ
ィブ・イオン・エッチング）により、シリコン基板面の
ソース・ドレイン領域に落ちる窓を形成する。形成され
た窓の中を埋めるに十分な厚さ分、ＣＶＤ（化学気相成
長）法を用いてタングステン（Ｗ）を被着形成する。そ
して、タングステン（Ｗ）はＣＭＰ（化学機械的研磨）
法を用いてエッチバックし、タングステンプラグとす
る。次に、タングステンプラグの頭と電気的に接続する
ように導電層をパターニングしローカルインターコネク
ションを形成する。さらに続いて、ローカルインターコ
ネクションを含んでこれまでの工程の残余の構造に対し
て再び層間絶縁膜を厚く堆積する。ここで用いる材料も
やはりＨＤＰ膜（ハイデンシティープラズマＣＶＤ酸化
膜）とすることが好ましい。既に述べたような理由の
他、下層において層間絶縁膜材料にＨＤＰ膜を用いた以
上、同じ材料膜を層間絶縁膜として上層にも採用すれ
ば、これらの上下層間絶縁膜を一気に貫く深い窓を開口
するＲＩＥ（リアクティブ・イオン・エッチング）の際
にエッチングレート差を気にしてエッチャントレシピを
調製する必要がなくなるので、簡便である。こうして厚
く形成された層間絶縁膜の頭部はまたもＣＭＰ（化学機
械的研磨）を利用して平坦化され、次いで前記したのと
同様の手順でこの深い窓の中にもタングステンプラグを
形成する。
【００２９】さらに、新たに層間絶縁膜として低誘電率
材料を被着形成する。例えば、Ｌｏｗ−ｋと呼ばれる材
料をスピンコーターにて塗布形成して焼成し、層間絶縁
膜とする。続いて、公知のフォトリソグラフィー法を用
い、このＬｏｗ−ｋ層間絶縁膜を、先に形成しタングス
テンプラグを埋め込んだ深い窓と接続するよう窓を開口
する。すなわち、Ｌｏｗ−ｋ層間絶縁膜の表面には、先
ずレジストがスピンコーターで塗布形成され固化された
後に、このレジストに対してマスクパターンを転写すべ
く露光し、現像して前記した深いタングステンプラグの
頭に位置を合わせた開口を有するレジストパターンとす
る。次に、このレジストパターンをマスクとして前記し
たＬｏｗ−ｋ層間絶縁膜内にＲＩＥ（リアクティブ・イ
オン・エッチング）を用いて底部に深いタングステンプ
ラグの頭が露出するように窓を開口する。続いて、この
窓の内壁面にＴａＮ（タンタルナイトライド）膜あるい
はＺｒＮ（ジルコニウムナイトライド）膜を被着形成す
る。次に、薄くＣｕ（銅）膜を被着形成した後、この薄
いＣｕ（銅）膜をシードとして厚くＣｕ（銅）をめっき
形成して、窓を完全に埋める。さらに、Ｃｕ（銅）膜お
よびＬｏｗ−ｋ層間絶縁膜をＣＭＰ（化学機械的研磨）
法にてエッチバックして表面を平坦化する。さらに続い
て、前記工程までの残余の構造の平坦化された表面に、
一様にＳｉＮ（シリコン窒化膜）をＣＶＤ形成する。こ
の際のレシピ，条件は先に記載した通りとする。この
後、さらに上層層間絶縁膜および上層配線層をそれぞれ
既に述べたのと同様の手法にて被着形成して多層配線構
造を完成させることができる。
材料を被着形成する。例えば、Ｌｏｗ−ｋと呼ばれる材
料をスピンコーターにて塗布形成して焼成し、層間絶縁
膜とする。続いて、公知のフォトリソグラフィー法を用
い、このＬｏｗ−ｋ層間絶縁膜を、先に形成しタングス
テンプラグを埋め込んだ深い窓と接続するよう窓を開口
する。すなわち、Ｌｏｗ−ｋ層間絶縁膜の表面には、先
ずレジストがスピンコーターで塗布形成され固化された
後に、このレジストに対してマスクパターンを転写すべ
く露光し、現像して前記した深いタングステンプラグの
頭に位置を合わせた開口を有するレジストパターンとす
る。次に、このレジストパターンをマスクとして前記し
たＬｏｗ−ｋ層間絶縁膜内にＲＩＥ（リアクティブ・イ
オン・エッチング）を用いて底部に深いタングステンプ
ラグの頭が露出するように窓を開口する。続いて、この
窓の内壁面にＴａＮ（タンタルナイトライド）膜あるい
はＺｒＮ（ジルコニウムナイトライド）膜を被着形成す
る。次に、薄くＣｕ（銅）膜を被着形成した後、この薄
いＣｕ（銅）膜をシードとして厚くＣｕ（銅）をめっき
形成して、窓を完全に埋める。さらに、Ｃｕ（銅）膜お
よびＬｏｗ−ｋ層間絶縁膜をＣＭＰ（化学機械的研磨）
法にてエッチバックして表面を平坦化する。さらに続い
て、前記工程までの残余の構造の平坦化された表面に、
一様にＳｉＮ（シリコン窒化膜）をＣＶＤ形成する。こ
の際のレシピ，条件は先に記載した通りとする。この
後、さらに上層層間絶縁膜および上層配線層をそれぞれ
既に述べたのと同様の手法にて被着形成して多層配線構
造を完成させることができる。
【００３０】以上を通して、配線層をなすＣｕ（銅）が
絶縁膜に向けて拡散する問題を解消でき、かつ配線層間
容量の増大が抑制され、素子の動作速度の低下を防ぐこ
とができる。
絶縁膜に向けて拡散する問題を解消でき、かつ配線層間
容量の増大が抑制され、素子の動作速度の低下を防ぐこ
とができる。
【００３１】なお、本発明はLSIの層間絶縁膜に限ら
ず、側壁絶縁膜やＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ）の層間絶縁膜への適用にも有効であるこ
とは言うまでもない。また、他にも本発明は上記の実施
形態に限らず多数の変形例が考えられるが、ここで、本
発明として抽出できる概念の例をまとめて記載しておく
ことにする。 （１）原料ガスとしてモノシランとアンモニアを用い、
触媒ＣＶＤ法を用い、シリコン１に対して窒素を１．０
〜１．１、酸素を０．１〜０．１５含有し、この膜の比
誘電率が６以下であるシリコン窒化膜。 （２）前記触媒ＣＶＤ法で用いる触媒体は、タングステ
ン、白金、パラジウム、モリブデン、シリコン、アルミ
ナ、炭化珪素、金属蒸着セラミックス、タンタル、チタ
ン、チタン酸化物、バナジウムからなる群から選ばれた
少なくとも１種の材料からなるものである前記（１）記
載のシリコン窒化膜。 （３）前記触媒体として、抵抗発熱体を用いた前記
（１）乃至（２）記載のシリコン窒化膜。 （４）絶縁性材料の少なくとも一部が前記（１）乃至
（３）記載のシリコン窒化膜にて構成された半導体装
置。 （５）多層配線構造の層間絶縁膜の少なくとも一部が前
記（１）乃至（３）記載のシリコン窒化膜からなる半導
体装置。 （６）前記（１）乃至（３）記載のシリコン窒化膜を含
む絶縁層を銅を含んでなる配線層の間に設けられる半導
体装置。 （７）下層配線層を覆うごとく前記（１）乃至（３）記
載のシリコン窒化膜と、前記シリコン窒化膜を覆うごと
く、シリコン酸化膜乃至シリコンオキシナイトライド膜
乃至ＦＳＧ乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちい
ずれかからなりかつ表層が実質平坦な層間絶縁膜とを有
する半導体装置。 （８）下層配線層を覆う前記（１）乃至（３）記載のシ
リコン窒化膜からなる層間絶縁膜を形成する工程と、シ
リコン酸化膜乃至シリコンオキシナイトライド膜乃至Ｆ
ＳＧ乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれか
からなる材料を堆積する工程と、前記材料の表面を研磨
して平坦化絶縁膜を形成する工程とを有する半導体装置
の製造方法。 （９）前記層間絶縁膜を形成する工程において、触媒Ｃ
ＶＤ法を用いた該層間絶縁膜の成膜時に、基板ホルダ温
度を１５０℃以上に設定する前記（８）記載の半導体装
置の製造方法。
ず、側壁絶縁膜やＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ）の層間絶縁膜への適用にも有効であるこ
とは言うまでもない。また、他にも本発明は上記の実施
形態に限らず多数の変形例が考えられるが、ここで、本
発明として抽出できる概念の例をまとめて記載しておく
ことにする。 （１）原料ガスとしてモノシランとアンモニアを用い、
触媒ＣＶＤ法を用い、シリコン１に対して窒素を１．０
〜１．１、酸素を０．１〜０．１５含有し、この膜の比
誘電率が６以下であるシリコン窒化膜。 （２）前記触媒ＣＶＤ法で用いる触媒体は、タングステ
ン、白金、パラジウム、モリブデン、シリコン、アルミ
ナ、炭化珪素、金属蒸着セラミックス、タンタル、チタ
ン、チタン酸化物、バナジウムからなる群から選ばれた
少なくとも１種の材料からなるものである前記（１）記
載のシリコン窒化膜。 （３）前記触媒体として、抵抗発熱体を用いた前記
（１）乃至（２）記載のシリコン窒化膜。 （４）絶縁性材料の少なくとも一部が前記（１）乃至
（３）記載のシリコン窒化膜にて構成された半導体装
置。 （５）多層配線構造の層間絶縁膜の少なくとも一部が前
記（１）乃至（３）記載のシリコン窒化膜からなる半導
体装置。 （６）前記（１）乃至（３）記載のシリコン窒化膜を含
む絶縁層を銅を含んでなる配線層の間に設けられる半導
体装置。 （７）下層配線層を覆うごとく前記（１）乃至（３）記
載のシリコン窒化膜と、前記シリコン窒化膜を覆うごと
く、シリコン酸化膜乃至シリコンオキシナイトライド膜
乃至ＦＳＧ乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちい
ずれかからなりかつ表層が実質平坦な層間絶縁膜とを有
する半導体装置。 （８）下層配線層を覆う前記（１）乃至（３）記載のシ
リコン窒化膜からなる層間絶縁膜を形成する工程と、シ
リコン酸化膜乃至シリコンオキシナイトライド膜乃至Ｆ
ＳＧ乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれか
からなる材料を堆積する工程と、前記材料の表面を研磨
して平坦化絶縁膜を形成する工程とを有する半導体装置
の製造方法。 （９）前記層間絶縁膜を形成する工程において、触媒Ｃ
ＶＤ法を用いた該層間絶縁膜の成膜時に、基板ホルダ温
度を１５０℃以上に設定する前記（８）記載の半導体装
置の製造方法。
【００３２】
【発明の効果】本発明によれば、総じて微細・超高集積
デバイスに用いるに好ましいシリコン窒化膜を汎用され
る原料ガスから容易に成膜できるという効果がある。個
別には、以下の二つの観点において微細・超高集積デバ
イスに用いるに好ましい。 （ア）先ず、比誘電率が低いシリコン窒化膜を、汎用さ
れるガスを原料として低温形成できるため、微細な半導
体デバイス内部の配線層間に設けられる層間絶縁膜に好
ましく用いることができる点で、微細・超高集積デバイ
スのプロセスとして好適である。従来技術によれば、配
線層間絶縁膜の誘電率が高いことが素子の高速動作化を
阻む要因であった他、低温形成できなければ層間絶縁膜
を被膜する工程で素子内の他の部分（例えば不純物拡散
層）に及ぼす熱履歴が長くなり、したがって動作特性を
悪化させたり、あるいは歩留りを落とす結果を招来して
いたが、これらの問題は本発明によれば一挙に解決でき
ることとなり、またそのために用いるガスにはごく一般
的なガスを使用できるから、製造コスト面での有利性も
獲得することができる。 （イ）加えて、本発明によれば、銅（Ｃｕ）特有の拡散
を防ぐ効果が通常のシリコン窒化膜（ＳｉＮ）よりも優
れているため、銅（Ｃｕ）を含む配線層と組み合わせる
に好適である。微細化した最近のデバイスでは、一本一
本の配線層が非常に細くなっているので、もはやアルミ
ニウム系の配線材料でさえも配線抵抗が目立つようにな
ってきていて、次世代においては配線材料を銅系に置き
換えること必至とされている。本発明のシリコン窒化膜
（ＳｉＮ）は、このような銅系配線を有する微細・超高
集積デバイスに用いて特に好適である。
デバイスに用いるに好ましいシリコン窒化膜を汎用され
る原料ガスから容易に成膜できるという効果がある。個
別には、以下の二つの観点において微細・超高集積デバ
イスに用いるに好ましい。 （ア）先ず、比誘電率が低いシリコン窒化膜を、汎用さ
れるガスを原料として低温形成できるため、微細な半導
体デバイス内部の配線層間に設けられる層間絶縁膜に好
ましく用いることができる点で、微細・超高集積デバイ
スのプロセスとして好適である。従来技術によれば、配
線層間絶縁膜の誘電率が高いことが素子の高速動作化を
阻む要因であった他、低温形成できなければ層間絶縁膜
を被膜する工程で素子内の他の部分（例えば不純物拡散
層）に及ぼす熱履歴が長くなり、したがって動作特性を
悪化させたり、あるいは歩留りを落とす結果を招来して
いたが、これらの問題は本発明によれば一挙に解決でき
ることとなり、またそのために用いるガスにはごく一般
的なガスを使用できるから、製造コスト面での有利性も
獲得することができる。 （イ）加えて、本発明によれば、銅（Ｃｕ）特有の拡散
を防ぐ効果が通常のシリコン窒化膜（ＳｉＮ）よりも優
れているため、銅（Ｃｕ）を含む配線層と組み合わせる
に好適である。微細化した最近のデバイスでは、一本一
本の配線層が非常に細くなっているので、もはやアルミ
ニウム系の配線材料でさえも配線抵抗が目立つようにな
ってきていて、次世代においては配線材料を銅系に置き
換えること必至とされている。本発明のシリコン窒化膜
（ＳｉＮ）は、このような銅系配線を有する微細・超高
集積デバイスに用いて特に好適である。
【図１】従来の多層配線構造を説明する要部断面図であ
る。
る。
【図２】基板−配線層間の浮遊容量解析結果を示す図
（その１）である。
（その１）である。
【図３】基板−配線層間の浮遊容量解析結果を示す図
（その２）である。
（その２）である。
【図４】本発明の実施形態に基づく触媒ＣＶＤ装置の断
面図である。
面図である。
【図５】本発明の実施形態に基づく触媒ＣＶＤ装置チャ
ンバー要部の上面図である。
ンバー要部の上面図である。
【図６】比誘電率と基板ホルダ温度との相関関係を示す
図である。
図である。
【図７】基板ホルダ温度とシリコン窒化膜の深さ方向の
組成比との関係を示す図（基板ホルダ温度１００℃の場
合）である。
組成比との関係を示す図（基板ホルダ温度１００℃の場
合）である。
【図８】基板ホルダ温度とシリコン窒化膜の深さ方向の
組成比との関係を示す図（基板ホルダ温度４００℃の場
合）である。
組成比との関係を示す図（基板ホルダ温度４００℃の場
合）である。
【図９】１６ＢＨＦと呼ばれるバッファードフッ酸溶液
を用いたエッチングレートを示す図である。
を用いたエッチングレートを示す図である。
【図１０】基板ホルダ温度の設定の違いによるシリコン
基板表面の温度変化を調査した結果を示す図（その１）
である。
基板表面の温度変化を調査した結果を示す図（その１）
である。
【図１１】基板ホルダ温度の設定の違いによるシリコン
基板表面の温度変化を調査した結果を示す図（その２）
である。
基板表面の温度変化を調査した結果を示す図（その２）
である。
【図１２】バイアス・温度（ＢＴ）ストレス試験の結果
を示す図である。
を示す図である。
【図１３】本発明の一実施形態に基づく半導体デバイス
の要部断面図である。
の要部断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｍ 21/768 21/90 Ｋ Ｆターム(参考） 4K030 AA06 AA13 BA40 CA04 FA17 JA20 KA49 LA02 5F033 HH05 HH11 HH25 HH32 JJ11 JJ19 JJ32 KK01 KK25 MM05 MM13 NN01 PP06 PP27 PP28 PP33 QQ08 QQ09 QQ13 QQ31 QQ37 QQ48 QQ70 QQ73 QQ75 RR00 RR04 RR06 RR08 RR09 RR13 RR14 RR15 SS11 SS15 SS22 TT02 TT08 VV00 VV15 XX24 XX28 5F045 AB33 AB34 AB35 AB36 AC01 AC12 AD05 BB07 BB08 BB16 CB05 DC51 DC63 DP03 EB02 EF05 5F058 BA20 BD01 BD04 BD06 BD10 BF80 BJ02
Claims (9)
- 【請求項１】 原料ガスとしてモノシランとアンモニア
を用い、触媒ＣＶＤ法を用い、シリコン１に対して窒素
を１．０〜１．１、酸素を０．１〜０．１５含有し、こ
の膜の比誘電率が６以下であるシリコン窒化膜。 - 【請求項２】 前記触媒ＣＶＤ法で用いる触媒体は、タ
ングステン、白金、パラジウム、モリブデン、シリコ
ン、アルミナ、炭化珪素、金属蒸着セラミックス、タン
タル、チタン、チタン酸化物、バナジウムからなる群か
ら選ばれた少なくとも１種の材料からなるものである請
求項１記載のシリコン窒化膜。 - 【請求項３】 前記触媒体として、抵抗発熱体を用いた
請求項１乃至２記載のシリコン窒化膜。 - 【請求項４】 絶縁性材料の少なくとも一部が請求項１
乃至３記載のシリコン窒化膜にて構成された半導体装
置。 - 【請求項５】 多層配線構造の層間絶縁膜の少なくとも
一部が請求項１乃至３記載のシリコン窒化膜からなる半
導体装置。 - 【請求項６】 請求項1乃至３記載のシリコン窒化膜を
含む絶縁層を銅を含んでなる配線層の間に設けられる半
導体装置。 - 【請求項７】 下層配線層を覆うごとく請求項１乃至３
記載のシリコン窒化膜と、 前記シリコン窒化膜を覆うごとく、シリコン酸化膜乃至
シリコンオキシナイトライド膜乃至ＦＳＧ乃至ＢＰＳＧ
乃至ＰＳＧ乃至ＵＳＧのうちいずれかからなりかつ表層
が実質平坦な層間絶縁膜とを有する半導体装置。 - 【請求項８】 下層配線層を覆う請求項１乃至３記載の
シリコン窒化膜からなる層間絶縁膜を形成する工程と、 シリコン酸化膜乃至シリコンオキシナイトライド膜乃至
ＦＳＧ乃至ＢＰＳＧ乃至ＰＳＧ乃至ＵＳＧのうちいずれ
かからなる材料を堆積する工程と、 前記材料の表面を研磨して平坦化絶縁膜を形成する工程
とを有する半導体装置の製造方法。 - 【請求項９】 前記層間絶縁膜を形成する工程におい
て、触媒ＣＶＤ法を用いた該層間絶縁膜の成膜時に、基
板ホルダ温度を１５０℃以上に設定する請求項８記載の
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266266A JP2002075992A (ja) | 2000-09-01 | 2000-09-01 | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 |
| US09/942,949 US6486077B2 (en) | 2000-09-01 | 2001-08-31 | Silicon nitride film, semiconductor device, and method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266266A JP2002075992A (ja) | 2000-09-01 | 2000-09-01 | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075992A true JP2002075992A (ja) | 2002-03-15 |
Family
ID=18753389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266266A Pending JP2002075992A (ja) | 2000-09-01 | 2000-09-01 | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6486077B2 (ja) |
| JP (1) | JP2002075992A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7704556B2 (en) | 2002-04-22 | 2010-04-27 | Canon Anelva Corporation | Silicon nitride film forming method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421048B1 (ko) * | 2001-09-07 | 2004-03-04 | 삼성전자주식회사 | 국부배선층을 갖는 반도체 소자 및 그 제조방법 |
| DE10152707B4 (de) * | 2001-10-19 | 2004-08-26 | Rwe Schott Solar Gmbh | Verfahren zur Herstellung einer Solarzelle |
| CN100394654C (zh) * | 2003-01-16 | 2008-06-11 | 松下电器产业株式会社 | 光电子放出板及使用该板的负粒子发生装置 |
| JP4128898B2 (ja) * | 2003-04-18 | 2008-07-30 | 古河電気工業株式会社 | 半導体素子の製造方法 |
| TWI338171B (en) * | 2005-05-02 | 2011-03-01 | Au Optronics Corp | Display device and wiring structure and method for forming the same |
| US7598166B2 (en) * | 2006-09-08 | 2009-10-06 | International Business Machines Corporation | Dielectric layers for metal lines in semiconductor chips |
| JP2008098400A (ja) * | 2006-10-12 | 2008-04-24 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2010103445A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN105981148B (zh) * | 2014-02-10 | 2019-01-04 | 夏普株式会社 | 半导体器件及其制造方法 |
| JP2019220499A (ja) * | 2018-06-15 | 2019-12-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6340314A (ja) | 1986-08-05 | 1988-02-20 | Hiroshima Univ | 触媒ｃｖｄ法による薄膜の製造法とその装置 |
| CA2003811C (en) * | 1988-12-08 | 1997-01-14 | Jochen Hintermayer | Production of silicon nitride and the product thereby obtained |
-
2000
- 2000-09-01 JP JP2000266266A patent/JP2002075992A/ja active Pending
-
2001
- 2001-08-31 US US09/942,949 patent/US6486077B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7704556B2 (en) | 2002-04-22 | 2010-04-27 | Canon Anelva Corporation | Silicon nitride film forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6486077B2 (en) | 2002-11-26 |
| US20020041031A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| US8058728B2 (en) | Diffusion barrier and adhesion layer for an interconnect structure | |
| TW299484B (ja) | ||
| JP3813424B2 (ja) | 半導体素子の配線構造の製造方法 | |
| US7727883B2 (en) | Method of forming a diffusion barrier and adhesion layer for an interconnect structure | |
| JP5291357B2 (ja) | 半導体素子の微細金属配線パターンの形成方法 | |
| US7465676B2 (en) | Method for forming dielectric film to improve adhesion of low-k film | |
| US20080237859A1 (en) | Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication | |
| KR100266749B1 (ko) | 반도체 장치의 콘택 플러그 형성 방법 | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| CN100539116C (zh) | 半导体装置及其制造方法 | |
| US7056826B2 (en) | Method of forming copper interconnects | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JP2002075992A (ja) | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 | |
| US7629239B2 (en) | Method of fabricating a semiconductor device with a dopant region in a lower wire | |
| JP2002231808A (ja) | 半導体装置及びその製造方法 | |
| JPH1187510A (ja) | 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路 | |
| US20050095828A1 (en) | Process for sealing plasma-damaged, porous low-k materials | |
| KR100852207B1 (ko) | 절연막 제거방법 및 금속 배선 형성방법 | |
| US20040251553A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| US20010044202A1 (en) | Method of preventing copper poisoning in the fabrication of metal interconnects | |
| KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |