JPH11204645A - 半導体素子の層間絶縁膜及びその製造方法 - Google Patents

半導体素子の層間絶縁膜及びその製造方法

Info

Publication number
JPH11204645A
JPH11204645A JP10157853A JP15785398A JPH11204645A JP H11204645 A JPH11204645 A JP H11204645A JP 10157853 A JP10157853 A JP 10157853A JP 15785398 A JP15785398 A JP 15785398A JP H11204645 A JPH11204645 A JP H11204645A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
semiconductor substrate
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10157853A
Other languages
English (en)
Inventor
Kosai Shin
▲こう▼ 縡 愼
Kishuku Boku
嬉 淑 朴
Seong-Jin Kim
成 鎭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11204645A publication Critical patent/JPH11204645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers

Abstract

(57)【要約】 【課題】 半導体素子の層間絶縁膜形成方法及びこの方
法による半導体素子の層間絶縁膜を提供する。 【解決手段】 この方法によれば、下部金属配線が形成
された半導体基板を準備し、半導体基板上に低誘電物質
でなされる下部絶縁膜をスピンコーティング方式で形成
して、下部絶縁膜上に低誘電物質でなされる上部絶縁膜
を高密度プラズマ化学気相蒸着法で形成する。上部絶縁
膜は平坦化のためにＣＭＰ工程を施す。これにより、金
属配線間の空間を埋込みながらも平坦化が容易である。
また層間絶縁膜が低誘電物質膜でなされるために金属配
線間の寄生キャパシタンスの発生を減少させることがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子に係り、
詳細には金属配線上に層間絶縁膜を形成する方法及びこ
の方法を利用した層間絶縁膜構造に関する。
【０００２】
【従来の技術】半導体素子の集積度が増加するほどその
動作速度も速くなる。これに伴い、電気的な信号を伝達
する金属配線を形成する技術が非常に重要になりつつあ
る。高集積半導体素子において、集積度を増加させ動作
速度を改善させるための金属配線形成技術として多層配
線形成技術が広く使われる。ここで、相異なる金属層間
に絶縁層を形成する工程は非常に重要である。
【０００３】一方、半導体素子の集積度が増加するにつ
れ、金属配線と金属配線間の間隔がますます狭くなって
いる。これに伴い金属配線と金属配線との間で発生する
寄生キャパシタンスがますます大きくなり、その結果、
半導体素子の動作速度を低下させる問題点が発生する。
したがって、高集積半導体素子の多層配線技術におい
て、層間絶縁膜、すなわち金属層間絶縁膜は多層金属配
線構造による段差増加にともなう問題点を克服するため
に平坦度が優れているべきであり、また、金属配線間の
狭い空間を埋込む特性も優れているべきである。また、
相互隣接した金属配線間で寄生キャパシタンスの発生を
減少させるために誘電定数が低い低誘電物質が要求され
る。
【０００４】層間絶縁膜に使用できる代表的な低誘電物
質としてはスピンコーティング方式で形成されるＨＳ
Ｑ、フッ素がドーピングされたＳＯＧ、ポリマー系など
と、ＣＶＤ方式で形成されるＳｉＯＦ、ＣＦ、ＢＮ、Ｓ
ｉＣＯなどがある。
【０００５】このような低誘電物質において、スピンコ
ーティング方式により形成される低誘電物質膜は金属配
線間の狭い空間を埋込む能力は優秀であるものの、平坦
化のためのＣＭＰ工程を進行することがむずかしい。反
面、ＣＶＤ方式により形成される薄膜は金属配線間の狭
い空間を埋込む能力に限界がある。
【０００６】
【発明が解決しようとする課題】本発明は前記のような
問題点を解決するために案出されたものであって、スピ
ンコーティング方式により形成される低誘電膜と前記低
誘電膜上にＣＶＤ方式により形成される低誘電膜の二重
構造で層間絶縁膜を形成することによって、金属配線間
の空間を埋込みながらも平坦化が容易な半導体素子の層
間絶縁膜を形成する方法及びこの方法による半導体素子
の層間絶縁膜を提供することにその目的がある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
の本発明の半導体素子の層間絶縁膜形成方法によれば、
下部金属配線が形成された半導体基板を準備し、前記半
導体基板上に低誘電物質よりなる下部絶縁膜を形成し、
前記下部絶縁膜上に低誘電物質よりなる上部絶縁膜を形
成する。
【０００８】前記下部絶縁膜はスピンコーティング方式
により形成されるＨＳＱ（Hydrogensilsesquioxane）で
あることが望ましい。
【０００９】前記上部絶縁膜は、高密度プラズマＣＶＤ
方式により形成されるＳｉＯＦ膜であることが望まし
い。
【００１０】一方、前記上部絶縁膜を形成した後、前記
上部絶縁膜の平坦化のためにＣＭＰ（Chemical Mechani
cal Polishing )工程を施すことが好ましい。
【００１１】本発明の方法により形成される半導体素子
の層間絶縁膜は、下部金属配線が形成された半導体基板
と、前記半導体基板上にスピンコーティング方式で形成
され低誘電物質よりなる下部絶縁膜と、前記下部絶縁膜
上に高密度プラズマ化学気相蒸着法で形成され低誘電物
質よりなる上部絶縁膜を具備する。
【００１２】このような本発明による半導体素子の層間
絶縁膜形成方法は、金属配線間の空間を埋込む能力が優
秀なスピンコーティング方式により形成される低誘電膜
と前記低誘電膜上にＣＭＰ工程が容易なＣＶＤ方式によ
り形成される低誘電膜の二重構造で層間絶縁膜を形成す
る。したがって、高集積半導体素子において、金属配線
間の空間を埋込みながらも平坦化が容易であり、また層
間絶縁膜が低誘電物質膜よりなるために金属配線間の寄
生キャパシタンスの発生を減少させることができる。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
による望ましい実施例を詳細に説明する。しかし、本発
明が下記実施例に限定されることと解釈してはいけな
い。また、図面で層や領域等の厚さは、説明を明確にす
るために誇張されている。図面で同一な参照符号は同一
な構成要素を示す。また、ある層が他の層または基板の
「上部」にあると記載された場合、前記ある層が前記他
の層または基板の上部に直接接触しながら存在すること
もでき、その間に他の第３の層が介在することも可能で
ある。
【００１４】本発明による半導体素子の層間絶縁膜形成
方法では、まず半導体基板上に下部金属配線を形成し、
次に前記半導体基板上に下部絶縁膜を形成して、続いて
前記下部絶縁膜上に上部絶縁膜を形成する。
【００１５】図１を参照すれば、まず半導体基板１０上
に通常の方法で下部金属層、例を上げればタングステン
層、アルミニウム層、銅層などのような適当な金属層を
形成する。続いて、前記金属層を通常の方法でパターニ
ングして前記半導体基板１０の所定領域上に下部金属配
線１２を形成する。このとき、前記半導体基板上には、
半導体素子を製造するために、素子分離領域（図示せ
ず）により分離される活性領域（図示せず）が限定され
ることが可能である。ここで、素子分離領域は通常の選
択的酸化による素子分離方法またはトレンチを利用した
素子分離方法中何れかで形成してもかまわない。
【００１６】図２を参照すれば、前記下部金属配線１２
が形成された結果物の全面にスピンコーティング方式に
より表面が平らな下部絶縁膜２２を形成する。ここで、
前記下部絶縁膜２２は前記下部金属配線１２が形成され
た半導体基板１０を回転させ、前記回転する基板１２上
にディスペンサー（図示せず）を利用して液体状態であ
るＨＳＱを所定の量ほど滴下して形成する。または、Ｈ
ＳＱの代りに例を挙げれば、ＳＯＧ(Spin On Glass)の
ようなスピンコーティング方式により膜が形成できる低
誘電物質を前記回転する基板１２上に滴下して形成でき
る。このようなスピンコーティングは、形成された下部
絶縁膜２２が下部金属配線１２間の空間を埋込むことが
できるように２回以上反復できる。ディスペンサーによ
り前記半導体基板１０上に落ちる液体の量は、下部金属
配線１２の厚さによって変えることができる。このよう
に形成された下部絶縁膜２２は、下部金属配線１２間の
空間を埋込みながら平らな表面を持つ。次に、前記下部
絶縁膜２２を所定の温度で熱処理することによって、固
状の絶縁膜を形成する。
【００１７】図３を参照すれば、下部絶縁膜２２が下部
金属配線１２間の空間に埋込んである前記基板１０の全
面に高密度プラズマＣＶＤ方式で上部絶縁膜３２を形成
する。ここで、前記上部絶縁膜３２としては誘電率が
３．４〜３．８程度であるＳｉＯＦ膜が望ましい。Ｓｉ
ＯＦ膜を形成させるために、反応チャンバ（図示せず）
内に流入するガスとしてはＳｉＨ4 、ＳｉＦ4 、Ｏ2 、
Ａｒを使用し、反応チャンバ内に流入する各ガスの流量
は３０〜６０ｓｃｃｍ、２０〜４０ｓｃｃｍ、８０〜１
２０ｓｃｃｍ、３０〜６０ｓｃｃｍが望ましい。このと
き、反応チャンバ内の圧力は１〜８ｍＴｏｒｒ、ＲＦソ
ースパワーは１，８８０〜２，４００Ｗ、バイアスパワ
ーは１，５００〜２，０００Ｗが望ましい。また、基板
１０の温度は３００〜４００℃が望ましい。このような
高密度プラズマＣＶＤ方式によるＳｉＯＦ膜の形成にお
いて、ＳｉＨ4 、ＳｉＦ4 、Ｏ2 ガスは反応ガスとして
作用し、Ｏ2 、Ａｒガスは蝕刻ガスとして作用するよう
になる。本発明による高密度プラズマＣＶＤ方式により
形成されるＳｉＯＦ膜は、インサイチュ(In situ）蒸着
／蝕刻工程により形成されるために熱的安全性が優秀で
ある。上部絶縁膜３２としては、ＳｉＯＦ膜だけでなく
ＣＦ、ＢＮ、ＳｉＣＯのような誘電率が概略２．２〜
２．５程度である低誘電物質膜で代替できる。
【００１８】図４を参照すれば、前記上部絶縁膜３２が
形成された結果物の全面に層間絶縁膜の平坦化のためＣ
ＭＰ工程を施す。ＣＭＰ工程が完了した後の上部絶縁膜
３２の厚さは概略９，０００〜１５，０００Åである。
本発明のように層間絶縁膜を二層構造で、すなわち下部
にスピンコーティング方式によりＨＳＱのような低誘電
物質を形成し、その上に再びプラズマＣＶＤ方式により
ＳｉＯＦのような低誘電物質を形成する理由は、ＨＳＱ
膜がスラリー溶液と反応することによってＨＳＱ膜にＣ
ＭＰ工程を施すことが困難であるためである。参照符号
３２′は、層間絶縁膜の平坦化のためのＣＭＰ工程が完
了した後の上部絶縁膜を示す。
【００１９】以下、前記方法により形成される本発明に
よる層間絶縁膜構造を説明する。
【００２０】図４を参照すれば、本発明による半導体素
子の層間絶縁膜は、金属配線１２が形成された半導体基
板１０と、前記金属配線間の空間を埋込む下部絶縁膜２
２と前記下部絶縁膜２２上に形成される上部絶縁膜３
２′を具備する。
【００２１】前記下部絶縁膜２２はスピンコーティング
により形成される低誘電物質膜であり、ＨＳＱ膜が望ま
しい。また、前記上部絶縁膜３２′はプラズマＣＶＤに
より形成される低誘電物質膜であり、高密度プラズマＣ
ＶＤにより形成されるＳｉＯＦ膜が望ましい。そして、
前記上部絶縁膜３２′は段差による後続のフォト蝕刻工
程進行の困難さを克服するために通常のＣＭＰ工程を施
し平坦化することが望ましい。
【００２２】
【発明の効果】以上のように、本発明による半導体素子
の層間絶縁膜形成方法は、金属配線間の空間を埋込む能
力が優秀なスピンコーティング方式により形成される低
誘電膜と、前記低誘電膜上にＣＭＰ工程が容易なＣＶＤ
方式により形成される低誘電膜との二重構造で層間絶縁
膜を形成する。したがって、本発明によれば、金属配線
間の空間を埋込みながらも平坦化が容易である。また、
層間絶縁膜が低誘電物質膜よりなるために金属配線間の
寄生キャパシタンスの発生を減少させることができる。
【図面の簡単な説明】
【図１】本発明の望ましい実施例による層間絶縁膜製造
方法を説明するための断面図である。
【図２】本発明の望ましい実施例による層間絶縁膜製造
方法を説明するための断面図である。
【図３】本発明の望ましい実施例による層間絶縁膜製造
方法を説明するための断面図である。
【図４】本発明の望ましい実施例による層間絶縁膜製造
方法を説明するための断面図である。
【符号の説明】
１０…基板 １２…下部金属配線 ２２…下部絶縁膜 ３２…上部絶縁膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 下部金属配線が形成された半導体基板を
    準備する段階と、 前記半導体基板上に低誘電物質よりなる下部絶縁膜をス
    ピンコーティング方式で形成する段階と、 前記下部絶縁膜上に低誘電物質よりなる上部絶縁膜を高
    密度プラズマ化学気相蒸着法で形成する段階とを具備す
    ることを特徴とする半導体素子の層間絶縁膜形成方法。
  2. 【請求項２】 前記下部絶縁膜はＨＳＱ膜であることを
    特徴とする請求項１に記載の半導体素子の層間絶縁膜形
    成方法。
  3. 【請求項３】 前記上部絶縁膜はＳｉＯＦ膜であること
    を特徴とする請求項１に記載の半導体素子の層間絶縁膜
    形成方法。
  4. 【請求項４】 前記上部絶縁膜を形成した後、ＣＭＰ工
    程を施し前記上部絶縁膜を平坦化する段階をさらに含む
    ことを特徴とする請求項１に記載の半導体素子の層間絶
    縁膜形成方法。
  5. 【請求項５】 下部金属配線が形成された半導体基板
    と、 前記半導体基板上にスピンコーティング方式で形成さ
    れ、低誘電物質よりなる下部絶縁膜と、 前記下部絶縁膜上に高密度プラズマ化学気相蒸着方式で
    形成され、低誘電物質でなされる上部絶縁膜とを具備す
    ることを特徴とする半導体素子の層間絶縁膜。
  6. 【請求項６】 前記下部絶縁膜はＨＳＱ膜であることを
    特徴とする請求項５に記載の半導体素子の層間絶縁膜。
  7. 【請求項７】 前記上部絶縁膜はＳｉＯＦ膜であること
    を特徴とする請求項５に記載の半導体素子の層間絶縁
    膜。
  8. 【請求項８】 前記上部絶縁膜はＣＭＰ工程を通じて平
    坦化されたことを特徴とする請求項５に記載の半導体素
    子の層間絶縁膜。
JP10157853A 1997-12-30 1998-06-05 半導体素子の層間絶縁膜及びその製造方法 Pending JPH11204645A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970077745A KR100292403B1 (ko) 1997-12-30 1997-12-30 반도체소자의층간절연막및그제조방법
KR97P77745 1997-12-30

Publications (1)

Publication Number Publication Date
JPH11204645A true JPH11204645A (ja) 1999-07-30

Family

ID=19529642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10157853A Pending JPH11204645A (ja) 1997-12-30 1998-06-05 半導体素子の層間絶縁膜及びその製造方法

Country Status (3)

Country Link
US (1) US6277764B1 (ja)
JP (1) JPH11204645A (ja)
KR (1) KR100292403B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423630B1 (en) * 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US7067440B1 (en) 2001-08-24 2006-06-27 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US7122485B1 (en) 2002-12-09 2006-10-17 Novellus Systems, Inc. Deposition profile modification through process chemistry
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
US7078312B1 (en) 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US7163896B1 (en) 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US7115974B2 (en) * 2004-04-27 2006-10-03 Taiwan Semiconductor Manfacturing Company, Ltd. Silicon oxycarbide and silicon carbonitride based materials for MOS devices
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7176039B1 (en) 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7381451B1 (en) 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
KR100607363B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
KR100919999B1 (ko) * 2007-12-28 2009-10-05 주식회사 동부하이텍 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법
US8133797B2 (en) 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US20120007073A1 (en) * 2010-07-06 2012-01-12 Anjum Mehta Semiconductor Wafer Constructions, And Methods For Quality Testing Material Removal Procedures During Semiconductor Fabrication Processes
CN105431725B (zh) 2013-03-14 2019-04-19 塞通诺米/St有限责任公司 无操作员式颗粒处理系统和方法
CN112786446A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 半导体结构的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138935A (ja) * 1989-10-24 1991-06-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5324690A (en) * 1993-02-01 1994-06-28 Motorola Inc. Semiconductor device having a ternary boron nitride film and a method for forming the same
US5456952A (en) 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JPH09129727A (ja) * 1995-10-30 1997-05-16 Nec Corp 半導体装置及びその製造方法
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
US5818111A (en) 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
US5858869A (en) * 1997-06-03 1999-01-12 Industrial Technology Research Institute Method for fabricating intermetal dielectric insulation using anisotropic plasma oxides and low dielectric constant polymers
US6083850A (en) * 1997-12-18 2000-07-04 Advanced Micro Devices, Inc. HSQ dielectric interlayer
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure

Also Published As

Publication number Publication date
KR19990057679A (ko) 1999-07-15
US6277764B1 (en) 2001-08-21
KR100292403B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US6570257B2 (en) IMD film composition for dual damascene process
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
JPH09172071A (ja) 半導体装置の製造方法
JPH10173043A (ja) 半導体素子のコンタクトプラグ形成方法
JPH1131745A (ja) 半導体装置のコンタクトプラグ形成方法
US5681425A (en) Teos plasma protection technology
JPH10335459A (ja) 半導体装置およびその製造方法
US6277732B1 (en) Method of planarizing inter-metal dielectric layer
JPH10116904A (ja) 半導体装置の製造方法
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JP2003338539A (ja) 半導体素子の金属配線形成方法
JPH11512877A (ja) 化学機械研磨のためのキャップされた中間層誘電体
US7361575B2 (en) Semiconductor device and method for manufacturing the same
KR19980040624A (ko) 보이드 없는 층간 절연막 형성방법
JP2917917B2 (ja) 半導体装置の製造方法
KR100234372B1 (ko) 반도체장치의 절연막 평탄화 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100223337B1 (ko) 반도체소자의 평탄화 방법
KR100763675B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
JPH08330306A (ja) 半導体装置の製造方法
KR100752177B1 (ko) 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050621