KR100919999B1 - 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법 - Google Patents

다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법 Download PDF

Info

Publication number
KR100919999B1
KR100919999B1 KR1020070139657A KR20070139657A KR100919999B1 KR 100919999 B1 KR100919999 B1 KR 100919999B1 KR 1020070139657 A KR1020070139657 A KR 1020070139657A KR 20070139657 A KR20070139657 A KR 20070139657A KR 100919999 B1 KR100919999 B1 KR 100919999B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
damascene
wiring
trench
Prior art date
Application number
KR1020070139657A
Other languages
English (en)
Other versions
KR20090071773A (ko
Inventor
김정주
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139657A priority Critical patent/KR100919999B1/ko
Publication of KR20090071773A publication Critical patent/KR20090071773A/ko
Application granted granted Critical
Publication of KR100919999B1 publication Critical patent/KR100919999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

본 발명은, 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법에 관한 것으로, 이를 위하여, 본 발명은, 반도체 기판에 있는 플라즈마 인헨스드 화학기상증착(PECVD) 방식의 제 1 층간 절연막의 트렌치에 다마신 배선을 형성하고, 다마신 배선 사이의 제 1 층간 절연막을 일정 깊이만큼 식각하여 트렌치를 형성하며, 트렌치와 다마신 배선의 상부면을 완전히 덮는 스핀 온 코팅(SOC) 방식의 제 2 층간 절연막을 형성하고, 그 상부면을 평탄화하여 다마신 배선의 층간 절연막을 제조함으로써, 스핀 온 코팅(SOC) 방식의 저유전체 물질과 PECVD 방식의 저유전체 물질을 통해 다마신 배선 사이를 절연하는 층간 절연막의 신뢰성 및 수율을 향상시킬 수 있다.

Description

다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법{METHOD FOR FORMING INTER METAL DIELECTRIC LAYER OF THE SEMICONDUCTOR DEVICE WITH DAMASCENE METAL LINE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 다마신(damascene) 기술을 사용한 배선 사이의 층간 절연막 절연 특성을 향상시킬 수 있는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 축소에 따라 배선에서도 단면적의 감소로 인해 전류 밀도가 상승하게 되어 EM(Electromigration)에 의한 금속 배선의 신뢰성이 심각한 문제를 유발한다. 이에 따라, 일반적인 금속 배선의 물질로 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(reliability)이 우수한 구리(Cu)를 금속 배선의 재료로 사용하고 있다.
그러나, 구리는 휘발성이 강한 화합물의 형성이 어려워 미세 패턴을 형성하기 위한 건식 식각 공정에 어려움이 초래되는 문제가 있으며, 이러한 구리 배선의 패터닝 문제를 해결하기 위해 다마신 공정이 도입되었다.
도 1은 종래 기술에 의한 다마신 구리 배선 구조를 나타낸 수직 단면도이다.
도 1을 참조하면, 다마신 공정은 먼저 증착 공정의 진행을 통해 반도체 기판 상에 층간 절연막(10)을 형성하고, 포토리소그래피 공정을 통해 층간 절연막(10)을 패터닝하여 배선 영역인 트렌치를 형성하며, 트렌치에 구리를 갭필(gap-fill)한 후 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 평탄화함으로써 구리 배선(12)을 형성하는 기법이다. 이때, 구리 배선(12)과 층간 절연막(10)의 전면에 절연 박막을 추가로 형성할 수 있다.
이어서, 도면에서의 도시는 생략하였으나, 듀얼 다마신 공정은 한 번의 화학적기계적연마(CMP) 공정으로 비아(via)와 금속 배선을 동시에 형성할 수 있는 장점을 가지고 있어 다층 금속 배선의 제조 공정에 널리 이용되고 있다.
이러한 듀얼 다마신을 이용한 기술의 한 예로서, 대한민국 특허등록 제 628227호의 종래 기술에서는, 트랜지스터(도시 생략)가 형성된 반도체 기판 상에 구리를 증착한 후 패터닝하여 하부 구리배선을 형성하고, 하부 구리배선을 포함한 전면에 실리콘 질화물질을 증착하여 확산 방지막을 형성하며, 그 위에 유전율이 낮은 FSG 계열 절연물질을 증착하여 제 1 층간 절연막을 형성하고, 다시 제 1 층간 절연막 상에 실리콘 질화물질을 증착하여 에칭 스톱층을 형성하며, 그 위에 저유전율 물질인 실리콘 산화물 또는 low-k 물질을 증착하여 제 2 층간 절연막을 연속적으로 형성한다.
이후, 식각 공정을 진행하여, 확산 방지막, 제 1 층간 절연막, 에칭 스톱층, 제 2 층간 절연막을 선택적으로 식각하여 비아홀과 트랜치를 형성하고, 다시 배리어층과 구리 박막을 차례로 증착하며, 제 2 층간 절연막의 상부 표면을 엔드 포인트로 전면에 화학적 기계적연마(CMP) 공정을 실시하여 비아홀과 트랜치 내부에 구리 플러그 및 상부 구리배선을 동시에 형성하는 제조 공정이 개시되어 있다.
전술한 종래 기술에 의한 반도체 소자의 듀얼 다마신 배선 제조 방법은, 비저항이 낮으면서 신뢰성이 우수한 구리 등의 금속 배선을 듀얼 다마신 공정에 의해 제조할 수 있어 배선의 손상 없이 다층 배선을 구현할 수 있다.
한편, 다층 배선 구조의 층간 절연막에서는 절연 상수를 줄이기 위하여 PECVD (Plasma Enhanced Chemical Mechanical Deposition) 공정에 의한 SIOC(Silicon Organic Carbon), SOG(Spin-On-Glass) 타입의 저유전체(low-k) 물질을 채택하고 있다. 여기에서, 저유전체 물질은 일반적으로 4 이하의 낮은 유전 상수(dielectric constant) 값을 가진 물질로, 반도체 절연 물질로 쓰이는 실리콘 산화막(SiO2)(유전 상수, 3.9~4.2)보다 향상된 절연 능력을 가지고 있는 유전체 물질을 의미한다.
그러나, PECVD 방식의 저유전체 층간 절연막은 식각 조정 매우 어렵다는 문제가 있으며, 더욱이 PECVD 저유전체 물질의 층간 절연막은, 배선과의 계면에서 접착 특성이 나빠지는 단점을 갖는다.
이러한 점들을 극복하기 위해서는 층간 절연막의 물질로서 SiC, SOG보다는 낮은 유전 상수를 갖는 유전체 물질을 사용해야 한다. 예컨대, SILK(Silica Low-K), MSQ(Methyl silsesquioxanes), PLK 등의 스핀 온 코팅(Spin On Coating) 방식의 저유전체 물질로 대체해야만 한다.
그러나, 이러한 SILK, MSQ 등의 저유전체 물질은 다마신 배선에서 인테그레이션(integration)이 어렵고 열전달 특성이 매우 낮아 신뢰성에 영향을 미치는 문제가 있다.
이에, 본 발명은 다마신 배선 사이의 PECVD 방식 층간 절연막에 트렌치를 형성하고, 배선 사이의 트렌치와 배선 상부면을 덮도록 스핀 온 코팅(SOC) 방식의 저유전체 층간 절연막을 형성함으로써 스핀 온 코팅 방식의 저유전체 물질과 PECVD 방식의 저유전체 물질에 의해 다마신 배선 사이를 절연하는 층간 절연막의 신뢰성 및 수율을 향상시킬 수 있는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법을 제공한다.
본 발명은, 일 관점에 따라, 다마신 구조의 배선을 층간 절연하는 막을 제조하는 방법으로서, 반도체 기판의 제 1 층간 절연막의 트렌치에 다마신 배선을 형성하는 단계와, 상기 다마신 배선 사이의 제 1 층간 절연막을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계와, 상기 제 1 층간 절연막의 유전 상수보다 상대적으로 낮은 유전 상수를 갖는 저유전체 물질로서, 상기 트렌치와 다마신 배선의 상부면을 완전히 덮는 형태로 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막의 상부면을 평탄화하는 단계를 포함하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법을 제공한다.
본 발명은, 다른 관점에 따라, 듀얼 다마신 구조의 배선을 층간 절연하는 막 을 제조하는 방법으로서, 반도체 기판의 제 1 층간 절연막의 트렌치 및 비아홀에 듀얼 다마신 배선을 형성하는 단계와, 상기 듀얼 다마신 배선 사이의 제 1층간 절연막을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계와, 상기 제 1 층간 절연막의 유전 상수보다 상대적으로 낮은 유전 상수를 갖는 저유전체 물질로서, 상기 트렌치와 듀얼 다마신 배선의 상부면을 완전히 덮는 형태로 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막의 상부면을 평탄화하는 단계를 포함하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법을 제공한다.
본 발명은, 다마신 또는 듀얼 다마신 배선 사이의 PECVD 방식 층간 절연막에 트렌치를 형성하고, 배선 사이의 트렌치와 배선 상부면을 덮도록 스핀 온 코팅(SOC) 방식의 저유전체 층간 절연막을 형성함으로써 스핀 온 코팅(SOC) 방식의 저유전체 물질의 장점과 PECVD 층간 절연막의 장점을 모두 채택하여 다마신 배선 사이를 절연하는 층간 절연막을 제조할 수 있다.
즉, 본 발명은, 배선 사이의 공간에 PECVD 방식의 층간 절연막보다 접착 특성이 양호한 스핀 온 코팅(SOC) 방식의 층간 절연막을 갭필하고, 배선 측면에 PECVD 절연막으로 이루어진 얇은 스페이서 측벽을 형성하여 다마신 배선과의 인테그레이션 및 열전달 특성을 향상시킬 수 있다.
따라서, 본 발명은 다마신/듀얼 다마신 배선 사이를 층간 절연하는 층간 절연막의 전기적 특성 및 제조 수율 및 신뢰성을 향상시킬 수 있다.
본 발명의 기술 요지는, 반도체 기판에 있는 플라즈마 인헨스드 화학기상증착(PECVD) 방식의 제 1 층간 절연막의 트렌치에 다마신 배선을 형성하고, 다마신 배선 사이의 제 1 층간 절연막을 일정 깊이로 식각하여 트렌치를 형성하며, 트렌치와 다마신 배선의 상부면을 완전히 덮는 스핀 온 코팅(SOC) 방식의 제 2 층간 절연막을 형성하고, 그 상부면을 평탄화하여 다마신 배선의 층간 절연막을 제조함으로써, 스핀 온 코팅(SOC) 방식의 저유전체 물질과 PECVD 방식의 저유전체 물질에 의해 다마신 배선 사이를 절연한다는 것으로, 이러한 기술적 수단을 통해 층간 절연막의 신뢰성 및 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 2는 본 발명의 바람직한 일 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막을 나타낸 수직 단면도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따라 제조된 반도체 소자는, 반도체 기판(도시 생략)의 제 1 층간 절연막(100)에 상부면부터 일정 깊이로 식각된 트렌치가 형성되어 있으며 이 트렌치에 구리 등이 갭필되어 그 표면이 평탄화된 다마신 배선(102)이 형성되어 있다.
여기서, 제 1 층간 절연막(100)은, 플라즈마 인헨스드 화학기상증착(PECVD) 방식 등을 통해 SiC, SOG, SRO(Silicon Rich Oxide), O3 TEOS, FSG(Fluoro-Silicate Glass) 등의 저유전체 물질 중 어느 하나를 증착하여 형성할 수 있다.
그리고, 다마신 배선(102)의 측면에 트렌치 식각 공정시 제 1 층간 절연막이 일정 두께를 잔존시켜 형성한 스페이서 측벽(110)이 구비되어 있다. 또한, 다마신 배선(102)의 상부면에는, 트렌치 식각 공정시 사용된 포토레지스트 혹은 별도의 절연 박막(104)이 형성되어 있다.
다음에, 다마신 배선(102)의 절연 박막(104)의 상부면과 다마신 배선(102) 사이에 형성된 트렌치에 갭필되며 제 1 층간 절연막(100)보다 유전 상수가 낮은 제 2층간 절연막(112)이 형성되어 있다. 여기에서, 제 2 층간 절연막(112)은 제 1 층간 절연막(100)보다 유전 상수가 낮은 SILK 또는 MSQ의 저유전체 물질을 스핀 온 코팅(SOC) 방식으로 형성할 수 있다.
따라서, 본 발명은, 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 형성되며 다마신 배선(102)을 층간 절연하는 제 1 층간 절연막(100)과, 다마신 배선(102) 사이의 제 1 층간 절연막(100)이 일정 깊이로 식각하여 형성한 트렌치 부분과 다마신 배선(102)의 상부면을 완전히 덮으며 스핀 온 코팅(SOC) 방식으로 형성된 제 2 층간 절연막(112)을 포함하도록 구성함으로써, 제 2 층간 절연막(112)의 저유전체 물질(예를 들어, SILK 또는 MSQ 등)에 의해 발생되는 열 안정성을 배선 측면에 남아 있는 PECVD 방식의 층간 절연막인 스페이서 측벽(110)에서 보존하면서 스핀 온 코팅(SOC) 방식으로 제 2 층간 절연막(112)으로 다마신 배선(102) 계면의 접착 특성을 향상시킬 수 있다.
도 3a 내지 도 3d는 본 발명의 바람직한 일 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 과정을 순차적으로 나타낸 공정 순서도이다.
먼저, 도면에서의 도시는 생략하였으나, 실리콘 등의 반도체 기판에 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등과 같은 반도체 소자를 형성한다. 예컨대, 반도체 기판에 STI(Shallow Trench Isolation) 형태의 소자 분리막을 형성하고, 반도체 기판의 표면에 게이트 산화막과 게이트 전극을 형성하며, 게이트 전극의 측벽에 절연성의 스페이서를 형성한다. 그리고, 게이트 전극과 스페이서에 의해 드러난 기판 내에 도펀트를 주입하는 이온 주입 공정을 실시하여 소오스/드레인 영역을 형성한다.
다음에, 상기와 같은 반도체 소자의 구조물 전면에 층간 절연막(PMD : Pre Metal Dielectric layer)으로서, USG(Undoped Silcate Glass), BPSG(Boro Phospho Silicate Glass), PSG(Phospho Silicate Glass), BSG(Boro Silicate Glass) 등을 증착하고, 화학적기계적연마(CMP) 공정 등을 진행함으로써 그 표면을 평탄화시킨다.
그리고, 층간 절연막의 상부면에 알루미늄 등의 금속을 물리적기상증착(PVD : Physical Vapor Deposition) 등의 공정으로 증착하고, 이를 포토레지스트를 이용하는 사진 및 건식 식각 공정 등으로 패터닝함으로써 하부 배선을 형성한다.
도 3a를 참조하면, 반도체 기판에 다층 구조의 다마신 배선을 구현하기 위해 상기한 바와 같은 인련의 공정들을 통해 형성된 구조물(결과물)의 전면에 플라즈마 인헨스드 화학기상증착(PECVD) 방식을 통해 SiC, SOG, SRO, O3 TEOS, FSG 등의 저유전체 물질 중 어느 하나를 증착함으로써, 제 1 층간 절연막(100)을 형성한다.
다음에, 식각 마스크를 이용하는 사진 및 건식 식각 공정 등을 진행하여 제 1 층간 절연막(100)의 일부를 표면부터 일정 깊이만큼 선택 제거함으로써 트렌치를 형성하고, 이 트렌치에 구리 등의 금속을 갭필한 후 화학적기계적연마 공정을 실시하여 제 1 층간 절연막(100)의 표면이 드러날 때까지 평탄화시킴으로써 다마신 배선(102)을 형성한다.
이어서, 스핀 코팅 등의 공정을 실시하여 제 1 층간 절연막(100)과 다마신 배선(102)의 상부면에 절연 박막(104)으로서, 포토레지스트 등을 도포하고, 그 위에 네가티브(negative) 포토레지스트를 도포한 후, 트렌치 식각용 마스크를 이용하는 사진 공정을 진행함으로써, 다마신 배선(102)이 형성되지 않은 영역에 있는 절연 박막(104)의 상부 일부를 노출시키는 포토레지스트 패턴(106)을 형성한다. 이때, 절연 박막(104)이 포지티브 포토레지스트로 형성될 경우 사진 공정의 노광시 노광되지 않고 남아 있게 된다.
도 3b를 참조하면, 포토레지스트 패턴(106)에 의해 드러난 절연 박막(104)과 제 1 층간 절연막(100)을 일정 깊이만큼 순차 식각하여 트렌치(108)를 형성하는데, 이러한 트렌치 식각 공정은 건식 식각 공정, 예컨대 반응성 이온 식각(RIE : Reactive Ion Etching) 공정, 플라즈마 식각 공정 등을 통해 진행할 수 있다.
여기에서, 트렌치 식각 공정시 다마신 배선(102)의 측면에 있는 제 1 층간 절연막(100)의 일정 두께가 남아 있도록 식각하여 트렌치의 측벽에 스페이서 측벽(110)을 형성하는데, 이러한 스페이서 측벽(110)의 형성을 위한 트렌치 식각은, 트렌치와 다마신 배선 사이에 기설정된 값의 오프셋(offset), 예컨대 대략 100nm∼50nm 정도의 오프셋을 주거나 혹은 0nm의 오프셋을 줄 수도 있다.
또한, 스페이서 측벽(110)의 두께에 따라 층간 절연막의 유전 상수(K)를 조정할 수도 있다.
여기에서, 스페이서 측벽(110)은, 후속하는 공정을 통해 트렌치에 스핀 온 코팅(SOC) 방식으로 제 2 층간 절연막을 형성할 때 제 2 층간 절연막의 저유전체 물질(예를 들어, SILK 또는 MSQ)에 의해 발생되는 열 안정성을 PECVD 방식의 저유전체 물질(예를 들어, SiC, SOG, SRO, O3 TEOS, FSG 중 어느 하나)에서 보존하기 위한 것이다.
다시, 도 3c에 도시된 바와 같이, 다마신 배선(102)의 절연 박막(104)의 상부면과 다마신 배선(102) 사이의 트렌치에 스핀 온 코팅(SOC) 방식으로 제 2 층간 절연막(112)을 갭필한다. 이때, 제 2 층간 절연막(112)은, 제 1 층간 절연막(100)보다 유전 상수가 낮은 저유전체 물질(예를 들어, SILK 또는 MSQ)로 형성한다.
도 3d를 참조하면, 제 2 층간 절연막(112)의 상부면에 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 SiC, SOG, SRO, O3 TEOS, FSG 등의 저유전체 물질 중 어느 하나를 증착함으로써 제 3 층간 절연막(114)을 형성한다.
이어서, 식각 마스크를 이용하는 사진 및 건식 식각 공정 등을 진행하여 제 3 층간 절연막(114)의 표면부터 일정 깊이만큼 트렌치를 형성하고, 이 트렌치에 구 리 등의 금속을 갭필한 후 화학적기계적연마 공정 등으로 제 3 층간 절연막(114)의 표면이 드러날 때까지 평탄화시킴으로써 다마신 배선(116)을 형성한다.
이후, 비록 도면에서의 도시는 생략하였으나, 다층 배선 구조를 달성하기 위하여 다마신 배선 사이의 층간 절연막에 트렌치를 형성하고, 다시 스핀 온 코팅(SOC) 방식으로 SILK, MSQ 등의 층간 절연막을 형성한 후, PECVD 층간 절연막, 다마신 배선 제조 공정을 반복적으로 진행할 수 있음은 물론이다.
도 4는 본 발명의 바람직한 다른 실시 예에 따른 듀얼 다마신 배선을 갖는 반도체 소자의 층간 절연막을 나타낸 수직 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시 예에 따라 제조된 반도체 소자는, 반도체 기판의 제 1 층간 절연막(200)의 상부면부터 일정 깊이로 식각된 듀얼 다마신용 트렌치와 비아홀이 형성되어 있으며, 이 트렌치와 비아홀에 구리 등이 갭필되어 그 표면이 평탄화된 듀얼 다마신 배선(202)이 형성되어 있다.
여기에서, 제 1 층간 절연막(200)은, 플라즈마 인헨스드 화학기상증착(PECVD) 방식을 통해 SiC, SOG, SRO, O3 TEOS, FSG 등의 저유전체 물질 중 어느 하나를 증착함으로써 형성할 수 있다.
그리고, 듀얼 다마신 배선(202)의 상부면에는, 트렌치 식각 공정시 사용되고 남은 포토레지스트 등과 같은 별도의 절연 박막 또는 포토레지스트 패턴(204)이 형성되어 있으며, 듀얼 다마신 배선(202)의 측면에는 트렌치 식각 공정시 제 1 층간 절연막을 일정 두께만큼 잔존하도록 식각된 스페이서 측벽(210)이 형성되어 있다.
또한, 듀얼 다마신 배선(202)의 절연 박막(204)의 상부면과 배선(202) 사이에 형성된 트렌치에 갭필되며 제 1 층간 절연막(200)보다 유전 상수가 낮은 제 2 층간 절연막(212)이 형성되어 있다.
여기에서, 제 2 층간 절연막(212)은 제 1 층간 절연막(200)보다 유전 상수가 낮은 SILK, MSQ 등의 저유전체 물질을 스핀 온 코팅(SOC) 방식으로 형성할 수 있다.
따라서, 본 발명의 다른 실시 예에 따른 듀얼 다마신 배선 사이를 절연하는 층간 절연막은, 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 형성되며 듀얼 다마신 배선(202)을 층간 절연하는 제 1 층간 절연막(200)과, 듀얼 다마신 배선(202) 사이의 제 1 층간 절연막(200)을 일정 깊이로 식각하여 형성한 트렌치 부분과 다마신 배선(202)의 상부면을 완전히 덮으며 스핀 온 코팅(SOC) 방식으로 형성되는 제 2 층간 절연막(212)을 포함한다.
따라서, 본 실시 예의 발명은 제 2 층간 절연막(212)의 저유전체 물질(예를 들어, SILK, MSQ 등)에 의해 발생되는 열 안정성을 다마신 배선의 측면에 남아 있는 PECVD 방식의 스페이서 측벽(210)에서 보존하면서 다마신 배선 사이를 스핀 온 코팅(SOC) 방식의 제 2 층간 절연막(212)으로 갭필하기 때문에 듀얼 다마신 배선(202) 계면의 접착 특성을 향상시킬 수 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시 예에 따른 듀얼 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 과정을 순차적으로 나타낸 공정 순서도이다.
도 5a를 참조하면, 반도체 기판(도시 생략)에 다층 구조의 다마신 배선을 구현하기 위해 상기한 바와 같은 일련의 공정들을 통해 형성한 결과물(구조물)의 전면에 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 SiC, SOG, SRO, O3 TEOS, FSG 등의 저유전체 물질 중 어느 하나를 증착함으로써 제 1 층간 절연막(200)을 형성한다.
다음에, 식각 마스크를 이용하는 사진 및 건식 식각 공정 등을 진행하여 제 1 층간 절연막(200)의 표면부터 일정 깊이만큼 식각하여 트렌치와 비아홀을 형성하고, 이 트렌치와 비아홀에 구리 등의 금속을 갭필한 후 화학적기계적연마 공정으로 제 1 층간 절연막(200) 표면이 드러날 때까지 금속을 평탄화시킴으로써, 듀얼 다마신 배선(202)을 형성한다.
다시, 도 5b에 도시된 바와 같이, 스핀 코팅 등의 공정을 진행하여 제 1 층간 절연막(200)과 듀얼 다마신 배선(202)의 상부면에 포토레지스트를 도포한 후, 트렌치 식각용 마스크를 이용하는 사진 공정을 진행함으로써, 다마신 배선(202)이 형성되지 않은 영역에 있는 제 1 층간 절연막(200)의 상부를 노출시키는 포토레지스트 패턴(204)을 형성한다.
이어서, 건식 식각 공정, 예컨대 반응성 이온 식각(RIE) 공정 등을 진행하여 포토레지스트 패턴(204)에 의해 드러난 제 1 층간 절연막(200)을 일정 깊이만큼 식각함으로써 트렌치(208)를 형성한다.
여기에서, 트렌치 식각 공정시 듀얼 다마신 배선(202)의 측면에 있는 제 1 층간 절연막이 일정 두께만큼 잔존하도록 식각함으로써, 트렌치(208)의 측벽에 스페이서 측벽(210)이 형성된다.
이때, 스페이서 측벽(210)의 형성을 위한 트렌치 식각은, 트렌치와 다마신 배선 사이에 기설정된 값의 오프셋(offset), 예컨대 대략 100nm∼50nm 정도의 오프셋을 주거나 혹은 0nm의 오프셋을 줄 수도 있다. 그리고, 스페이서 측벽(210)의 두께에 따라 층간 절연막의 유전 상수(K)를 조정할 수도 있다
이러한 스페이서 측벽(210)은, 후속하는 공정을 통해 트렌치에 스핀 온 코팅(SOC) 방식으로 제 2 층간 절연막을 형성할 때 제 2 층간 절연막의 저유전체 물질(예를 들어, SILK 또는 MSQ)에 의해 발생되는 열 안정성을 PECVD 방식의 저유전체 물질(예를 들어, SiC, SOG, SRO, O3 TEOS, FSG 중 어느 하나)에서 보존하기 위한 것이다.
다음에, 도 5d에 도시된 바와 같이, 듀얼 다마신 배선(202)의 상부면과 다마신 배선(202) 사이에 형성된 트렌치에 스핀 온 코팅(SOC) 방식으로 제 2 층간 절연막(212)을 갭필한다. 여기에서, 제 2 층간 절연막(212)은, 제 1 층간 절연막(200)보다 유전 상수가 낮은 저유전체 물질(예를 들어, SILK 또는 MSQ)로 형성한다.
이후, 도면에서의 도시는 생략하였으나, 제 2 층간 절연막의 상부면에 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 SiC, SOG, SRO, O3 TEOS, FSG 등의 저유전체 물질 중 어느 하나를 증착하여 층간 절연막을 형성하고, 식각 마스크를 이용하는 사진 및 건식 식각 공정을 진행하여 층간 절연막에 트렌치와 비아홀을 형성하며, 이 트렌치와 비아홀에 구리 등의 금속을 갭필한 후 화학적기계적연마 공정으로 평탄화하여 듀얼 다마신 배선을 형성한다.
그리고 나서, 듀얼 다마신 배선 사이의 층간 절연막에 트렌치를 형성하고, 다시 스핀 온 코팅(SOC) 방식으로 SILK 또는 MSQ의 저유전체 층간 절연막을 형성하는 방식으로 다층 배선 공정을 진행할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 것을 쉽게 알 수 있을 것이다.
도 1은 종래 기술에 의한 다마신 구리 배선 구조를 나타낸 수직 단면도,
도 2는 본 발명의 바람직한 일 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막을 나타낸 수직 단면도,
도 3a 내지 도 3d는 본 발명의 바람직한 일 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 과정을 순차적으로 나타낸 공정 순서도,
도 4는 본 발명의 바람직한 다른 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막을 나타낸 수직 단면도,
도 5a 내지 도 5d는 본 발명의 다른 실시 예에 따른 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 과정을 순차적으로 나타낸 공정 순서도.
＜도면의 주요 부분에 대한 부호의 설명＞
100, 200 : 제 1 층간 절연막 102, 202, 116 : 배선
104 : 절연 박막 106, 204 : 포토레지스트 패턴
108, 208 : 트렌치 110, 210 : 스페이서 측벽
112, 212 : 제 2 층간 절연막 114 : 제 3 층간 절연막

Claims (10)

  1. 다마신 구조의 배선을 층간 절연하는 막을 제조하는 방법으로서,
    반도체 기판 상에 형성된 제 1 층간 절연막의 복수개의 트렌치에 다마신 배선을 형성하는 단계와,
    상기 다마신 배선 사이의 제 1 층간 절연막을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계와,
    상기 제 1 층간 절연막의 유전 상수보다 상대적으로 낮은 유전 상수를 갖는 저유전체 물질로서, 상기 트렌치와 다마신 배선의 상부면을 완전히 덮는 형태로 제 2 층간 절연막을 형성하는 단계와,
    상기 제 2 층간 절연막의 상부면을 평탄화하는 단계
    를 포함하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  2. 제 1 항에 있어서,
    상기 트렌치를 형성하는 단계는, 상기 다마신 배선 측면에 상기 제 1 층간 절연막을 일정 두께만큼 남겨 스페이스 측벽을 형성하는 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 층간 절연막은 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 형성되고, 상기 제 2 층간 절연막은 스핀 온 코팅(SOC) 방식으로 형성되는 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 층간 절연막은,
    SiC, SOG, SRO, O3 TEOS 및 FSG 중 어느 하나인 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 층간 절연막은,
    SILK 또는 MSQ인 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  6. 듀얼 다마신 구조의 배선을 층간 절연하는 막을 제조하는 방법으로서,
    반도체 기판 상에 형성된 제 1 층간 절연막의 트렌치 및 비아홀을 갖는 복수개의 다마신 구조에 듀얼 다마신 배선을 형성하는 단계와,
    상기 듀얼 다마신 배선 사이의 제 1층간 절연막을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계와,
    상기 제 1 층간 절연막의 유전 상수보다 상대적으로 낮은 유전 상수를 갖는 저유전체 물질로서, 상기 트렌치와 듀얼 다마신 배선의 상부면을 완전히 덮는 형태로 제 2 층간 절연막을 형성하는 단계와,
    상기 제 2 층간 절연막의 상부면을 평탄화하는 단계
    를 포함하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  7. 제 6 항에 있어서,
    상기 트렌치를 형성하는 단계는, 상기 듀얼 다마신 배선 측면에 상기 제 1 층간 절연막을 일정 두께만큼 남겨 스페이스 측벽을 형성하는 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 층간 절연막은 플라즈마 인헨스드 화학기상증착(PECVD) 방식으로 형성되고, 상기 제 2층간 절연막은 스핀 온 코팅(SOC) 방식으로 형성되는 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 층간 절연막은,
    SiC, SOG, SRO, O3 TEOS 및 FSG 중 어느 하나인 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 층간 절연막은,
    SILK 또는 MSQ인 것을 특징으로 하는 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법.
KR1020070139657A 2007-12-28 2007-12-28 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법 KR100919999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139657A KR100919999B1 (ko) 2007-12-28 2007-12-28 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139657A KR100919999B1 (ko) 2007-12-28 2007-12-28 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법

Publications (2)

Publication Number Publication Date
KR20090071773A KR20090071773A (ko) 2009-07-02
KR100919999B1 true KR100919999B1 (ko) 2009-10-05

Family

ID=41329072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139657A KR100919999B1 (ko) 2007-12-28 2007-12-28 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법

Country Status (1)

Country Link
KR (1) KR100919999B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057679A (ko) * 1997-12-30 1999-07-15 윤종용 반도체 소자의 층간절연막 및 그 제조방법
KR20010058209A (ko) * 1999-12-24 2001-07-05 박종섭 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR20060078661A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR20070021306A (ko) * 2004-06-08 2007-02-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 혼합 절연층 형성 방법, 층간 절연막 형성 방법 및 반도체소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057679A (ko) * 1997-12-30 1999-07-15 윤종용 반도체 소자의 층간절연막 및 그 제조방법
KR20010058209A (ko) * 1999-12-24 2001-07-05 박종섭 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR20070021306A (ko) * 2004-06-08 2007-02-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 혼합 절연층 형성 방법, 층간 절연막 형성 방법 및 반도체소자
KR20060078661A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20090071773A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
TWI660457B (zh) 具有減少低-k介電質損壞的鑲嵌結構之製程
KR100881517B1 (ko) 반도체 소자의 구리배선 형성 방법
US10199325B2 (en) Semiconductor device and method of fabricating the same
US7056826B2 (en) Method of forming copper interconnects
KR100684905B1 (ko) 다마신 공정의 방법
KR100827498B1 (ko) 다마신을 이용한 금속 배선의 제조 방법
CN110838464A (zh) 金属内连线结构及其制作方法
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
US7435673B2 (en) Methods of forming integrated circuit devices having metal interconnect structures therein
KR100919999B1 (ko) 다마신 배선을 갖는 반도체 소자의 층간 절연막 제조 방법
KR101153225B1 (ko) 반도체 소자의 금속배선 형성방법
US6399482B1 (en) Method and structure for a conductive and a dielectric layer
KR100641498B1 (ko) 듀얼 다마신 구조를 갖는 금속 배선의 제조 방법
US20080122093A1 (en) Semiconductor device and method for manufacturing the same
KR100791694B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR100800920B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100591185B1 (ko) 반도체 소자에서 금속배선의 형성방법 및 그 반도체 소자
KR100722137B1 (ko) 반도체 소자의 제조 방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR100914976B1 (ko) 반도체 소자의 제조방법
KR100778867B1 (ko) 저유전율 절연층을 구비한 반도체 소자의 제조방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100632038B1 (ko) 다층 금속 배선의 제조 방법
KR20040077307A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee