CN112786446A - 半导体结构的制备方法 - Google Patents
半导体结构的制备方法 Download PDFInfo
- Publication number
- CN112786446A CN112786446A CN202110088449.8A CN202110088449A CN112786446A CN 112786446 A CN112786446 A CN 112786446A CN 202110088449 A CN202110088449 A CN 202110088449A CN 112786446 A CN112786446 A CN 112786446A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- oxide layer
- semiconductor structure
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 43
- 238000002161 passivation Methods 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层；在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理；以及在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上钝化层的表面拐角处光刻胶不足的问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了顶层金属的钝化层及所述钝化层上光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法。
背景技术
在半导体制造过程中，半导体器件表面的钝化和金属化是半导体制造工艺中必不可少的部分。半导体器件的金属化是应用化学或物理处理方法在所述半导体器件上淀积导电金属薄膜的过程。为了降低所述半导体器件表面的顶部金属(Top Metal)线的电阻，通常情况下会增加所述顶部金属线的厚度。在现有的半导体器件中，所述顶部金属线的厚度通常约为
对半导体器件的表面进行钝化可以增强所述半导体器件对离子的阻挡能力，防止所述半导体器件受到机械损伤和化学损伤。参阅图1，对半导体器件的表面进行钝化即在所述半导体器件的表面沉积一覆盖所述顶部金属线的钝化层(Passivation layer，PA)。在后续工艺中，需要对所述钝化层进行光刻，露出部分所述顶部金属线以便金属互连工艺的进行。然而，现有的半导体器件中钝化层的厚度通常在
左右，无法填满所述顶部金属线之间的沟槽，导致所述顶部金属线表面钝化层的拐角处的光刻胶层较薄，或者没有光刻胶使得所述顶部金属线上钝化层的拐角处暴露，从而导致所述钝化层表面的光刻胶层在后续的刻蚀工艺中容易被刻穿，进而造成所述钝化层损伤(即图2所表示的情况)，影响半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体结构的制备方法，通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了所述钝化层以及钝化层表面的光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。
为了达到上述目的，本发明提供了一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底的部分表面形成有金属层；
在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；
对所述氧化层进行平坦化处理；以及
在所述氧化层的表面形成钝化层。
可选的，所述设定值的范围为
可选的，所述钝化层的厚度范围为
可选的，所述金属层的厚度范围为
可选的，采用等离子体增强的化学气相沉积法形成所述氧化层和所述钝化层。
可选的，采用化学机械研磨方法对所述氧化层进行平坦化处理。
可选的，所述半导体结构的制备方法还包括：
在所述钝化层的表面形成光刻胶层；
对所述光刻胶层进行光刻，形成图案化的光刻胶层；以及
以所述图案化的光刻胶层为掩模层依次刻蚀所述钝化层和所述氧化层，以暴露出部分所述金属层。
可选的，所述光刻胶层的厚度范围
可选的，所述氧化层的材料包括正硅酸乙酯。
可选的，所述钝化层的材料包括氮化硅、氮氧化硅或碳化硅。
综上所述，本发明提供一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层；在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理；以及在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了顶层金属的钝化层及所述钝化层上光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。
附图说明
图1为一半导体结构进行钝化层刻蚀后钝化层未被损伤的电镜图；
图2为一半导体结构进行钝化层刻蚀后出现钝化层损伤的电镜图；
图3-图5为一半导体结构的制备方法中各个步骤对应的结构示意图；
图6为本发明一实施例提供的半导体结构的制备方法的流程图；
图7-图11为本实施例提供的所述半导体结构的制备方法中各个步骤对应的结构示意图；
其中，附图标记如下：
100、100’-衬底；200、200’-金属层；210、210’-氧化层；300、300’-钝化层；310、310’-光刻胶层。
具体实施方式
图3-图5为一种半导体结构的制备方法中各个步骤对应的结构示意图。首先，参阅图3，提供衬底100’，所述衬底100’的部分表面形成有金属层200’。具体的，参阅图3，所述金属层200’包括若干根金属线，相邻的所述金属线之间存在间隙(即图3中A所表示的区域)。所述金属层200’的厚度为
可选的，所述衬底100’和所述金属层200’之间还包括功能区或其他半导体结构。
接着，参阅图4，在所述金属层200’的表面形成氧化层210’。所述氧化层210’的厚度为
可选的，所述氧化层210’的材料包括正硅酸乙酯(TEOS)或氧化硅。所述氧化层210’通过等离子体增强的化学气相沉积法(PECVD)制备而成。
随后，参阅图5，在所述氧化层210’的表面形成钝化层300’，并在所述半导体结构的表面形成光刻胶层310’。所述钝化层300’的厚度为
且所述钝化层300’的材料包括氮化硅。所述钝化层300’通过等离子体增强的化学气相沉积法(PECVD)制备而成。所述光刻胶层310’的厚度为
然而，参阅图5，由于所述钝化层300’太薄，无法填满所述金属层200’中的间隙，因此，在后续的钝化层刻蚀工艺中钝化层(即所述金属层表面的钝化层)的拐角处的没有光刻胶，或光刻胶较薄而被刻穿，从而导致所述钝化层损伤，半导体结构的性能受到影响。
为了避免上述情况，本发明一实施例提供了一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层，在所述衬底和所述金属层的表面形成氧化层，使所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理后在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，采用本发明提供的半导体结构的制备方法可以相应减薄钝化层以及钝化层表面的光刻胶层的厚度，缩短了钝化层的刻蚀时间，提高了半导体结构的生产效率。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图6为本实施例提供的半导体结构的制备方法的流程图。参阅图6，所述半导体结构的制备方法包括：
步骤S01：提供衬底，所述衬底的部分表面形成有金属层；
步骤S02：在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；
步骤S03：对所述氧化层进行平坦化处理；
步骤S04：在所述氧化层的表面形成钝化层。
下面结合图7-图11详细介绍本实施例提供的所述半导体结构的制备方法。
首先，参阅图7，执行步骤S01，提供衬底100，所述衬底100的部分表面形成有金属层200。可选的，所述衬底100和所述金属层200之间还包括其他半导体结构或功能区，本发明对此不作限制。本实施例中，所述金属层200包括若干根金属线，且相邻的所述金属线之间存在间隙(即图7中B所表示的区域)。本实施例中，所述衬底100为硅衬底，在本发明的其它实施例中，所述衬底100还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底。所述金属层200的厚度为
在本发明的其他实施例中，所述金属层200的厚度可以根据实际需要进行调整，本发明对此不作限制。
随后，参阅图8，执行步骤S02，在所述衬底100和所述金属层200的表面形成氧化层210，所述氧化层210的上表面的最低位置高于所述金属层200的上表面一设定值。具体的，本实施例通过等离子体增强的化学气相沉积法(PECVD)在所述金属层200的表面和所述间隙暴露的部分衬底100的表面沉积形成氧化层210。本实施例中，所述设定值的范围为
所述设定值的具体取值可以根据实际情况进行选择，本发明对此不作限制。
接着，参阅图9，执行步骤S03，对所述氧化层210进行平坦化处理。本实施例中，采用化学机械研磨(CMP)对所述氧化层210进行平坦化处理，以便后续步骤可以形成均匀的钝化层。需要说明的是，完成平坦化处理后所述氧化层210的上表面仍然高于所述金属层200的上表面，且所述氧化层210的上表面至少比所述金属层200的上表面高
以保护所述金属层200在后续工艺中不被损伤。所述氧化层210的材料为正硅酸乙酯(TEOS)，在本发明的其他实施例中，所述氧化层210的材料可以根据实际需要进行调整，将正硅酸乙酯换成无掺杂硅玻璃、HDP氧化硅或其它材料(例如未掺杂多晶硅、氧化硅、旋涂介电材料及流质氧化硅或其任意组合之一)，本发明对此不作限制。
随后，参阅图10，执行步骤S04，在所述氧化层210的表面形成钝化层300。可选的，所述钝化层300的厚度范围为
所述钝化层300的厚度的具体取值可以根据实际需要进行选择，所述钝化层300越薄，后续工艺中刻蚀所述钝化层300所需的工艺时间越短。本实施例中，所述钝化层300的材料包括氮化硅(SiN)，在本发明的其他实施例中，所述钝化层300的材料还可以为氮氧化硅(SiON)或碳化硅(SiC)等材料，本发明对此不作限制。可选的，通过等离子体增强的化学气相沉积工艺(PECVD)形成所述钝化层300。
可选的，参阅图11，本实施例所述的半导体结构的制备方法还包括：在所述钝化层300的表面形成光刻胶层310；对所述光刻胶层310进行光刻，形成图案化的光刻胶层310；以所述图案化的光刻胶层310为掩模层依次刻蚀所述钝化层300和所述氧化层210，以暴露出部分所述金属层200。本实施例中，所述光刻胶层310的厚度范围为
所述光刻胶层的厚度的具体数值可以根据实际需要进行选择，本发明对此不作限制。
由于本实施例所述的半导体结构的制备方法增加了所述氧化层210的厚度，并对所述氧化层210进行平坦化处理，因此步骤S04形成的钝化层300具有良好的均匀性，可以有效防止所述钝化层300在刻蚀时出现损伤。同时，所述钝化层300和所述光刻胶层310的厚度可以适当减薄，从而缩短刻蚀所述钝化层300所需的工艺时间，提高所述半导体结构的生产效率。
综上，本发明提供一种半导体结构的制备方法，包括：提供衬底，所述衬底的部分表面形成有金属层；在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；对所述氧化层进行平坦化处理；以及在所述氧化层的表面形成钝化层。本发明提供的所述半导体结构的制备方法通过增加金属层表面的氧化层的厚度并对所述氧化层进行平坦化处理，解决了所述金属层上的钝化层的表面拐角处的光刻胶不足问题，防止所述钝化层在后续刻蚀时出现损伤。此外，所述半导体结构的制备方法减薄了顶层金属的钝化层及所述钝化层上光刻胶层的厚度，缩短了刻蚀所述钝化层的刻蚀时间，提高了半导体结构的生产效率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底的部分表面形成有金属层；
在所述衬底和所述金属层的表面形成氧化层，所述氧化层的上表面的最低位置高于所述金属层的上表面一设定值；
对所述氧化层进行平坦化处理；以及
在所述氧化层的表面形成钝化层。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述设定值的范围为
3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述钝化层的厚度范围为
4.如权利要求1所述的半导体结构的制备方法，其特征在于，所述金属层的厚度范围为
5.如权利要求1所述的半导体结构的制备方法，其特征在于，采用等离子体增强的化学气相沉积法形成所述氧化层和所述钝化层。
6.如权利要求1所述的半导体结构的制备方法，其特征在于，采用化学机械研磨方法对所述氧化层进行平坦化处理。
7.如权利要求1所述的半导体结构的制备方法，其特征在于，所述半导体结构的制备方法还包括：
在所述钝化层的表面形成光刻胶层；
对所述光刻胶层进行光刻，形成图案化的光刻胶层；以及
以所述图案化的光刻胶层为掩模层依次刻蚀所述钝化层和所述氧化层，以暴露出部分所述金属层。
8.如权利要求7所述的半导体结构的制备方法，其特征在于，所述光刻胶层的厚度范围为
9.如权利要求1所述的半导体结构的制备方法，其特征在于，所述氧化层的材料包括正硅酸乙酯。
10.如权利要求1所述的半导体结构的制备方法，其特征在于，所述钝化层的材料包括氮化硅、氮氧化硅或碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110088449.8A CN112786446A (zh) | 2021-01-22 | 2021-01-22 | 半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110088449.8A CN112786446A (zh) | 2021-01-22 | 2021-01-22 | 半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786446A true CN112786446A (zh) | 2021-05-11 |
Family
ID=75758590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110088449.8A Pending CN112786446A (zh) | 2021-01-22 | 2021-01-22 | 半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786446A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277764B1 (en) * | 1997-12-30 | 2001-08-21 | Samsung Electronics Co., Ltd. | Interlayered dielectric layer of semiconductor device and method of manufacturing the same |
| KR20020030460A (ko) * | 2000-10-17 | 2002-04-25 | 윤종용 | 반도체 장치의 금속 배선 형성 방법 |
| US20040195595A1 (en) * | 2003-04-02 | 2004-10-07 | Rhodes Howard E | Passivation planarization |
| CN110148624A (zh) * | 2019-05-30 | 2019-08-20 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN110634801A (zh) * | 2019-10-18 | 2019-12-31 | 中国科学院微电子研究所 | 一种接触孔制备方法 |
| CN111261583A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN111916393A (zh) * | 2020-08-11 | 2020-11-10 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
-
2021
- 2021-01-22 CN CN202110088449.8A patent/CN112786446A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277764B1 (en) * | 1997-12-30 | 2001-08-21 | Samsung Electronics Co., Ltd. | Interlayered dielectric layer of semiconductor device and method of manufacturing the same |
| KR20020030460A (ko) * | 2000-10-17 | 2002-04-25 | 윤종용 | 반도체 장치의 금속 배선 형성 방법 |
| US20040195595A1 (en) * | 2003-04-02 | 2004-10-07 | Rhodes Howard E | Passivation planarization |
| CN111261583A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN110148624A (zh) * | 2019-05-30 | 2019-08-20 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
| CN110634801A (zh) * | 2019-10-18 | 2019-12-31 | 中国科学院微电子研究所 | 一种接触孔制备方法 |
| CN111916393A (zh) * | 2020-08-11 | 2020-11-10 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4347637B2 (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
| US11101216B2 (en) | Metal line structure and method | |
| US8343875B2 (en) | Methods of forming an integrated circuit with self-aligned trench formation | |
| US9852984B2 (en) | Cut first alternative for 2D self-aligned via | |
| US11605596B2 (en) | Semiconductor device having through silicon vias | |
| KR20100014714A (ko) | 비휘발성 메모리를 위한 제1 층간 유전체 스택 | |
| US9130017B2 (en) | Methods for forming interconnect structures of integrated circuits | |
| US8956972B2 (en) | Method for manufacturing semiconductor thick metal structure | |
| US11107726B2 (en) | Method for manufacturing bonding pad in semiconductor device | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| US5990558A (en) | Reduced cracking in gap filling dielectrics | |
| US20160351495A1 (en) | Process for manufacturing integrated electronic devices, in particular cmos devices using a borderless contact technique | |
| US6008116A (en) | Selective etching for improved dielectric interlayer planarization | |
| US11776924B2 (en) | Method of manufacturing semiconductor device | |
| CN112786446A (zh) | 半导体结构的制备方法 | |
| CN113725080B (zh) | 形成平坦化层的方法以及使用其的图案形成方法 | |
| US20100308383A1 (en) | Semiconductor device having a porous insulation layer with a permeation prevention layer coating the pores and method for manufacturing the same | |
| US6869836B1 (en) | ILD stack with improved CMP results | |
| TW202022943A (zh) | 半導體結構以及其製備方法 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| US10573553B2 (en) | Semiconductor product and fabrication process | |
| KR100990577B1 (ko) | 반도체 소자의 소자분리막 및 그 제조방법 | |
| US10943819B2 (en) | Semiconductor structure having a plurality of capped protrusions | |
| US8772154B2 (en) | Integrated circuits including barrier polish stop layers and methods for the manufacture thereof | |
| KR20000032544A (ko) | 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |