KR20000032544A - 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법 - Google Patents

얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법 Download PDF

Info

Publication number
KR20000032544A
KR20000032544A KR1019980049035A KR19980049035A KR20000032544A KR 20000032544 A KR20000032544 A KR 20000032544A KR 1019980049035 A KR1019980049035 A KR 1019980049035A KR 19980049035 A KR19980049035 A KR 19980049035A KR 20000032544 A KR20000032544 A KR 20000032544A
Authority
KR
South Korea
Prior art keywords
film
blocking
region
layer
oxide
Prior art date
Application number
KR1019980049035A
Other languages
English (en)
Inventor
이종원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980049035A priority Critical patent/KR20000032544A/ko
Publication of KR20000032544A publication Critical patent/KR20000032544A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

얕은 트랜치 아이소레이션 형성시 평탄화하는 공정을 포함하는 반도체 장치의 제조방법이 개시된다. 본 발명은 반도체 기판 상에 보호막을 형성하는 단계와, 보호막 위에 제1 저지막을 형성하는 단계와, 제1 저지막 상에 작은 사이즈의 소자들이 형성되는 제1 영역을 덮는 모양의 제1 포토레지스트 패턴을 형성한 후, 상대적으로 큰 사이즈의 소자가 형성되는 제2 영역의 제1 저지막을 제거하는 단계와, 제1 영역에만 제1 저지막이 형성되어 있는 결과물 전면에 제2 저지막을 형성하는 단계와, 트랜치 형성을 위한 제2 포토레지스트 패턴을 형성한 후 제1 영역에는 제2 저지막, 제1 저지막 및 보호층을 차례로 관통하여, 제2 영역에는 제2 저지막 및 보호층을 차례로 관통하여 반도체 기판 내에 트랜치를 형성하는 단계와, 트랜치를 매립하는 필링절연막을 형성하는 단계와, 제1 영역의 제1 저지막과 제2 영역의 제2 저지막이 노출될때까지 필링절연막을 화학적 기계적 연마하는 단계와, 남은 제2 저지막 및 제1 저지막을 제거한 후, 보호막을 제거하는 단계를 구비한다.

Description

얕은 트랜치 아이소레이션 형성시 평탄화하는 공정을 포함하는 반도체 장치의 제조방법
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 얕은 트랜치 아이소레이션 형성시 평탄화하는 공정을 포함하는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치의 고속화, 고집적화에 따라 소자 패턴의 크기가 감소하고 소자의 표면 형상이 복잡해지고 있다. 이에 따라 미세한 패턴형성기술과 다층화된 배선 구조가 요구되고 있다. 다층화된 배선 구조를 형성하기 위하여 소자 표면의 평탄하지 않은 면은 평탄화 되어야 한다. 아울러, 다층화된 배선들을 절연시키기 위한 절연막과, 절연막의 평탄화를 구현하는 방법들도 요구되고 있다.
반도체소자의 하부구조물을 평탄화시키기 위한 방법으로는, BPSG(borophosphosilicate glass) 리플로우(reflow), 스핀온글라스(spin on glass; SOG) 에치백(etch back), 및 화학기계폴리싱(chemical mechanical polishing; 이하 "CMP"라 한다) 방법 등이 있다. 이 중에서, CMP 방법은 슬러리(slurry)와 패드의 마찰력을 이용하여 글로벌(global) 평탄화를 달성하는 방법으로서, 리플로우 공정이나 에치백 공정으로 달성할 수 없는 넓은 공간영역의 글로벌 평탄화 및 저온 평탄화 공정을 달성할 수 있어 차세대 소자에서 유력한 평탄화 기술로 대두되고 있다.
그러나, 평탄하지 않은 절연막 예컨대, 산화막을 평탄하게 하기 위해 CMP 방법을 사용하는 경우에 있어서, 산화막 내에 디싱(dishing) 현상이 불가피하게 발생한다. 이러한 디싱 현상은 CMP 장치 내에서 테이블(table) 위에 놓인 로드(load)인 웨이퍼와 패드(pad)의 탄력성(elasticity) 때문에 생긴다. 계속하여 평탄하지 않은 절연막을 평탄화 시키는 종래의 방법을 예를 들어, 설명한다.
도 1 및 도 2는 종래의 CMP공정을 이용하여 오목한 절연막을 평탄화 하는 공정들을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(101) 위에 트랜지스터의 정션영역(미도시)이 형성되어 있고, 배선층의 일예로서 게이트 절연막(105)을 개재한 게이트(102)가 형성되어 있다. 결과물 위에 절연막(103)이 형성되어 있다. 여기서, 절연막(103)은 아래에 형성되어 있는 하부구조물인 배선층 즉, 게이트(102)의 모양을 따라 오목한 모양으로 평탄하지 않게 형성되어 있다.
도 2를 참조하면, 이러한 절연막(103)을 CMP방법으로 평탄화하게 되면 게이트 사이의 절연막이 다른 부분 보다 낮아지는 디싱현상이 나타난다.
계속하여 절연막을 평탄화시키는 다른 방법을 설명한다.
도 3 및 도 4는 종래의 CMP공정을 이용하여 볼록한 절연막을 평탄화 하는 공정들을 도시한 단면도들이다.
도 3을 참조하면, 하부구조물의 모양을 따라 절연막(103)이 볼록한 모양으로 평탄하지 않게 형성되어 있다. 절연막(103)보다 연마율이 낮은 저지막(stopper film)(104 및 104')이 절연막(013) 위의 전면에 형성되어 있다.
이어서, 도 4를 참조하면, CMP방법으로 절연막(103)을 평탄화 시킨다. 게이트 상부의 절연막(103)이 다른 부분보다 낮아지는 디싱현상이 나타난다.
여기서, 저지막(104 및 104') 위에서 연마를 진행하게되면, 수평적으로 저지막(104')과 절연막(103)을 같이 연마되는 지점에 이르게 된다. 이때, 연마율이 서로 다르기 때문에, 절연막(103)은 저지막(104') 보다 쉽게 연마된다. 따라서, 디싱현상이 나타난다.
이러한 디싱현상은, 얕은 트랜치를 형성하여 소자분리하는 STI(Shallow Trench Isolation)공정에 있어서 소자분리영역인 트랜치를 매립한 절연막 상에도 나타난다. 이러한 디싱현상이 심화되면, 다음과 같은 문제점이 발생한다.
우선, 소자분리영역이 소자형성영역 보다 높게 되는 디싱현상이 나타나면, 이 후에 게이트를 형성하는 사진작업시 공정마진을 악화시킨다.
또한, 소자분리영역이 소자형성영역 보다 낮게 되는 디싱현상이 나타나면, 소자 누설전류에 의하여 트랜지스터의 특성이 나빠진다.
본 발명의 목적은 디싱현상을 방지할 수 있는 얕은 트랜치 소자분리(STI:Shallow Trench Isolation)구조를 갖는 반도체 장치의 제조방법을 제공하는 것이다.
도 1 및 도 2는 종래의 CMP공정을 이용하여 오목한 절연막을 평탄화 하는 공정들을 도시한 단면도들이다.
도 3 및 도 4는 종래의 CMP공정을 이용하여 볼록한 절연막을 평탄화 하는 공정들을 도시한 단면도들이다.
도 5 내지 도 15는 본 발명의 일실시예에 따른 얕은 트랜치 아이소레이션 공정에 있어서 평탄화하는 공정을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
상기의 목적을 달성하기 위한 본 발명의 반도체 장치의 제조방법은, 반도체 기판 상에 보호막을 형성하는 단계와, 보호막 위에 제1 저지막을 형성하는 단계와, 제1 저지막 상에 작은 사이즈의 소자들이 형성되는 제1 영역을 덮는 모양의 제1 포토레지스트 패턴을 형성한 후, 상대적으로 큰 사이즈의 소자가 형성되는 제2 영역의 제1 저지막을 제거하는 단계와, 제1 영역에만 제1 저지막이 형성되어 있는 결과물 전면에 제2 저지막을 형성하는 단계와, 트랜치 형성을 위한 제2 포토레지스트 패턴을 형성한 후 제1 영역에는 제2 저지막, 제1 저지막 및 보호층을 차례로 관통하여, 제2 영역에는 제2 저지막 및 보호층을 차례로 관통하여 반도체 기판 내에 트랜치를 형성하는 단계와, 트랜치를 매립하는 필링절연막을 형성하는 단계와, 제1 영역의 제1 저지막과 제2 영역의 제2 저지막이 노출될때까지 필링절연막을 화학적 기계적 연마하는 단계와, 남은 제2 저지막 및 제1 저지막을 제거한 후, 보호막을 제거하는 단계를 구비한다.
보호막은 고온산화막(HTO) 또는 반사방지막(ARC막)을 사용하여 형성하는 것이 바람직하다.
필링 절연막은 유동성이 있는 절연물, 예컨대, BPSG, PSG, BSG 등과 같은 불순물이 도우프된 산화물을 증착하여 형성하거나, HTO, LTO 등과 같은 불순물이 도우프되지 않은 산화물로 형성하는 것이 바람직하다.
불순물이 도우프되지 않은 산화물은 오존-TEOS(O3-tetra Ethyl Ortho Silicate)막과 같은 USG(Undoped Silicate Glass), HDP(High Density Plasma) 산화막 또는 SOG(Spin On Glass)를 이용하여 형성하는 것이 적합하다.
제1 저지막 및 제2 저지막은 실리콘 나이트라이드 또는 실리콘 옥시 나이트라이드를 사용하여 형성하는 것이 바람직하다.
화학적 기계적 연마에는 슬러리로 산화 실리콘(SiO2), 산화 세륨(CeO2) 또는 산화 알루미늄(AlO2)을 사용하거나 이들의 혼합물을 사용하는 것이 바람직하다.
화학적 기계적 연마는 제1 저지막 및 제2 저지막에 대한 상기 필링절연막의 연마선택비가 1:10 정도가 되는 조건으로 실시하는 것이 바람직하다.
이와 같은 본 발명의 반도체 장치에 의하면, 디싱현상없이 얕은 트랜치 아이소레이션을 형성할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 5 내지 도 15는 본 발명의 일실시예에 따른 얕은 트랜치 아이소레이션 공정에 있어서 평탄화하는 공정을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.
여기서, 제1 영역은 반도체 메모리 장치에 있어서 셀(cell)이 형성되는 코어(core)영역이고, 제2 영역은 주변 로직회로들이 형성되는 주변(peripheral)영역이다. 제2 영역에는 큰 사이즈의 소자가 형성된다.
도 5는 반도체 기판(2) 위의 전면에 보호막(protect layer)(4) 예컨대, 고온산화막(HTO:High Temperature Oxide) 또는 반사방지막(ARC:Anti Refractive Coating)을 사용하여 형성한다.
도 6을 참조하면, 보호막(4) 위에 제1 저지막(stopping layer)(6)을 형성한후, 제2 영역을 노출시키기 위해 전면에 제1 포토레지스트(8)를 도포한다. 제1 저지막(6)은 실리콘 나이트라이드막(SiN) 또는 실리콘 옥시 나이트라이드막(SiON)으로 형성한다.
도 7을 참조하면, 제1 포토레지스트를 패터닝하여 제1 영역만을 덮는 형태의 제1 포토레지스트 패턴(8')를 형성한후, 이를 식각 마스크로 한 식각공정을 실시하여 제2 영역의 제1 저지막(6)을 제거한다. 이 후, 제1 포토레지스트 패턴(8')를 제거한 후의 결과물은 도 8과 같이 도시된다.
도 9를 참조하면, 제2 영역의 제1 저지막이 제거된 결과물 전면에 제2 저지막(10)을 형성한다. 제2 저지막은 제1 저지막(6)과 동일한 물질을 사용하여 형성한다. 따라서, 제1 영역에는 보호막(4) 위에 제1 저지막(6) 및 제2 저지막(10)이 차례로 형성되어 제2 영역에 비해 비교적 두꺼운 저지막(6 및 10)이 형성되고, 제2 영역에는 보호막(4) 위에 제2 저지막(10)만이 형성된다.
도 10을 참조하면, 제2 저지막(10)이 형성되어 있는 결과물 전면에 제2 포토레지스트를 도포한 후 트랜치(t)를 형성하기 위한 제2 포토레지스트 패턴(12)을 형성한다.
도 11을 참조하면, 제2 포토레지스트 패턴(12)을 마스크로 하여 식각 공정을 진행하여 트랜치(t)를 형성한다. 제1 영역에는 제2 저지막(10), 제1 저지막(6) 및 보호막(4)를 차례로 관통하여, 제2 영역에는 제2 저지막(10) 및 보호막(4)를 차례로 관통하여 반도체 기판(2) 내에 트랜치(t)를 형성한다. 이 후, 제2 포토레지스트 패턴(12)를 제거한다.
여기서, 제1 영역과 제2 영역 사이에는 단차(D1)가 발생한다. 다시 말하면, 제2 영역에서 식각되어 제거된 제1 저지막(6)의 높이 만큼의 단차(D1)가 발생한다. 이러한 단차(D1)는 제1 저지막(6)의 두께에 의하여 결정되는 요소이므로, 제1 저지막(6)의 두께를 조절함으로써 단차(D1)를 조절할 수 있다.
도 12를 참조하면, 트랜치(t)가 형성되어 있는 결과물 전면에 트랜치(t)를 매립하기 위하여 필링(filling)절연막(14, 14')을 형성한다. 필링절연막(14, 14')은 유동성이 있는 절연물, 예컨대, BPSG, PSG, BSG 등과 같은 불순물이 도우프된 산화물을 증착하여 형성하거나, 고온산화막(HTO) 또는 저온산화막(LTO) 등과 같은 불순물이 도우프되지 않은 산화물, 예컨대, 오존-TEOS(O3-tetra Ethyl Ortho Silicate)막과 같은 USG(Undoped Silicate Glass), HDP(High Density Plasma)산화막 또는 SOG(Spin On Glass)를 이용하여 형성할 수 있다.
여기서, 필링절연막(14,14')이 증착된 모양을 살펴보면, 제1 영역과 제2 영역 사이에 단차(D2)가 생긴다. 이 단차(D2)는 제2 영역에 형성된 큰 사이즈의 소자형성영역 위로 증착되는 필링절연막(14')의 두께와 제1 영역의 트랜치(t)를 매립하면서 증착되는 필링절연막(14)의 두께와의 차이에 의하여 생긴다. 이때, 단차(D2)는 제2 영역에도 제1 영역과 같이 제1 저지막이 있는 경우 보다 상대적으로 작다. 즉, 제1 영역에 형성되어 있는 제1 저지막(6)은 단차(D2)를 작게 만드는 역할을 한다. 따라서, 제1 영역과 제2 영역 사이의 필링절연막(14, 14')의 단차(D2)는 제1 저지막에 의해 어느정도 줄일 수 있다. 그리고, 제1 저지막(6)의 두께를 조절함으로써 필링절연막(14, 14')의 단차(D2)를 조절할 수 있다.
도 13을 참조하면, 필링절연막(14, 14')을 화학적 기계적 연마(CMP: Chemical Mechanical Polishing)하는 과정을 도시한다.
필링절연막(14, 14')을 화학적 기계적 연마하면, 제1 영역의 제2 저지막(10)이 드러나는 동안 제2 영역에는 필링절연막(14')이 남아있게 된다. 이는 제1 영역에 형성된 필링절연막(14)이 제2 영역에 형성된 필링절연막(14') 보다 작기 때문이다.
계속하여 도 14를 참조하면, 화학적 기계적 연마를 완료한 후의 결과물을 도시한다.
제2 영역의 필링 절연막(14')은 제1 영역의 제2 저지막(10)이 연마되어 제거되는 동안 같이 제거된다. 이 후, 제1 영역의 제1 저지막(6)과 제2 영역의 제2 저지막(10)이 같이 연마되어 아주 얇게 남겨진다. 이때, 화학적 기계적 연마는 산화 실리콘(SiO2), 산화 세륨(CeO2) 또는 산화 알루미늄(Al2O3)등의 슬러리(slurry) 또는 이들의 혼합물을 사용하여 진행한다. 또한, 화학적 기계적 연마는 제1 저지막(6) 및 제2 저지막(10)에 대한 필링절연막의 연마 선택비가 크도록 예컨대, 1:10 정도의 연마선택비를 갖는 조건으로 실시한다. 따라서, 필링절연막(14, 14') 표면의 디싱현상을 방지할 수 있다.
도 15를 참조하면, 얇게 남겨진 제1 영역의 제1 저지막(6) 및 제2 영역의 제2 저지막(10)을 제거하고, 그 아래의 보호막(4)을 제거한다.
이 후의 공정은 통상의 반도체 제조공정에 따라 진행한다.
상술한 본 발명의 반도체 장치의 제조방법에 의하면, 셀영역과 사이즈가 큰 소자가 형성되는 주변영역 사이의 필링절연막의 초기 단차를 셀영역에 제1 저지막을 형성하여 줄임으로써 디싱현상없이 얕은 트랜치 아이소레이션(STI) 구조를 형성할 수 있다.

Claims (7)

  1. 반도체 기판 상에 보호막을 형성하는 단계;
    상기 보호막 위에 제1 저지막을 형성하는 단계;
    상기 제1 저지막 상에 작은 사이즈의 소자들이 형성되는 제1 영역을 덮는 모양의 제1 포토레지스트 패턴을 형성한후, 상대적으로 큰 사이즈의 소자가 형성되는 제2 영역의 상기 제1 저지막을 제거하는 단계;
    상기 제1 영역에만 상기 제1 저지막이 형성되어 있는 결과물 전면에 제2 저지막을 형성하는 단계;
    트랜치 형성을 위한 제2 포토레지스트 패턴을 형성한 후 상기 제1 영역에는 상기 제2 저지막, 제1 저지막 및 보호층을 차례로 관통하여, 상기 제2 영역에는 상기 제2 저지막 및 보호층을 차례로 관통하여 상기 반도체 기판 내에 트랜치를 형성하는 단계;
    상기 트랜치를 매립하는 필링절연막을 형성하는 단계;
    상기 제1 영역의 제1 저지막과 상기 제2 영역의 제2 저지막이 노출될때까지 상기 필링절연막을 화학적 기계적 연마하는 단계; 및
    남은 상기 제2 저지막 및 제1 저지막을 제거한 후, 상기 보호막을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1 항에 있어서, 상기 보호막은
    고온산화막(HTO) 또는 반사방지막(ARC막)을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1 항에 있어서, 상기 필링 절연막은
    유동성이 있는 절연물, 예컨대, BPSG, PSG, BSG 등과 같은 불순물이 도우프된 산화물을 증착하여 형성하거나, HTO, LTO 등과 같은 불순물이 도우프되지 않은 산화물로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법,
  4. 제3 항에 있어서, 상기 불순물이 도우프되지 않은 산화물은
    오존-TEOS(O3-tetra Ethyl Ortho Silicate)막과 같은 USG(Undoped Silicate Glass), HDP(High Density Plasma) 산화막 또는 SOG(Spin On Glass)를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1 항에 있어서, 상기 제1 저지막 및 상기 제2 저지막은
    실리콘 나이트라이드 또는 실리콘 옥시 나이트라이드를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1항에 있어서, 상기 화학적 기계적 연마에는
    슬러리로 산화 실리콘(SiO2), 산화 세륨(CeO2) 또는 산화 알루미늄(AlO2)을 사용하거나 이들의 혼합물을 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1 항에 있어서, 상기 화학적 기계적 연마는
    상기 제1 저지막 및 제2 저지막에 대한 상기 필링절연막의 연마선택비가 1:10 정도가 되는 조건으로 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019980049035A 1998-11-16 1998-11-16 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법 KR20000032544A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049035A KR20000032544A (ko) 1998-11-16 1998-11-16 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049035A KR20000032544A (ko) 1998-11-16 1998-11-16 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20000032544A true KR20000032544A (ko) 2000-06-15

Family

ID=19558478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049035A KR20000032544A (ko) 1998-11-16 1998-11-16 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20000032544A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614773B1 (ko) * 2004-12-28 2006-08-22 삼성전자주식회사 화학 기계적 연마 방법
KR20160075908A (ko) * 2014-12-19 2016-06-30 한화첨단소재 주식회사 차량용 리어시트의 암 레스트 힌지 조립체
KR20160078586A (ko) * 2014-12-24 2016-07-05 한화첨단소재 주식회사 자동차용 리어 시트백 사이드 힌지조립체

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614773B1 (ko) * 2004-12-28 2006-08-22 삼성전자주식회사 화학 기계적 연마 방법
US7713879B2 (en) 2004-12-28 2010-05-11 Samsung Electronics Co., Ltd. Chemical mechanical polishing method
US8592315B2 (en) 2004-12-28 2013-11-26 Samsung Electronics Co., Ltd. Chemical mechanical polishing method
KR20160075908A (ko) * 2014-12-19 2016-06-30 한화첨단소재 주식회사 차량용 리어시트의 암 레스트 힌지 조립체
KR20160078586A (ko) * 2014-12-24 2016-07-05 한화첨단소재 주식회사 자동차용 리어 시트백 사이드 힌지조립체

Similar Documents

Publication Publication Date Title
US7160787B2 (en) Structure of trench isolation and a method of forming the same
US5923993A (en) Method for fabricating dishing free shallow isolation trenches
US7674685B2 (en) Semiconductor device isolation structures and methods of fabricating such structures
US6805614B2 (en) Multilayered CMP stop for flat planarization
US6248667B1 (en) Chemical mechanical polishing method using double polishing stop layer
US6008108A (en) Method of fabricating a shallow-trench isolation structure in an integrated circuit
US20020004284A1 (en) Method for forming a shallow trench isolation structure including a dummy pattern in the wider trench
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2000223573A (ja) 平坦なレベル間誘電体層を有する集積回路素子
US6001708A (en) Method for fabricating a shallow trench isolation structure using chemical-mechanical polishing
KR20000032544A (ko) 얕은 트랜치 아이소레이션 형성시 평탄화하는공정을 포함하는반도체장치의 제조방법
KR20010036818A (ko) 티형 트렌치 소자분리막 형성방법
US6294471B1 (en) Method of eliminating dishing effect in polishing of dielectric film
US20080132030A1 (en) Method of manufacturing semiconductor device
KR20000033701A (ko) 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법
KR100269334B1 (ko) 반도체장치의 배선 형성방법
KR0176201B1 (ko) 반도체 장치의 소자 분리 방법 및 이를 이용한 평탄화 방법
US6991993B2 (en) Method of fabricating trench isolation structure of a semiconductor device
KR100207476B1 (ko) 화학기계적 폴리싱에 의한 반도체 장치의 제조 방법
KR100298873B1 (ko) 반도체소자의평탄화방법
KR20020050762A (ko) 반도체장치의 소자격리방법
KR100261681B1 (ko) 반도체소자의 평탄화 방법
KR100710804B1 (ko) 반도체 소자의 평탄화 방법
KR100327663B1 (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination