KR20020030460A - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020030460A
KR20020030460A KR1020000061096A KR20000061096A KR20020030460A KR 20020030460 A KR20020030460 A KR 20020030460A KR 1020000061096 A KR1020000061096 A KR 1020000061096A KR 20000061096 A KR20000061096 A KR 20000061096A KR 20020030460 A KR20020030460 A KR 20020030460A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
contact hole
metal
forming
Prior art date
Application number
KR1020000061096A
Other languages
English (en)
Inventor
김재필
고동환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000061096A priority Critical patent/KR20020030460A/ko
Publication of KR20020030460A publication Critical patent/KR20020030460A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

리플로우된 금속층이 후속 공정을 수행하는 도중에 손상되는 것을 방지하기 위한 하부 보호층을 형성하는 반도체 장치의 금속 배선 형성 방법이 개시되어 있다. 기판 상에 절연층을 형성하고, 상기 절연층의 소정 부위를 식각하여 콘택홀을 형성한다. 상기 절연층 표면, 상기 콘택홀의 측벽 및 상기 콘택홀 내에 노출된 기판 표면에 연속적으로 제1 장벽층을 형성한다. 그리고 상기 장벽층 및 콘택홀에 연속적으로 금속층을 형성하고, 리플로우시킨다. 상기 리플로우된 금속층 표면에 하부 보호층 및 제2 장벽층을 순차적으로 형성한다. 또한 상기 하부 보호층을 상기 제2 장벽층상에 형성할 수 있다. 따라서 상기 하부 보호층이 금속층의 결함에 의하여 불량이 발생하는 것을 최소화할 수 있다.

Description

반도체 장치의 금속 배선 형성 방법{method for forming a metal line of a semiconductor device}
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로서, 보다 상세하게는 리플로우(reflow)된 금속층이 후속 공정을 수행하는 도중에 손상되는 것을 방지하기 위한 하부 보호층을 형성하는 반도체 장치의 금속 배선 형성 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상기 반도체 장치의 제조에 있어 주요한 기술로서 특히, 수율과 신뢰도에 직접적인 영향을 끼치는 금속 배선 공정에 대한 요구도 엄격해지고 있다. 이에 따라 금속 배선으로 사용되는 금속 물질에 대한 요구 수준도 날로 높아지고 있다. 그리고 0.15㎛이하의 디자인 룰(design rule)을 요구하는 최근의 반도체 장치의 제조에서는 미세 선폭을 갖는 콘택홀(contact hole) 내에 금속 물질을 충전(filling)하는 기술적 방법도 난제로 대두되고 있다.
때문에 상기 금속 배선으로 알루미늄을 선택하고, 상기 알루미늄을 콘택홀 내에 완전히 충전하기 위하여 기판을 소정의 각을 갖도록 기울여서 알루미늄을 증착시키는 방법을 사용하거나 또는 기판상에 상기 알루미늄으로 구성되는 금속층을 형성한 다음 고온에서 상기 금속층을 리플로우시키는 방법을 사용하고 있다.
그러나 상기 금속층을 리플로우시키는 방법은 상기 리플로우에 의해 상기 금속층을 구성하는 알루미늄의 결정 입계(grain boundary)가 증가하고, 상기 결정 입계의 증가에 의해 금속층 표면에 큰 그루빙(grooving)이 형성된다는 문제점을 안고 있다. 이러한 그루빙은 후속되는 사진 공정에서 현상액(developer)이 스며들 수 있는 원인을 제공하고, 이에 따라 상기 금속층을 손상시키는 결정적 원인으로 작용한다. 즉, 상기 현상액이 스며들어 상기 금속층을 부식시키고, 상기 부식된 금속층이 후속되는 공정을 수행하는 도중에 레지듀(residue)의 일종인 갈매기 형상의 결함을 유발시키는 것이다.
상기 금속층을 리플로우시킬 때 주요한 스펙(spec)은 온도이고, 상기 온도를 상승시킬 경우 리플로우가 용이하게 수행된다. 그러나 상기 온도의 상승은 금속층을 구성하는 알루미늄의 결정 입계를 증가시킨다. 이러한 결정 입계의 증가에도 불구하고, 콘택홀의 선폭이 점차 미세해짐으로서 상기 리플로우의 효율을 향상시키기 위하여 상기 리플로우시키는 온도를 계속적으로 상승시키는 추세에 있다. 때문에 최근에는 540℃의 온도로 리플로우를 시킴으로써 상기 결정 입계의 증가로 인한 문제점이 계속적으로 노출되고 있는 실정이다.
상기 결정 입계의 증가로 인한 문제점은 주로 후속되는 사진 공정에서 발생되는데, 사진 공정에서 노광된 포토레지스트를 제거하기 위한 현상액과의 반응에 의한다.
구체적으로 상기 현상액은 수산화 테트라 메틸 암모늄(TMA-OH), 염소, 황산 및 물을 포함하는데, 상기 물이 알루미늄으로 구성되는 금속층에 침투하여 반응함으로서 알루미늄을 부식시킨다. 상기 부식에 의해 금속층의 일부는 수산화 알루미늄으로 구성되고, 상기 수산화 알루미늄이 황산 및 염소와 반응하여 화학적으로 안정된 Al(OH)2Cl, Al(OH)4(SO4) 등과 같은 화합물로 나타난다. 이러한 화합물은 이후의 식각 공정을 수행하여도 식각 가스와 반응이 되지 않고, 기판 상에 잔류함으로서 식각에서의 불량의 원인을 제공한다.
이에 따라 상기 결함을 제거하기 위한 연구가 계속적으로 진행되고 있다. 이러한 방법 중 질화 티타늄으로 이루어지는 장벽층을 금속층 표면에 더 형성하거나 리플로우시키는 온도를 변화하는 방법이 선택되고 있으나, 상기 결함을 완전히 제거하지는 못하고 있다.
이러한 결함을 제거하기 위한 다른 일 예가 대한민국 특허 공개 제96-26383호 및 대한민국 특허 공개 제97-18054호에 개시되어 있다.
상기 대한민국 특허 공개 제96-26383호 및 대한민국 특허 공개 제97-18054호에 의하면, 알루미늄으로 구성되는 금속층을 형성한 다음 부식 방지를 위한 부식 방지층을 상기 금속층 상에 형성하는 구성을 갖는다.
이와 같이 상기 대한민국 특허 공개 제96-26383호 및 대한민국 특허 공개 제97-18054호는 금속층 상에 부식 방지층을 형성하여 상기 결함을 방지하지만, 금속층의 리플로우에 대한 언급이 없다. 이러한 방법으로는 상기 콘택홀 내에 금속층을 완전히 충전시키는 목적을 달성할 수 없다. 때문에 상기 부식 방지층은 단지 금속층에 발생되는 결함을 방지하기 위한 부재로서, 리플로우에 의하여 발생되는 결함을 방지하기 위한 부재는 아니거나 또는 상기 금속층을 콘택홀 내에 완전히 충전할 수 있는 것이 아니다.
따라서 금속층을 콘택홀 내에 완전히 충전하기 위한 리플로우 및 결정 입자 크기의 상관 관계에 의하여 발생하는 상기 금속층의 결함은 완전히 제거하지 못한 상태이다. 때문에 상기 금속층의 결함으로 인하여 후속 공정에서는 계속적으로 불량이 발생하고, 이에 따라 반도체 장치의 신뢰도가 저하되는 문제점이 있다.
본 발명의 제1 목적은, 고온 리플로우를 수행함으로서 금속층에 결함이 발생하여도 후속 공정에서 나타나는 불량을 최소화하기 위한 반도체 장치의 금속 배선 형성 방법을 제공하는 데 있다.
본 발명의 제2 목적은, 고온 리플로우를 수행함으로서 금속층에 결함이 발생하여도 후속 공정에서 나타나는 불량을 최소화하기 위한 반도체 장치의 금속 배선 형성 방법을 제공하는 데 있다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 2는 리플로우를 수행함으로서 금속층 표면에 형성되는 결함을 설명하기 위한 도 1d의 A 부분의 확대 도면이다.
도 3a 내지 도 3b는 본 발명의 제2 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 12 : 하부 구조물
14 : 절연층 14a : 절연층 패턴
16 : 콘택홀 18 : 제1 장벽층
20 : 금속층 20a : 그루빙
22 : 하부 보호층 24 : 제2 장벽층
상기 제1 목적을 달성하기 위한 본 발명의 반도체 장치의 금속 배선 형성 방법은, 기판 상에 절연 물질을 사용하여 절연층을 형성하는 단계와, 상기 절연층의 소정 부위를 식각하여 상기 소정 부위에 기판 표면이 노출되는 콘택홀을 형성하는 단계와, 상기 절연층 표면, 상기 콘택홀의 측벽 및 상기 콘택홀 내에 노출된 기판 표면에 연속적으로 티타늄 및 질화 티타늄을 증착하여 제1 장벽층을 형성하는 단계와, 상기 장벽층 및 콘택홀에 연속적으로 알루미늄을 증착하여 금속층을 형성하는 단계와, 상기 금속층을 리플로우시켜 상기 콘택홀에 형성된 금속층을 충전시키는단계와, 상기 리플로우된 금속층 표면에 후속되는 공정을 수행하는 도중에 상기 금속층이 손상되는 것을 방지하기 위한 산화 물질을 포함하는 하부 보호층을 형성하는 단계와, 상기 하부 보호층 표면에 질화 티타늄을 증착하여 제2 장벽층을 형성하는 단계를 포함한다.
상기 금속층을 500℃ 이상의 온도로 리플로우시킴으로서, 상기 금속층을 콘택홀 내에 완전히 충전할 수 있다.
상기 하부 보호층은 플라즈마를 사용하여 상기 금속층을 구성하는 알루미늄과 반응시켜 30 내지 50Å의 두께를 갖는 산화층을 형성하는데, 300℃ 이상의 온도로, 3Torr 이상의 진공에서 산소 플라즈마를 사용하는 물리기상증착을 수행하거나 300℃ 이상의 온도로, 3Torr 이상의 진공에서 오존 제너레이터를 사용하는 물리기상증착을 수행하여 형성시킨다.
상기 제2 목적을 달성하기 위한 반도체 장치의 금속 배선 형성 방법은, 기판 상에 절연 물질을 사용하여 절연층을 형성하는 단계와, 상기 절연층의 소정 부위를 식각하여 상기 소정 부위에 기판 표면이 노출되는 콘택홀을 형성하는 단계와, 상기 절연층 표면, 상기 콘택홀의 측벽 및 상기 콘택홀 내에 노출된 기판 표면에 연속적으로 티타늄 및 질화 티타늄을 증착하여 제1 장벽층을 형성하는 단계와, 상기 장벽층 및 콘택홀에 연속적으로 알루미늄을 증착하여 금속층을 형성하는 단계와, 상기 금속층을 리플로우시켜 상기 콘택홀에 형성된 금속층을 충전시키는 단계와, 상기 리플로우된 금속층 표면에 질화 티타늄을 증착하여 제2 장벽층을 형성하는 단계와, 상기 제2 장벽층 표면에 후속되는 공정을 수행하는 도중에 상기 제2 장벽층 및 금속층이 손상되는 것을 방지하기 위한 산화 물질을 포함하는 하부 보호층을 형성하는 단계를 포함한다.
마찬가지로, 상기 금속층을 500℃ 이상의 온도로 리플로우시킴으로서, 상기 콘택홀 내에 완전히 충전시킬 수 있다.
상기 하부 보호층은 플라즈마를 사용하여 상기 금속층을 구성하는 알루미늄과 반응시켜 30 내지 50Å의 두께를 갖는 산화층을 형성하는데, 300℃ 이상의 온도로, 3Torr 이상의 진공에서 산소 플라즈마를 사용하는 물리기상증착을 수행하여 형성하거나 300℃ 이상의 온도로, 3Torr 이상의 진공에서 오존 제너레이터를 사용하는 물리기상증착을 수행하여 형성한다.
이와 같이, 상기 금속층을 고온으로 리플로우시켜 콘택홀 내에 완전히 충전시킨 다음 상기 금속층 표면에 상기 리플로우에 의해 커진 결정 입자를 보호하기 위한 하부 보호층을 형성함으로서 상기 하부 보호층이 이후에 수행되는 공정에서 상기 금속층을 보호한다. 즉, 상기 결정 입자가 커짐에도 불구하고, 완전한 충전을 달성할 수 있고, 후속되는 공정에서 나타나는 결함도 최소화할 수 있다.
따라서 금속층을 콘택홀 내에 완전히 충전하기 위한 리플로우 및 결정 입자 크기의 상관 관계에 의하여 발생하는 상기 금속층의 결함을 완전히 제거할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
<제1 실시예>
도 1a 내지 도1f 본 발명의 제1 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 하부 구조물(12)들이 형성되어 있는 기판(10) 상에 절연층(14)을 형성한다.
상기 하부 구조물(12)은 비트 라인(bit line)에 상당하고, 상기 절연층(14)은 산화 물질로 구성되는 절연 물질을 화학기상증착에 의해 형성한다. 여기서 상기 절연층(14)은 층간 절연층으로서 주로 비피에스지 등과 같은 절연 물질로 구성되고, 5,000Å 정도의 두께를 갖도록 형성한다.
또한 상기 절연층(14)을 형성한 다음 상기 절연층의 표면을 평탄화하는 공정을 더 수행할 수 있다.
도 1b를 참조하면, 상기 절연층(14)의 소정 부위를 식각한다. 이에 따라 상기 소정 부위에 기판(10) 표면이 노출되는 콘택홀(16)을 갖는 절연층 패턴(14a)을 형성한다. 이때 상기 절연층(14)의 식각에서는 포토레지스트로 구성되는 식각 마스크를 사용하고, 상기 하부 구조물(12)과 절연층(14)과의 식각 선택비를 사용하는 플라즈마 식각에 의한다.
도 1c를 참조하면, 상기 절연층 패턴(14a) 표면에 티타늄 및 질화 티타늄이 순차적으로 적층되는 제1 장벽층(18)을 형성한다.
즉, 상기 콘택홀(16)의 측벽 및 콘택홀(16)에 의해 노출되는 기판(10) 표면을 포함하는 절연층 패턴(14a)에 연속적으로 제1 장벽층(18)을 형성한다. 상기 제1 장벽층(18)은 먼저 티타늄을 사용하여 100Å 정도의 두께를 갖도록 형성하고, 이어서 질화 티타늄을 사용하여 900Å 정도의 두께를 갖도록 형성한다. 이때 상기 제1 장벽층(18)은 스퍼터링(sputtering)에 의해 형성한다. 이러한 제1 장벽층(18)은 이후에 형성되는 금속층을 구성하는 알루미늄이 상기 기판(10)을 구성하는 실리콘과 반응하여 정션 스파이크(junction spike) 등이 발생하는 것을 방지하기 위하여 형성한다.
도 1d를 참조하면, 상기 제1 장벽층(18) 및 콘택홀(16)에 연속적으로 금속층(20)을 형성한다.
상기 금속층(20)은 알루미늄을 사용하여 스퍼터링에 의해 형성한다. 이때 상기 알루미늄은 콘택홀(16) 주변에서 충분한 스텝 커버리지(step coverage)를 확보하지 못하기 때문에 상기 콘택홀(16) 내에 충전되는 금속층은 보이드(void)와 같은 결함이 발생한다. 이에 따라 상기 보이드가 제거되고, 상기 금속층(20)이 상기 콘택홀(16) 내에 완전히 충전되도록 상기 금속층(20)을 540℃ 온도로 리플로우시킨다. 이에 따라 상기 금속층(20)은 콘택홀(16) 내에 완전히 충전되는데, 상기 리플로우에 의해 알루미늄은 열 응력에 의하여 불안정한 상태를 재결합에 의해 표면적을 감소시키는 방향으로 안정화를 진행하기 때문이다. 이때 상기 리플로우를 통하여 상기 금속층(20)의 결정 입계는 현저하게 증가한다.
도 2는 리플로우를 수행함으로서 금속층 표면에 형성되는 결함을 설명하기 위한 도 1d의 A 부분의 확대 도면이다.
도 2를 참조하면, 상기 금속층(20) 표면에 그루빙(20a)이 형성되어 있다. 이러한 그루빙(20a)은 상기 리플로우에 의해 금속층(20)의 결정 입계가 증가하기 때문이다. 그리고 상기 그루빙(20a)은 후속하는 공정에서 불량의 원인으로 작용한다. 여기서 상기 금속층(20)의 충전을 위한 스텝 커버리지의 효율과 상기 금속층(20)의 결정 입계의 크기는 비례하는 관계를 갖는다. 그러나 최근의 반도체 장치는 콘택홀(16)의 선폭이 미세하기 때문에 충전 효율에 역점을 두고 있는 입장이다. 때문에 상기 결정 입계의 증가로 인한 발생되는 결함에도 불구하고, 고온에서 금속층(20)을 리플로우시킨다.
도 1e를 참조하면, 상기 금속층(20) 표면에 하부 보호층(22)을 형성한다. 상기 하부 보호층(22)은 350℃의 온도로, 3Torr의 진공에서 산소 플라즈마(O2plasma)를 사용하여 형성하는데, 상기 산소 플라즈마가 상기 금속층(20)의 표면과 반응하기 때문에 알루미늄으로 구성되는 금속층(20) 표면에 산화 알루미늄층으로 형성된다. 이때 상기 하부 보호층(22)은 물리기상증착에 의하는데, 50Å 정도의 두께를 갖도록 형성한다.
이외에 350℃의 온도로 3Torr의 진공에서 오존 제너레이터(O3generator)를 사용하는 물리기상증착에 의해 상기 금속층(20) 표면에 상기 하부 보호층(22)을 형성할 수 있다. 또한 상기 하부 보호층(22)은 애싱(ashing) 장치 및 배이킹(baking) 장치를 사용한 산소 플라즈마에 의해서도 형성할 수 있다.
이러한 방법에 의하여 형성되는 하부 보호층(22)은 상기 금속층(20) 표면에 다른 물질이 증착되는 것이 아니라, 상기 금속층(20) 표면을 산화시켜 형성한다. 따라서 상기 하부 보호층(22)은 금속층(20) 표면이 산화되는 산화층으로서, 상기조건으로 1초 정도의 공정을 수행하여 금속층(20) 표면으로부터 50Å 이하까지 산화시켜 형성한다.
이러한 하부 보호층(22)은 상기 고온 리플로우를 통하여 금속층(20) 표면에 형성된 그루빙에 의한 결함을 보호하기 위한 것으로서, 후속되는 공정을 수행할 때 상기 그루빙을 통하여 약품액 등이 침투하는 것을 방지한다. 즉, 상기 하부 보호층(22)이 금속층(20)에 현상액을 포함하는 약품액 등이 침투하는 것을 방지하는 것이다. 때문에 상기 하부 보호층(22)에 의하여 이후에 금속층(20)을 식각하기 위한 사진 공정을 수행할 때 상기 현상액이 그루빙을 통하여 금속층(20)에 침투되는 것을 방지할 수 있다. 따라서 상기 현상액의 침투에 의한 갈매기 형상과 같은 결함을 사전에 방지할 수 있다. 그리고 상기 하부 보호층(22)이 산화 알루미늄으로 구성됨으로서 전기를 전도시키는데에는 어려움이 없다.
도 1f를 참조하면, 상기 하부 보호층(22) 표면에 제2 장벽층(24)을 형성한다. 상기 제2 장벽층(24)은 질화 티타늄을 사용하여 스퍼터링으로 형성한다.
그리고 상기 제2 장벽층(24) 상에 포토레지스트층(도시되지 않음)을 형성한 다음 식각할 부위의 제2 장벽층이 노출되는 포토레지스트 패턴을 형성하는 사진 공정을 수행한다. 이때 상기 포토레지스트 패턴의 형성을 위한 현상에 사용되는 현상액이 상기 금속층(20)을 통하여 침투되지 않는다. 이는 상기 하부 보호층(22)이 상기 현상액의 침투를 저지하기 때문이다.
이어서 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 포토레지스트 패턴에 의해 노출되는 제2 장벽층(24)과 하부의 하부 보호층(22) 및 금속층(20)을 순차적으로 식각한다. 그리고 상기 포토레지스트 패턴을 제거하여 금속 배선을 형성한다.
〈제2 실시예〉
기판 상에 절연층, 콘택홀, 제1 장벽층, 금속층 및 리플로우는 제1 실시예의 도 1a 내지 도 1d와 동일한 공정을 수행하여 형성한다. 그리고 제1 실시예와 동일 구성에 대해서는 동일 부호를 부여한다.
도 3a 내지 도 3b는 본 발명의 제2 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 리플로우된 금속층(20) 표면에 제2 장벽층(24)을 형성한다. 상기 제2 장벽층(24)은 질화 티타늄을 사용하여 스퍼터링으로 형성한다.
도 3b를 참조하면, 상기 제2 장벽층(24) 표면에 하부 보호층(22)을 형성한다. 상기 하부 보호층(22)은 350℃의 온도로, 3Torr의 진공에서 산소 플라즈마를 사용하여 형성하는데, 상기 산소 플라즈마가 상기 제2 장벽층(24)의 표면과 반응하기 때문에 질화 티타늄으로 구성되는 제2 장벽층(24)의 표면에 이산화 티타늄층으로 형성된다. 이때 상기 하부 보호층(22)은 물리기상증착에 의하는데, 50Å 정도의 두께를 갖도록 형성한다.
이외에 350℃의 온도로 3Torr의 진공에서 오존 제너레이터를 사용하는 물리기상증착에 의해 상기 금속층(20) 표면에 상기 하부 보호층(22)을 형성할 수 있다.
이러한 방법에 의하여 형성되는 하부 보호층(22)은 상기 제2 장벽층(24) 표면에 다른 물질이 증착되는 것이 아니라, 상기 제2 장벽층(24) 표면을 산화시켜 형성한다. 따라서 상기 하부 보호층(22)은 제2 장벽층(24) 표면이 산화되는 산화층으로서, 상기 조건으로 1초 정도의 공정을 수행하여 제2 장벽층(24)의 표면으로부터 50Å 이하까지 산화시켜 형성한다.
이러한 하부 보호층(22)은 상기 고온 리플로우를 통하여 금속층(20) 표면에 형성된 그루빙(20a)에 의한 결함을 보호하기 위한 것으로서, 후속되는 공정을 수행할 때 상기 그루빙(20a)을 통하여 약품액 등이 침투하는 것을 방지한다. 즉, 상기 하부 보호층(22)이 금속층(20)에 약품액 등이 침투하는 것을 방지하는 것이다. 때문에 상기 하부 보호층(22)에 의하여 이후에 금속층(20)을 식각하기 위한 사진 공정을 수행할 때 현상액이 상기 그루빙(20a)을 통하여 금속층(20)에 침투되는 것을 방지할 수 있다. 따라서 상기 현상액의 침투에 의한 갈매기 형상과 같은 결함을 사전에 방지할 수 있다. 그리고 상기 하부 보호층(22)이 산화 알루미늄으로 구성됨으로서 전기를 전도시키는데에는 어려움이 없다.
그리고 상기 하부 보호층(22) 상에 포토레지스트층(도시되지 않음)을 형성한 다음 식각할 부위의 하부 보호층(22)이 노출되는 포토레지스트 패턴을 형성하는 사진 공정을 수행한다. 이때 상기 포토레지스트 패턴의 형성을 위한 현상에 사용되는 현상액이 상기 금속층(20)을 통하여 침투되지 않는다. 이는 상기 하부 보호층(22)이 상기 현상액의 침투를 저지하기 때문이다.
이어서 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 포토레지스트 패턴에 의해 노출되는 하부 보호층(22)과 제2 장벽층(24) 및 금속층(20)을 순차적으로 식각한다. 그리고 상기 포토레지스트 패턴을 제거하여 금속 배선을 형성한다.
이와 같이 본 발명에 의하면, 하부 보호층을 형성함으로서 후속되는 공정을 수행하는 도중에 현상액 또는 식각 부재에 의하여 금속층에 발생되는 결함을 사전에 방지할 수 있다. 그리고 고온 리플로우의 수행을 계속적으로 수행함으로서 금속층이 스텝 커버리지를 용이하게 확보하고, 이에 따라 미세 콘택홀 내에 금속층을 충분히 충전할 수 있는 여건을 용이하게 제공한다.
따라서 본 발명은 금속층을 콘택홀 내에 완전히 충전하기 위한 리플로우 및 결정 입자 크기의 상관 관계에 의한 불량의 발생을 최소화할 수 있다. 때문에 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 기판 상에 절연 물질을 사용하여 절연층을 형성하는 단계;
    상기 절연층의 소정 부위를 식각하여 상기 소정 부위에 기판 표면이 노출되는 콘택홀을 형성하는 단계;
    상기 절연층 표면, 상기 콘택홀의 측벽 및 상기 콘택홀 내에 노출된 기판 표면에 연속적으로 티타늄 및 질화 티타늄을 증착하여 제1 장벽층을 형성하는 단계;
    상기 장벽층 및 콘택홀에 연속적으로 알루미늄을 증착하여 금속층을 형성하는 단계;
    상기 금속층을 리플로우시켜 상기 콘택홀에 형성된 금속층을 충전시키는 단계;
    상기 리플로우된 금속층 표면에 후속되는 공정을 수행하는 도중에 상기 금속층이 손상되는 것을 방지하기 위한 산화 물질을 포함하는 하부 보호층을 형성하는 단계; 및
    상기 하부 보호층 표면에 질화 티타늄을 증착하여 제2 장벽층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  2. 제1 항에 있어서, 상기 금속층은 500℃ 이상의 온도로 리플로우시키는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  3. 제1 항에 있어서, 상기 하부 보호층은 플라즈마를 사용하여 상기 금속층을 구성하는 알루미늄과 반응시켜 30 내지 50Å의 두께를 갖는 산화층을 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  4. 제3 항에 있어서, 상기 산화층은 300℃ 이상의 온도로, 3Torr 이상의 진공에서 산소 플라즈마를 사용하는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  5. 제3 항에 있어서, 상기 산화층은 300℃ 이상의 온도로, 3Torr 이상의 진공에서 오존 제너레이터를 사용하는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  6. 기판 상에 절연 물질을 사용하여 절연층을 형성하는 단계;
    상기 절연층의 소정 부위를 식각하여 상기 소정 부위에 기판 표면이 노출되는 콘택홀을 형성하는 단계;
    상기 절연층 표면, 상기 콘택홀의 측벽 및 상기 콘택홀 내에 노출된 기판 표면에 연속적으로 티타늄 및 질화 티타늄을 증착하여 제1 장벽층을 형성하는 단계;
    상기 장벽층 및 콘택홀에 연속적으로 알루미늄을 증착하여 금속층을 형성하는 단계;
    상기 금속층을 리플로우시켜 상기 콘택홀에 형성된 금속층을 충전시키는 단계;
    상기 리플로우된 금속층 표면에 질화 티타늄을 증착하여 제2 장벽층을 형성하는 단계; 및
    상기 제2 장벽층 표면에 후속되는 공정을 수행하는 도중에 상기 제2 장벽층 및 금속층이 손상되는 것을 방지하기 위한 산화 물질을 포함하는 하부 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  7. 제6 항에 있어서, 상기 금속층은 500℃ 이상의 온도로 리플로우시키는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  8. 제6 항에 있어서, 상기 하부 보호층은 플라즈마를 사용하여 상기 금속층을 구성하는 알루미늄과 반응시켜 30 내지 50Å의 두께를 갖는 산화층을 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  9. 제8 항에 있어서, 상기 산화층은 300℃ 이상의 온도로, 3Torr 이상의 진공에서 산소 플라즈마를 사용하는 물리기상증착을 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
  10. 제8 항에 있어서, 상기 산화층은 300℃ 이상의 온도로, 3Torr 이상의 진공에서 오존 제너레이터를 사용하는 물리기상증착을 수행하여 형성하는 것을 특징으로하는 반도체 장치의 금속 배선 형성 방법.
KR1020000061096A 2000-10-17 2000-10-17 반도체 장치의 금속 배선 형성 방법 KR20020030460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000061096A KR20020030460A (ko) 2000-10-17 2000-10-17 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000061096A KR20020030460A (ko) 2000-10-17 2000-10-17 반도체 장치의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20020030460A true KR20020030460A (ko) 2002-04-25

Family

ID=19693969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000061096A KR20020030460A (ko) 2000-10-17 2000-10-17 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20020030460A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200012111A (ko) 2018-07-26 2020-02-05 주식회사 노루코일코팅 마그네슘 함유 도금 강판용 전처리 조성물 및 이를 이용한 pcm 강판의 제조 방법
CN112786446A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 半导体结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200012111A (ko) 2018-07-26 2020-02-05 주식회사 노루코일코팅 마그네슘 함유 도금 강판용 전처리 조성물 및 이를 이용한 pcm 강판의 제조 방법
CN112786446A (zh) * 2021-01-22 2021-05-11 上海华虹宏力半导体制造有限公司 半导体结构的制备方法

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
JP2003133415A (ja) 半導体素子の導電配線形成方法
US6242358B1 (en) Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same
KR100269323B1 (ko) 반도체장치의백금막식각방법
KR20100044029A (ko) 반도체 소자의 제조 방법
US6372649B1 (en) Method for forming multi-level metal interconnection
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
US6812133B2 (en) Fabrication method of semiconductor device
US6723655B2 (en) Methods for fabricating a semiconductor device
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US7452807B2 (en) Method of forming a metal wiring in a semiconductor device
KR100457046B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
KR20020030460A (ko) 반도체 장치의 금속 배선 형성 방법
US20060110910A1 (en) Method for forming landing plug poly of semiconductor device
JP5178025B2 (ja) 半導体メモリ素子の製造方法
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
JP3585039B2 (ja) ホール形成方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP2007299947A (ja) 半導体装置の製造方法
KR100968420B1 (ko) 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법
KR20070070874A (ko) 미세 알루미늄패턴의 형성 방법
US7655562B2 (en) Method of manufacturing semiconductor memory device
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR100910865B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination