KR100752177B1 - 층간 절연막 형성 방법 - Google Patents

층간 절연막 형성 방법 Download PDF

Info

Publication number
KR100752177B1
KR100752177B1 KR1020050134836A KR20050134836A KR100752177B1 KR 100752177 B1 KR100752177 B1 KR 100752177B1 KR 1020050134836 A KR1020050134836 A KR 1020050134836A KR 20050134836 A KR20050134836 A KR 20050134836A KR 100752177 B1 KR100752177 B1 KR 100752177B1
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
forming
gap
hdp
Prior art date
Application number
KR1020050134836A
Other languages
English (en)
Other versions
KR20070071422A (ko
Inventor
노희태
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134836A priority Critical patent/KR100752177B1/ko
Publication of KR20070071422A publication Critical patent/KR20070071422A/ko
Application granted granted Critical
Publication of KR100752177B1 publication Critical patent/KR100752177B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 소정의 하부 층 위에 하부 장벽금속층, 금속층 및 상부 장벽금속층으로 이루어진 금속 배선을 형성하는 단계와, 금속 배선을 패터닝하여 금속 배선 사이에 갭을 형성하는 단계와, 갭에 HDP-CVD 공정으로 제1 단계 층간 절연막을 형성하는 단계와, 갭 상부에 HDP-CVD 공정으로 제1 단계보다 높은 식각증착비로 층간 절연막을 형성하는 단계와, 층간 절연막을 연마하는 단계를 포함한다. 본 발명은 HDP-CVD 공정에서 2단계로 층간 절연막을 형성하여 층간 절연막의 두께를 높이지 않으면서도 토폴로지를 향상시킬 수 있다.
층간 절연막, HDP-CVD, 보이드(Void), 갭-필(gap-fill)

Description

층간 절연막 형성 방법{Method for Forming Inter Metal Dielectrics}
도 1에서 도 3은 종래의 층간 절연막을 나타내는 단면도이다.
도 2a에서 도 2c는 본 발명에 따른 반도체 소자의 층간 절연막을 형성하는 방법을 순차적으로 나타낸 단면도들이다.
<도면의 주요 부호에 대한 설명>
10: 기판 20: 하부 장벽금속층
20a: 상부 장벽금속층 20b: 상부 장벽금속층 모서리
30: 금속층 40: 갭
40a: 갭 입구 40b: 갭 깊이
50: 층간 절연막 50a: 보이드
본 발명은 반도체 소자의 제조 공정에 관한 것으로서, 좀 더 구체적으로는 HDP-CVD 공정에서 층간 절연막의 두께를 낮게 형성하면서도 토폴로지(Topology)를 향상시킬 수 있는 층간 절연막을 형성하는 방법에 관한 것이다.
반도체 소자의 고집적 회로 배선이 갈수록 미세해지면서, 배선 사이의 간격 또한 더욱 미세해지고 있다. 이에 따라서, 종래에 층간 절연막을 형성하는 방법으로 쓰이던 화학기상증착법(Chemical Vapor Deposition, 이하 'CVD')이나 플라즈마 CVD(Plasma Enhanced CVD, 이하 'PECVD') 또는 스핀 온 글래스(SOG: Spin on Glass) 방법으로는 배선 사이의 미세한 간격(Gap)을 완전하게 메우기 어려워지고 있다.
따라서 좀 더 정밀한 절연막 형성 방법이 필요하게 되었으며, 그 중 하나가 고밀도 플라즈마(High Density Plasma, 이하 'HDP') CVD를 이용하여 절연막을 형성하는 방법이다. HDP CVD는 종래의 PECVD보다 이온화 효율을 높이기 위해서 전기장과 자기장을 인가하여 고밀도 플라즈마를 형성한 다음, 소스 가스를 분해하여 증착하는 방법이다. HDP CVD는 플라즈마를 발생시키는 소스 전원과 함께, 증착된 절연막을 스퍼터링(Sputtering) 식각하기 위한 바이어스 파워(Bias Power)를 인가하여, 절연막의 증착과 식각이 인시츄(in-situ)로 동시에 진행된다. 이때, 증착은 소스 가스의 화학 결합에 의해 이루어지고, 식각은 아르곤(Ar)과 같은 비활성 기체를 이온화하여 이루어진다.
하지만 배선 사이의 간격이 더욱 미세해 지면서 HDP CVD를 이용하더라도 갭을 완전히 채우지 못하고 보이드(Void)가 생길 수 있는 가능성이 커지게 되었다. 갭에 층간 절연막을 형성할 때 산화물 증착은 갭 안쪽보다 갭 입구에서 더 빨리 이루어진다. 이에 따른 오버행(overhang)으로 인해 갭의 입구가 빨리 막히게 되며 갭 의 내부에 보이드가 생기게 된다. 따라서 보이드의 발생 가능성은 일반적으로 갭의 폭이 좁고 깊이가 깊을수록 더욱 커진다.
갭의 폭과 깊이의 비를 종횡비(aspect ratio, A/R)라고 한다. 도 1에 도시된 바와 같이, 기판(10) 위의 금속 배선(20, 30, 20a) 사이에 형성된 갭(40)의 종횡비가 클 경우, 층간 절연막(50)을 형성할 때에 갭-필(gap-fill) 능력이 저하되어 보이드(50a)가 발생하게 된다.
또한, 층간 절연막(50)을 형성할 때에 금속 배선의 밀도 및 면적에 따라 층간 절연막(50)의 두께 차이가 많이 난다. 도 2에 도시된 바와 같이, 금속 배선(30)의 면적이 넓은 부분의 층간 절연막(50)의 두께(31)가 금속 배선(30)의 면적이 좁은 부분의 두께(32)보다 두꺼운 것을 볼 수 있다. 이러한, 층간 절연막(50)의 (Topology)는 후속 평탄화 공정을 진행할 때에 문제를 발생한다. 이러한, 문제를 해결하기 위하여, 도 3과 같이, 층간 절연막(50)을 두껍게 형성하면 토폴로지(Topology)가 개선되나, 층간 절연막(50)의 두께(33)가 필요 이상으로 두꺼워 지는 단점이 있다.
본 발명의 목적은 HDP CVD를 이용한 층간 절연막 형성 과정에서 층간 절연막의 두께를 낮게 형성하면서도 토폴로지를 향상시킬 수 있는 층간 절연막 형성 방법을 제시하는 것이다.
본 발명에 따른 반도체 소자의 층간 절연막 형성 방법은 소정의 하부 층 위 에 하부 장벽금속층, 금속층 및 상부 장벽금속층으로 이루어진 금속 배선을 형성하는 단계와, 금속 배선을 패터닝하여 금속 배선 사이에 갭을 형성하는 단계와, 갭에 HDP-CVD 공정으로 제1 단계 층간 절연막을 형성하는 단계와, 갭 상부에 HDP-CVD 공정으로 제1 단계보다 높은 식각증착비로 층간 절연막을 형성하는 단계와, 층간 절연막을 연마하는 단계를 포함한다. 여기서, 금속층은 알루미늄으로 형성하는 것이 바람직하다. 또한, HDP-CVD 공정의 반응 가스로는 수소화규소, 산소, 아르곤을 포함하는 혼합 가스를 사용하는 것이 바람직하다.
실시예
이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 2a에서 도 2c는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성 방법을 나타내는 도면이다.
먼저, 도 2a에 도시된 바와 같이, 기판 또는 산화막 등의 하부 층(10) 위에 금속 배선(20, 30, 20a)을 형성한다. 금속 배선(20, 30, 20a)은 알루미늄으로 형성된 금속층(30)과 티타늄막(Ti)/티타늄질화막(TiN)으로 형성된 하부(20) 및 상부 (20a)의 장벽금속층으로 구성된다. 이후, 금속층(30) 및 장벽 금속층(20, 20a)을 감광막 패턴을 이용하여 식각하여, 금속 배선 사이에 갭(40)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 증착과 식각을 인시츄로 진행하는 HDP-CVD 공정을 진행하여 갭(40)에 층간 절연막(50)을 형성한다. 층간 절연막(50)은 예컨대 산화물(SiO2)로 이루어지며, 층간 절연막(50)의 형성을 위한 반응 가스는 수소화규소(SiH4), 산소(O2) 및 아르곤(Ar)를 포함하는 혼합가스를 사용한다.
이때, 층간 절연막(50) 형성은 2 단계로 나누어 형성한다. 갭(40)에 층간 절연막(50)을 형성할 때에는 제1 단계로 진행한다. 제1 단계는 증착 및 식각 비율을 나타내는 식각증착비(E/D Ratio, Etch Rate/Deposition Rate)를 약 29 ~ 30으로 낮게 하여 층간 절연막을 형성한다.
이후, 갭(40) 상부에 층간 절연막을 형성할 때에는 제2 단계로 식각증착비를 약 31 ~ 32로 높게 하여 형성한다. 이렇게 제2 단계에서 식각증착비를 제1 단계보다 높여 형성하면, 식각 속도가 높아지면서 토폴로지(Topology)가 개선될 때까지 형성되는 층간 절연막(50)의 두께가 식각증착비를 일정하게 유지하였을 때보다 얇게 형성된다.
이와 같은 방법으로 층간 절연막(50)을 형성하면, 두께를 크게 높이지 않으면서도 Topology를 향상시킬 수 있다. 또한, 층간 절연(50)막의 두께를 높이지 않아도 되므로 공정 처리량(Throughput)이 향상된다.
이후, 도 2c에 도시된 바와 같이, 층간 절연막(50)을 CMP(Chemical Mechanical Polishing) 공정으로 평탄화한다. 이때, 층간 절연막(50)의 토폴로지 상태가 양호함으로 평탄화 공정을 쉽게 진행할 수 있다.
본 발명에 따른 층간 절연막 형성 방법은 HDP-CVD 공정에서 2단계로 층간 절연막을 형성하여 층간 절연막의 두께를 높이지 않으면서도 토폴로지를 향상시킬 수 있다.
또한, 본 발명에 따른 층간 절연막 형성 방법은 층간 절연막의 두께를 높이지 않아도 되므로 공정 처리량이 향상된다.
또한, 본 발명에 따른 층간 절연막 형성 방법은 층간 절연막의 Topology가 양호함으로 후속으로 진행하는 연마 공정을 쉽게 진행할 수 있다.
발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 소정의 하부 층 위에 하부 장벽금속층, 금속층 및 상부 장벽금속층으로 이루어진 금속 배선을 형성하는 단계와,
    상기 금속 배선을 패터닝하여 상기 금속 배선 사이에 갭을 형성하는 단계와,
    상기 갭에 HDP-CVD 공정으로 제1 단계 층간 절연막을 형성하는 단계와,
    상기 갭 상부에 HDP-CVD 공정으로 제1 단계보다 높은 식각증착비로 제 2 단계 층간 절연막을 형성하는 단계와,
    상기 제 2 단계 층간 절연막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  2. 제1항에서,
    상기 금속 배선을 이루는 상기 금속층은 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  3. 제1항에서,
    상기 HDP-CVD 공정의 반응 가스로는 수소화규소, 산소, 아르곤을 포함하는 혼합 가스를 사용하는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
  4. 삭제
KR1020050134836A 2005-12-30 2005-12-30 층간 절연막 형성 방법 KR100752177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134836A KR100752177B1 (ko) 2005-12-30 2005-12-30 층간 절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134836A KR100752177B1 (ko) 2005-12-30 2005-12-30 층간 절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20070071422A KR20070071422A (ko) 2007-07-04
KR100752177B1 true KR100752177B1 (ko) 2007-08-24

Family

ID=38506554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134836A KR100752177B1 (ko) 2005-12-30 2005-12-30 층간 절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100752177B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078885A (ko) * 2001-04-11 2002-10-19 삼성전자 주식회사 반도체 소자의 비어콘택 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020078885A (ko) * 2001-04-11 2002-10-19 삼성전자 주식회사 반도체 소자의 비어콘택 형성방법

Also Published As

Publication number Publication date
KR20070071422A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
JP2009528690A (ja) 誘電材料における金属配線
JP2003152077A (ja) 半導体装置および半導体装置の製造方法
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
JP2001223269A (ja) 半導体装置およびその製造方法
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
JP2003258090A (ja) 半導体装置の製造方法
US7375028B2 (en) Method for manufacturing a semiconductor device
JP2000208622A (ja) 半導体装置及びその製造方法
KR100668810B1 (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100752177B1 (ko) 층간 절연막 형성 방법
KR100681681B1 (ko) 층간 절연막 형성 방법 및 이 방법으로 형성된 반도체 소자
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR20040016070A (ko) 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치및 그의 제조방법
KR100607820B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20110078858A (ko) 반도체 소자의 금속배선 형성방법
US20040266218A1 (en) Methods for forming a gap filling layer using high density plasma
KR20010063640A (ko) 반도체 소자의 층간 절연막 형성방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100722

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee