JP2003258090A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003258090A JP2003258090A JP2002054304A JP2002054304A JP2003258090A JP 2003258090 A JP2003258090 A JP 2003258090A JP 2002054304 A JP2002054304 A JP 2002054304A JP 2002054304 A JP2002054304 A JP 2002054304A JP 2003258090 A JP2003258090 A JP 2003258090A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- film
- organic insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 102
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 78
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000001257 hydrogen Substances 0.000 claims abstract description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 67
- 239000007789 gas Substances 0.000 claims description 40
- 238000001020 plasma etching Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 11
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- 229930195733 hydrocarbon Natural products 0.000 claims description 6
- 150000002430 hydrocarbons Chemical class 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- ATVJXMYDOSMEPO-UHFFFAOYSA-N 3-prop-2-enoxyprop-1-ene Chemical compound C=CCOCC=C ATVJXMYDOSMEPO-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 3
- 239000010949 copper Substances 0.000 abstract description 100
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 84
- 229910052802 copper Inorganic materials 0.000 abstract description 84
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 17
- 230000009977 dual effect Effects 0.000 abstract description 16
- 239000003039 volatile agent Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 129
- 229910052814 silicon oxide Inorganic materials 0.000 description 129
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 238000010586 diagram Methods 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
よび掘られの発生を防止する。 【解決手段】 図2(A)に示すような断面構造を有す
る製造過程の半導体装置に対して、図2(B)に示すよ
うに窒化シリコンエッチングを施す、その結果、銅膜2
6の一部が酸化されて酸化物43に変化し、また、その
上にはCFXデポ物44が堆積する。しかし、図2
(C)において、水素プラズマを用いて有機絶縁膜エッ
チングをすることにより、酸化物43を銅に還元し、ま
た、CFXデポ物を揮発性の化合物に転換することによ
り、除去することができる。
Description
法に関し、特に、デュアルダマシン法により多層配線構
造の配線層及びヴィアを形成する工程を含む半導体装置
の製造方法に関する。
の幅が狭くなり、しかも配線同士の間隔が狭くなってき
ている。このため、配線抵抗が増加するとともに配線に
よる寄生容量が増加し、これが信号速度を遅延させるこ
とになり、スケーリング則に沿った半導体装置の高速化
を妨げることになる。
配線抵抗を減少させるために、多層配線の形成方法と絶
縁材料および金属配線材料の見直しが必要となってい
る。配線容量を小さくするには誘電率の小さい絶縁材料
が有効であり、また、金属配線の材料の選択について
も、配線抵抗を小さくするために、アルミニウム(A
l)から抵抗率の低い銅(Cu)へと移行している。
適用することが困難であることからダマシン法が用いら
れる。ダマシン法を大別するとシングルダマシン法とデ
ュアルダマシン法がある。シングルダマシン法は、下側
配線と上側配線の間を結ぶプラグ(ヴィア(via))
の形成と配線の形成とを別々の工程とする方法であり、
デュアルダマシン法は、配線とプラグを同時に形成する
方法である。
多層化が進んでおり、例えば、デザインルール0.18
μm世代の半導体装置では配線数が6層におよぶ。この
場合、シングルダマシン法では、例えば、類似した工程
を12回(配線形成6回とプラグ形成6回)繰り返して
形成されるのに対して、デュアルダマシン法では、類似
した工程を6回繰り返すだけで済む。
の半分の工程数で済むのは、上述したように配線とプラ
グを同時に形成できるためである。従って、生産コスト
を抑え、生産効率を高めるためには、デュアルダマシン
法が有利である。更に、デュアルダマシン法は、下層の
配線とこれに接続されるプラグとのコンタクト抵抗が低
いために、それらの接触不良を回避することが容易であ
り、配線の信頼性がより高まる。
ン法による半導体装置の製造方法を示す図である。先
ず、図20(A)〜(C)に基づいて、下側配線層の上
に複数の絶縁膜および金属膜等を形成する。なお、下側
配線層については、以下のような手続きで作成する。
化膜(SiO2膜)22、有機絶縁膜23およびシリコ
ン酸化膜24を形成する。ここで、シリコン酸化膜22
とシリコン酸化膜24はプラズマCVD法により、それ
ぞれ、200nmの厚さと100nmの厚さに形成され
ている。
率絶縁材料であるアライドシグナル社製の商品名FLA
RE2.0をスピンコートにより400nmの厚さに形
成したものである。商品名FLARE2.0は芳香族系
のポリマーであり、その誘電率は2.8であってシリコ
ン酸化膜の誘電率4.1よりも低く、しかも耐熱性は4
00℃以上である。ここでは、有機絶縁膜23としてF
LARE2.0を用いたが、ダウケミカル社製の炭化水
素系ポリマーである商品名SiLKなどを用いることも
可能である。また、有機絶縁膜23としてその他の炭化
水素含有樹脂、フッ素含有樹脂、シリコンオキシカーバ
イトなどを用いてもよい。
とシリコン酸化膜24に対して、第1の配線層を形成す
るために、先ず、シリコン酸化膜24に感光性ポリマー
であるフォトレジスト膜を塗布し、露光および現像プロ
セスにより配線パターン用の窓を形成する。そして、こ
の窓を通じてシリコン酸化膜24にプラズマエッチング
法等によるエッチングにより配線パターン形状の開口を
作成する。次に、有機絶縁膜23のうちシリコン酸化膜
24の配線用開口から露出している部分をプラズマエッ
チング法により除去して配線パターン形状の開口を形成
する。なお、有機絶縁膜23のエッチングは、O2ガス
とArガスを導入した雰囲気において行なわれる。この
場合のエッチャントは酸素であるために、有機絶縁膜2
3とフォトレジスト膜はシリコン酸化膜22,24に対
して選択的にエッチングされ、シリコン酸化膜24はエ
ッチングされない。しかし、フォトレジスト膜は酸素に
よってエッチングされるので、有機絶縁膜23のエッチ
ングに並行してフォトレジスト膜を除去することができ
る。
成されたシリコン酸化膜24の開口と有機絶縁膜23の
開口とによって第1の配線層の配線溝が構成される。有
機絶縁膜23の開口とその上のシリコン酸化膜24の開
口は上下に重なっているので、これらは第1の配線層の
配線溝となる。
の内面とシリコン酸化膜24の上面に、高融点金属とし
てTiN又はTaNよりなるバリアメタル膜25をスパ
ッタリングにより50nmの厚さで成膜し、続いて、バ
リアメタル膜25上に銅(Cu)膜26を同様にスパッ
タリングにより800nmの厚さで成膜する。
で、これを平坦化するために、0.1Torr圧力の水
素ガス雰囲気で、400℃、5分間の条件でアニール処
理を行う。このアニール処理後には、配線溝内には銅膜
26が完全に埋め込まれた状態となる。
用いて銅膜26を研磨し、配線溝内のみに銅膜26を残
し、これを第1の配線層とする。以上の処理により、図
20(A)に示す構造を得る。
6およびシリコン酸化膜24の上に以下に述べるような
複数の絶縁膜、金属膜などを形成する。即ち、銅膜26
とシリコン酸化膜24の上に、膜厚50nmの窒化シリ
コン膜30、膜厚600nmのシリコン酸化膜31をそ
れぞれプラズマCVD法により形成する。また、シリコ
ン酸化膜31の上に有機絶縁膜32をスピンコートによ
り400nmの厚さに形成する。この場合、有機絶縁膜
32として、有機絶縁膜23に用いられる上記した材料
のいずれかを選択する。
D法によりシリコン酸化膜33を100nmの厚さに形
成する。更に、シリコン酸化膜33の上に膜厚100n
mの窒化シリコン膜34をプラズマCVD法により形成
する。
0(C)に示すように、窒化シリコン膜34の上にフォ
トレジスト35を塗布し、これを露光し、現像して窓を
形成する。そして、フォトレジスト35をマスクとして
用いるフォトリソグラフィー法により窒化シリコン膜3
4に第2の配線層に相当する形状を有する配線用開口3
4aを形成する(図21(D)参照)。
レジスト35を酸素プラズマによってアッシングし、こ
れを除去する。次に、図21(E)に示すように、窒化
シリコン膜34の上とその開口34aの中にフォトレジ
スト膜36を塗布し、これを露光、現像することによ
り、配線用開口34aの中にあって第1の配線層の一部
に対向する窓をフォトレジスト膜36に形成する。その
窓はコンタクトヴィアに相当する形状を有している。そ
して、図21(F)に示すように、フォトレジスト膜3
6の窓を通してシリコン酸化膜33をエッチングし、こ
れによりコンタクトヴィアに相当する形状の開口33a
を形成する。
(G)に示すように、酸素とアルゴンを用いた異方性の
プラズマエッチングによって、開口33aを通して有機
絶縁膜32をエッチングしてそこに開口32aを形成す
る。このエッチングの際にはフォトレジスト膜36が並
行してエッチングされ、除去される。従って、フォトレ
ジスト膜36を独立して除去する工程は不要になり、し
かも、有機絶縁膜32が不必要にエッチングされること
はない。
リコン膜34をマスクに使用して、フッ素系ガスを使用
するプラズマエッチングにより開口34aを通してシリ
コン酸化膜33を配線形状にエッチングして開口33b
を形成する。このエッチングの最中には有機絶縁膜32
はマスクとして使用され、有機絶縁膜32の開口32a
を通してその下のシリコン酸化膜31もエッチングさ
れ、これによりシリコン酸化膜31には開口31aが同
時に形成される。
を通して有機絶縁膜32を酸素プラズマによってエッチ
ングすると、有機絶縁膜32は配線形状にパターニング
されてそこには図22(I)に示す配線用開口32bが
形成される。この有機絶縁膜32の配線用開口32bは
シリコン酸化膜33の配線用開口33bとともに第2の
配線層の配線溝として使用される。
ン酸化膜31をマスクに使用し、C 4F8ガスとO2ガス
を用いるプラズマエッチングにより、開口31aの下の
窒化シリコン膜30をエッチングすることによりそこに
開口30aを形成する。窒化シリコン膜30の開口30
aとシリコン酸化膜31の開口31aは、コンタクトヴ
ィアホールとして使用され、その下には第1の配線層の
配線の一部が露出することになる。
ようにして形成された凹部の内壁面に、スパッタリング
によりTiN又はTaNよりなるバリアメタル膜37を
50nmの厚さに形成する。続いて、図23(L)に示
すように、スパッタリングにより銅膜38の下半分を1
00nmの厚さに成膜した後、その上に電解メッキ法に
より銅膜38の上半分を1500nmの厚さで成膜す
る。そして、銅膜38を400℃で30分間、水素雰囲
気でアニール処理を行う。なお、アニール処理は、銅膜
38内で粒子を成長させて配線の信頼性を高めるために
行なわれる。
法により、銅膜38を研磨し、これにより、銅膜38を
第2の配線層の配線溝とコンタクトヴィアホール内にの
み残す。そして、第2の配線溝内の銅膜(銅膜38の上
半分)を配線として用い、また、コンタクトヴィアホー
ル内に残った銅膜(銅膜38の下半分)をプラグとして
使用する。
(J)に示す工程において、シリコン酸化膜31をマス
クに使用し、C4F8ガスとO2ガスを用いるプラズマエ
ッチングにより、開口31aの下の窒化シリコン膜30
をエッチングする際に、シリコン酸化膜31も浸食を受
け、図23(J)に示すような掘られ40が形成されて
しまう。また、有機絶縁膜32も同様に浸食されてしま
い、ボーイング41が形成されてしまうという問題点が
あった。
の拡大図である。この図に示すように、ボーイング41
が発生すると、図23(K)に示すスパッタリングによ
りTiN又はTaNよりなるバリアメタル膜37を形成
する際に、陰となる部分にバリアメタル膜37が十分に
形成されず、不連続成長点42が形成されてしまう。そ
の結果、銅膜38から銅が拡散してしまい、品質が低下
するという問題点があった。
発生すると、通常よりも配線の断面積が増加してしまう
ため、配線間の容量が増大し、動作速度が低下してしま
うという問題点もあった。
ズマエッチングを行う際には、CFX系デポ物が発生し
て銅膜26に付着するとともに、銅膜26自体も酸化さ
れてCu酸化物を生じてしまうため、歩留まりの低下を
招来するという問題点もあった。
たものであり、デュアルダマシン法による半導体装置の
製造方法において、掘られ40およびボーイングの発生
を防止し、半導体装置の歩留まりを向上させることを目
的とする。
決するために、半導体基板(シリコン基板21)上に、
キャップ膜(窒化シリコン膜30)、第1の絶縁膜(シ
リコン酸化膜31)、有機絶縁膜32、第2の絶縁膜
(シリコン酸化膜33)、マスク材(窒化シリコン膜3
4)を順に形成する工程(図20(B))と、前記マス
ク材(窒化シリコン膜34)を部分的にエッチングして
配線パターン形状をもつ第1の開口34aを形成する工
程(図21(D))と、前記第2の絶縁膜(シリコン酸
化膜33)のうち前記第1の開口34aの一部に重なる
部分をエッチングしてヴィアパターン形状をもつ第2の
開口33aを形成する工程(図21(F))と、前記第
2の絶縁膜(シリコン酸化膜33)の前記第2の開口3
3aを通して前記有機絶縁膜32をエッチングして前記
ヴィアパターン形状をもつ第3の開口32aを前記有機
絶縁膜32に形成する工程(図22(G))と、前記マ
スク材(窒化シリコン膜34)の前記第1の開口34a
を通して前記第2の絶縁膜(シリコン酸化膜33)をエ
ッチングすることにより、前記配線パターン形状を有す
る第4の開口33bを前記第2の絶縁膜(シリコン酸化
膜33)に形成すると同時に、前記有機絶縁膜32の前
記第3の開口32aを通して前記第1の絶縁膜(シリコ
ン酸化膜31)をエッチングすることにより前記ヴィア
パターン形状を持つ第5の開口31aを前記第1の絶縁
膜(シリコン酸化膜31)に形成する工程(図22
(H))と、前記第1の絶縁膜(シリコン酸化膜31)
の前記第5の開口31aを通して前記キャップ膜(窒化
シリコン膜30)をエッチングして前記ヴィアパターン
形状をもつ第6の開口30aを前記キャップ膜(窒化シ
リコン膜30)に形成して、該第6の開口30aと前記
第5の開口31aをヴィアホールとして適用すると同時
に、前記マスク材(窒化シリコン膜34)を除去する工
程(図3(B))と、前記第2の絶縁膜(シリコン酸化
膜33)の前記第4の開口33aを通して前記有機絶縁
膜32をエッチングして前記配線パターン形状をもつ第
7の開口32bを前記有機絶縁膜32に形成し、該第7
の開口32bと前記第4の開口33bを配線溝として適
用する工程と、前記ヴィアホールと前記配線溝に同時に
導電体(銅膜38)を埋め込むことにより、前記ヴィア
ホール内にヴィアを形成するとともに前記配線溝内に配
線を形成する工程(図4(E))と、を有することを特
徴とする半導体装置の製造方法が提供される。
は、半導体基板(シリコン基板21)上に、キャップ膜
(窒化シリコン膜30)(第1の絶縁膜や有機絶縁膜へ
のCu(銅)の拡散を防止する役割を果たす膜)、第1
の絶縁膜(シリコン酸化膜31)、有機絶縁膜32、第
2の絶縁膜(シリコン酸化膜33)、マスク材(窒化シ
リコン膜34)が順に形成される。次の工程(図21
(D))では、マスク材(窒化シリコン膜34)を部分
的にエッチングして配線パターン形状をもつ第1の開口
34aが形成される。次の工程(図21(F))では、
第2の絶縁膜(シリコン酸化膜33)のうち第1の開口
34aの一部に重なる部分をエッチングしてヴィアパタ
ーン形状をもつ第2の開口33aが形成される。次の工
程(図22(G))では、第2の絶縁膜(シリコン酸化
膜33)の第2の開口33aを通して有機絶縁膜32を
エッチングしてヴィアパターン形状をもつ第3の開口3
2aが有機絶縁膜32に形成される。次の工程(図22
(H))では、マスク材(窒化シリコン膜34)の第1
の開口34aを通して第2の絶縁膜(シリコン酸化膜3
3)をエッチングすることにより、配線パターン形状を
有する第4の開口33bが第2の絶縁膜(シリコン酸化
膜33)に形成されると同時に、有機絶縁膜32の第3
の開口32aを通して第1の絶縁膜(シリコン酸化膜3
1)をエッチングすることによりヴィアパターン形状を
持つ第5の開口31aが第1の絶縁膜(シリコン酸化膜
31)に形成される。次の工程(図3(B))では、第
1の絶縁膜(シリコン酸化膜31)の第5の開口31a
を通してキャップ膜(窒化シリコン膜30)をエッチン
グしてヴィアパターン形状をもつ第6の開口30aがキ
ャップ膜(窒化シリコン膜30)に形成され、該第6の
開口30aと第5の開口31aがヴィアホールとして適
用されると同時に、マスク材(窒化シリコン膜34)が
除去される。次の工程(図3(C))では、第2の絶縁
膜(シリコン酸化膜33)の第4の開口33aを通して
有機絶縁膜32をエッチングして配線パターン形状をも
つ第7の開口32bが有機絶縁膜32に形成され、該第
7の開口32bと第4の開口33bが配線溝として適用
される。最後の工程(図4(F))では、ヴィアホール
と配線溝に同時に導電体(銅膜38)を埋め込むことに
より、ヴィアホール内にヴィアが形成されるとともに配
線溝内に配線が形成される。
に、半導体基板(シリコン基板21)上に、第1のマス
ク30材、有機絶縁膜60、絶縁膜(シリコン酸化膜6
1)、マスク材62を順に形成する工程(図9(A))
と、前記マスク材62を部分的にエッチングして配線パ
ターン形状をもつ第1の開口62aを形成する工程(図
9(B))と、前記絶縁膜(シリコン酸化膜61)のう
ち前記第1の開口62aの一部に重なる部分をエッチン
グしてヴィアパターン形状をもつ第2の開口61aを形
成する工程(図9(C))と、前記絶縁膜(シリコン酸
化膜61)の前記第2の開口61aを通して前記有機絶
縁膜60をエッチングして前記ヴィアパターン形状をも
つ第3の開口60aを前記有機絶縁膜60に形成する工
程(図10(D))と、前記マスク材62の前記第1の
開口62aを通して前記絶縁膜(シリコン酸化膜61)
をエッチングすることにより、前記配線パターン形状を
有する第4の開口61bを前記絶縁膜に形成する工程
(図10(E))と、前記有機絶縁膜60の前記第3の
開口60aを通して前記キャップ膜(窒化シリコン膜3
0)をエッチングすることにより、前記ヴィアパターン
形状を有する第5の開口30aを前記キャップ膜(窒化
シリコン膜30)に形成し、該第5の開口30aと前記
第3の開口60aをヴィアホールとして適用すると同時
に、前記マスク材62を除去する工程(図10(F))
と、前記絶縁膜(シリコン酸化膜61)の前記第4の開
口61bを通して前記有機絶縁膜60をエッチングする
ことにより、前記配線パターン形状を有する第6の開口
60bを前記有機絶縁膜60に形成し、該第6の開口6
0bと前記第4の開口61bを配線溝として適用する工
程(図11(G))と、前記ヴィアホールと前記配線溝
に同時に導電体(銅膜65)を埋め込むことにより、前
記ヴィアホール内にヴィアを形成するとともに前記配線
溝内に配線を形成する工程(図11(I))と、を有す
ることを特徴とする半導体装置の製造方法が提供され
る。
半導体基板(シリコン基板21)上に、第1のマスク3
0材、有機絶縁膜60、絶縁膜(シリコン酸化膜6
1)、マスク材62が順に形成される。次の工程(図9
(B))では、マスク材62を部分的にエッチングして
配線パターン形状をもつ第1の開口62aが形成され
る。次の工程(図9(C))では、絶縁膜(シリコン酸
化膜61)のうち第1の開口62aの一部に重なる部分
をエッチングしてヴィアパターン形状をもつ第2の開口
61aが形成される。次の工程(図10(D))では、
絶縁膜(シリコン酸化膜61)の第2の開口61aを通
して有機絶縁膜60をエッチングしてヴィアパターン形
状をもつ第3の開口60aが有機絶縁膜60に形成され
る。次の工程(図10(E))では、マスク材62の第
1の開口62aを通して絶縁膜(シリコン酸化膜61)
をエッチングすることにより、配線パターン形状を有す
る第4の開口61bが絶縁膜に形成される。次の工程
(図10(F))では、有機絶縁膜60の第3の開口6
0aを通してキャップ膜(窒化シリコン膜30)をエッ
チングすることにより、ヴィアパターン形状を有する第
5の開口30aがキャップ膜(窒化シリコン膜30)に
形成され、該第5の開口30aと第3の開口60aがヴ
ィアホールとして適用されると同時に、マスク材62が
除去される。次の工程(図11(G))では、絶縁膜
(シリコン酸化膜61)の第4の開口61bを通して有
機絶縁膜60をエッチングすることにより、配線パター
ン形状を有する第6の開口60bが有機絶縁膜60に形
成され、該第6の開口60bと第4の開口61bを配線
溝として適用される。次の工程(図11(I))では、
ヴィアホールと配線溝に同時に導電体(銅膜65)を埋
め込むことにより、ヴィアホール内にヴィアが形成され
るとともに配線溝内に配線が形成される。
に、半導体基板(シリコン基板21)上に、キャップ膜
(窒化シリコン膜30)、第1の有機絶縁膜80、第1
の絶縁膜(シリコン酸化膜81)、第2の有機絶縁膜8
2、第2の絶縁膜(シリコン酸化膜83)、マスク材8
4を順に形成する工程(図13(B))と、前記マスク
材84を部分的にエッチングして配線パターン形状をも
つ第1の開口84aを形成する工程(図14(D))
と、前記第2の絶縁膜(シリコン酸化膜83)のうち前
記第1の開口84aの一部に重なる部分をエッチングし
てヴィアパターン形状をもつ第2の開口83aを形成す
る工程(図14(F))と、前記第2の絶縁膜(シリコ
ン酸化膜83)の前記第2の開口83aを通して前記第
2の有機絶縁膜82をエッチングして前記ヴィアパター
ン形状をもつ第3の開口82aを前記第2の有機絶縁膜
82に形成する工程(図15(G))と、前記第2の有
機絶縁膜82の前記第3の開口82aを通して前記第1
の絶縁膜(シリコン酸化膜81)をエッチングして前記
ヴィアパターン形状をもつ第4の開口81aを前記第1
の絶縁膜(シリコン酸化膜81)に形成する工程(図1
5(H))と、前記第1の絶縁膜(シリコン酸化膜8
1)の前記第4の開口81aを通して前記第1の有機絶
縁膜80をエッチングして前記ヴィアパターン形状をも
つ第5の開口80aを前記第1の有機絶縁膜80に形成
する工程(図15(I))と、前記マスク材84の前記
第1の開口84aを通して前記第2の絶縁膜(シリコン
酸化膜83)をエッチングして前記配線パターン形状を
もつ第6の開口83bを前記第2の絶縁膜に形成する工
程(図16(J))と、前記第1の有機絶縁膜80の前
記第5の開口80aを通して前記キャップ膜(窒化シリ
コン膜30)をエッチングして前記ヴィアパターン形状
をもつ第7の開口30aを前記キャップ膜(窒化シリコ
ン膜30)に形成し、該第7の開口30aと前記第4の
開口81aおよび前記第5の開口80aをヴィアホール
として適用すると同時に、前記マスク材84を除去する
工程(図16(K))と、前記第2の絶縁膜(シリコン
酸化膜83)の前記第6の開口83bを通して前記第2
の有機絶縁膜82をエッチングして前記配線パターン形
状をもつ第8の開口82bを前記第2の有機絶縁膜82
に形成し、該第8の開口82bと前記第6の開口83b
を配線溝として適用する工程(図16(L))と、前記
ヴィアホールと前記配線溝に同時に導電体(銅膜88)
を埋め込むことにより、前記ヴィアホール内にヴィアを
形成するとともに前記配線溝内に配線を形成する工程
(図17(N))と、を有することを特徴とする半導体
装置の製造方法が提供される。
は、半導体基板(シリコン基板21)上に、キャップ膜
(窒化シリコン膜30)、第1の有機絶縁膜80、第1
の絶縁膜(シリコン酸化膜81)、第2の有機絶縁膜8
2、第2の絶縁膜(シリコン酸化膜83)、マスク材8
4が順に形成される。次の工程(図14(D))では、
マスク材84を部分的にエッチングして配線パターン形
状をもつ第1の開口84aが形成される。次の工程(図
14(F))では、第2の絶縁膜(シリコン酸化膜8
3)のうち第1の開口84aの一部に重なる部分をエッ
チングしてヴィアパターン形状をもつ第2の開口83a
が形成される。次の工程(図15(G))では、第2の
絶縁膜(シリコン酸化膜83)の第2の開口83aを通
して第2の有機絶縁膜82をエッチングしてヴィアパタ
ーン形状をもつ第3の開口82aが第2の有機絶縁膜8
2に形成される。次の工程(図15(H))では、第2
の有機絶縁膜82の第3の開口82aを通して第1の絶
縁膜(シリコン酸化膜81)をエッチングしてヴィアパ
ターン形状をもつ第4の開口81aが第1の絶縁膜(シ
リコン酸化膜81)に形成される。次の工程(図15
(I))では、第1の絶縁膜(シリコン酸化膜81)の
第4の開口81aを通して第1の有機絶縁膜80をエッ
チングしてヴィアパターン形状をもつ第5の開口80a
が第1の有機絶縁膜80に形成される。次の工程(図1
6(J))では、マスク材84の第1の開口84aを通
して第2の絶縁膜(シリコン酸化膜83)をエッチング
して配線パターン形状をもつ第6の開口83bが第2の
絶縁膜に形成される。次の工程(図16(K))では、
第1の有機絶縁膜80の第5の開口80aを通してキャ
ップ膜(窒化シリコン膜30)をエッチングしてヴィア
パターン形状をもつ第7の開口30aがキャップ膜(窒
化シリコン膜30)に形成され、該第7の開口30aと
第4の開口81aおよび第5の開口80aをヴィアホー
ルとして適用されると同時に、マスク材84が除去され
る。次の工程(図16(L))では、第2の絶縁膜(シ
リコン酸化膜83)の第6の開口83bを通して第2の
有機絶縁膜82をエッチングして配線パターン形状をも
つ第8の開口82bが第2の有機絶縁膜82に形成さ
れ、該第8の開口82bと第6の開口83bが配線溝と
して適用される。最後の工程(図17(N))では、ヴ
ィアホールと配線溝に同時に導電体(銅膜88)が埋め
込まれることにより、ヴィアホール内にヴィアが形成さ
れるとともに配線溝内に配線が形成される。
を参照して説明する。図1および図2は、本発明の原理
を説明するための図である。先ず、図1を参照して、従
来の半導体装置の製造方法について簡単に説明した後、
図2を参照して本発明の原理について説明する。
(A)に示すように、シリコン酸化膜31,33をエッ
チングした後、図1(B)に示すように有機絶縁膜32
をエッチングし、最後に、図1(C)に示すように窒化
シリコン膜30,34をエッチングしていた。従って、
図1(C)に示す最後の工程において、掘られ40およ
びボーイング41が発生するとともに、CFXデポ物4
4が堆積し、銅膜26にCu酸化物43が生成されてい
た。
(C)の工程を入れ替え、先ず、図2(B)に示すよう
に窒化シリコンエッチングの工程を実施する。このと
き、シリコン酸化膜31は、有機絶縁膜32によってマ
スクされるので、掘られ40が発生することが防止され
る。
によるプラズマエッチングが可能であることから、これ
らのガスを用いるとシリコン酸化膜31に対して高選択
比を確保できるので、掘られが発生することを防止でき
る。
と同様に、CFXデポ物44が堆積し、銅膜26にCu
酸化物43が生成されることになるが、図2(C)の工
程において、酸素または水素によるプラズマエッチング
を行えば、CFXデポ物44を揮発性のガスに転換する
ことによりこれを除去することができる。また、水素ガ
スを用いたエッチングによれば、Cu酸化物43を銅に
還元することができる。
するとともに、歩留まりを向上させることが可能にな
る。次に、図3および図4を参照して、本発明の第1の
実施の形態について説明する。なお、図22(G)まで
の工程は、従来の場合と同様であるのでその説明は省略
する。
と、図3(A)に示すように、窒化シリコン膜34をマ
スクに使用して、フッ素系ガスを使用するプラズマエッ
チングにより開口34aを通してシリコン酸化膜33を
配線形状にエッチングして開口33bを形成する。この
エッチングの最中には有機絶縁膜32はマスクとして使
用され、有機絶縁膜32の開口32aを通してその下の
シリコン酸化膜31もエッチングされ、これによりシリ
コン酸化膜31には開口31aが同時に形成される。
酸化膜31をマスクに使用し、C4F8ガスとO2ガスを
用いるプラズマエッチングにより、開口31aの下の窒
化シリコン膜30をエッチングすることにより、そこに
開口30aを形成する。窒化シリコン膜30の開口30
aとシリコン酸化膜31の開口31aは、コンタクトヴ
ィアホールとして使用され、その下には第1の配線層の
配線の一部が露出することになる。
縁膜32によって保護されているので、掘られが生じる
ことが防止される。続いて、シリコン酸化膜33の開口
33aを通して有機絶縁膜32を水素または酸素プラズ
マによってエッチングすると、有機絶縁膜32は配線形
状にパターニングされてそこには図3(C)に示す配線
用開口32bが形成される。この有機絶縁膜32の配線
用開口32bはシリコン酸化膜33の配線用開口33b
とともに第2の配線層の配線溝として使用される。
チングでは、シリコン酸化膜31に対して高選択比が得
られるので、掘られが生じることを防止できる。また、
図3(B)に示す工程で、CFXデポ物が堆積し、ま
た、銅膜26にCu酸化物が生成されることになるが、
図3(C)の工程において、水素または酸素によるプラ
ズマエッチングを行えば、CFXデポ物を揮発性のガス
に転換することによりこれを除去することができる。ま
た、水素ガスを用いたエッチングによれば、Cu酸化物
を銅に還元することができる。
程によって形成された凹部の内壁面に、スパッタリング
によりTiN又はTaNよりなるバリアメタル膜37を
50nmの厚さに形成する。
タリングにより銅膜38の下半分を100nmの厚さに
成膜した後、その上に電解メッキ法により銅膜38の上
半分を1500nmの厚さで成膜する。そして、銅膜3
8を400℃で30分間、水素雰囲気でアニール処理を
行う。なお、アニール処理は、銅膜38内で粒子を成長
させて配線の信頼性を高めるために行なわれる。
により、銅膜38を研磨し、これにより、銅膜38を第
2の配線層の配線溝とコンタクトヴィアホール内にのみ
残す。そして、第2の配線溝内の銅膜(銅膜38の上半
分)を配線として用い、また、コンタクトヴィアホール
内に残った銅膜(銅膜38の下半分)をプラグとして使
用する。
によれば、従来の方法に比較して、堀られおよびボーイ
ングの発生を抑制することが可能になるので、配線間の
容量が増大することを防止できる。
Cu酸化物を銅に還元することができるので、歩留まり
を向上させることが可能になる。更に、バリアメタルの
不連続成長点の形成を阻止できるので、銅が拡散されて
配線が短絡することを防止することが可能になる。
れる堀られおよびボーイングの量を比較した図である。
なお、掘られ量と、ボーイング量は、図6に示すように
定義される。即ち、掘られ量は、シリコン酸化膜31の
上面からの距離であり、また、ボーイング量は、シリコ
ン酸化膜33の内壁面からボーイングの最深部までの距
離である。
ーの周辺部を示す。また、「中心」とはウエハーの中心
を示す。図5から分かるように、従来の方法に比較する
と、本発明では、掘られおよびボーイングの双方を減少
させることができる。一例として、「Center」付
近では、従来法では、掘られが約36nm、ボーイング
が約12.5nm発生していたが、本発明では、掘られ
が約22.5nm、ボーイングが約3nm程度に減少し
ていることが分かる。
にバリアメタル37に不連続成長点42が形成され、こ
れが原因で銅膜38が拡散されて配線が短絡する場合が
あったが、本発明では、不連続成長点42の原因となる
ボーイングの発生を抑制することができるので、このよ
うな原因により配線が短絡することを防止できる。
すように、ボーイング量が10nm以上になると、不連
続成長点が形成される確率が高まることが明らかになっ
た。従って、ボーイング量が10nm以下となるよう
に、各種パラメータ等を設定することが望ましいと考え
られる。
膜33の内壁面の幅をW1とし、ボーイングが発生した
有機絶縁膜32の最深部の幅をW2とした場合に、W1
とW2の間に、(W2−W1)/2≦10nmの関係が
成立するように、エッチング時間等の各種パラメータを
設定することにより、不連続成長点の形成を防止するこ
とが可能になる。
第2の実施の形態による半導体装置の製造方法について
説明する。図9(A)に示すように、本発明の第2の実
施の形態では、シリコン基板21、シリコン酸化膜2
2、有機絶縁膜23、シリコン酸化膜24、バリアメタ
ル膜25、銅膜26および窒化シリコン膜30について
は、第1の実施の形態の場合と同様であり、前述した工
程によって形成される。
ン膜30の上に有機絶縁膜60をスピンコートにより1
000nmの厚さに形成する。この場合、有機絶縁膜3
2として、例えば、前述したSiLKを用いる。
D法によりシリコン酸化膜61を100nmの厚さに形
成する。更に、シリコン酸化膜61の上に膜厚100n
mの窒化シリコン膜62をプラズマCVD法により形成
した後、図20(C)と同様の工程により、窒化シリコ
ン膜62に第2の配線層に相当する形状を有する配線用
開口62aを形成する。
コン膜62の上とその開口62aの中にフォトレジスト
膜63を塗布し、これを露光、現像することにより、配
線用開口62aの中にあって第1の配線層の一部に対向
する窓をフォトレジスト膜63に形成する。その窓はコ
ンタクトヴィアに相当する形状を有している。そして、
図9(C)に示すように、フォトレジスト膜63の窓を
通してシリコン酸化膜61をエッチングし、これにより
コンタクトヴィアに相当する形状の開口61aを形成す
る。
(D)に示すように、酸素とアルゴンを用いた異方性の
プラズマエッチングによって、開口61aを通して有機
絶縁膜60をエッチングしてそこに開口60aを形成す
る。このエッチングの際にはフォトレジスト膜63が並
行してエッチングされ、除去される。したがって、フォ
トレジスト膜63を独立して除去する工程は不要にな
り、しかも、有機絶縁膜60が不必要にエッチングされ
ることはない。なお、酸素とアルゴンの代わりに、水素
(H2)ガスまたはアンモニア(NH3)ガスを用いてエ
ッチングすることも可能である。
リコン膜62をマスクに使用して、フッ素系ガスを使用
するプラズマエッチングにより開口62aを通してシリ
コン酸化膜61を配線形状にエッチングして開口61b
を形成する。
縁膜60をマスクに使用し、C4F8ガスとO2ガスを用
いるプラズマエッチングにより、開口60aの下の窒化
シリコン膜30をエッチングすることによりそこに開口
30aを形成する。窒化シリコン膜30の開口30aと
有機絶縁膜60の開口60aは、コンタクトヴィアホー
ルとして使用され、その下には第1の配線層の配線の一
部が露出することになる。また、このとき、窒化シリコ
ン膜62も並行して除去されることになる。
を通して有機絶縁膜60を水素または酸素プラズマによ
って一定時間エッチングすると、有機絶縁膜60は配線
形状にパターニングされてそこには図11(G)に示す
配線用開口60bが形成される。この有機絶縁膜60の
配線用開口60bはシリコン酸化膜61の配線用開口6
1bとともに第2の配線層の配線溝として使用される。
化シリコン膜30,62に対するエッチングを行った後
に、有機絶縁膜60に対するエッチングを行うようにし
たので、掘られが生じることを防止でき、また、SiL
Kのボーイングも小さくすることができる。また、図1
0(F)に示す工程で、CFXデポ物が堆積し、また、
銅膜26にCu酸化物が生成されることになるが、図1
1(G)の工程において、酸素または水素によるプラズ
マエッチングを行えば、CFXデポ物を揮発性のガスに
転換することによりこれを除去することができる。ま
た、水素ガスを用いたエッチングによれば、Cu酸化物
を銅に還元することができる。
ようにして形成された凹部の内壁面に、スパッタリング
によりTiN又はTaNよりなるバリアメタル膜64を
50nmの厚さに形成する。続いて、図11(I)に示
すように、スパッタリングにより銅膜65の下半分を1
00nmの厚さに成膜した後、その上に電解メッキ法に
より銅膜65の上半分を1500nmの厚さで成膜す
る。そして、銅膜65を400℃で30分間、水素雰囲
気でアニール処理を行う。なお、アニール処理は、前述
したように、銅膜65内で粒子を成長させて配線の信頼
性を高めるために行なわれる。
法により、銅膜65を研磨し、これにより、銅膜65を
第2の配線層の配線溝とコンタクトヴィアホール内にの
み残す。そして、第2の配線溝内の銅膜(銅膜65の上
半分)を配線として用い、また、コンタクトヴィアホー
ル内に残った銅膜(銅膜65の下半分)をプラグとして
使用する。
機絶縁膜32を有機絶縁膜60に置換した場合であって
も、窒化シリコン膜30,62をエッチングする工程
を、有機絶縁膜60のエッチングする工程の前に持って
くることにより、掘られおよびボーイングの発生を防止
することができる。その結果、これらに起因して配線間
の容量が増大することを防止できる。
ングによって生成されたCFXデポ物を除去するととも
に、Cu酸化物を銅に還元することが可能になる。その
結果、歩留まりを向上させることが可能になる。
より、不連続成長点の形成を阻止し、銅膜65の拡散に
よる配線の短絡を未然に防止できる。次に、図13〜図
17を参照して本発明の第3の実施の形態について説明
する。
に、下側配線層の上に複数の絶縁膜および金属膜等を形
成する。なお、図13(A)に示す、下側配線層の形成
方法については、従来の場合と同様であるのでその説明
は省略する。
6およびシリコン酸化膜24の上に以下に述べるような
複数の絶縁膜、金属膜などを形成する。即ち、銅膜26
とシリコン酸化膜24の上に、膜厚50nmの窒化シリ
コン膜30をプラズマCVD法により形成する。また、
窒化シリコン膜30の上に有機絶縁膜80をスピンコー
トにより400nmの厚さに形成する。なお、有機絶縁
膜80としては、例えば、SiLKやその他の絶縁材料
を用いる。
D法によりシリコン酸化膜81を100nmの厚さに形
成する。更に、シリコン酸化膜81の上に有機絶縁膜8
2をスピンコートにより400nmの厚さに形成する。
なお、有機絶縁膜82としては、有機絶縁膜80の場合
と同様に、SiLKやその他の絶縁材料を用いる。
D法によりシリコン酸化膜83を100nmの厚さに形
成する。更に、シリコン酸化膜83の上に膜厚100n
mの窒化シリコン膜84をプラズマCVD法により形成
する。
3(C)に示すように、窒化シリコン膜84の上にフォ
トレジスト膜85を塗布し、これを露光し、現像して窓
を形成する。
トレジスト85をマスクとして用いるフォトリソグラフ
ィー法により窒化シリコン膜84に第2の配線層に相当
する形状を有する配線用開口84aを形成する。また、
フォトレジスト膜85を酸素プラズマによってアッシン
グし、これを除去する。
リコン膜84の上とその開口84aの中にフォトレジス
ト膜86を塗布する。なお、その際、フォトレジスト膜
86は、図21(E)の場合と比較して、その膜厚が厚
くなるように形成する。フォトレジスト膜86の塗布が
完了したら、これを露光、現像することにより、配線用
開口84aの中にあって第1の配線層の一部に対向する
窓をフォトレジスト膜86に形成する。その窓はコンタ
クトヴィアに相当する形状を有している。そして、図1
4(F)に示すように、フォトレジスト膜86の窓を通
してシリコン酸化膜83をエッチングし、これによりコ
ンタクトヴィアに相当する形状の開口83aを形成す
る。
(G)に示すように、酸素とアルゴンを用いた異方性の
プラズマエッチングによって、開口83aを通して有機
絶縁膜82をエッチングしてそこに開口82aを形成す
る。このエッチングの際にはフォトレジスト膜86が並
行してエッチングされるが、前述のようにこのフォトレ
ジスト膜86は、図21(E)の場合に比較してその膜
厚が厚いので、一部分のみが除去される。
フォトレジスト膜86をマスクに使用して、フッ素系ガ
スを使用するプラズマエッチングにより開口82aを通
してシリコン酸化膜81を配線形状にエッチングして開
口81aを形成する。
アルゴンを用いた異方性のプラズマエッチングによっ
て、開口81a,82aを通して有機絶縁膜80をエッ
チングしてそこに開口80aを形成する。このエッチン
グの際にはフォトレジスト膜86が並行してエッチング
され、フォトレジスト膜86が除去される。
シリコン膜84の開口84aを通してシリコン酸化膜8
3をフッ素系ガスを使用するプラズマエッチングにより
シリコン酸化膜83を配線形状にエッチングして開口8
3bを形成する。
縁膜80をマスクに使用し、C4F8ガスとO2ガスを用
いるプラズマエッチングにより、開口80aの下の窒化
シリコン膜30をエッチングすることによりそこに開口
30aを形成する。窒化シリコン膜30の開口30aと
有機絶縁膜80の開口80aは、コンタクトヴィアホー
ルとして使用され、その下には第1の配線層の配線の一
部が露出することになる。
ン酸化膜83の開口83bを通して有機絶縁膜82を水
素または酸素プラズマによってエッチングすると、有機
絶縁膜82は配線形状にパターニングされてそこには図
16(L)に示す配線用開口82bが形成される。この
有機絶縁膜82の配線用開口82bはシリコン酸化膜8
3の配線用開口83bとともに第2の配線層の配線溝と
して使用される。
ン膜30,84に対するエッチングを行った後に、有機
絶縁膜82に対するエッチングを行うようにしたので、
ボーイングが発生することを防止できる。また、有機絶
縁膜82の下に、シリコン酸化膜81を配置するように
したので、掘られが発生することを防止できる。更に、
また、図16(K)に示す工程で、CFXデポ物が堆積
し、また、銅膜26にCu酸化物が生成されることにな
るが、図16(L)の工程において、酸素または水素に
よるプラズマエッチングを行えば、CFXデポ物を揮発
性のガスに転換することによりこれを除去することがで
きる。また、水素ガスを用いたエッチングによれば、C
u酸化物を銅に還元することができる。
に、図17(M)に示すように、スパッタリングにより
TiN又はTaNよりなるバリアメタル膜87を50n
mの厚さに形成する。続いて、図17(N)に示すよう
に、スパッタリングにより銅膜88の下半分を100n
mの厚さに成膜した後、その上に電解メッキ法により銅
膜88の上半分を1500nmの厚さで成膜する。そし
て、銅膜88を400℃で30分間、水素雰囲気でアニ
ール処理を行う。なお、アニール処理は、前述したよう
に、銅膜88内で粒子を成長させて配線の信頼性を高め
るために行なわれる。
法により、銅膜88を研磨し、これにより、銅膜88を
第2の配線層の配線溝とコンタクトヴィアホール内にの
み残す。そして、第2の配線溝内の銅膜(銅膜88の上
半分)を配線として用い、また、コンタクトヴィアホー
ル内に残った銅膜(銅膜88の下半分)をプラグとして
使用する。
機絶縁膜32を、有機絶縁膜80、シリコン酸化膜81
および有機絶縁膜82に置換した場合であっても、窒化
シリコン膜30,84をエッチングする工程を、有機絶
縁膜82のエッチングする工程の前に持ってくることに
より、掘られおよびボーイングの発生を防止することが
できる。また、窒化シリコン膜30,84のエッチング
によって生成されたCFXデポ物を除去するとともに、
Cu酸化物を銅に還元することが可能になる。その結
果、ボーイングや掘られによって配線容量が増大するこ
とを防止することができるとともに、歩留まりを向上さ
せることが可能になる。
では、窒化シリコン(窒化シリコン膜30,34,6
2,84)を使用したが、窒化シリコンの代わりに炭化
シリコン(SiC)を用いることも可能である。
に示すように、シリコン酸化膜61の上に窒化シリコン
膜62を形成するようにしたが、図18(A)に示すよ
うに、窒化シリコン膜62の上にシリコン酸化膜61を
形成するようにしてもよい。
(A)に示す窒化シリコン膜30,62の代わりにSi
C膜(炭化窒素膜)90,91を使用することも可能で
ある。
いて形成したデバイスの断面図である。第1の実施の形
態では、第1と第2の配線に関してその形成方法を示し
たが、図19に示すように、第2の配線層よりも上の層
についても、前述の場合と同様の工程を繰り返すことに
より、多層構造を有する配線を形成することが可能であ
る。
についても、同様に、前述の工程を繰り返すことによ
り、多層構造を有する配線を形成することが可能であ
る。 (付記1) 半導体基板上に、キャップ膜、第1の絶縁
膜、有機絶縁膜、第2の絶縁膜、マスク材を順に形成す
る工程と、前記マスク材を部分的にエッチングして配線
パターン形状をもつ第1の開口を形成する工程と、前記
第2の絶縁膜のうち前記第1の開口の一部に重なる部分
をエッチングしてヴィアパターン形状をもつ第2の開口
を形成する工程と、前記第2の絶縁膜の前記第2の開口
を通して前記有機絶縁膜をエッチングして前記ヴィアパ
ターン形状をもつ第3の開口を前記有機絶縁膜に形成す
る工程と、前記マスク材の前記第1の開口を通して前記
第2の絶縁膜をエッチングすることにより、前記配線パ
ターン形状を有する第4の開口を前記第2の絶縁膜に形
成すると同時に、前記有機絶縁膜の前記第3の開口を通
して前記第1の絶縁膜をエッチングすることにより前記
ヴィアパターン形状を持つ第5の開口を前記第1の絶縁
膜に形成する工程と、前記第1の絶縁膜の前記第5の開
口を通して前記キャップ膜をエッチングして前記ヴィア
パターン形状をもつ第6の開口を前記キャップ膜に形成
して、該第6の開口と前記第5の開口をヴィアホールと
して適用すると同時に、前記マスク材を除去する工程
と、前記第2の絶縁膜の前記第4の開口を通して前記有
機絶縁膜をエッチングして前記配線パターン形状をもつ
第7の開口を前記有機絶縁膜に形成し、該第7の開口と
前記第4の開口を配線溝として適用する工程と、前記ヴ
ィアホールと前記配線溝に同時に導電体を埋め込むこと
により、前記ヴィアホール内にヴィアを形成するととも
に前記配線溝内に配線を形成する工程と、を有すること
を特徴とする半導体装置の製造方法。
2)ガスもしくはアンモニア(NH3)ガスまたはこれら
の混合ガスによるプラズマエッチングによって形成され
ることを特徴とする付記1記載の半導体装置の製造方
法。
前記第7の開口の側壁間の最大幅をW2とし、前記第2
の絶縁膜に形成された前記第4の開口の側壁間の最大幅
をW1とした場合に、W1≧W2の関係が成立すること
を特徴とする付記1記載の半導体装置の製造方法。
は、(W2−W1)/2≦10nmの関係が成立するこ
とを特徴とする付記3記載の半導体装置の製造方法。 (付記5) 前記マスク材および前記キャップ膜は、窒
化シリコンまたは炭化シリコンによって構成されている
ことを特徴とする付記1記載の半導体装置の製造方法。
系ポリマー、アリルエーテル系ポリマー、有機SOG、
無機SOGまたはシリコンオキシカーバイト(SiO
C)の何れかによって構成されていることを特徴とする
付記1記載の半導体装置の製造方法。
膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程
と、前記マスク材を部分的にエッチングして配線パター
ン形状をもつ第1の開口を形成する工程と、前記絶縁膜
のうち前記第1の開口の一部に重なる部分をエッチング
してヴィアパターン形状をもつ第2の開口を形成する工
程と、前記絶縁膜の前記第2の開口を通して前記有機絶
縁膜をエッチングして前記ヴィアパターン形状をもつ第
3の開口を前記有機絶縁膜に形成する工程と、前記マス
ク材の前記第1の開口を通して前記絶縁膜をエッチング
することにより、前記配線パターン形状を有する第4の
開口を前記絶縁膜に形成する工程と、前記有機絶縁膜の
前記第3の開口を通して前記キャップ膜をエッチングす
ることにより、前記ヴィアパターン形状を有する第5の
開口を前記キャップ膜に形成し、該第5の開口と前記第
3の開口をヴィアホールとして適用すると同時に、前記
マスク材を除去する工程と、前記絶縁膜の前記第4の開
口を通して前記有機絶縁膜をエッチングすることによ
り、前記配線パターン形状を有する第6の開口を前記有
機絶縁膜に形成し、該第6の開口と前記第4の開口を配
線溝として適用する工程と、前記ヴィアホールと前記配
線溝に同時に導電体を埋め込むことにより、前記ヴィア
ホール内にヴィアを形成するとともに前記配線溝内に配
線を形成する工程と、を有することを特徴とする半導体
装置の製造方法。
2)ガスまたはアンモニア(NH3)ガスによるプラズマ
エッチングによって形成されることを特徴とする付記7
記載の半導体装置の製造方法。
前記第6の開口の側壁間の最大幅をW2とし、前記絶縁
膜に形成された前記第4の開口の側壁間の最大幅をW1
とした場合に、W1≧W2の関係が成立することを特徴
とする付記7記載の半導体装置の製造方法。
には、(W2−W1)/2≦10nmの関係が成立する
ことを特徴とする付記8記載の半導体装置の製造方法。 (付記11) 前記マスク材およびキャップ膜は、窒化
シリコンまたは炭化シリコンによって構成されているこ
とを特徴とする付記7記載の半導体装置の製造方法。
素系ポリマー、アリルエーテル系ポリマー、有機SO
G、無機SOGまたはシリコンオキシカーバイト(Si
OC)の何れかによって構成されていることを特徴とす
る付記7記載の半導体装置の製造方法。
膜、第1の有機絶縁膜、第1の絶縁膜、第2の有機絶縁
膜、第2の絶縁膜、マスク材を順に形成する工程と、前
記マスク材を部分的にエッチングして配線パターン形状
をもつ第1の開口を形成する工程と、前記第2の絶縁膜
のうち前記第1の開口の一部に重なる部分をエッチング
してヴィアパターン形状をもつ第2の開口を形成する工
程と、前記第2の絶縁膜の前記第2の開口を通して前記
第2の有機絶縁膜をエッチングして前記ヴィアパターン
形状をもつ第3の開口を前記第2の有機絶縁膜に形成す
る工程と、前記第2の有機絶縁膜の前記第3の開口を通
して前記第1の絶縁膜をエッチングして前記ヴィアパタ
ーン形状をもつ第4の開口を前記第1の絶縁膜に形成す
る工程と、前記第1の絶縁膜の前記第4の開口を通して
前記第1の有機絶縁膜をエッチングして前記ヴィアパタ
ーン形状をもつ第5の開口を前記第1の有機絶縁膜に形
成する工程と、前記マスク材の前記第1の開口を通して
前記第2の絶縁膜をエッチングして前記配線パターン形
状をもつ第6の開口を前記第2の有機絶縁膜に形成する
工程と、前記第1の有機絶縁膜の前記第5の開口を通し
て前記キャップ膜をエッチングして前記ヴィアパターン
形状をもつ第7の開口を前記キャップ膜に形成し、該第
7の開口と前記第4の開口および前記第5の開口をヴィ
アホールとして適用すると同時に、前記マスク材を除去
する工程と、前記第2の絶縁膜の前記第6の開口を通し
て前記第2の有機絶縁膜をエッチングして前記配線パタ
ーン形状をもつ第8の開口を前記第2の有機絶縁膜に形
成し、該第8の開口と前記第6の開口を配線溝として適
用する工程と、前記ヴィアホールと前記配線溝に同時に
導電体を埋め込むことにより、前記ヴィアホール内にヴ
ィアを形成するとともに前記配線溝内に配線を形成する
工程と、を有することを特徴とする半導体装置の製造方
法。
(H2)ガスまたはアンモニア(NH3)ガスによるプラ
ズマエッチングによって形成されることを特徴とする付
記13記載の半導体装置の製造方法。
成された前記第8の開口の側壁間の最大幅をW2とし、
前記第2の絶縁膜に形成された前記第6の開口の側壁間
の最大幅をW1とした場合に、W1≧W2の関係が成立
することを特徴とする付記13記載の半導体装置の製造
方法。
には、(W2−W1)/2≦10nmの関係が成立する
ことを特徴とする付記15記載の半導体装置の製造方
法。 (付記17) 前記マスク材およびキャップ膜は、窒化
シリコンまたは炭化シリコンによって構成されているこ
とを特徴とする付記13記載の半導体装置の製造方法。
び前記第2の有機絶縁膜は、炭化水素系ポリマー、アリ
ルエーテル系ポリマー、有機SOG、無機SOGまたは
シリコンオキシカーバイト(SiOC)の何れかによっ
て構成されていることを特徴とする付記13記載の半導
体装置の製造方法。
基板上に、キャップ膜、第1の絶縁膜、有機絶縁膜、第
2の絶縁膜、マスク材を順に形成する工程と、前記マス
ク材を部分的にエッチングして配線パターン形状をもつ
第1の開口を形成する工程と、前記第2の絶縁膜のうち
前記第1の開口の一部に重なる部分をエッチングしてヴ
ィアパターン形状をもつ第2の開口を形成する工程と、
前記第2の絶縁膜の前記第2の開口を通して前記有機絶
縁膜をエッチングして前記ヴィアパターン形状をもつ第
3の開口を前記有機絶縁膜に形成する工程と、前記マス
ク材の前記第1の開口を通して前記第2の絶縁膜をエッ
チングすることにより、前記配線パターン形状を有する
第4の開口を前記第2の絶縁膜に形成すると同時に、前
記有機絶縁膜の前記第3の開口を通して前記第1の絶縁
膜をエッチングすることにより前記ヴィアパターン形状
を持つ第5の開口を前記第1の絶縁膜に形成する工程
と、前記第1の絶縁膜の前記第5の開口を通して前記キ
ャップ膜をエッチングして前記ヴィアパターン形状をも
つ第6の開口を前記キャップ膜に形成して、該第6の開
口と前記第5の開口をヴィアホールとして適用すると同
時に、前記マスク材を除去する工程と、前記第2の絶縁
膜の前記第4の開口を通して前記有機絶縁膜をエッチン
グして前記配線パターン形状をもつ第7の開口を前記有
機絶縁膜に形成し、該第7の開口と前記第4の開口を配
線溝として適用する工程と、前記ヴィアホールと前記配
線溝に同時に導電体を埋め込むことにより、前記ヴィア
ホール内にヴィアを形成するとともに前記配線溝内に配
線を形成する工程と、を設けるようにしたので、ボーイ
ングおよび堀られが形成されることを防止できる。
導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マス
ク材を順に形成する工程と、前記マスク材を部分的にエ
ッチングして配線パターン形状をもつ第1の開口を形成
する工程と、前記絶縁膜のうち前記第1の開口の一部に
重なる部分をエッチングしてヴィアパターン形状をもつ
第2の開口を形成する工程と、前記絶縁膜の前記第2の
開口を通して前記有機絶縁膜をエッチングして前記ヴィ
アパターン形状をもつ第3の開口を前記有機絶縁膜に形
成する工程と、前記マスク材の前記第1の開口を通して
前記絶縁膜をエッチングすることにより、前記配線パタ
ーン形状を有する第4の開口を前記絶縁膜に形成する工
程と、前記有機絶縁膜の前記第3の開口を通して前記キ
ャップ膜をエッチングすることにより、前記ヴィアパタ
ーン形状を有する第5の開口を前記キャップ膜に形成
し、該第5の開口と前記第3の開口をヴィアホールとし
て適用すると同時に、前記マスク材を除去する工程と、
前記絶縁膜の前記第4の開口を通して前記有機絶縁膜を
エッチングすることにより、前記配線パターン形状を有
する第6の開口を前記有機絶縁膜に形成し、該第6の開
口と前記第4の開口を配線溝として適用する工程と、前
記ヴィアホールと前記配線溝に同時に導電体を埋め込む
ことにより、前記ヴィアホール内にヴィアを形成すると
ともに前記配線溝内に配線を形成する工程と、を設ける
ようにしたので、歩留まりを向上させることが可能にな
る。
導体基板上に、キャップ膜、第1の有機絶縁膜、第1の
絶縁膜、第2の有機絶縁膜、第2の絶縁膜、マスク材を
順に形成する工程と、前記マスク材を部分的にエッチン
グして配線パターン形状をもつ第1の開口を形成する工
程と、前記第2の絶縁膜のうち前記第1の開口の一部に
重なる部分をエッチングしてヴィアパターン形状をもつ
第2の開口を形成する工程と、前記第2の絶縁膜の前記
第2の開口を通して前記第2の有機絶縁膜をエッチング
して前記ヴィアパターン形状をもつ第3の開口を前記第
2の有機絶縁膜に形成する工程と、前記第2の有機絶縁
膜の前記第3の開口を通して前記第1の絶縁膜をエッチ
ングして前記ヴィアパターン形状をもつ第4の開口を前
記第1の絶縁膜に形成する工程と、前記第1の絶縁膜の
前記第4の開口を通して前記第1の有機絶縁膜をエッチ
ングして前記ヴィアパターン形状をもつ第5の開口を前
記第1の有機絶縁膜に形成する工程と、前記マスク材の
前記第1の開口を通して前記第2の絶縁膜をエッチング
して前記配線パターン形状をもつ第6の開口を前記第2
の絶縁膜に形成する工程と、前記第1の有機絶縁膜の前
記第5の開口を通して前記キャップ膜をエッチングして
前記ヴィアパターン形状をもつ第7の開口を前記キャッ
プ膜に形成し、該第7の開口と前記第4の開口および前
記第5の開口をヴィアホールとして適用すると同時に、
前記マスク材を除去する工程と、前記第2の絶縁膜の前
記第6の開口を通して前記第2の有機絶縁膜をエッチン
グして前記配線パターン形状をもつ第8の開口を前記第
2の有機絶縁膜に形成し、該第8の開口と前記第6の開
口を配線溝として適用する工程と、前記ヴィアホールと
前記配線溝に同時に導電体を埋め込むことにより、前記
ヴィアホール内にヴィアを形成するとともに前記配線溝
内に配線を形成する工程と、を設けるようにしたので、
配線容量が増加することを防止するとともに、配線が短
絡することを防止できる。
装置の製造方法の概略を説明する図である。
明する図である。
製造方法を説明する図である。
製造方法を説明する図である。
よびボーイングの量を比較した図である。
ある。
示す図である。
製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
の製造方法を説明する図である。
ある。
図である。
の断面を示す図である。
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
る。
Claims (10)
- 【請求項1】 半導体基板上に、キャップ膜、第1の絶
縁膜、有機絶縁膜、第2の絶縁膜、マスク材を順に形成
する工程と、 前記マスク材を部分的にエッチングして配線パターン形
状をもつ第1の開口を形成する工程と、 前記第2の絶縁膜のうち前記第1の開口の一部に重なる
部分をエッチングしてヴィアパターン形状をもつ第2の
開口を形成する工程と、 前記第2の絶縁膜の前記第2の開口を通して前記有機絶
縁膜をエッチングして前記ヴィアパターン形状をもつ第
3の開口を前記有機絶縁膜に形成する工程と、 前記マスク材の前記第1の開口を通して前記第2の絶縁
膜をエッチングすることにより、前記配線パターン形状
を有する第4の開口を前記第2の絶縁膜に形成すると同
時に、前記有機絶縁膜の前記第3の開口を通して前記第
1の絶縁膜をエッチングすることにより前記ヴィアパタ
ーン形状を持つ第5の開口を前記第1の絶縁膜に形成す
る工程と、 前記第1の絶縁膜の前記第5の開口を通して前記キャッ
プ膜をエッチングして前記ヴィアパターン形状をもつ第
6の開口を前記キャップ膜に形成して、該第6の開口と
前記第5の開口をヴィアホールとして適用すると同時
に、前記マスク材を除去する工程と、 前記第2の絶縁膜の前記第4の開口を通して前記有機絶
縁膜をエッチングして前記配線パターン形状をもつ第7
の開口を前記有機絶縁膜に形成し、該第7の開口と前記
第4の開口を配線溝として適用する工程と、 前記ヴィアホールと前記配線溝に同時に導電体を埋め込
むことにより、前記ヴィアホール内にヴィアを形成する
とともに前記配線溝内に配線を形成する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項2】 前記第7の開口は、水素(H2)ガスも
しくはアンモニア(NH3)ガスまたはこれらの混合ガ
スによるプラズマエッチングによって形成されることを
特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記有機絶縁膜に形成された前記第7の
開口の側壁間の最大幅をW2とし、前記第2の絶縁膜に
形成された前記第4の開口の側壁間の最大幅をW1とし
た場合に、W1≧W2の関係が成立することを特徴とす
る請求項1記載の半導体装置の製造方法。 - 【請求項4】 前記W1と前記W2との間には、(W2
−W1)/2≦10nmの関係が成立することを特徴と
する請求項3記載の半導体装置の製造方法。 - 【請求項5】 前記マスク材および前記キャップ膜は、
窒化シリコンまたは炭化シリコンによって構成されてい
ることを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項6】 前記有機絶縁膜は、炭化水素系ポリマ
ー、アリルエーテル系ポリマー、有機SOG、無機SO
Gまたはシリコンオキシカーバイト(SiOC)の何れ
かによって構成されていることを特徴とする請求項1記
載の半導体装置の製造方法。 - 【請求項7】 半導体基板上に、キャップ膜、有機絶縁
膜、絶縁膜、マスク材を順に形成する工程と、 前記マスク材を部分的にエッチングして配線パターン形
状をもつ第1の開口を形成する工程と、 前記絶縁膜のうち前記第1の開口の一部に重なる部分を
エッチングしてヴィアパターン形状をもつ第2の開口を
形成する工程と、 前記絶縁膜の前記第2の開口を通して前記有機絶縁膜を
エッチングして前記ヴィアパターン形状をもつ第3の開
口を前記有機絶縁膜に形成する工程と、 前記マスク材の前記第1の開口を通して前記絶縁膜をエ
ッチングすることにより、前記配線パターン形状を有す
る第4の開口を前記絶縁膜に形成する工程と、 前記有機絶縁膜の前記第3の開口を通して前記キャップ
膜をエッチングすることにより、前記ヴィアパターン形
状を有する第5の開口を前記キャップ膜に形成し、該第
5の開口と前記第3の開口をヴィアホールとして適用す
ると同時に、前記マスク材を除去する工程と、 前記絶縁膜の前記第4の開口を通して前記有機絶縁膜を
エッチングすることにより、前記配線パターン形状を有
する第6の開口を前記有機絶縁膜に形成し、該第6の開
口と前記第4の開口を配線溝として適用する工程と、 前記ヴィアホールと前記配線溝に同時に導電体を埋め込
むことにより、前記ヴィアホール内にヴィアを形成する
とともに前記配線溝内に配線を形成する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項8】 前記第6の開口は、水素(H2)ガスま
たはアンモニア(NH3)ガスによるプラズマエッチン
グによって形成されることを特徴とする請求項7記載の
半導体装置の製造方法。 - 【請求項9】 半導体基板上に、キャップ膜、第1の有
機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶
縁膜、マスク材を順に形成する工程と、 前記マスク材を部分的にエッチングして配線パターン形
状をもつ第1の開口を形成する工程と、 前記第2の絶縁膜のうち前記第1の開口の一部に重なる
部分をエッチングしてヴィアパターン形状をもつ第2の
開口を形成する工程と、 前記第2の絶縁膜の前記第2の開口を通して前記第2の
有機絶縁膜をエッチングして前記ヴィアパターン形状を
もつ第3の開口を前記第2の有機絶縁膜に形成する工程
と、 前記第2の有機絶縁膜の前記第3の開口を通して前記第
1の絶縁膜をエッチングして前記ヴィアパターン形状を
もつ第4の開口を前記第1の絶縁膜に形成する工程と、 前記第1の絶縁膜の前記第4の開口を通して前記第1の
有機絶縁膜をエッチングして前記ヴィアパターン形状を
もつ第5の開口を前記第1の有機絶縁膜に形成する工程
と、 前記マスク材の前記第1の開口を通して前記第2の絶縁
膜をエッチングして前記配線パターン形状をもつ第6の
開口を前記第2の絶縁膜に形成する工程と、 前記第1の有機絶縁膜の前記第5の開口を通して前記キ
ャップ膜をエッチングして前記ヴィアパターン形状をも
つ第7の開口を前記キャップ膜に形成し、該第7の開口
と前記第4の開口および前記第5の開口をヴィアホール
として適用すると同時に、前記マスク材を除去する工程
と、 前記第2の絶縁膜の前記第6の開口を通して前記第2の
有機絶縁膜をエッチングして前記配線パターン形状をも
つ第8の開口を前記第2の有機絶縁膜に形成し、該第8
の開口と前記第6の開口を配線溝として適用する工程
と、 前記ヴィアホールと前記配線溝に同時に導電体を埋め込
むことにより、前記ヴィアホール内にヴィアを形成する
とともに前記配線溝内に配線を形成する工程と、を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項10】 前記第8の開口は、水素(H2)ガス
またはアンモニア(NH3)ガスによるプラズマエッチ
ングによって形成されることを特徴とする請求項9記載
の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054304A JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
TW092100799A TWI263303B (en) | 2002-02-28 | 2003-01-15 | Manufacturing method of semiconductor device |
AU2003248343A AU2003248343A1 (en) | 2002-02-28 | 2003-01-24 | Process for producing semiconductor device |
CNB038046903A CN100336199C (zh) | 2002-02-28 | 2003-01-24 | 半导体装置的制造方法 |
PCT/JP2003/000691 WO2003073498A1 (fr) | 2002-02-28 | 2003-01-24 | Procede de production d'un dispositif semiconducteur |
US10/924,847 US7163887B2 (en) | 2002-02-28 | 2004-08-25 | Method for fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002054304A JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258090A true JP2003258090A (ja) | 2003-09-12 |
JP4293752B2 JP4293752B2 (ja) | 2009-07-08 |
Family
ID=27764392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002054304A Expired - Lifetime JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7163887B2 (ja) |
JP (1) | JP4293752B2 (ja) |
CN (1) | CN100336199C (ja) |
AU (1) | AU2003248343A1 (ja) |
TW (1) | TWI263303B (ja) |
WO (1) | WO2003073498A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005055305A1 (ja) * | 2003-12-04 | 2005-06-16 | Tokyo Electron Limited | 半導体基板導電層表面の清浄化方法 |
JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
US7075182B2 (en) | 2004-04-27 | 2006-07-11 | Fujitsu Limited | Semiconductor device |
WO2007078011A1 (ja) * | 2006-01-06 | 2007-07-12 | Nec Corporation | 多層配線の製造方法と多層配線構造 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2257200C1 (ru) * | 2004-05-12 | 2005-07-27 | Кутушов Михаил Владимирович | Лекарственное средство |
JP5143769B2 (ja) * | 2008-03-12 | 2013-02-13 | 東京エレクトロン株式会社 | 半導体装置およびその製造方法 |
JP5342811B2 (ja) * | 2008-06-09 | 2013-11-13 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
JP2012156356A (ja) * | 2011-01-27 | 2012-08-16 | Elpida Memory Inc | 半導体装置の製造方法 |
JP6138439B2 (ja) * | 2012-09-05 | 2017-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9865501B2 (en) | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
US9469912B2 (en) | 2014-04-21 | 2016-10-18 | Lam Research Corporation | Pretreatment method for photoresist wafer processing |
US9472377B2 (en) | 2014-10-17 | 2016-10-18 | Lam Research Corporation | Method and apparatus for characterizing metal oxide reduction |
US10727122B2 (en) * | 2014-12-08 | 2020-07-28 | International Business Machines Corporation | Self-aligned via interconnect structures |
TWI552353B (zh) * | 2014-12-15 | 2016-10-01 | 旺宏電子股份有限公司 | 半導體元件及其製造方法 |
US9449915B2 (en) | 2014-12-24 | 2016-09-20 | Macronix International Co., Ltd. | Semiconductor device and method of manufacturing the same |
US10443146B2 (en) | 2017-03-30 | 2019-10-15 | Lam Research Corporation | Monitoring surface oxide on seed layers during electroplating |
CN112447510A (zh) * | 2019-08-30 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3150095B2 (ja) * | 1996-12-12 | 2001-03-26 | 日本電気株式会社 | 多層配線構造の製造方法 |
JPH11186391A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3501280B2 (ja) | 1998-08-31 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
JP2000299376A (ja) * | 1999-04-14 | 2000-10-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2001156170A (ja) * | 1999-11-30 | 2001-06-08 | Sony Corp | 多層配線の製造方法 |
US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
JP2003023072A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
TW548736B (en) * | 2001-07-12 | 2003-08-21 | Nec Electronics Corp | Semiconductor device fabricating method and treating liquid |
JP4538995B2 (ja) * | 2001-07-18 | 2010-09-08 | ソニー株式会社 | 半導体装置およびその製造方法 |
US6620727B2 (en) * | 2001-08-23 | 2003-09-16 | Texas Instruments Incorporated | Aluminum hardmask for dielectric etch |
-
2002
- 2002-02-28 JP JP2002054304A patent/JP4293752B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-15 TW TW092100799A patent/TWI263303B/zh not_active IP Right Cessation
- 2003-01-24 CN CNB038046903A patent/CN100336199C/zh not_active Expired - Fee Related
- 2003-01-24 AU AU2003248343A patent/AU2003248343A1/en not_active Abandoned
- 2003-01-24 WO PCT/JP2003/000691 patent/WO2003073498A1/ja active Application Filing
-
2004
- 2004-08-25 US US10/924,847 patent/US7163887B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005055305A1 (ja) * | 2003-12-04 | 2005-06-16 | Tokyo Electron Limited | 半導体基板導電層表面の清浄化方法 |
EP1691403A1 (en) * | 2003-12-04 | 2006-08-16 | Tokyo Electron Limited | Method of cleaning semiconductor substrate conductive layer surface |
EP1691403A4 (en) * | 2003-12-04 | 2009-04-15 | Tokyo Electron Ltd | METHOD FOR CLEANING THE CONDUCTIVE COATING SURFACE OF A SEMICONDUCTOR SUBSTRATE |
US7713864B2 (en) | 2003-12-04 | 2010-05-11 | Tokyo Electron Limited | Method of cleaning semiconductor substrate conductive layer surface |
US7075182B2 (en) | 2004-04-27 | 2006-07-11 | Fujitsu Limited | Semiconductor device |
JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
WO2007078011A1 (ja) * | 2006-01-06 | 2007-07-12 | Nec Corporation | 多層配線の製造方法と多層配線構造 |
Also Published As
Publication number | Publication date |
---|---|
US7163887B2 (en) | 2007-01-16 |
TWI263303B (en) | 2006-10-01 |
AU2003248343A1 (en) | 2003-09-09 |
CN100336199C (zh) | 2007-09-05 |
WO2003073498A1 (fr) | 2003-09-04 |
CN1639859A (zh) | 2005-07-13 |
US20050020057A1 (en) | 2005-01-27 |
TW200303599A (en) | 2003-09-01 |
JP4293752B2 (ja) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3501280B2 (ja) | 半導体装置の製造方法 | |
JP4293752B2 (ja) | 半導体装置の製造方法 | |
US20020001941A1 (en) | Semiconductor device manufacturing method | |
CN101320706B (zh) | 形成多层半导体结构与其双层镶嵌凹陷的方法 | |
JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
JP2002009150A (ja) | 半導体装置、その製造方法及び製造装置 | |
JPH05243402A (ja) | 半導体装置の製造方法 | |
US6774031B2 (en) | Method of forming dual-damascene structure | |
JP2003017564A (ja) | 半導体装置およびその製造方法 | |
US7375028B2 (en) | Method for manufacturing a semiconductor device | |
JPH11162982A (ja) | 半導体装置の製造方法 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
JP2000223490A (ja) | 半導体装置の製造方法 | |
JP2006179515A (ja) | 半導体素子の製造方法、及びエッチング方法 | |
KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
KR100833424B1 (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
KR100322887B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP3958071B2 (ja) | 半導体装置製造方法 | |
JP2004031637A (ja) | 配線構造の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |