JP3150095B2 - 多層配線構造の製造方法 - Google Patents
多層配線構造の製造方法Info
- Publication number
- JP3150095B2 JP3150095B2 JP34125997A JP34125997A JP3150095B2 JP 3150095 B2 JP3150095 B2 JP 3150095B2 JP 34125997 A JP34125997 A JP 34125997A JP 34125997 A JP34125997 A JP 34125997A JP 3150095 B2 JP3150095 B2 JP 3150095B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- forming
- via hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 98
- 239000010949 copper Substances 0.000 claims description 98
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 95
- 239000010410 layer Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- QAMFBRUWYYMMGJ-UHFFFAOYSA-N hexafluoroacetylacetone Chemical compound FC(F)(F)C(=O)CC(=O)C(F)(F)F QAMFBRUWYYMMGJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 16
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 9
- 239000005751 Copper oxide Substances 0.000 description 9
- 229910000431 copper oxide Inorganic materials 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150095744 tin-9.1 gene Proteins 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 238000009489 vacuum treatment Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
る銅または銅を主成分とする多層配線構造およびその製
造方法に関するものである。
る銅または銅を主成分とする多層配線構造およびその製
造方法に関するものである。
【０００２】
【従来の技術】一般に、半導体装置では、集積度の向上
にともなって、配線遅延の増大や、配線の信頼性の劣化
などの問題が生じている。その解決方法として、従来の
Ａｌ合金配線に比較して、より低抵抗で、融点の高い銅
を配線材料の主成分とする銅配線の開発が盛んに行われ
ている。
にともなって、配線遅延の増大や、配線の信頼性の劣化
などの問題が生じている。その解決方法として、従来の
Ａｌ合金配線に比較して、より低抵抗で、融点の高い銅
を配線材料の主成分とする銅配線の開発が盛んに行われ
ている。
【０００３】しかしながら、銅を主成分とする銅配線で
は、酸化がされやすく、安定な自然酸化被膜ができない
ため、プロセス中に、銅配線自体、酸化されてしまうこ
とがあるため、銅配線を酸化なしで製造することは、難
しいという問題がある。また、銅はシリコン（以下、Ｓ
ｉ）酸化膜やＳｉ中の拡散速度が速く、銅が層間絶縁膜
中や、Ｓｉ中に拡散した場合、配線間のリーク電流の増
加や、接合リーク電流の増加など、デバイス特性の劣化
が生じる問題もある。
は、酸化がされやすく、安定な自然酸化被膜ができない
ため、プロセス中に、銅配線自体、酸化されてしまうこ
とがあるため、銅配線を酸化なしで製造することは、難
しいという問題がある。また、銅はシリコン（以下、Ｓ
ｉ）酸化膜やＳｉ中の拡散速度が速く、銅が層間絶縁膜
中や、Ｓｉ中に拡散した場合、配線間のリーク電流の増
加や、接合リーク電流の増加など、デバイス特性の劣化
が生じる問題もある。
【０００４】従来、このような問題を解決するために、
図１に示すような多層配線構造（Proceedings of 1994
VLSI Multilevel Interconnection Conference,pp.49-5
5：引用例１と呼ぶ）が提案されている。
図１に示すような多層配線構造（Proceedings of 1994
VLSI Multilevel Interconnection Conference,pp.49-5
5：引用例１と呼ぶ）が提案されている。
【０００５】引用例１に示された従来の多層配線構造
は、銅の拡散を防止するバリアメタル１として、Ｔａな
どを銅とＳｉ酸化膜２との間に挟む構造である。具体的
に説明すると、下部に設けられたＳｉ酸化膜２内に形成
された溝が形成される一方、上部に設けられたＳｉ酸化
膜２中にも、ビアホール或いは溝が形成されている。こ
のうち、下部のＳｉ酸化膜２中の溝には、Ｔａ等のバリ
アメタル１が被着され、当該バリアメタル４上に、第一
層目の配線層４として、銅配線が形成されている。同様
に、上部のＳｉ酸化膜２のビアホール及び溝にも、バリ
アメタル１が形成され、且つ、このバリアメタル１上に
も、第二層目の配線５を構成する銅配線が形成されてい
る。第二層目の配線５の内、ビアホール中に形成された
第二層目の配線５は、第一層目の配線４と電気的に接続
され、バリアメタル１とともにビアプラグ６を形成して
いる。更に、第一層目の配線４の表面には、銅の酸化を
抑制する作用があるボロン注入層３が設けられている。
は、銅の拡散を防止するバリアメタル１として、Ｔａな
どを銅とＳｉ酸化膜２との間に挟む構造である。具体的
に説明すると、下部に設けられたＳｉ酸化膜２内に形成
された溝が形成される一方、上部に設けられたＳｉ酸化
膜２中にも、ビアホール或いは溝が形成されている。こ
のうち、下部のＳｉ酸化膜２中の溝には、Ｔａ等のバリ
アメタル１が被着され、当該バリアメタル４上に、第一
層目の配線層４として、銅配線が形成されている。同様
に、上部のＳｉ酸化膜２のビアホール及び溝にも、バリ
アメタル１が形成され、且つ、このバリアメタル１上に
も、第二層目の配線５を構成する銅配線が形成されてい
る。第二層目の配線５の内、ビアホール中に形成された
第二層目の配線５は、第一層目の配線４と電気的に接続
され、バリアメタル１とともにビアプラグ６を形成して
いる。更に、第一層目の配線４の表面には、銅の酸化を
抑制する作用があるボロン注入層３が設けられている。
【０００６】また、従来の多層配線の製造方法として、
ピアプラグを形成する際の前処理として、希釈弗酸溶液
に液浸する方法（Proceedings of 1995 VLSI Multileve
l Interconnection Conference,pp.337-339：引用例２
と呼ぶ）が報告されている。引用例２に示された従来の
処理方法では、バリア銅を堆積する直前に弗酸：純水＝
１：５０の希釈弗酸で銅表面のクリーニング処理を行う
ことを特徴としている。
ピアプラグを形成する際の前処理として、希釈弗酸溶液
に液浸する方法（Proceedings of 1995 VLSI Multileve
l Interconnection Conference,pp.337-339：引用例２
と呼ぶ）が報告されている。引用例２に示された従来の
処理方法では、バリア銅を堆積する直前に弗酸：純水＝
１：５０の希釈弗酸で銅表面のクリーニング処理を行う
ことを特徴としている。
【０００７】
【発明が解決しようとする課題】一方、銅配線が必要と
なる微細な多層配線では、ビアホールの直径が０．３ミ
クロン以下程度まで、微小にすることが要求されてい
る。このように、ビアホールの直径が微小になると、第
一層目の配線と、第二層目の配線を形成するビアプラグ
との間の接触面積も小さくなり、したがって、両配線間
の接触抵抗が大きくなる。実際、引用例１及び２に示さ
れた従来の多層配線構造及び製造方法では、ビアプラグ
接続部分の接触抵抗率は、１．５ｘ１０ -8 Ωｃｍとな
り、この接触抵抗率から、直径０．３ミクロンのビア接
続の接触抵抗を計算すると、２１Ωという大きな値とな
る。このように、接触抵抗が大きくなると、配線遅延が
増大するという問題が生じる。
なる微細な多層配線では、ビアホールの直径が０．３ミ
クロン以下程度まで、微小にすることが要求されてい
る。このように、ビアホールの直径が微小になると、第
一層目の配線と、第二層目の配線を形成するビアプラグ
との間の接触面積も小さくなり、したがって、両配線間
の接触抵抗が大きくなる。実際、引用例１及び２に示さ
れた従来の多層配線構造及び製造方法では、ビアプラグ
接続部分の接触抵抗率は、１．５ｘ１０ -8 Ωｃｍとな
り、この接触抵抗率から、直径０．３ミクロンのビア接
続の接触抵抗を計算すると、２１Ωという大きな値とな
る。このように、接触抵抗が大きくなると、配線遅延が
増大するという問題が生じる。
【０００８】配線遅延の増大を抑制するためには、ビア
プラグ一個あたりの抵抗を引用例１及び２に示された従
来例の１０分の１に相当する２Ω程度以下にする必要が
ある。
プラグ一個あたりの抵抗を引用例１及び２に示された従
来例の１０分の１に相当する２Ω程度以下にする必要が
ある。
【０００９】上記した従来例に示された製造方法により
得られた多層配線構造において、接触抵抗率が高い原因
は明らかになっていない。しかしながら、その要因とし
て、酸化防止のために注入したボロンとバリアメタル
（Ｔａ）との反応や、銅とＴａとの反応によって、高抵
抗の合金が形成されることが考えられる。また、本発明
者等の実験によれば、希釈弗酸処理後の銅表面から、銅
酸化膜を完全には除去できなかったことから、接触界面
に残存した酸化物による高抵抗層の形成なども要因の１
つと考えられる。
得られた多層配線構造において、接触抵抗率が高い原因
は明らかになっていない。しかしながら、その要因とし
て、酸化防止のために注入したボロンとバリアメタル
（Ｔａ）との反応や、銅とＴａとの反応によって、高抵
抗の合金が形成されることが考えられる。また、本発明
者等の実験によれば、希釈弗酸処理後の銅表面から、銅
酸化膜を完全には除去できなかったことから、接触界面
に残存した酸化物による高抵抗層の形成なども要因の１
つと考えられる。
【００１０】本発明の目的は、このように、接触抵抗が
高くなるという従来例の問題を解決し、微細な多層配線
を形成しても、接触抵抗の増大を防止できる多層は緯線
構造及びその製造方法を提供することである。
高くなるという従来例の問題を解決し、微細な多層配線
を形成しても、接触抵抗の増大を防止できる多層は緯線
構造及びその製造方法を提供することである。
【００１１】本発明の他の目的は、接触抵抗の増大によ
る配線遅延の問題のない多層配線構造及びその製造方法
を提供することである。
る配線遅延の問題のない多層配線構造及びその製造方法
を提供することである。
【００１２】本発明の更に他の目的は、ビアプラグが微
細化して、当該ビアプラグと接触する配線の面積が小さ
くなっても、接触抵抗の増大を防ぐことができる多層配
線構造及びその製造方法を提供することである。
細化して、当該ビアプラグと接触する配線の面積が小さ
くなっても、接触抵抗の増大を防ぐことができる多層配
線構造及びその製造方法を提供することである。
【００１３】
【課題を解決するための手段】本発明の多層配線の構造
では、第一層目の配線とビアプラグが、それぞれ銅ある
いは銅を主成分とする金属からなり、第一層目の配線と
ビアプラグの接続が同じ金属同士の接合でできているこ
とが特徴である。さらに、バリアメタルは、ビアホール
の側面に存在するが、配線層とビアプラグの接続部分に
は存在しないことも、特徴の一つである。
では、第一層目の配線とビアプラグが、それぞれ銅ある
いは銅を主成分とする金属からなり、第一層目の配線と
ビアプラグの接続が同じ金属同士の接合でできているこ
とが特徴である。さらに、バリアメタルは、ビアホール
の側面に存在するが、配線層とビアプラグの接続部分に
は存在しないことも、特徴の一つである。
【００１４】また、本発明の多層配線の第一の製造方法
は、バリアメタルを堆積した後、異方性を持つ反応性イ
オンエッチングによってエッチバックし、ビアホール側
面にバリアメタルを残し、ビア底面のバリアメタルを除
去した後、クリーニング処理として、酸素あるいは水素
プラズマを用いるプラズマ処理、希釈弗酸溶液による処
理、ヘキサフルオロアセチルアセトン（Ｈｈｆａｃ）に
よるガス処理を、順次、行った後、銅の堆積を行いビア
プラグを形成することが特徴である。
は、バリアメタルを堆積した後、異方性を持つ反応性イ
オンエッチングによってエッチバックし、ビアホール側
面にバリアメタルを残し、ビア底面のバリアメタルを除
去した後、クリーニング処理として、酸素あるいは水素
プラズマを用いるプラズマ処理、希釈弗酸溶液による処
理、ヘキサフルオロアセチルアセトン（Ｈｈｆａｃ）に
よるガス処理を、順次、行った後、銅の堆積を行いビア
プラグを形成することが特徴である。
【００１５】更に、第二の製造方法では、最後に行うＨ
ｈｆａｃ処理と、銅の堆積を真空中で連続して行うこと
が特徴である。
ｈｆａｃ処理と、銅の堆積を真空中で連続して行うこと
が特徴である。
【００１６】
【作用】本発明の多層配線の構造では、配線とビアプラ
グの接続が同一金属（銅）同士の接合となっているた
め、従来例のような合金形成の可能性がなく、高抵抗化
要因を排除できる。さらに、本発明の製造方法では、ヘ
キサフルオロアセチルアセトンを用いるガス処理によっ
て、銅表面の酸化物を完全に除去でき、それによって酸
素の影響による高抵抗化要因を排除できる。さらに、本
発明の第二の製造方法では、Ｈｈｆａｃガス処理と銅の
堆積を真空連続で行うことによって、大気開放による再
酸化を防いで酸素の影響を完全に排除して、理想的な銅
と銅の同種接合が形成でき、接触抵抗率が低減できる。
さらに、Ｈｈｆａｃ処理とＣＶＤによる銅の堆積は、同
一チャンバー内で、供給するガスを切り替えることで容
易に連続処理ができ、製造効率の面でも工程数が増加す
る問題を生じない。
グの接続が同一金属（銅）同士の接合となっているた
め、従来例のような合金形成の可能性がなく、高抵抗化
要因を排除できる。さらに、本発明の製造方法では、ヘ
キサフルオロアセチルアセトンを用いるガス処理によっ
て、銅表面の酸化物を完全に除去でき、それによって酸
素の影響による高抵抗化要因を排除できる。さらに、本
発明の第二の製造方法では、Ｈｈｆａｃガス処理と銅の
堆積を真空連続で行うことによって、大気開放による再
酸化を防いで酸素の影響を完全に排除して、理想的な銅
と銅の同種接合が形成でき、接触抵抗率が低減できる。
さらに、Ｈｈｆａｃ処理とＣＶＤによる銅の堆積は、同
一チャンバー内で、供給するガスを切り替えることで容
易に連続処理ができ、製造効率の面でも工程数が増加す
る問題を生じない。
【００１７】
【発明の実施の形態】図２は、本発明の第一の実施の形
態に係る多層配線構造を示す断面図である。
態に係る多層配線構造を示す断面図である。
【００１８】図２に示された実施の形態では、まず、図
２の下部に配置されたＳｉ酸化膜２が用意され、当該Ｓ
ｉ酸化膜２には、溝が形成されている。次に、銅或いは
銅を主成分とする金属によって形成された第一層目の配
線４が、上記したＳｉ酸化膜２に形成した溝に埋設され
ており、溝の側面及び底面はバリアメタルで覆われてい
る。配線層間の絶縁膜として、この実施の形態では、Ｓ
ｉ窒化膜７及びＳｉ酸化膜２の積層構造を用いている。
当該絶縁膜には、第一層目の配線４に達するビアホール
及び第一層目の配線４には達しない溝とが設けられてお
り、ビアホールの底面を除く、溝の側面及び底面、ビア
ホールの側面には、窒化チタン（ＴｉＮ）からなるバリ
アメタル１が被着されている。ビアホール内には、銅或
いは銅を主成分とする金属によって形成されたビアプラ
グ６が埋め込まれており、このビアプラグ６は、バリア
メタル１と共に第二層目の配線５の一部を形成してい
る。ビアプラグ６と第一層目の配線は、バリアメタル１
を介することなく接合しており、同種金属同士の接合に
なっている。
２の下部に配置されたＳｉ酸化膜２が用意され、当該Ｓ
ｉ酸化膜２には、溝が形成されている。次に、銅或いは
銅を主成分とする金属によって形成された第一層目の配
線４が、上記したＳｉ酸化膜２に形成した溝に埋設され
ており、溝の側面及び底面はバリアメタルで覆われてい
る。配線層間の絶縁膜として、この実施の形態では、Ｓ
ｉ窒化膜７及びＳｉ酸化膜２の積層構造を用いている。
当該絶縁膜には、第一層目の配線４に達するビアホール
及び第一層目の配線４には達しない溝とが設けられてお
り、ビアホールの底面を除く、溝の側面及び底面、ビア
ホールの側面には、窒化チタン（ＴｉＮ）からなるバリ
アメタル１が被着されている。ビアホール内には、銅或
いは銅を主成分とする金属によって形成されたビアプラ
グ６が埋め込まれており、このビアプラグ６は、バリア
メタル１と共に第二層目の配線５の一部を形成してい
る。ビアプラグ６と第一層目の配線は、バリアメタル１
を介することなく接合しており、同種金属同士の接合に
なっている。
【００１９】図３は、本発明の第二の実施の形態に係る
多層配線構造の断面図である。
多層配線構造の断面図である。
【００２０】図２と同様に、図３の実施例においても、
溝を形成したＳｉ酸化膜２が用意されている。次に、銅
または銅を主成分とする金属によって形成された第一層
目の配線４が、図３の下部に配置されたＳｉ酸化膜２に
形成した溝に埋設されている。配線層間の絶縁膜とし
て、Ｓｉ窒化膜７とＳｉ酸化膜２の積層構造が用いられ
ており、当該絶縁膜には、図２と同様に、ビアホール及
び溝が形成されている。ビアホール及び溝側面には、窒
化チタン（ＴｉＮ）からなるバリアメタル１が設けられ
ている。図２に示された実施の形態との違いは、ＴｉＮ
のバリアメタル１が、Ｓｉ酸化膜２の側面だけを覆い、
Ｓｉ窒化膜７の側面には形成されていない点である。ビ
アプラグ６は、第一層目の配線４と同じ金属、即ち、銅
または銅を主成分とする金属を埋め込んで形成されてお
り、ビアプラグ６は、第二層目の配線５の一部を形成し
ている。この例においても、ビアホールの底部には、バ
リアメタル１が形成されていないから、ビアプラグ６と
第一層目の配線との接合は、同種金属同士の接合になっ
ている。
溝を形成したＳｉ酸化膜２が用意されている。次に、銅
または銅を主成分とする金属によって形成された第一層
目の配線４が、図３の下部に配置されたＳｉ酸化膜２に
形成した溝に埋設されている。配線層間の絶縁膜とし
て、Ｓｉ窒化膜７とＳｉ酸化膜２の積層構造が用いられ
ており、当該絶縁膜には、図２と同様に、ビアホール及
び溝が形成されている。ビアホール及び溝側面には、窒
化チタン（ＴｉＮ）からなるバリアメタル１が設けられ
ている。図２に示された実施の形態との違いは、ＴｉＮ
のバリアメタル１が、Ｓｉ酸化膜２の側面だけを覆い、
Ｓｉ窒化膜７の側面には形成されていない点である。ビ
アプラグ６は、第一層目の配線４と同じ金属、即ち、銅
または銅を主成分とする金属を埋め込んで形成されてお
り、ビアプラグ６は、第二層目の配線５の一部を形成し
ている。この例においても、ビアホールの底部には、バ
リアメタル１が形成されていないから、ビアプラグ６と
第一層目の配線との接合は、同種金属同士の接合になっ
ている。
【００２１】図４は、本発明の第三の実施の形態に係る
多層は緯線構造を示す断面図である。
多層は緯線構造を示す断面図である。
【００２２】図４の構造は、ビアの構造は図２の第一の
実施形態と同じであるが、上層配線を層間膜に埋め込
み、表面を平坦化した構造を有している点で図２とは異
なっている。上層配線の側面にもＴｉＮバリアメタル１
が存在し、上層配線の下に溝エッチングの停止と銅の拡
散防止用Ｓｉ窒化膜（Ｓｉ3Ｎ4 膜）７が設けてある。
即ち、上層配線は、２層のＳｉ窒化膜７と２層のＳｉ酸
化膜２とによって構成されている。
実施形態と同じであるが、上層配線を層間膜に埋め込
み、表面を平坦化した構造を有している点で図２とは異
なっている。上層配線の側面にもＴｉＮバリアメタル１
が存在し、上層配線の下に溝エッチングの停止と銅の拡
散防止用Ｓｉ窒化膜（Ｓｉ3Ｎ4 膜）７が設けてある。
即ち、上層配線は、２層のＳｉ窒化膜７と２層のＳｉ酸
化膜２とによって構成されている。
【００２３】また、図４の実施形態と同様に、上層配線
を層間膜に埋め込み平坦化した構造で、ビアプラグの構
造が第二の実施例と同じ構造の組み合わせも可能であ
る。
を層間膜に埋め込み平坦化した構造で、ビアプラグの構
造が第二の実施例と同じ構造の組み合わせも可能であ
る。
【００２４】次に、本発明に係る多層配線の製造方法の
第一の実施形態を説明する。
第一の実施形態を説明する。
【００２５】まず、図５（ａ）のように、Ｓｉ酸化膜２
を表面に設けた基板上に、銅によって形成された第一層
目の配線４を形成する。第一層目の配線は、Ｓｉ酸化膜
２に深さ５００ｎｍの溝を形成し、バリアメタル１とし
て、ＴｉＮ膜を膜厚２０ｎｍだけＣＶＤ法で全面に堆積
した後、銅の膜をＣＶＤにより膜厚８００ｎｍ堆積す
る。次に、化学機械研磨（ＣＭＰ）によって、銅とバリ
アメタルを研磨して、溝内にのみ銅とバリアメタルを残
し、下層配線とする。
を表面に設けた基板上に、銅によって形成された第一層
目の配線４を形成する。第一層目の配線は、Ｓｉ酸化膜
２に深さ５００ｎｍの溝を形成し、バリアメタル１とし
て、ＴｉＮ膜を膜厚２０ｎｍだけＣＶＤ法で全面に堆積
した後、銅の膜をＣＶＤにより膜厚８００ｎｍ堆積す
る。次に、化学機械研磨（ＣＭＰ）によって、銅とバリ
アメタルを研磨して、溝内にのみ銅とバリアメタルを残
し、下層配線とする。
【００２６】次に図５（ｂ）のように、層間絶縁膜とし
て、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７、Ｓｉ酸化膜（Ｓｉ
Ｏ2）２をそれぞれ１００ｎｍ及び６００ｎｍの膜厚と
なるように、ＣＶＤ法で堆積する。次に、ビアパターン
をフォトリソグラフィーで形成し、反応性イオンエッチ
ング（ＲＩＥ）を行い、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７に達
するビアホール８を形成する。ＲＩＥには、トリフロロ
メタン（ＣＨＦ3）プラズマを用い、エッチングをＳｉ
窒化膜（Ｓｉ3Ｎ4）７のところで停止し、エッチングに
用いたフォトレジストマスクを酸素プラズマ処理、有機
溶液を用いて除去する。
て、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７、Ｓｉ酸化膜（Ｓｉ
Ｏ2）２をそれぞれ１００ｎｍ及び６００ｎｍの膜厚と
なるように、ＣＶＤ法で堆積する。次に、ビアパターン
をフォトリソグラフィーで形成し、反応性イオンエッチ
ング（ＲＩＥ）を行い、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７に達
するビアホール８を形成する。ＲＩＥには、トリフロロ
メタン（ＣＨＦ3）プラズマを用い、エッチングをＳｉ
窒化膜（Ｓｉ3Ｎ4）７のところで停止し、エッチングに
用いたフォトレジストマスクを酸素プラズマ処理、有機
溶液を用いて除去する。
【００２７】次に、図５（ｃ）のように、全面に、膜厚
３０ｎｍのＴｉＮ膜９を堆積し、同じくトリフロロメタ
ン（ＣＨＦ3）プラズマによるＲＩＥでエッチバック
し、ＴｉＮ膜９とＳｉ窒化膜（Ｓｉ3Ｎ4）７を順次、除
去して銅の表面を露出させる（図５（ｄ））。ＣＨＦ3
プラズマ照射によって、表面にはフルオロカーボン膜な
どの汚染が生じるが、それを取り除くために酸素プラズ
マ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗの条件の
下で、１分間の処理を行う。
３０ｎｍのＴｉＮ膜９を堆積し、同じくトリフロロメタ
ン（ＣＨＦ3）プラズマによるＲＩＥでエッチバック
し、ＴｉＮ膜９とＳｉ窒化膜（Ｓｉ3Ｎ4）７を順次、除
去して銅の表面を露出させる（図５（ｄ））。ＣＨＦ3
プラズマ照射によって、表面にはフルオロカーボン膜な
どの汚染が生じるが、それを取り除くために酸素プラズ
マ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗの条件の
下で、１分間の処理を行う。
【００２８】次に、弗酸：純水＝１：１００の割合の希
釈弗酸水溶液に１５秒間浸した後、純水で5分間洗浄
し、乾燥させる。次に、ヘキサフルオロアセチルアセト
ン（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャ
ンバー内に基板を導入し、基板温度２００℃、圧力１０
Ｔｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さ
らす。この処理により、銅表面の酸化銅が還元されて、
金属銅表面が得られる。
釈弗酸水溶液に１５秒間浸した後、純水で5分間洗浄
し、乾燥させる。次に、ヘキサフルオロアセチルアセト
ン（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャ
ンバー内に基板を導入し、基板温度２００℃、圧力１０
Ｔｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さ
らす。この処理により、銅表面の酸化銅が還元されて、
金属銅表面が得られる。
【００２９】次に、銅をＣＶＤ法で膜厚８００ｎｍとな
るように堆積する。この銅の堆積は、好ましくはＨｈｆ
ａｃガス処理直後に、真空連続で行う。銅の上にさらに
バリアメタルとして、スパッタ法で、膜厚５０ｎｍのＴ
ｉＮ膜９を堆積する。フォトリソグラフィーとＲＩＥで
銅のエッチングマスクとなるＳｉ酸化膜パターンを形成
し、３塩化ボロンプラズマによりＴｉＮ９と銅膜を選択
的にＲＩＥし、第二層目の配線５を形成する（図５
（ｅ））。
るように堆積する。この銅の堆積は、好ましくはＨｈｆ
ａｃガス処理直後に、真空連続で行う。銅の上にさらに
バリアメタルとして、スパッタ法で、膜厚５０ｎｍのＴ
ｉＮ膜９を堆積する。フォトリソグラフィーとＲＩＥで
銅のエッチングマスクとなるＳｉ酸化膜パターンを形成
し、３塩化ボロンプラズマによりＴｉＮ９と銅膜を選択
的にＲＩＥし、第二層目の配線５を形成する（図５
（ｅ））。
【００３０】次に、本発明に係る多層配線の製造方法の
第二の実施形態を説明する。
第二の実施形態を説明する。
【００３１】まず、図６（ａ）のように、Ｓｉ酸化膜２
を表面に有する基板上に、銅の第一層目の配線４を形成
する。その形成方法は、第一の実施例と同じである。
を表面に有する基板上に、銅の第一層目の配線４を形成
する。その形成方法は、第一の実施例と同じである。
【００３２】次に図６（ｂ）のように、層間絶縁膜とし
て、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７、Ｓｉ酸化膜（Ｓｉ
Ｏ2）２をそれぞれ膜厚、１００ｎｍ及び６００ｎｍだ
けＣＶＤ法で堆積する。次に、ビアパターンをフォトリ
ソグラフィーで形成し、反応性イオンエッチング（ＲＩ
Ｅ）を行い、ビアホール８を形成する。ＲＩＥには、ト
リフロロメタン（ＣＨＦ3）プラズマを用い、エッチン
グをＳｉ窒化膜（Ｓｉ3Ｎ4）７のところで停止し、エッ
チングに用いたフォトレジストマスクを酸素プラズマ処
理、有機溶液を用いて除去する。次に、トリフロロメタ
ン（ＣＨＦ3）プラズマを用い、ＳｉＮ膜７をＲＩＥ
し、第一層目の配線４の表面を露出させる。
て、Ｓｉ窒化膜（Ｓｉ3Ｎ4）７、Ｓｉ酸化膜（Ｓｉ
Ｏ2）２をそれぞれ膜厚、１００ｎｍ及び６００ｎｍだ
けＣＶＤ法で堆積する。次に、ビアパターンをフォトリ
ソグラフィーで形成し、反応性イオンエッチング（ＲＩ
Ｅ）を行い、ビアホール８を形成する。ＲＩＥには、ト
リフロロメタン（ＣＨＦ3）プラズマを用い、エッチン
グをＳｉ窒化膜（Ｓｉ3Ｎ4）７のところで停止し、エッ
チングに用いたフォトレジストマスクを酸素プラズマ処
理、有機溶液を用いて除去する。次に、トリフロロメタ
ン（ＣＨＦ3）プラズマを用い、ＳｉＮ膜７をＲＩＥ
し、第一層目の配線４の表面を露出させる。
【００３３】次に、弗酸：純水＝１：１００の割合の希
釈弗酸水溶液に１５秒間浸した後、純水で５分間洗浄
し、乾燥させる。このクリーニングにより、ビア底面の
銅のスパッタにより絶縁膜上に付着した銅のリフトオフ
により除去する。また、Ｓｉ酸化膜２、Ｓｉ窒化膜７上
に付着したフロロカーボンもリフトオフにより除去され
る。次に、ＴｉＮ膜９を全面に膜厚３０ｎｍ堆積する
（図６（ｃ））。
釈弗酸水溶液に１５秒間浸した後、純水で５分間洗浄
し、乾燥させる。このクリーニングにより、ビア底面の
銅のスパッタにより絶縁膜上に付着した銅のリフトオフ
により除去する。また、Ｓｉ酸化膜２、Ｓｉ窒化膜７上
に付着したフロロカーボンもリフトオフにより除去され
る。次に、ＴｉＮ膜９を全面に膜厚３０ｎｍ堆積する
（図６（ｃ））。
【００３４】同じくトリフロロメタン（ＣＨＦ3）プラ
ズマによるＲＩＥでエッチバックし、ＴｉＮ膜９を除去
して銅の表面を露出させる（図６（ｄ））。ＣＨＦ3プ
ラズマ照射によって、銅表面にはフルオロカーボン膜ま
どの汚染が生じるが、それを取り除くために酸素プラズ
マ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗで、処理
を１分間行う。次に、弗酸：純水＝１：１００の割合の
希釈弗酸水溶液に１５秒間浸した後、純水で５分間洗浄
し、乾燥させる。この希釈弗酸処理は、ビア側面などに
付着した銅を除去する作用があるが、すでにビアホール
側面がＴｉＮ膜９で覆われてあるため、省略しても良
い。
ズマによるＲＩＥでエッチバックし、ＴｉＮ膜９を除去
して銅の表面を露出させる（図６（ｄ））。ＣＨＦ3プ
ラズマ照射によって、銅表面にはフルオロカーボン膜ま
どの汚染が生じるが、それを取り除くために酸素プラズ
マ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗで、処理
を１分間行う。次に、弗酸：純水＝１：１００の割合の
希釈弗酸水溶液に１５秒間浸した後、純水で５分間洗浄
し、乾燥させる。この希釈弗酸処理は、ビア側面などに
付着した銅を除去する作用があるが、すでにビアホール
側面がＴｉＮ膜９で覆われてあるため、省略しても良
い。
【００３５】次に、ヘキサフルオロアセチルアセトン
（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャン
バー内に基板を導入し、基板温度２００℃、圧力１０Ｔ
ｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さら
す。この処理により、銅表面の酸化銅が還元されて、金
属銅表面が得られる。
（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャン
バー内に基板を導入し、基板温度２００℃、圧力１０Ｔ
ｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さら
す。この処理により、銅表面の酸化銅が還元されて、金
属銅表面が得られる。
【００３６】次に、ＣＶＤ法で膜厚８００ｎｍの銅を堆
積し、銅層を形成する。この銅の堆積は、好ましくはＨ
ｈｆａｃガス処理直後に、真空連続で行う。銅層の上に
さらにバリアメタルとしてＴｉＮ膜９を膜厚５０ｎｍ堆
積する。フォトリソグラフィーとＲＩＥで銅のエッチン
グマスクとなるＳｉ酸化膜パターンを形成し、３塩化ボ
ロンプラズマによりＴｉＮ膜９と銅膜を選択的にＲＩＥ
し、第二層目の配線（銅）５を形成する（図６
（ｅ））。
積し、銅層を形成する。この銅の堆積は、好ましくはＨ
ｈｆａｃガス処理直後に、真空連続で行う。銅層の上に
さらにバリアメタルとしてＴｉＮ膜９を膜厚５０ｎｍ堆
積する。フォトリソグラフィーとＲＩＥで銅のエッチン
グマスクとなるＳｉ酸化膜パターンを形成し、３塩化ボ
ロンプラズマによりＴｉＮ膜９と銅膜を選択的にＲＩＥ
し、第二層目の配線（銅）５を形成する（図６
（ｅ））。
【００３７】図７は、本発明に係る多層配線の製造方法
の第３の実施例を説明するための断面図である。
の第３の実施例を説明するための断面図である。
【００３８】上述の実施例と同様に第一層目の配線４を
形成した後、Ｓｉ3Ｎ4 、ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯ2
の順でＣＶＤ法で膜を堆積する。膜厚はそれぞれ１００
ｎｍ、６００ｎｍ、２００ｎｍ、５００ｎｍである。次
に、スパッタ法でＴｉＮ膜９を膜厚５０ｎｍ堆積する
（図７（ｂ））。
形成した後、Ｓｉ3Ｎ4 、ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯ2
の順でＣＶＤ法で膜を堆積する。膜厚はそれぞれ１００
ｎｍ、６００ｎｍ、２００ｎｍ、５００ｎｍである。次
に、スパッタ法でＴｉＮ膜９を膜厚５０ｎｍ堆積する
（図７（ｂ））。
【００３９】ビアパターンをフォトリソグラフィーで形
成し、ＣＨＦ3プラズマを用いてＴｉＮ膜９、上層側の
ＳｉＯ2、Ｓｉ3Ｎ4をＲＩＥして、ビアホール８を形成
する。この時、ビアホールエッチングは、上層側のＳｉ
3Ｎ4をエッチングして下層側のＳｉＯ2に入ったところ
で停止する（図７（ｃ））。
成し、ＣＨＦ3プラズマを用いてＴｉＮ膜９、上層側の
ＳｉＯ2、Ｓｉ3Ｎ4をＲＩＥして、ビアホール８を形成
する。この時、ビアホールエッチングは、上層側のＳｉ
3Ｎ4をエッチングして下層側のＳｉＯ2に入ったところ
で停止する（図７（ｃ））。
【００４０】同様に、第二層目の配線溝パターンをフォ
トリソグラフィーで形成し、Ｓｉ3Ｎ4とＳｉＯ2のエッ
チング選択比のあるＲＩＥを用いて第二層目の配線溝１
０を形成する。このエッチングの際に、ビアホール８の
深さも深くなる。エッチング時間を制御して、ビアホー
ルの深さが下層側のＳｉ3Ｎ4膜７に達した所でエッチン
グが一旦停止するようにする。レジストマスクを除去
し、Ｓｉ3Ｎ4膜７をエッチングして、第一層目の配線４
の表面を露出する。次に、ＴｉＮ膜９を全面に膜厚３０
ｎｍ堆積し、同じくトリフロロメタン（ＣＨＦ3）プラ
ズマによるＲＩＥでエッチバックし、ＴｉＮ９を除去し
て銅の表面を露出させる（図７（ｄ））。
トリソグラフィーで形成し、Ｓｉ3Ｎ4とＳｉＯ2のエッ
チング選択比のあるＲＩＥを用いて第二層目の配線溝１
０を形成する。このエッチングの際に、ビアホール８の
深さも深くなる。エッチング時間を制御して、ビアホー
ルの深さが下層側のＳｉ3Ｎ4膜７に達した所でエッチン
グが一旦停止するようにする。レジストマスクを除去
し、Ｓｉ3Ｎ4膜７をエッチングして、第一層目の配線４
の表面を露出する。次に、ＴｉＮ膜９を全面に膜厚３０
ｎｍ堆積し、同じくトリフロロメタン（ＣＨＦ3）プラ
ズマによるＲＩＥでエッチバックし、ＴｉＮ９を除去し
て銅の表面を露出させる（図７（ｄ））。
【００４１】ＣＨＦ3プラズマ照射によって、表面には
フルオロカーボン膜などの汚染を取り除くために酸素プ
ラズマ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗで、
処理を１分間行う。弗酸：純水＝１：１００の割合の希
釈弗酸水溶液に１５秒間浸した後、純水で5分間洗浄
し、乾燥させる。次に、ヘキサフルオロアセチルアセト
ン（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャ
ンバー内に基板を導入し、基板温度２００℃、圧力１０
Ｔｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さ
らす。この処理により、銅表面の酸化銅が還元されて、
金属銅表面が得られる。
フルオロカーボン膜などの汚染を取り除くために酸素プ
ラズマ処理を、圧力１Ｔｏｒｒ、ＲＦ電力１００Ｗで、
処理を１分間行う。弗酸：純水＝１：１００の割合の希
釈弗酸水溶液に１５秒間浸した後、純水で5分間洗浄
し、乾燥させる。次に、ヘキサフルオロアセチルアセト
ン（Ｈｈｆａｃ）ガス処理を次の手順で行う。真空チャ
ンバー内に基板を導入し、基板温度２００℃、圧力１０
Ｔｏｒｒの条件で基板をＨｈｆａｃ雰囲気に１０分間さ
らす。この処理により、銅表面の酸化銅が還元されて、
金属銅表面が得られる。
【００４２】次に、ＣＶＤ法で膜厚８００ｎｍの銅を堆
積する。この銅の堆積は、好ましくはＨｈｆａｃガス処
理直後に、真空連続で行う。最後にＣＭＰによって銅と
ＴｉＮ膜９をエッチバックし、第二層目の配線５を形成
する。
積する。この銅の堆積は、好ましくはＨｈｆａｃガス処
理直後に、真空連続で行う。最後にＣＭＰによって銅と
ＴｉＮ膜９をエッチバックし、第二層目の配線５を形成
する。
【００４３】以上説明した方法で、ビアプラグ埋め込み
前のビア底面の銅表面状態をＸ線光電子分光法（ＸＰ
Ｓ）で観察した結果、表面の銅酸化膜が完全に還元さ
れ、金属状態の銅表面が得られた。一方、比較のために
行った従来の希釈弗酸水溶液のみによるクリーニングで
は、２価の酸化銅はなくなるものの、１価の酸化銅が表
面に存在した。１価の酸化銅は、Ｈｈｆａｃガス処理に
よって、除去された。
前のビア底面の銅表面状態をＸ線光電子分光法（ＸＰ
Ｓ）で観察した結果、表面の銅酸化膜が完全に還元さ
れ、金属状態の銅表面が得られた。一方、比較のために
行った従来の希釈弗酸水溶液のみによるクリーニングで
は、２価の酸化銅はなくなるものの、１価の酸化銅が表
面に存在した。１価の酸化銅は、Ｈｈｆａｃガス処理に
よって、除去された。
【００４４】また、以上説明した方法で製造した銅ビア
の抵抗を測定した結果、直径０．３ミクロンのサイズで
２Ωの抵抗が得られた。これは、従来例の１０分の１に
相当する。
の抵抗を測定した結果、直径０．３ミクロンのサイズで
２Ωの抵抗が得られた。これは、従来例の１０分の１に
相当する。
【００４５】上記したように、本発明の多層配線構造で
は、第一層目の配線とビアプラグが、それぞれ銅あるい
は銅を主成分とする金属からなり、第一層目の配線とビ
アプラグの接続が同じ金属同士の接合によって形成され
ている。更に、本発明においては、バリアメタルは、ビ
アホールの側面には残されているが、配線層とビアプラ
グの接合部分には存在しない。
は、第一層目の配線とビアプラグが、それぞれ銅あるい
は銅を主成分とする金属からなり、第一層目の配線とビ
アプラグの接続が同じ金属同士の接合によって形成され
ている。更に、本発明においては、バリアメタルは、ビ
アホールの側面には残されているが、配線層とビアプラ
グの接合部分には存在しない。
【００４６】本発明によれば、ホモ接合構造によって、
ビアプラグの抵抗を低減できる。従来技術の構造におい
て、接触部における抵抗率が高くなる理由は、定かでは
ないが、酸化防止のために金属銅中に注入されるボロン
とバリアメタル（Ｔａ）との反応、又は、銅とＴａとの
反応によって、合金が形成され、この合金が高い抵抗率
を示すことが、一つの要因と考えられる。希釈弗酸溶液
自体、銅表面から銅酸化膜を全て除去することはないか
ら、希釈弗酸溶液によって第一の配線の銅表面をクリー
ンにしただけの従来のデバイスでは、第一の配線とビア
プラグとの間の接触による抵抗が、本発明に係るデバイ
スに比べて高くなってしまう。
ビアプラグの抵抗を低減できる。従来技術の構造におい
て、接触部における抵抗率が高くなる理由は、定かでは
ないが、酸化防止のために金属銅中に注入されるボロン
とバリアメタル（Ｔａ）との反応、又は、銅とＴａとの
反応によって、合金が形成され、この合金が高い抵抗率
を示すことが、一つの要因と考えられる。希釈弗酸溶液
自体、銅表面から銅酸化膜を全て除去することはないか
ら、希釈弗酸溶液によって第一の配線の銅表面をクリー
ンにしただけの従来のデバイスでは、第一の配線とビア
プラグとの間の接触による抵抗が、本発明に係るデバイ
スに比べて高くなってしまう。
【００４７】
【発明の効果】本発明の方法では、銅によって形成され
た接触部の抵抗率を１．５ｘ１０-9Ωｃｍ以下にするこ
とができる。これは、直径０．３ミクロンのビアプラグ
によって接触部が形成された場合、接触部は２Ωの抵抗
を有することと対応している。上記したことから、Ｈｈ
ｆａｃによってクリーニングする本発明の方法では、銅
と銅によって形成された接触部の抵抗率を１／１０にす
ることができる。
た接触部の抵抗率を１．５ｘ１０-9Ωｃｍ以下にするこ
とができる。これは、直径０．３ミクロンのビアプラグ
によって接触部が形成された場合、接触部は２Ωの抵抗
を有することと対応している。上記したことから、Ｈｈ
ｆａｃによってクリーニングする本発明の方法では、銅
と銅によって形成された接触部の抵抗率を１／１０にす
ることができる。
【図１】従来の多層配線の構造を説明するための断面図
である。
である。
【図２】本発明に係る多層配線の構造の第一の実施形態
を説明するための断面図である。
を説明するための断面図である。
【図３】本発明に係る多層配線の構造の第二の実施形態
を説明するための断面図である。
を説明するための断面図である。
【図４】本発明に係る多層配線の構造の第３の実施形態
を説明するための断面図である。
を説明するための断面図である。
【図５】本発明に係る多層配線の製造方法の第一の実施
形態を説明するための断面図である。
形態を説明するための断面図である。
【図６】本発明に係る多層配線の製造方法の第二の実施
形態を説明するための断面図である。
形態を説明するための断面図である。
【図７】本発明に係る多層配線の製造方法の第３の実施
形態を説明するための断面図である。
形態を説明するための断面図である。
１，９ バリアメタル（ＴｉＮ）、ＴｉＮ膜 ２ Ｓｉ酸化膜 ３ ボロン注入層 ４ 第一層目の配線（銅） ５ 第二層目の配線（銅） ６ ビアプラグ（銅） ７ Ｓｉ窒化膜 ８ ビアホール １０ 第二層目の配線溝
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597172959 600 Ｍａｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ，Ｎｅｗ Ｊｅ ｒｓｅｙ 07974，Ｕ．Ｓ．Ａ. (72)発明者 ビンセント マイケル ドネリ ジュニ ア アメリカ合衆国，07922 ニュージャー ジー，バークレイ ハイツ，オールド キャノン ロード 60 (56)参考文献 特開 平６−224194（ＪＰ，Ａ) 特開 平６−37038（ＪＰ，Ａ) 特開 平４−67655（ＪＰ，Ａ) 特開 平９−312291（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (8)
- 【請求項１】 第一層目の銅または銅を主成分とする配
線を形成する工程と、該第一層目の配線上に層間絶縁膜
を堆積する工程と、該層間絶縁膜にビアホールを反応性
エッチングによって形成する工程と、前面にバリアメタ
ル層を形成する工程と、異方性を有する反応性イオンエ
ッチングによって、ビアホール底面部のバリアメタル層
を選択的に除去する工程と、クリーニング処理工程とし
て、酸素もしくは水素プラズマを用いたプラズマ処理
と、希釈弗酸溶液に浸す処理と、ヘキサフルオロアセチ
ルアセトンガスに曝す処理を順次行う工程と、銅または
銅を主成分とする金属膜を堆積し、ビアプラグを形成す
る工程とを含むことを特徴とする多層配線構造の製造方
法。 - 【請求項２】 請求項１において、ヘキサフルオロアセ
チルアセトンガスに曝す処理と、銅または銅を主成分と
する金属を堆積してビアプラグを前記ビアホール内に形
成する工程を真空中で連続して行うことを特徴とする多
層配線構造の製造方法。 - 【請求項３】 少なくとも２層の配線を備えたデバイス
を製造する方法において、銅または銅を主成分とする金
属によって形成された第一の配線を基板に設ける工程
と、第一の配線上に絶縁層を形成する工程と、前記絶縁
層中に、前記第一の配線に接続するビアホールを形成す
る工程と、前記ビアホールを含む前記基板表面に、バリ
アメタル層を形成する工程と、異方性イオンエッチング
により、前記バリアメタル層を選択的にエッチングし、
前記バリアメタル層を少なくとも前記ビアホールの底部
から除去する工程と、前記基板を酸素または水素プラズ
マ処理する工程と、弗酸溶液中に、前記基板を浸す工程
と、前記基板を反応性ガス中に曝し、前記第一の配線の
露出した表面上の酸化物を実質上全て除去する工程と、
銅または銅を主成分とする金属を前記ビアホール中に第
二の配線として堆積し、ビアプラグを形成する工程とを
有することを特徴とする多層配線構造の製造方法。 - 【請求項４】 請求項３において、前記反応性ガスは、
ヘキサフルオロアセチルアセトンガスであることを特徴
とする多層配線構造の製造方法。 - 【請求項５】 請求項４において、前記基板は、前記ビ
アホール中に、金属が形成されるまで、真空状態に保た
れることを特徴とする多層配線構造の製造方法。 - 【請求項６】 請求項５において、前記基板は、真空中
で、ヘキサフルオロアセチルアセトンガスに曝されるこ
とを特徴とする多層配線構造の製造方法。 - 【請求項７】 請求項６において、前記銅または銅を主
成分とする金属の第一の配線と、銅または銅を主成分と
する金属のビアプラグとの間の接触部における抵抗率
は、１．５ｘ１０-9Ωｃｍ以下であることを特徴とする
多層配線構造の製造方法。 - 【請求項８】 請求項７において、前記接触部の抵抗
は、前記ビアプラグの直径が０．３ミクロンのとき、２
Ω以下であることを特徴とする多層配線構造の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3305196P | 1996-12-12 | 1996-12-12 | |
| US60/033051 | 1996-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261715A JPH10261715A (ja) | 1998-09-29 |
| JP3150095B2 true JP3150095B2 (ja) | 2001-03-26 |
Family
ID=21868309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34125997A Expired - Lifetime JP3150095B2 (ja) | 1996-12-12 | 1997-12-11 | 多層配線構造の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6143658A (ja) |
| JP (1) | JP3150095B2 (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482262B1 (en) | 1959-10-10 | 2002-11-19 | Asm Microchemistry Oy | Deposition of transition metal carbides |
| JP3031301B2 (ja) * | 1997-06-25 | 2000-04-10 | 日本電気株式会社 | 銅配線構造およびその製造方法 |
| US6391771B1 (en) * | 1998-07-23 | 2002-05-21 | Applied Materials, Inc. | Integrated circuit interconnect lines having sidewall layers |
| JP4763131B2 (ja) * | 1998-10-01 | 2011-08-31 | アプライド マテリアルズ インコーポレイテッド | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 |
| JP3180779B2 (ja) | 1998-10-05 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6284574B1 (en) * | 1999-01-04 | 2001-09-04 | International Business Machines Corporation | Method of producing heat dissipating structure for semiconductor devices |
| US6614082B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology, Inc. | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| KR100574922B1 (ko) * | 1999-07-16 | 2006-05-02 | 삼성전자주식회사 | 반도체장치의 다층배선구조 및 그 제조방법 |
| JP4554011B2 (ja) | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US6391785B1 (en) * | 1999-08-24 | 2002-05-21 | Interuniversitair Microelektronica Centrum (Imec) | Method for bottomless deposition of barrier layers in integrated circuit metallization schemes |
| FR2798512B1 (fr) * | 1999-09-14 | 2001-10-19 | Commissariat Energie Atomique | Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre |
| JP2001291720A (ja) | 2000-04-05 | 2001-10-19 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| US6921712B2 (en) * | 2000-05-15 | 2005-07-26 | Asm International Nv | Process for producing integrated circuits including reduction using gaseous organic compounds |
| US6878628B2 (en) * | 2000-05-15 | 2005-04-12 | Asm International Nv | In situ reduction of copper oxide prior to silicon carbide deposition |
| US7494927B2 (en) | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| US6653243B2 (en) * | 2000-05-25 | 2003-11-25 | Micron Technology, Inc. | Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates |
| KR100383759B1 (ko) * | 2000-06-15 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| JP2002110679A (ja) | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP4333900B2 (ja) * | 2000-11-30 | 2009-09-16 | エーエスエム インターナショナル エヌ．ヴェー． | 磁気メモリセル、磁気構造体及び磁気素子の製造方法、並びに磁気構造体用金属層の成長方法 |
| JP2002176099A (ja) | 2000-12-08 | 2002-06-21 | Nec Corp | 半導体装置及びその製造方法 |
| US6472757B2 (en) * | 2001-01-11 | 2002-10-29 | Advanced Micro Devices, Inc. | Conductor reservoir volume for integrated circuit interconnects |
| KR100385227B1 (ko) | 2001-02-12 | 2003-05-27 | 삼성전자주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
| US6541391B2 (en) | 2001-02-28 | 2003-04-01 | Micron Technology, Inc. | Methods of cleaning surfaces of copper-containing materials, and methods of forming openings to copper-containing substrates |
| US6759081B2 (en) * | 2001-05-11 | 2004-07-06 | Asm International, N.V. | Method of depositing thin films for magnetic heads |
| JP2003051481A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR101013231B1 (ko) * | 2001-09-14 | 2011-02-10 | 에이에스엠 인터내셔널 엔.브이. | 환원펄스를 이용한 원자층증착에 의한 질화금속증착 |
| US6589882B2 (en) * | 2001-10-24 | 2003-07-08 | Micron Technology, Inc. | Copper post-etch cleaning process |
| JP2003257970A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 半導体装置及びその配線構造 |
| JP4293752B2 (ja) * | 2002-02-28 | 2009-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2004247675A (ja) | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6936544B2 (en) * | 2003-03-11 | 2005-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of removing metal etching residues following a metal etchback process to improve a CMP process |
| US20050022456A1 (en) * | 2003-07-30 | 2005-02-03 | Babu S. V. | Polishing slurry and method for chemical-mechanical polishing of copper |
| JP3892846B2 (ja) * | 2003-11-27 | 2007-03-14 | 株式会社東芝 | Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法 |
| US20060019493A1 (en) * | 2004-07-15 | 2006-01-26 | Li Wei M | Methods of metallization for microelectronic devices utilizing metal oxide |
| JP2006165023A (ja) * | 2004-12-02 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US7367343B2 (en) * | 2006-01-23 | 2008-05-06 | Micron Technology, Inc. | Method of cleaning a surface of a cobalt-containing material, method of forming an opening to a cobalt-containing material, semiconductor processing method of forming an integrated circuit comprising a copper-containing conductive line, and a cobalt-containing film cleaning solution |
| US7510967B2 (en) * | 2006-05-29 | 2009-03-31 | Nec Electronics Corporation | Method for manufacturing semiconductor device |
| JP4878518B2 (ja) * | 2006-07-28 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5154789B2 (ja) * | 2006-12-21 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置並びに半導体装置の製造方法 |
| KR100815946B1 (ko) * | 2006-12-29 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 |
| US20080171436A1 (en) * | 2007-01-11 | 2008-07-17 | Asm Genitech Korea Ltd. | Methods of depositing a ruthenium film |
| KR101544198B1 (ko) | 2007-10-17 | 2015-08-12 | 한국에이에스엠지니텍 주식회사 | 루테늄 막 형성 방법 |
| US7655564B2 (en) | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| US7799674B2 (en) | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US8084104B2 (en) | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US7927942B2 (en) * | 2008-12-19 | 2011-04-19 | Asm International N.V. | Selective silicide process |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| JP5466889B2 (ja) * | 2009-06-18 | 2014-04-09 | 東京エレクトロン株式会社 | 多層配線の形成方法 |
| US8329569B2 (en) | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| JP6041709B2 (ja) * | 2013-03-05 | 2016-12-14 | 東京エレクトロン株式会社 | 金属層をエッチングする方法 |
| US9773683B2 (en) * | 2014-06-09 | 2017-09-26 | American Air Liquide, Inc. | Atomic layer or cyclic plasma etching chemistries and processes |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US11205589B2 (en) * | 2019-10-06 | 2021-12-21 | Applied Materials, Inc. | Methods and apparatuses for forming interconnection structures |
| JP2024064499A (ja) * | 2022-10-28 | 2024-05-14 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07135188A (ja) * | 1993-11-11 | 1995-05-23 | Toshiba Corp | 半導体装置の製造方法 |
| JP3695606B2 (ja) * | 1996-04-01 | 2005-09-14 | 忠弘 大見 | 半導体装置及びその製造方法 |
| KR100237829B1 (ko) * | 1997-02-06 | 2000-01-15 | 윤종용 | 웨이퍼의 결함 분석방법 |
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
-
1997
- 1997-12-11 JP JP34125997A patent/JP3150095B2/ja not_active Expired - Lifetime
-
1999
- 1999-09-17 US US09/398,977 patent/US6143658A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6143658A (en) | 2000-11-07 |
| JPH10261715A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150095B2 (ja) | 多層配線構造の製造方法 | |
| TWI402936B (zh) | 用於金屬集成之新穎結構及其製造方法 | |
| JP3137087B2 (ja) | 半導体装置の製造方法 | |
| KR0167812B1 (ko) | 반도체 집적칩에 대한 상호연결구조 제공방법 | |
| US6492722B1 (en) | Metallized interconnection structure | |
| US6706626B2 (en) | Method of fabricating contact plug | |
| US7122902B2 (en) | Semiconductor device | |
| US6424021B1 (en) | Passivation method for copper process | |
| JPH11135506A (ja) | 半導体装置の製造方法 | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| US6156642A (en) | Method of fabricating a dual damascene structure in an integrated circuit | |
| KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| KR100588904B1 (ko) | 구리 배선 형성 방법 | |
| JPH10214891A (ja) | 半導体装置 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| US20040188842A1 (en) | Interconnect structure | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004119698A (ja) | 半導体装置およびその製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| US20020106895A1 (en) | Method for forming copper interconnect and enhancing electromigration resistance | |
| US20060148244A1 (en) | Method for cleaning a semiconductor substrate | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |