JP4878518B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、配線膜上にメタルキャップ膜を有する半導体装置およびその製造方法に関する。

従来の半導体装置の製造方法としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置の製造方法を図１０に示す。

まず、半導体基板１４０上に形成された絶縁膜１４２に凹部を形成する。前記凹部の内壁に順に接着層１４４，第１バリアメタル膜１４６を形成するとともに、この凹部を埋設するように銅などの金属膜１４８を形成する。そして、絶縁膜１４２全面を覆うように、絶縁膜１５０を形成する（図１０（ａ））。

次いで、金属膜１４８の上面が底面に露出するように開口部１５２を形成する（図１０（ｂ））。そして、無電界めっきにより金属膜１４８の上面にメタルキャップ膜１５４を形成する（図１０（ｃ））。その後、通常の工程にしたがい半導体装置を製造する。
米国特許公報６１８０５２３号公報

しかしながら、特許文献１に記載の製造方法において、開口部１５２を形成する際に目合わせずれが生じた場合、金属膜１４８の端部に、メタルキャップ膜１５４で覆われていない部分が生じる。つまり、開口部１５２によって露出された金属膜１４８の表面のみに選択的にメタルキャップ膜１５４を形成するため、目合わせずれに対するマージンが少なく、目合わせずれにより金属膜１４８と絶縁膜１５０とが直接接することがあった。そのため、この箇所において、金属膜１４８を構成する金属が絶縁膜１５０に拡散することによりエレクトロマイグレーションやストレス誘起ボイドが発生し、接続信頼性が低下することがあった。

また、図６に示すような半導体装置の配線構造においては、メタルキャップ膜１１８で覆われていない配線膜１１６の端部のリセス１１６ａにおいて、エレクトロマイグレーションやストレス誘起ボイドが発生し、接続信頼性が低下することがあった。以下、図６に示した半導体装置における配線構造の製造方法を、工程図である図７および工程断面図である図８，９を参照して説明する。

まず、図８（ａ）に示すように、半導体基板（不図示）上に形成された絶縁膜１１０に配線溝１１０ａを形成する（ステップＳ１１）。そして、図８（ｂ）に示すように、絶縁膜１１０全面にバリアメタル膜１２４を形成し、さらにバリアメタル膜１２４上にＣｕシード膜１２８を形成する（ステップＳ１２）。続いて、図８（ｃ）に示すように、Ｃｕ等を含んでなる配線膜１３０で絶縁膜１１０全面を覆う（ステップＳ１３）。

次に、図９（ａ）に示すように、配線溝１１０ａ外部に成膜された不要な配線膜１３０およびバリアメタル膜１２４を化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により除去し、配線溝１１０ａ内部にのみ配線膜１１６およびバリアメタル膜１１２を残す（ステップＳ１４）。この際、ＣＭＰスラリーにより、バリアメタル膜１１２に接する配線膜１１６の上面の端部がエッチングされ、リセス１１６ａが形成される。

つづいて、図９（ｂ）に示すように、配線膜１１６の上面にメタルキャップ膜１１８を形成する（ステップＳ１５）。配線膜１１６の上面の端部には、リセス１１６ａが形成されているため、リセス１１６ａにはメタルキャップ膜１１８が形成されない。そして、図９（ｃ）に示すように、絶縁膜１１０全面を覆うように第１絶縁膜１２０および第２絶縁膜１２２を順に形成する（ステップＳ１６）。そして、通常の工程によって半導体装置が製造される。

このような工程を有する半導体装置の製造方法においては、リセス１１６ａがメタルキャップ膜１１８で覆われておらず、この箇所で配線膜１１６と第１絶縁膜１２０とが直接接することとなる。つまり、図６〜９に示される場合も上記と同様に、配線膜１１６の表面にのみ選択的にメタルキャップ膜１１８を形成するものであるため、配線膜１１６の表面形状等の条件によって、メタルキャップ膜１１８で覆われていない配線膜１１６表面が生ずる。そのため、配線膜１１６を構成するＣｕ等の金属が第１絶縁膜１２０に拡散し、エレクトロマイグレーションやストレス誘起ボイドを引き起こし、接続信頼性が低下することがあった。

本発明の半導体装置は、半導体基板上に形成された凹部を有する絶縁膜と、前記凹部の内壁を覆うように形成されたバリアメタル膜と、前記凹部内においてバリアメタル膜上に形成された導電膜と、前記凹部内において導電膜上に形成された配線膜と、前記配線膜および前記導電膜の上面に、選択的に形成されたメタルキャップ膜と、を含み、前記導電膜は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含み、前記凹部の側面上に形成されており、かつ前記凹部の底面上には形成されておらず、前記バリアメタル膜は、前記凹部の側面上および底面上に形成されていることを特徴とする。

本発明の半導体装置は、配線膜および導電膜の上面に選択的に形成されたメタルキャップ膜を有する。つまり、リセスなどの配線膜の表面形状等に影響されることなく配線膜の上面が確実に覆われるため、配線膜を構成する金属の拡散を抑制することができる。そのため、エレクトロマイグレーションやストレス誘起ボイドが抑制され、半導体装置の接続信頼性が向上する。

本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜に凹部を形成する工程と、前記凹部の内壁および前記絶縁膜の上面に、バリアメタル膜を形成する工程と、前記絶縁膜の上面および前記凹部内における前記バリアメタル膜の表面に、導電膜を形成する工程と、前記凹部内を埋め込むように絶縁膜上に配線膜を形成する工程と、前記凹部外の前記バリアメタル膜、前記導電膜、および前記配線膜を研磨により除去する工程と、無電解めっきにより、前記凹部を埋設している前記配線膜および前記導電膜の上面に、自己整合的にメタルキャップ膜を形成する工程と、を含み、前記バリアメタル膜を形成する前記工程は、前記バリアメタル膜を、前記凹部の側面上および底面上に形成し、前記導電膜を形成する前記工程は、前記導電膜を、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属により形成する工程を含み、前記導電膜を、前記凹部の側面に形成し、かつ前記凹部の底面上には形成しないことを特徴とする。

本発明の半導体装置の製造方法によれば、バリアメタル膜と配線膜との間に導電膜を形成し、無電界めっきにより配線膜と導電膜を覆うように自己整合的にメタルキャップ膜が形成される。つまり、目合わせずれなどに対するマージンを考慮しなくても、配線膜の表面を確実に覆うことができるため、配線膜を構成する金属の拡散に伴うエレクトロマイグレーションやストレス誘起ボイドを抑制することができ、半導体装置の接続信頼性が向上する。

本発明によれば、エレクトロマイグレーションやストレス誘起ボイドが抑制され、接続信頼性が向上した半導体装置およびその製造方法を提供することができる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１実施形態）
図１は、第１実施形態における半導体装置の配線構造を示す断面図である。
図１に示すように、第１実施形態の配線構造は、半導体基板（不図示）上に形成された凹部（配線溝１０ａ）を有する絶縁膜１０と、配線溝１０ａの内壁を覆うように形成されたバリアメタル膜１２と、配線溝１０ａ内においてバリアメタル膜１２上に形成された導電膜１４と、配線溝１０ａ内を埋設する配線膜１６と、配線膜１６および導電膜１４の上面に形成されたメタルキャップ膜１８と、を含む。さらに、絶縁膜１０およびメタルキャップ膜１８を覆うように、第１絶縁膜２０および第２絶縁膜２２が順に積層されている。

本実施形態において、バリアメタル膜１２としては、ＴａおよびＴａＮが順に積層されてなるタンタル系バリアメタル膜などを用いることができる。配線膜１６はＣｕを主成分とする金属膜を用いることができ、Ａｌ等の不純物を含んでいてもよい。第１絶縁膜２０は、ＳｉＮやＳｉＣＮ等を用いることができ、第２絶縁膜２２は、ＳｉＯＮ等を用いることができる。

導電膜１４とメタルキャップ膜１８は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含む金属膜を用いることができ、Ｎｉ、Ｃｏ、Ｐｄおよびこれらの合金よりなる群から選択される１種以上の金属を含む金属膜を用いることができる。導電膜１４とメタルキャップ膜１８を構成する金属は、同一であっても異なっていてもよい。

メタルキャップ膜１８の構成材料としては、具体的に、Ｃｏ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＢ、ＣｏＰ等のコバルト含有金属；Ｎｉ、ＮｉＭｏＰ、ＮｉＭｏＢ、ＮｉＷＰ、ＮｉＷＢ、ＮｉＲｅＰ、ＮｉＲｅＢ、ＮｉＢ、ＮｉＰなどのニッケル含有金属；Ａｇ、ＡｇＣｕ等の銀含有金属等を挙げることができる。本実施形態においては、導電膜１４はＮｉ、Ｃｏまたはこれらの合金から構成することができる。一方、メタルキャップ膜１８は、ＣｏＷＰまたはＮｉＷＰから構成することができる。これらの金属材料は、いずれの組み合わせであってもよい。このような金属材料を用いることにより、導電膜１４とメタルキャップ膜１８とが密着性に優れることとなる。

本実施形態においては、バリアメタル膜１２の膜厚ａを５ｎｍ以上２０ｎｍ以下、導電膜１４の膜厚ｂを５ｎｍ以上２０ｎｍ以下とすることができる。これらの膜厚は、配線膜１６の膜厚ｃに比べて極めて小さい。また、メタルキャップ膜１８の膜厚ｄは、５ｎｍ以上２０ｎｍ以下とすることができる。なお、本実施形態においては、バリアメタル膜１２の膜厚を１５ｎｍ程度、導電膜１４の膜厚を１５ｎｍ程度、メタルキャップ膜１８の膜厚を１５ｎｍ程度とする。

メタルキャップ膜１８は、後述するように自己整合的に設けられ、配線膜１６および導電膜１４の上面にのみ形成されているが、本発明の効果を損なわない範囲で、バリアメタル膜１２の上面に形成されていてもよい。ただし、ＴＤＤＢ（Time Dependent Dielectric Breakdown）等の発生を抑制する観点から、絶縁膜１０の上面には形成されていないことが好ましい。

本実施形態において、導電膜１４に接する配線膜１６の上面端部にリセス（空隙）が形成されることがある。この場合においても、メタルキャップ膜１８は、リセスを埋設するとともに導電膜１４および配線膜１６の上面に選択的に形成されるため、リセス部分で配線膜１６と第１絶縁膜２０とが直接接することを抑制することができる。

以下、図１に示した本実施形態における半導体装置の製造方法について、図２の工程図、図３，４に記載の工程断面図を参照して説明する。

本実施形態における半導体装置の製造方法は、半導体基板（不図示）上に形成された絶縁膜１０に凹部（配線溝１０ａ）を形成する工程（ステップＳ１）と、配線溝１０ａの内壁および絶縁膜１０の上面に、バリアメタル膜２４を形成する工程（ステップＳ２）と、絶縁膜１０の上面および配線溝１０ａ内におけるバリアメタル膜２４の表面に、導電膜２６を形成する工程（ステップＳ３）と、配線溝１０ａ内を埋め込むように絶縁膜１０上に配線膜３０を形成する工程（ステップＳ４）と、配線溝１０ａ外のバリアメタル膜２４、導電膜２６、および配線膜３０を研磨により除去する工程（ステップＳ５）と、無電解めっきにより、配線溝１０ａを埋設している配線膜１６および導電膜１４の上面に、自己整合的にメタルキャップ膜１８を形成する工程（ステップＳ６）と、絶縁膜１０全面を覆うように第１絶縁膜２０および第２絶縁膜２２を順に形成する工程（ステップＳ７）を含む。

以下、各工程に沿って説明する。
まず、図３（ａ）に示すように、半導体基板（不図示）上に形成された絶縁膜１０に配線溝１０ａを形成する（ステップＳ１）。具体的には、絶縁膜１０を成膜後、その上に、所定形状にパターニングされたレジスト膜（不図示）を設け、絶縁膜１０をエッチングすることにより配線溝１０ａを形成する。

そして、図３（ｂ）に示すように、絶縁膜１０全面にバリアメタル膜２４を形成し（ステップＳ２）、さらにバリアメタル膜２４上に導電膜２６およびシード膜２８を順に形成する（ステップＳ３）。具体的には、通常のスパッタリング法により、基板全面にＴａおよびＴａＮがこの順で積層されたタンタル系バリアメタル膜を形成し、さらに導電膜２６およびシード膜２８を順に形成する。なお、導電膜２６は、絶縁膜１０の上面から、配線溝１０ａ内において対向する側面に亘って形成されていればよい。シード膜２８としては、Ｃｕを含む金属膜を用いることができる。なお、導電膜２６は、前述のようにＮｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含んでなる。

続いて、図３（ｃ）に示すように、配線膜３０を、絶縁膜１０全面を覆うように形成し、配線溝１０ａ内を配線膜３０で埋設する（ステップＳ４）。
次に、配線溝１０ａ外部に成膜された不要なバリアメタル膜２４、導電膜２６、および配線膜３０を化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）により除去し、図４（ａ）に示すように、配線溝１０ａ内にのみバリアメタル膜１２、導電膜１４、および配線膜１６を残す（ステップＳ５）。

つづいて、図４（ｂ）に示すように、導電膜１４および配線膜１６の上面に、メタルキャップ膜１８を形成する（ステップＳ６）。メタルキャップ膜１８は、無電解めっき法により、自己整合的に導電膜１４および配線膜１６の上面に形成することができる。具体的に、メタルキャップ膜１８は、ジメチルアミノボランまたはヒドラジンを還元剤として含むめっき液を用いた無電解めっきにより形成される。メタルキャップ膜１８の構成材料は、前述のように、ＣｏＷＰ等のコバルト含有金属、ＮｉＷＰ等のニッケル含有金属、ＡｇＣｕ等の銀含有金属が例示される。

そして、図４（ｃ）に示すように、絶縁膜１０全面を覆うように第１絶縁膜２０および第２絶縁膜２２を順に形成する（ステップＳ７）。さらに、通常の工程によって半導体装置が製造される。

以下、本実施形態に係る半導体装置の効果を説明する。
本実施形態のような配線構造を有する半導体装置によれば、メタルキャップ膜１８が、配線膜１６および導電膜１４の上面に選択的に形成されている。これにより、配線膜１６にリセスなどが生じていても、リセスを埋め込むようにメタルキャップ膜１８が形成されるため、配線膜１６の上面が確実に覆われ、配線膜１６を構成する金属が第１絶縁膜２０へ拡散することを抑制することができる。そのため、エレクトロマイグレーションやストレス誘起ボイドが抑制され、半導体装置の接続信頼性が向上する。

また、本実施形態の半導体装置において、導電膜１４が、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含んで構成することができる。さらに、メタルキャップ膜１８を構成する金属は、上記の金属から選択される１種以上の金属を含んで構成することができる。導電膜１４とメタルキャップ膜１８がこのような組み合わせであることにより、エレクトロマイグレーションやストレス誘起ボイドをより効果的に抑制することができる。

本発明の課題を説明する半導体装置の工程断面図の図９（ａ）に示すように、ＣＭＰ工程において用いられるＣＭＰスラリーにより、Ｔａ／ＴａＮであるバリアメタル膜１１２に接する配線膜１１６の上面端部がエッチングされ、リセス１１６ａが形成される。このリセス１１６ａにおけるＴａの表面には、化学的に安定な酸化タンタルが形成されると考えられる。この酸化タンタルの表面近傍では、Ｃｏ等の還元反応が生じないため、リセス１１６ａはメタルキャップ膜１１８で覆われないと想定される。

これに対し、本実施形態において、ＣＭＰスラリーにより、導電膜１４に接する配線膜１６の上面端部がエッチングされてリセスが形成されたとしても、導電膜１４を有するため、リセスの影響を受けることなく導電膜１４および配線膜１６の表面に選択的にメタルキャップ膜１８を形成することができる。つまり、配線膜１６にリセスが形成されていたとしても、配線膜１６の上面を確実に覆うことができ、エレクトロマイグレーションやストレス誘起ボイドをより効果的に抑制することができる。

（第２実施形態）
図５は、第２実施形態における半導体装置の配線構造を示す断面図である。
第２実施形態の半導体装置は、図５に示すように、エッチングストッパー膜の機能を有する第１絶縁膜２０が形成されていない以外は第１実施形態の半導体装置と同様の構成を有する。第２実施形態においても第１実施形態と同様の効果が得られ、さらに以下の効果を有する。

第２実施形態においては、第２絶縁膜２２に，メタルキャップ膜１８の上面を底面に露出するビア孔を設け、次いでビア孔にビアプラグを形成して配線構造を形成する。したがって、図６に示すように、メタルキャップ膜１１８で覆われていないリセス１１６ａが存在する場合、ビア孔をエッチングにより形成する際に目合わせずれが生じると、本実施形態のようにエッチングストッパー膜の機能を有する第１絶縁膜が形成されていないと、配線膜１１６もエッチングされてしまう。そのため、半導体装置の接続信頼性が著しく低下する。

これに対し本実施形態の半導体装置によれば、メタルキャップ膜１８で覆われていない配線膜１６上面が存在しない。そのため、ビア孔をエッチングにより形成する際に目合わせずれが生じたとしても、エッチングストッパー膜の機能を有する第１絶縁膜２０が形成されていない場合でも、配線膜１６がエッチングされることはなく、接続信頼性に影響を及ぼすことはない。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、導電膜１４は、２層以上から形成されていてもよい。

本発明の第１実施形態における半導体装置の構成を示す断面図である。 本発明の第１実施形態における半導体装置の製造手順を示す工程図である。 本発明の第１実施形態における半導体装置の製造手順を示す工程断面図である。 本発明の第１実施形態における半導体装置の製造手順を示す工程断面図である。 本発明の第２実施形態における半導体装置の構成を示す断面図である。 本発明の課題を説明する半導体装置の構成を示す断面図である。 本発明の課題を説明する半導体装置の製造手順を示す工程図である。 本発明の課題を説明する半導体装置の製造手順を示す工程断面図である。 本発明の課題を説明する半導体装置の製造手順を示す工程断面図である。 従来の半導体装置の製造手順を示す工程断面図である。

符号の説明

１０，１１０ 絶縁膜
１０ａ，１１０ａ 配線溝
１２，１１２ バリアメタル膜
１４ 導電膜
１６、１１６ 配線膜
１１６ａ リセス
１８、１１８ メタルキャップ膜
２０、１２０ 第１絶縁膜
２２、１２２ 第２絶縁膜
２４、１２４ バリアメタル膜
２６ 導電膜
２８、１２８ シード膜
３０、１３０ 配線膜

Claims (11)

1. 半導体基板上に形成された凹部を有する絶縁膜と、
   前記凹部の内壁を覆うように形成されたバリアメタル膜と、
   前記凹部内においてバリアメタル膜上に形成された導電膜と、
   前記凹部内において導電膜上に形成された配線膜と、
   前記配線膜および前記導電膜の上面に、選択的に形成されたメタルキャップ膜と、
   を含み、
   前記導電膜は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含み、前記凹部の側面上に形成されており、かつ前記凹部の底面上には形成されておらず、
   前記バリアメタル膜は、前記凹部の側面上および底面上に形成されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記配線膜がＣｕを含むことを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記メタルキャップ膜が、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属を含むことを特徴とする半導体装置。
4. 請求項１または２に記載の半導体装置において、
   前記メタルキャップ膜が、Ｎｉ、Ｃｏ、Ｐｄおよびこれらの合金よりなる群から選択される１種以上の金属を含むことを特徴とする半導体装置。
5. 請求項１または２に記載の半導体装置において、
   前記導電膜がＮｉ、Ｃｏまたはこれらを含む合金からなり、前記メタルキャップ膜がＣｏＷＰまたはＮｉＷＰからなることを特徴とする半導体装置。
6. 半導体基板上に形成された絶縁膜に凹部を形成する工程と、
   前記凹部の内壁および前記絶縁膜の上面に、バリアメタル膜を形成する工程と、
   前記絶縁膜の上面および前記凹部内における前記バリアメタル膜の表面に、導電膜を形成する工程と、
   前記凹部内を埋め込むように前記絶縁膜上に配線膜を形成する工程と、
   前記凹部外の前記バリアメタル膜、前記導電膜、および前記配線膜を研磨により除去する工程と、
   無電解めっきにより、前記凹部を埋設している前記配線膜および前記導電膜の上面に、自己整合的にメタルキャップ膜を形成する工程と、
   を含み、
   前記バリアメタル膜を形成する前記工程は、前記バリアメタル膜を、前記凹部の側面上および底面上に形成し、
   前記導電膜を形成する前記工程は、
   前記導電膜を、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属により形成する工程を含み、
   前記導電膜を、前記凹部の側面に形成し、かつ前記凹部の底面上には形成しないことを特徴とする半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法において、
   前記配線膜を形成する前記工程において、Ｃｕを含む配線膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
8. 請求項６または７に記載の半導体装置の製造方法において、
   前記メタルキャップ膜を形成する前記工程は、還元剤としてジメチルアミノボランまたはヒドラジンを含むめっき液を用いる無電解めっきによって、前記メタルキャップ膜を形成する工程であることを特徴とする半導体装置の製造方法。
9. 請求項６乃至８のいずれかに記載の半導体装置の製造方法において、
   前記メタルキャップ膜を形成する前記工程は、前記メタルキャップ膜を、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕおよびこれらの合金よりなる群から選択される１種以上の金属により形成する工程を含むことを特徴とする半導体装置の製造方法。
10. 請求項６乃至８のいずれかに記載の半導体装置の製造方法において、
    前記メタルキャップ膜を形成する前記工程は、前記メタルキャップ膜を、Ｎｉ、Ｃｏ、Ｐｄおよびこれらの合金よりなる群から選択される１種以上の金属により形成する工程を含むことを特徴とする半導体装置の製造方法。
11. 請求項６乃至１０のいずれかに記載の半導体装置の製造方法において、
    前記導電膜を形成する前記工程は、Ｎｉ、Ｃｏまたはこれらを含む合金から導電膜を形成する工程を含み、
    前記メタルキャップ膜を形成する前記工程は、ＣｏＷＰまたはＮｉＷＰからなるメタルキャップ膜を形成する工程を含むことを特徴とする半導体装置の製造方法。

Images