JP5154789B2 - 半導体装置並びに半導体装置の製造方法 - Google Patents

半導体装置並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP5154789B2
JP5154789B2 JP2006345073A JP2006345073A JP5154789B2 JP 5154789 B2 JP5154789 B2 JP 5154789B2 JP 2006345073 A JP2006345073 A JP 2006345073A JP 2006345073 A JP2006345073 A JP 2006345073A JP 5154789 B2 JP5154789 B2 JP 5154789B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
recess
manufacturing
mox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345073A
Other languages
English (en)
Other versions
JP2008159720A (ja
Inventor
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006345073A priority Critical patent/JP5154789B2/ja
Priority to CN2007101600722A priority patent/CN101207107B/zh
Priority to US11/962,154 priority patent/US7728434B2/en
Publication of JP2008159720A publication Critical patent/JP2008159720A/ja
Priority to US12/758,432 priority patent/US7883935B2/en
Application granted granted Critical
Publication of JP5154789B2 publication Critical patent/JP5154789B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年の半導体装置においては配線での信号伝搬の遅延が素子動作を律速する場合がある。配線での遅延定数は配線間容量と配線抵抗の積で表されるので、層間絶縁膜材料には配線間容量を下げるために誘電率が従来の二酸化シリコン（SiO2）よりも低い低誘電率材料(ｌｏｗ-ｋ材料)が用いられている。また、配線抵抗を下げて素子動作を高速化するために、導電性材料には比抵抗値の小さい銅（Cu）が用いられている。
Ｃｕ多層配線はダマシン(damascene)法で形成される。ダマシン法は、層間絶縁膜等の絶縁膜の堆積工程、凹部(配線層の場合は配線溝、ビアの場合にはビア孔)の形成工程、バリアメタル堆積工程、Ｃｕシードと呼ばれるＣｕ薄膜の堆積工程、前記Cu薄膜を電解めっきのカソード電極としたＣｕ堆積による埋め込み工程、前記凹部の外に堆積した前記バリアメタル及びＣｕの化学機械研磨(ケミカル・メカニカル・ポリッシング、chemical mechanical polishing；CMP)による除去工程、バリア絶縁膜堆積工程からなる。
層間絶縁膜に関しては、近年では比誘電率を２程度まで下げるために多孔質低誘電率材料が検討されている。
非特許文献１には、多孔質の低誘電率材料の課題として材料強度の低下、吸湿による誘電率上昇、ｌow-ｋボイドと呼ばれる多孔質誘電体材料の腐食等が挙げられ、それらを低誘電率材料の成分やダマシン加工のエッチ方法の最適化により解決する技術が開示されている。
非特許文献２には、多孔質層間膜からの脱ガスによりバリアメタルが酸化するのを防止するために、ダミーパターンを設ける技術が開示されている。
特許文献１には、多孔質の低誘電率材料の空孔に起因する表面の凹凸によりバリアメタルが薄膜化して信頼性が劣化するのを防止するために、多孔質の低誘電率材料とバリアメタルの間に高密度の誘電率材料を堆積する技術が開示されている。
一方、導電材料に関してはＣｕ埋め込みを改善するためにＣｕシードの薄膜化が検討されている。すなわち、Ｃｕ配線中に穴（ボイドと呼ばれる、以下「ボイド」と記載）が存在すると電気特性(抵抗、信頼性、歩留等)が低下するため、Ｃｕめっきに於いてはボイドの無い埋め込みが重要である。
ここで、Ｃｕめっきの成膜速度は凹部の間口付近と凹部の底部で高いため、間口がめっきにより塞がる前に底部からのめっきが間口に到達すれば、ボイドの無いＣｕめっき埋め込みが達成できる。したがって、凹部の間口が広い方がボイドの無い埋め込みを容易に達成できることとなり、微細化に伴いＣｕシードは薄膜化傾向にある。
近年ではＣｕシードを堆積せずにバリアメタルをシードとしてバリアメタル上に直接Ｃｕめっきをすることが検討されている。
特に近年では、Ｃｕとの密着性の良いルテニウム（Ｒｕ）がバリアメタルとして注目されている。Ｒｕは酸化されても導電性を示すため、めっき埋設に対するマージンが広くなる点でも注目されており、特許文献２には、酸化して導電性のある金属（Ｒｕ等）、或いはその酸化物を用いたバリアメタルを用いる技術が開示されている。しかしながら、Ｒｕをバリアメタルに用いる場合には密着性の課題があり、金属状態で使用する場合には層間絶縁膜との密着性が低く、金属酸化物状態で使用する場合にはＣｕとの密着性が低いという課題がある。このため以下の特許文献３から６に開示される技術による改善が試みられている。
特許文献３には、酸化して導電性のある金属（Ｒｕ等）、或いはその酸化物にＰｄ等を添加したバリアメタルを用いる技術が開示されている。
特許文献４には、絶縁膜側から酸化して導電性のある金属（Ｒｕ等）のＣ、Ｎ、Ｓｉ化合物、遷移層、酸化して導電性のある金属からなるバリアメタルを用いる技術が開示されている。
特許文献５には、絶縁膜側から酸化して導電性のある金属（Ｒｕ等）の酸化物、遷移層、金属からなるバリアメタルを用いる技術が開示されている。
特許文献６には、特許文献５の構造において機械強度不足を改善するために遷移層の弾性率を金属酸化物より大きくする技術が開示されている。
N. Ohashi, K.Misawa, S. Sone, H. Shin, K. Inukai,E. Soda, S. Kondo, A. Furuya, H. Okamura, S. Ogawa,N. Kobayashi, "Robust porous MSQ (k=2.3, E=12 GPa)for low-temperature (<350 degrees C) Cu/low-k integration using ArF resist mask process", Proceedings of IEEEInternational Electron Devices Meeting 2003, pp. 35.5.1-35.5.4. N. Matsunaga, N.Nakamura, K. Higashi, H. Yamaguchi, T. Watanabe, K. Akiyama, S. Nakao, K. Fujita, H. Miyajima, S.Omoto, A. Sakata, T. Katata, Y. Kagawa, H. Kawashima,Y. Enomoto, T. Hasegawa, H. Shibata, "BEOLprocess integration technology for 45 nm node porous low-k/copperinterconnects", Proceedings of the IEEE 2005 International InterconnectTechnology Conference, pp. 6-8. 特開２００５−２３６２８５号公報 特開２００２−７５９９４号公報 特開２０００−２６９４５５号公報 特開２００５−３４７５１０号公報 特開２００６−５３０５号公報 特開２００６−１９３２５号公報
しかしながら、発明者の検討の結果、特許文献３から６のように金属酸化膜を用いる場合には、上層配線と下層配線の密着性が悪くなり電気特性や信頼性が劣化することが課題であることがわかった。これは、金属酸化膜を成膜するための酸化性雰囲気により下層配線のCuの酸化が生じるためである。
金属酸化膜成膜時の下層配線のCuの酸化を防止するためには特許文献1と上記の発明を組み合わせて、層間絶縁膜に高密度の誘電体膜を堆積してからバリアメタルを堆積する方法が考えられる。しかしながら、45nm技術ノード以降の凹部の底部での高密度の誘電体膜の膜厚は数nm以下の膜厚となるために、下層配線のCuの酸化は避けられない。下層配線のCuの酸化が生じると、配線抵抗の増大、信頼性の低下等の問題が生じる。
以上は配線層にシングルダマシン法でビア層を形成する、或いはデュアルダマシン法でビア層と配線層を形成する場合を想定して説明しているが、シングルダマシン法でビア層上に配線層を形成する場合も同様である。
本発明によれば、基板上に形成され、配線を含む第２の誘電体多層膜と、前記第２の誘電体多層膜上に形成され、凹部を有する第１の誘電体多層膜と、前記凹部の内壁に形成された金属Ｍと酸素を主成分とするＭＯｘ膜と、前記凹部の内部において前記ＭＯｘ膜上に形成された前記Ｍを主成分とするＭ膜と、前記凹部の内部において前記Ｍ膜上に前記凹部を埋設するＣｕを主成分とする導電体と、を有し、前記凹部の底部の直下に存在する前記配線表面の酸素濃度が１％以下であり、前記Ｍ膜は、前記配線と接していることを特徴とする半導体装置が提供される。
これにより、上層と下層配線の密着性が高い半導体装置を提供することができる。
本発明によれば、基板上に、配線を含む第２の誘電体多層膜と、前記第２の誘電体多層膜上に第１の誘電体多層膜を形成する工程と、前記第１の誘電体多層膜を貫通する凹部を形成する工程と、前記第１の誘電体多層膜上及び前記凹部の内部に、酸化雰囲気により反応性成膜法にて金属Ｍと酸素を主成分とするＭＯｘ膜を形成する工程と、前記凹部の底部に形成された前記ＭＯｘ膜を除去する工程と、前記凹部の内部及び外部に渡る前記ＭＯｘ膜上及び前記凹部の底部に前記Ｍを主成分とするＭ膜を形成する工程と、前記凹部の内部及び外部に渡る前記Ｍ膜上及び前記凹部を埋設するようにＣｕを主成分とする導電体を形成する工程と、前記凹部の外部にある、前記ＭＯｘ膜、前記Ｍ膜及び前記導電体を除去する工程と、を含み、ＭＯｘ膜を形成する前記工程の後であって、Ｍ膜を形成する前記工程の前において、前記凹部の底部の直下に存在する前記配線を還元雰囲気にすることにより還元処理する工程を含むことを特徴とする半導体装置の製造方法が提供される。
これにより、下層配線の酸化が抑制され、上層と下層配線の密着性が向上し、半導体装置における信頼性を向上することができる。
本発明によれば、上層と下層配線の密着性が改善された半導体装置及びその製造方法が提供される。また、多孔質の低誘電率多層膜との密着性が高い半導体装置及びその製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一の実施形態）
図1は、本実施形態の半導体装置の配線層の一部を示した断面図である。
半導体装置は、基板上に形成され、下層配線１００を含む第２の誘電体多層膜８０と、第２の誘電体多層膜上に形成され、凹部３０を有する第１の誘電体多層膜２０と、凹部３０の内壁に形成された金属Ｍと酸素を主成分とするＭＯｘ膜４０と、凹部３０の内部においてＭＯｘ膜４０上に形成されたＭを主成分とするＭ膜５０と、凹部３０の内部においてＭ膜５０上に凹部３０を埋設するＣｕを主成分とする導電体６０と、を有している。さらに、第１の誘電体多層膜２０とＭＯｘ膜４０との間に実質的に酸素を含まない誘電体膜７０を有している。
凹部３０の底部の直下に存在する下層配線１００の表面の酸素濃度は１％以下である。
基板は、トランジスタ、電気容量などを、第２の誘電体多層膜８０は、バリアメタル層９０、下層配線１００などを有している。下層配線１００は、ＣｕまたはＡｌの少なくともいずれか一つを主成分とする材料である。
第１の誘電体多層膜２０は、ＳｉＯ２／ｐ−ＭＳＱ／ＳｉＯＣ膜を用いることができる。ｐ−ＭＳＱとは、多孔質メチルシルセスキオキサン（methylsilsesquioxane）である。第１の誘電体多層膜２０は、ＳｉＯ２／ｐ−ＭＳＱ／ＳｉＯＣ膜に限られず、少なくともＳｉまたはＣを含む誘電体の多層膜でもよい。
凹部３０は、第１の誘電体多層膜２０を貫通している。凹部３０の底部では、第２の誘電体多層膜中の配線が露出している。
凹部３０の内壁とは、凹部の内部のうち底部を除く部分をいう。
Ｍは、ルテニウム（Ｒｕ）である。ＭＯｘ膜４０とＭ膜５０は、ＲｕＯ/Ｒｕ積層構造となっている。積層構造は、多孔質の誘電体多層膜の密着性を改善するものだが、本実施形態においては、さらに下層配線の劣化なしに実現されている。こうすることにより、多孔質の低誘電率多層膜の密着性が高まり、かつ信頼性が向上する。さらに、Ｒｕは酸化されて導電性を示す材料であり、配線抵抗の増加を抑制できる効果がある。
Ｍは、Ｒｕに限られず、イリジウム（Ｉｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）、タングステン（Ｗ）等の他の材料を少なくとも一つ含む金属でもよい。ＭＯｘには、成膜原料などに起因して炭素（Ｃ）などが混入していてもよい。
実質的に酸素を含まない誘電体膜７０は、Ｍ膜５０と第１の誘電体多層膜２０との間に形成される。こうすることにより、第１の誘電体多層膜２０に含まれる、例えばｐ−ＭＳＱからの水分拡散が防止され、Ｍ膜５０の酸化による密着性の劣化のリスクを更に減少できる。また、ｐ−ＭＳＱからの水分拡散があった場合でも、Ｍ膜５０と第１の誘電体多層膜２０との間にはＭＯｘ膜４０があり、ＭＯｘ膜４０は酸化による体積膨張が生じないため、密着性の劣化を防止できる。
誘電体膜７０は、ＳｉＣＮ膜等を用いることができる。
Ｃｕを主成分とする導電体６０は、凹部３０を埋設するように形成される。Ｃｕ−Ａｌ合金に限らずＣｕ、Ｃｕ−Ｔｉ合金、Ｃｕ−Ｓｎ合金など半導体で用いられる材料であればよい。
凹部３０の底部の直下には、基板上に形成された第２の誘電体多層膜中の下層配線１００が存在し、配線の表面の酸素濃度が１％以下となっている。すなわち、凹部３０の底部に露出された下層配線１００と凹部３０に埋設された導電体６０との界面の酸素濃度が１％以下である。
酸素濃度は、エネルギー分散型Ｘ線分析装置を用いて測定される。測定の限界値は１％程度である。
図６は、Ｃｕによる上層配線と下層配線の界面での酸素濃度の測定時の断面を表している。図中(1)、(2)に点Ｏ（白丸）で示した位置における酸素濃度の測定が行われた。図７は、Ｃｕによる上層配線と下層配線の界面での酸素濃度の測定結果を示している。上層と下層の剥がれがない場合（図６（ａ）、図７（ａ））、酸素は検出されないが、上層と下層の剥がれが生じた場合（図６（ｂ）、図７（ｂ））、４〜５％の酸素が検出されている。
したがって、酸素濃度が高いと、密着性が低下し、酸素濃度が０％に近づくと、密着性が高くなる。すなわち、凹部３０の底部の直下に存在する下層配線１００の表面の酸素濃度１％以下とは、配線表面に酸化物層がない状態をいう。
こうすることにより下層配線１００の酸化に起因する半導体装置全体の電気特性や信頼性の劣化を防止できる。
次に図１に示した半導体装置の製造方法を説明する。図４（ａ）〜（ｄ）は、半導体装置の製造工程を示す断面図である。
半導体装置の製造手順は、例えば以下の工程を含む。
工程１：基板上に、下層配線１００を含む第２の誘電体多層膜８０と、前記第２の誘電体多層膜８０上に第１の誘電体多層膜２０を形成する工程、
工程２：第１の誘電体多層膜２０を貫通する凹部３０を形成する工程、
工程３：第１の誘電体多層膜２０上及び凹部３０の内部に、実質的に酸素を含まない誘電体膜７０を形成する工程、
工程４：凹部３０の内部及び外部に渡る実質的に酸素を含まない誘電体膜７０上に、酸化雰囲気により反応性成膜法にて金属Ｍと酸素を主成分とするＭＯｘ膜４０を形成する工程、
工程５：凹部３０の底部に形成された誘電体膜７０およびＭＯｘ膜４０を除去する工程、
工程６：凹部３０の内部及び外部に渡るＭＯｘ膜４０上及び凹部３０の底部にＭを主成分とするＭ膜５０を形成する工程、
工程７：凹部３０の底部に形成されたＭ膜５０を除去する工程、
工程８：凹部３０の内部及び外部に渡るＭ膜５０上及び凹部３０を埋設するようにＣｕを主成分とする導電体６０を形成する工程、
工程９：凹部３０の外部にある、ＭＯｘ膜４０、Ｍ膜５０、誘電体膜７０及び導電体６０を除去する工程。
以下、上記工程の詳細を説明する。
まず図４（ａ）に示したように、基板上に、下層配線１００を含む第２の誘電体多層膜８０と、第１の誘電体多層膜２０を順に積層し（工程１）、第１の誘電体多層膜２０を貫通する凹部３０を形成する（工程２）。第１の誘電体多層膜２０上及び凹部３０の内部に、実質的に酸素を含まない誘電体膜７０を形成する（工程３）。
図４（ｂ）に示したように、凹部３０の内部及び外部に渡る誘電体膜７０上及び凹部３０の底部に、酸化雰囲気としてＯ２を用いたスパッタ法により、ＭＯｘ膜４０を−５０℃以上１５０℃以下の成膜温度で成膜する（工程４）。Ｍは、例えばＲｕが挙げられ、カソードターゲットに用いられる。
成膜温度を−５０℃以上１５０℃以下とすることで基板の酸化が抑制される。また、成膜による下層配線１００の酸化を防ぎ、半導体装置の電気特性や信頼性が劣化するという問題を解決できる。
還元雰囲気としてＨ２を用いた逆スパッタ法により凹部３０の底部に形成されたＭＯｘ膜４０及び第２誘電体多層膜７０を除去する（工程５）。除去することにより、凹部３０の底部に第２の誘電体多層膜中に存在する下層配線１００が露出する。さらに、下層配線１００の表面は還元雰囲気にすることにより還元処理される。
こうすることにより凹部３０の底部に露出した下層配線１００上に形成された酸化物１１０を還元雰囲気等にすることにより還元処理される。さらに、下層配線の表面の酸素濃度を１％以下とすることができ、密着性が改善できる。こうすることにより、配線抵抗を低減し、半導体装置の信頼性が高まる。
図４（ｃ）に示したように、凹部３０の内部及び外部に渡るＭＯｘ膜４０上及び凹部３０の底部にＭを主成分とするＭ膜５０をスパッタ法により形成し（工程６）、還元雰囲気としてＨ２を用いた逆スパッタ法により凹部３０の底部に形成されたＭ膜５０を除去する（工程７）。Ｍは、例えばＲｕが挙げられる。
こうすることにより、凹部３０の底部に露出した下層配線１００は還元雰囲気にすることにより還元処理される。さらに、下層配線１００の表面の酸素濃度を１％以下とすることができ、密着性が改善され、配線抵抗が低減し、半導体装置の信頼性が高まる。
図４（ｄ）に示したように、凹部３０の内部及び外部に渡るＭ膜５０上及び凹部３０を埋設するようにＣｕを主成分とする導電体６０を形成する（工程８）。その後、凹部３０の外部にあるＭＯｘ膜４０、Ｍ膜５０、誘電体膜７０及び導電体６０を除去する。
以上の工程により図１に示した本発明の最良の形態を得ることができる。
これらは本発明の例示であり、上記以外の様々な構成を採用し、同様の効果をえることができる。
例えば、還元雰囲気にすることにより還元処理を行う工程が、ＭＯｘ膜４０を除去する工程後、Ｍ膜５０を形成する工程前で実施されてもよい。また、Ｍ膜５０を形成する工程を還元雰囲気にすることにより還元処理をすることとしてもよい。
スパッタ雰囲気を酸化雰囲気から還元雰囲気に調整し、バイアス条件をスパッタ条件から逆スパッタ条件に調整することで、真空を維持したままＭＯｘ膜４０を除去する工程から凹部３０の底部のＭ膜５０を形成する工程までを実施してもよい。
さらに、バイアス条件を調整することで凹部３０の底部では逆スパッタによる除去が進行し、凹部３０の側面及び凹部３０の外部ではスパッタ堆積が進行する条件とすることで、ＭＯｘ膜４０の形成と凹部３０の底部に形成されたＭＯｘ膜４０及び誘電体膜７０の除去を一工程で行うことができる。同様に、Ｍ膜５０の形成と凹部３０の底部のＭ膜５０の除去を一工程で行うこともできる。
酸化雰囲気はＯ２単独でなくても、Ｏ２、Ｏ３、Ｈ２Ｏ、−ＯＨ基を含む有機化合物及びＮ２Ｏのうち少なくともいずれか一つのガスを含んだものであれば同様の効果を得ることができる。
還元雰囲気はＨ２単独でなくても、Ｈ２、ＮＨ３及びＳｉＨ４の少なくともいずれか一つのガスを含んだものでも同様の効果を得ることができる。
また、ＭＯｘ膜４０、Ｍ膜５０の形成はスパッタだけでなく化学気相成長法（ＣＶＤ法）や原子層気相成長法（ＡＬＤ法）で行うことも可能である。
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
図２は、本実施形態の半導体装置の配線層の一部を示した断面図である。
半導体装置は、基板上に形成され、下層配線１００を含む第２の誘電体多層膜８０と、第２の誘電体多層膜上に形成され、凹部３０を有する第１の誘電体多層膜２０と、凹部３０の内壁に形成された金属Ｍと酸素を主成分とするＭＯｘ膜４０と、凹部３０の内部においてＭＯｘ膜４０上に形成されたＭを主成分とするＭ膜５０と、Ｍ膜５０上に凹部３０を埋設するＣｕを主成分とする導電体６０と、を有している。
凹部３０の底部の直下に存在する下層配線１００の表面の酸素濃度は１％以下である。
第一の実施形態と異なり、誘電体膜７０が設けられていない。
ｐ−ＭＳＱからの脱ガス防止の観点から、誘電体膜７０はある方が望ましい。しかしながら、空孔率を少なくするなどの他の手法によりｐ−ＭＳＱからの脱ガスを抑制できる場合は、脱ガスによるＭ膜５０の酸化は少ないため、本実施形態に示す構成とすることができる。
（第三の実施形態）
図３は、本実施形態の半導体装置の配線層の一部を示した断面図である。
図３に示した半導体装置は、基板上に形成され、下層配線１００を含む第２の誘電体多層膜８０と、第２の誘電体多層膜上に形成され、凹部３０を有する第１の誘電体多層膜２０と、凹部３０の内壁に形成された金属Ｍと酸素を主成分とするＭＯｘ膜４０と、凹部３０の内部においてＭＯｘ膜４０上に形成されたＭを主成分とするＭ膜５０と、凹部３０の内部においてＭ膜５０上に凹部３０を埋設するＣｕを主成分とする導電体６０と、を有している。さらに、Ｍ膜５０が凹部３０の底部に形成されている。
凹部３０の底部の直下に存在する下層配線１００の表面の酸素濃度は１％以下である。
第一の実施形態とは異なり、Ｍ膜５０が第２の誘電体多層膜８０中に存在する下層配線１００と導電体６０との間に設けられている。Ｍ膜５０が、凹部３０の底部に形成されている。
本実施形態に示す構成はインテグレーション等の観点において適している。
次に図３に示した半導体装置の製造方法を説明する。図５（ａ）〜（ｄ）は、半導体装置の製造工程を示す断面図である。
半導体装置の製造手順は、例えば以下の工程を含む。
工程１：基板上に、下層配線１００を含む第２の誘電体多層膜８０と、前記第２の誘電体多層膜８０上に第１の誘電体多層膜２０を形成する工程、
工程２：第１の誘電体多層膜２０を貫通する凹部３０を形成する工程、
工程３：第１の誘電体多層膜２０上及び凹部３０の内部に、酸化雰囲気により反応性成膜法にて金属Ｍと酸素を主成分とするＭＯｘ膜４０を形成する工程、
工程５：凹部３０の底部に形成されたＭＯｘ膜４０を除去する工程、
工程６：凹部３０の内部及び外部に渡るＭＯｘ膜４０上及び凹部３０の底部にＭを主成分とするＭ膜５０を形成する工程、
工程７：凹部３０の内部及び外部に渡るＭ膜５０上及び凹部３０を埋設するようにＣｕを主成分とする導電体６０を形成する工程、
工程８：凹部３０の外部にある、ＭＯｘ膜４０、Ｍ膜５０及び導電体６０を除去する工程。
以下、上記工程の詳細を説明する。
図５（ａ）〜（ｂ）に示す工程１〜工程５は、第一の実施形態と共通であるから、説明を省略する。
図５（ｃ）に示すように、凹部３０の内部及び外部に渡るＭＯｘ膜４０上及び凹部３０の内部にＭ膜５０を形成する（工程６）。Ｍは、例えばＴａが挙げられる。この場合、交互供給する原料をPDMAT(pentakisdimethylaminotantalum:Ta[N(CH３)２]５)とプラズマ励起したＨｅ／Ｈ２を原料としたＡＬＤ法により形成することができる。こうすることにより、下層配線１００上に形成された酸化物１１０を、Ｍ膜５０の形成と同時に、除去することができる。さらに、下層配線の表面の酸素濃度を１％以下とすることができ、密着性が向上し、半導体装置の安定性が高まる。
図５（ｄ）に示すように、凹部３０の内部及び外部に渡るＭ膜５０上及び凹部３０を埋設するようにＣｕを主成分とする導電体６０を形成する（工程７）。その後、凹部３０の外部にあるＭＯｘ膜４０、Ｍ膜５０及び導電体６０を除去する（工程８）。
上記の工程により図３に示した本発明の実施の形態を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本実施形態に係る半導体装置の構成を示す断面図である。 本実施形態に係る半導体装置の構成を示す断面図である。 本実施形態に係る半導体装置の構成を示す断面図である。 本実施形態に係る半導体装置の製造工程を示す断面図である。 本実施形態に係る半導体装置の製造工程を示す断面図である。 上層配線と下層配線の界面での酸素濃度の測定時の断面を表す図である。 上層配線と下層配線の界面での酸素濃度の測定結果を示す図である。
符号の説明
１０ 基板
２０ 第１の誘電体多層膜
３０ 凹部
４０ ＭＯｘ膜
５０ Ｍ膜
６０ Ｃｕを主成分とする導電体
７０ 誘電体膜
８０ 第２の誘電体多層膜
９０ バリアメタル層
１００ 下層配線
１１０ 酸化物

Claims (14)

  1. 基板上に形成され、配線を含む第２の誘電体多層膜と、
    前記第２の誘電体多層膜上に形成され、凹部を有する第１の誘電体多層膜と、
    前記凹部の内壁に形成された金属Ｍと酸素を主成分とするＭＯｘ膜と、
    前記凹部の内部において前記ＭＯｘ膜上に形成された前記Ｍを主成分とするＭ膜と、
    前記凹部の内部において前記Ｍ膜上に形成された前記凹部を埋設するＣｕを主成分とする導電体と、
    を有し、
    前記凹部の底部の直下に存在する前記配線表面の酸素濃度が１％以下であり、
    前記Ｍ膜は、前記配線と接していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１の誘電体多層膜と前記ＭＯｘ膜との間に実質的に酸素を含まない誘電体膜を有することを特徴とする半導体装置。
  3. 請求項１及び２に記載の半導体装置であって、
    前記Ｍ膜が前記凹部の底部に形成されていること
    を特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置であって、
    前記ＭがＲｕであること
    を特徴とする半導体装置。
  5. 基板上に、配線を含む第２の誘電体多層膜と、前記第２の誘電体多層膜上に第１の誘電体多層膜を形成する工程と、
    前記第１の誘電体多層膜を貫通する凹部を形成する工程と、
    前記第１の誘電体多層膜上及び前記凹部の内部に、酸化雰囲気により反応性成膜法にて金属Ｍと酸素を主成分とするＭＯｘ膜を形成する工程と、
    前記凹部の底部に形成された前記ＭＯｘ膜を除去する工程と、
    前記凹部の内部及び外部に渡る前記ＭＯｘ膜上及び前記凹部の底部に前記Ｍを主成分とするＭ膜を形成する工程と、
    前記凹部の内部及び外部に渡る前記Ｍ膜上及び前記凹部を埋設するようにＣｕを主成分とする導電体を形成する工程と、
    前記凹部の外部にある、前記ＭＯｘ膜、前記Ｍ膜及び前記導電体を除去する工程と、
    を含み、
    ＭＯｘ膜を形成する前記工程の後であって、Ｍ膜を形成する前記工程の前において、前記凹部の底部の直下に存在する前記配線を還元雰囲気にすることにより還元処理する工程を含むことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記凹部を形成する工程後であって、前記ＭＯｘ膜を形成する工程の前に、前記第１の誘電体多層膜上及び前記凹部の内部に、実質的に酸素を含まない誘電体膜を形成する工程と、
    前記誘電体膜を形成する工程後に、前記凹部の底部に形成された前記誘電体膜を除去する工程と、
    をさらに含むことを特徴とする半導体装置の製造方法。
  7. 請求項５及び６に記載の半導体装置の製造方法において、
    前記凹部の底部に形成された前記Ｍ膜を除去する工程
    をさらに含むことを特徴とする半導体装置の製造方法。
  8. 請求項５乃至７いずれかに記載の半導体装置の製造方法において、
    前記ＭＯｘ膜を−５０℃以上１５０℃以下の成膜温度で成膜すること
    を特徴とする半導体装置の製造方法。
  9. 請求項５に記載の半導体装置の製造方法において、
    還元雰囲気にすることにより還元処理する前記工程が、ＭＯｘ膜を除去する前記工程後、Ｍ膜を形成する前記工程前に実施されることを特徴とする半導体装置の製造方法。
  10. 請求項５に記載の半導体装置の製造方法であって、
    Ｍ膜を形成する前記工程を還元雰囲気にすることにより前記凹部の底部の直下に存在する前記配線を還元処理することを特徴とする半導体装置の製造方法。
  11. 請求項５乃至１０いずれかに記載の半導体装置の製造方法であって、
    前記還元雰囲気は、Ｈ２、ＳｉＨ４及びＮＨ３のうち少なくともいずれか一つのガスを含むことを特徴とする半導体装置の製造方法。
  12. 請求項５乃至１１いずれかに記載の半導体装置の製造方法であって、
    前記酸化雰囲気は、Ｏ２、Ｏ３、Ｈ２Ｏ、−ＯＨ基を含む有機化合物及びＮ２Ｏのうち少なくともいずれか一つのガスを含むことを特徴とする半導体装置の製造方法。
  13. 請求項５乃至１２いずれかに記載の半導体装置の製造方法であって、
    真空を維持したまま前記ＭＯｘ膜を除去する工程から前記Ｍ膜を形成する工程を連続的に実施することを特徴とする半導体装置の製造方法。
  14. 請求項５乃至１３いずれかに記載の半導体装置の製造方法であって、
    前記ＭがＲｕであること
    を特徴とする半導体装置の製造方法。
JP2006345073A 2006-12-21 2006-12-21 半導体装置並びに半導体装置の製造方法 Expired - Fee Related JP5154789B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006345073A JP5154789B2 (ja) 2006-12-21 2006-12-21 半導体装置並びに半導体装置の製造方法
CN2007101600722A CN101207107B (zh) 2006-12-21 2007-12-21 半导体器件及其制造方法
US11/962,154 US7728434B2 (en) 2006-12-21 2007-12-21 Semiconductor device and method of manufacturing the same
US12/758,432 US7883935B2 (en) 2006-12-21 2010-04-12 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345073A JP5154789B2 (ja) 2006-12-21 2006-12-21 半導体装置並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008159720A JP2008159720A (ja) 2008-07-10
JP5154789B2 true JP5154789B2 (ja) 2013-02-27

Family

ID=39541672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345073A Expired - Fee Related JP5154789B2 (ja) 2006-12-21 2006-12-21 半導体装置並びに半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7728434B2 (ja)
JP (1) JP5154789B2 (ja)
CN (1) CN101207107B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
US9870959B1 (en) 2012-10-12 2018-01-16 Altera Corporation Method and apparatus for testing a flip-chip assembly during manufacture
US10658235B2 (en) * 2018-06-21 2020-05-19 International Business Machines Corporation Rework for metal interconnects using etch and thermal anneal
DE102020110480B4 (de) * 2019-09-30 2024-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren
US20220246534A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance copper interconnects

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364759A (ja) * 1991-06-12 1992-12-17 Kawasaki Steel Corp 半導体装置及びその製造方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP4322347B2 (ja) 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP3235062B2 (ja) * 1999-07-26 2001-12-04 松下電器産業株式会社 半導体装置の製造方法
JP2002075994A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7005375B2 (en) * 2002-09-30 2006-02-28 Agere Systems Inc. Method to avoid copper contamination of a via or dual damascene structure
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
JP2005191471A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005223059A (ja) * 2004-02-04 2005-08-18 Toshiba Corp 半導体装置
US7088003B2 (en) 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP2005347510A (ja) 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4832807B2 (ja) * 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4370206B2 (ja) * 2004-06-21 2009-11-25 パナソニック株式会社 半導体装置及びその製造方法
JP4224434B2 (ja) 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP2006147922A (ja) * 2004-11-22 2006-06-08 Seiko Epson Corp 半導体装置の製造装置
JP4473824B2 (ja) * 2005-01-21 2010-06-02 株式会社東芝 半導体装置の製造方法
JP2006324414A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体装置及びその製造方法
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration

Also Published As

Publication number Publication date
US7883935B2 (en) 2011-02-08
CN101207107A (zh) 2008-06-25
US20100210102A1 (en) 2010-08-19
US20080150140A1 (en) 2008-06-26
JP2008159720A (ja) 2008-07-10
US7728434B2 (en) 2010-06-01
CN101207107B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
US8125085B2 (en) Semiconductor device having wiring with oxide layer of impurity from the wiring
JP4224434B2 (ja) 半導体装置及びその製造方法
JP4819501B2 (ja) 配線構造およびその製造方法
US7612452B2 (en) Method for manufacturing a semiconductor device and semiconductor device
US7956463B2 (en) Large grain size conductive structure for narrow interconnect openings
US8659156B2 (en) Interconnect structure with an electromigration and stress migration enhancement liner
US8274155B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2011511469A (ja) 高い漏れ抵抗を有する相互接続構造体
JP5154789B2 (ja) 半導体装置並びに半導体装置の製造方法
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US7867897B2 (en) Low leakage metal-containing cap process using oxidation
KR20110083636A (ko) 배선 집적화를 위한 불연속/불균일 금속 캡 구조 및 프로세스
US7659626B2 (en) Semiconductor device including a barrier metal film
JP2007294625A (ja) 半導体装置の製造方法
JP2005347510A (ja) 半導体装置及びその製造方法
US20190139821A1 (en) Advanced beol interconnect architecture
JP2010177538A (ja) 半導体装置の製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2007194566A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees