JP5730654B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5730654B2
JP5730654B2 JP2011094296A JP2011094296A JP5730654B2 JP 5730654 B2 JP5730654 B2 JP 5730654B2 JP 2011094296 A JP2011094296 A JP 2011094296A JP 2011094296 A JP2011094296 A JP 2011094296A JP 5730654 B2 JP5730654 B2 JP 5730654B2
Authority
JP
Japan
Prior art keywords
conductive layer
groove
layer
hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011094296A
Other languages
English (en)
Other versions
JP2012028735A (ja
JP2012028735A5 (ja
Inventor
昌宏 春原
昌宏 春原
孝幸 徳永
孝幸 徳永
坂口　秀明
秀明 坂口
昭仁 高野
昭仁 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011094296A priority Critical patent/JP5730654B2/ja
Priority to US13/164,129 priority patent/US8446013B2/en
Publication of JP2012028735A publication Critical patent/JP2012028735A/ja
Publication of JP2012028735A5 publication Critical patent/JP2012028735A5/ja
Application granted granted Critical
Publication of JP5730654B2 publication Critical patent/JP5730654B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、貫通孔を有する配線基板、及びその製造方法に関する。
図１は、従来の配線基板を例示する断面図である。図１を参照するに、配線基板１００は、基板本体１１０と、第１絶縁層１２０と、第１導電層１３０と、第２導電層１４０と、第２絶縁層１５０と、第３絶縁層１６０と、第１外部接続端子１７０と、第２外部接続端子１８０とを有する。
配線基板１００において、基板本体１１０は、第１導電層１３０等を形成する基体となる部分であり、溝１１０ｘと、溝１１０ｘに連通する貫通孔１１０ｙとが形成されている。第１絶縁層１２０は、基板本体１１０の面１１０ａ及び１１０ｂ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面に形成されている。
第１導電層１３０は、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面を被覆する第１絶縁層１２０上に形成されている。第２導電層１４０は、第１導電層１３０上に、溝１１０ｘ及び貫通孔１１０ｙを充填するように形成されている。第１導電層１３０は、第２導電層１４０と電気的に接続されている。
第２絶縁層１５０は、基板本体１１０の面１１０ａを被覆する第１絶縁層１２０上、並びに第１導電層１３０及び第２導電層１４０の一部の上に形成されている。第２絶縁層１５０は開口部１５０ｘを有し、開口部１５０ｘの底部には第２導電層１４０の一部が露出している。
第３絶縁層１６０は、基板本体１１０の面１１０ｂを被覆する第１絶縁層１２０上、並びに第１導電層１３０及び第２導電層１４０の一部の上に形成されている。第３絶縁層１６０は開口部１６０ｘを有し、開口部１６０ｘの底部には第２導電層１４０の一部が露出している。
第１外部接続端子１７０は、開口部１５０ｘの底部に露出する第２導電層１４０上に形成されている。第１外部接続端子１７０は、第２導電層１４０と電気的に接続されている。第２外部接続端子１８０は、開口部１６０ｘの底部に露出する第２導電層１４０上に形成されている。第２外部接続端子１８０は、第２導電層１４０と電気的に接続されている。
図２〜図４は、従来の配線基板の製造工程を例示する図である。始めに、図２に示す工程では、基板本体１１０に溝１１０ｘと、溝１１０ｘに連通する貫通孔１１０ｙとを形成し、基板本体１１０の面１１０ａ及び１１０ｂ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面に第１絶縁層１２０を形成する。そして、基板本体１１０の面１１０ａ、溝１１０ｘの内底面及び内側面、並びに貫通孔１１０ｙの内側面を被覆する第１絶縁層１２０上に、スパッタ法等により第１導電層１３０Ｓを形成する。なお、第１導電層１３０Ｓは、不要部分が除去されて、最終的には第１導電層１３０となる層である。
次いで、図３に示す工程では、基板本体１１０の面１１０ｂを被覆する第１絶縁層１２０上に、接着層２１０を介して銅板２２０を配設する。接着層２１０は、貫通孔１１０ｙに対応する開口部２１０ｘを有する。そして、銅板２２０及び第１導電層１３０Ｓをめっき給電層に利用した電解めっき法により、第１絶縁層１２０及び第１導電層１３０Ｓが形成された溝１１０ｘ及び貫通孔１１０ｙを充填し、基板本体１１０の面１１０ａ上に形成された第１導電層１３０Ｓを被覆する第２導電層１４０Ｓを形成する。なお、第２導電層１４０Ｓは、不要部分が除去されて、最終的には第２導電層１４０となる層である。
次いで、図４に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により基板本体１１０の面１１０ａ上の第２導電層１４０Ｓを研磨して第２導電層１４０を形成すると共に、基板本体１１０の面１１０ａ上の第１導電層１３０Ｓを露出させる。そして、露出した第１導電層１３０Ｓをエッチングにより除去し、第１導電層１３０を形成する。その後、図３に示す接着層２１０及び銅板２２０を除去する。
次いで、周知の方法により、図４に示す構造体に、第２絶縁層１５０、第３絶縁層１６０、第１外部接続端子１７０、及び第２外部接続端子１８０を形成することにより、図１に示す配線基板１００が完成する。
特開２００４−１５８５３７号公報
ところで、前述の図３に示す工程では、銅板２２０及び第１導電層１３０Ｓをめっき給電層に利用した電解めっき法により第２導電層１４０Ｓを形成する。この際、溝１１０ｘでは、内側面に形成された第１導電層１３０Ｓ側、及び内底面に形成された第１導電層１３０Ｓ側から同時にめっき膜が成長する。又、貫通孔１１０ｙでは、内側面に形成された第１導電層１３０Ｓ側、及び銅板２２０側から同時にめっき膜が成長する。
そのため、溝１１０ｘに形成された第２導電層１４０Ｓにおいて、複数の方向から成長してきためっき膜同士の接合部にシームやボイド等の欠陥が発生する場合がある。又、貫通孔１１０ｙに形成された第２導電層１４０Ｓにおいて、複数の方向から成長してきためっき膜同士の接合部にシームやボイド等の欠陥が発生する場合がある。このようなシームやボイド等の欠陥は、溝１１０ｘや貫通孔１１０ｙのアスペクト比が大きくなると特に発生しやすい。第２導電層１４０Ｓにシームやボイド等の欠陥が発生すると、第２導電層１４０Ｓが熱応力により断線したり、第１外部接続端子１７０や第２外部接続端子１８０との接続信頼性が低下したりする問題が生じる。
本発明は、上記の点に鑑みてなされたものであり、シームやボイド等の欠陥が発生し難い配線基板、及びその製造方法を提供することを課題とする。
本配線基板の一形態は、基板本体と、前記基板本体の一方の面側に開口する溝と、一端が前記溝の内底面に連通し、他端が前記基板本体の他方の面側に開口する、前記溝の幅よりも径が小さい貫通孔と、前記溝の内底面及び内側面、並びに前記貫通孔の内側面に形成された第１絶縁層と、前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層と、前記溝の内底面に形成された第１絶縁層の一部及び前記貫通孔の内側面に形成された第１絶縁層の一部及び前記第１導電層の前記溝側の面を直接接して被覆する第２導電層と、前記第２導電層を被覆し、前記溝を充填する第３導電層と、を有し、前記第１導電層は、前記貫通孔の内側面に形成された前記第１絶縁層と直接接し、前記第３導電層は、前記溝の内底面に形成された前記第１絶縁層の一部、及び前記溝の内側面に形成された前記第１絶縁層と直接接していることを要件とする。
開示の技術によれば、シームやボイド等の欠陥が発生し難い配線基板、及びその製造方法を提供できる。
従来の配線基板を例示する断面図である。 従来の配線基板の製造工程を例示する図（その１）である。 従来の配線基板の製造工程を例示する図（その２）である。 従来の配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板を例示する平面図である。 図５のＡ−Ａ線に沿う断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その９）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１０）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１４）である。 第１の実施の形態の変形例１に係る配線基板を例示する断面図である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板を例示する断面図である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第２の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第３の実施の形態に係る配線基板を例示する断面図である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その５）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
始めに、第１の実施の形態に係る配線基板の構造について説明する。図５は、第１の実施の形態に係る配線基板を例示する平面図である。図６は、図５のＡ−Ａ線に沿う断面図である。なお、説明の便宜のため、図５において、第２絶縁層１６及び第１外部接続端子１８は省略されている。
図５及び図６を参照するに、配線基板１０は、基板本体１１と、第１絶縁層１２と、第１導電層１３と、第２導電層１４と、第３導電層１５と、第２絶縁層１６と、第３絶縁層１７と、第１外部接続端子１８と、第２外部接続端子１９とを有する。
配線基板１０において、基板本体１１は、第１導電層１３等を形成する基体となる部分であり、溝１１ｘ（所謂トレンチ）及び貫通孔１１ｙが形成されている。基板本体１１の厚さは、例えば、２００〜４００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、セラミック等を用いることができる。
なお、配線基板１０は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。又、加工性の観点からすると、基板本体１１の材料としてシリコンを用いると好適である。
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１０と半導体チップとの接合部に生じる熱応力を低減するためである。以下、基板本体１１がシリコンである場合を例にして説明する。
溝１１ｘは、基板本体１１の一方の面１１ａ側に開口する断面形状が略矩形の溝である。溝１１ｘは、第３導電層１５を含む配線パターンが形成される部分である。従って、配線パターンの形状に対応する位置に適宜形成される（図５参照）。溝１１ｘの幅は、例えば５０〜７０μｍ程度とすることができる。溝１１ｘの深さは、例えば４０〜６０μｍ程度とすることができる。溝１１ｘの配設ピッチは、例えば８０〜１００μｍ程度とすることができる。
貫通孔１１ｙは、一端が溝１１ｘに連通し他端が基板本体１１の他方の面１１ｂ側に開口する平面形状が略円形の孔（所謂ＴＳＶ：through silicon via）である。貫通孔１１ｙは、第１導電層１３が形成される部分である。貫通孔１１ｙの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｙの深さは、例えば１４０〜３６０μｍ程度とすることができる。このように、貫通孔１１ｙは、比較的アスペクト比の高い孔である。なお、図６において、貫通孔１１ｙと連通するように描かれていない溝１１ｘも、断面図に表れない部分において、貫通孔１１ｙと連通している（図５参照）。
第１絶縁層１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘの内底面及び内側面、並びに貫通孔１１ｙの内側面に形成されている。第１絶縁層１２は、基板本体１１と第１導電層１３、第２導電層１４、及び第３導電層１５との間を絶縁するための膜である。第１絶縁層１２の材料としては、例えば、二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等を用いることができる。第１絶縁層１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、本実施の形態では、基板本体１１がシリコン（半導体材料）であるから第１絶縁層１２を設けているが、基板本体１１がガラス等の絶縁性材料である場合には、第１絶縁層１２を設けなくても構わない。
第１導電層１３は、内側面が第１絶縁層１２に被覆された貫通孔１１ｙの少なくとも一部を充填するように形成されている。本実施の形態では、第１導電層１３は、貫通孔１１ｙの上部（溝１１ｘ側）を除く部分に充填されており、第１導電層１３の上面（溝１１ｘ側の面）は、溝１１ｘの内底面に対して基板本体１１の他方の面１１ｂ側に窪んだ位置にある。つまり、第１導電層１３の上面（溝１１ｘ側の面）と、貫通孔１１ｙの内側面を被覆する第１絶縁層１２とは凹部１３ｘを形成している。
なお、第１導電層１３は、貫通孔１１ｙの上部（溝１１ｘ側）も含めて、内側面が第１絶縁層１２に被覆された貫通孔１１ｙを完全に充填するように形成しても良い。その場合には、第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面を被覆する第１絶縁層１２の上面とが略面一となり、凹部１３ｘは形成されない。凹部１３ｘの深さは、例えば０〜１０μｍ程度とすることができる。
但し、第１導電層１３を、溝１１ｘの内底面から突出するように形成することは好ましくない。第１導電層１３が溝１１ｘの内底面から突出すると、突出部を被覆する第２導電層１４の被膜状態が悪化し、第２導電層１４の剥離や断線等を引き起こす虞があるからである。本実施の形態では、このような問題の発生を回避するために、第１導電層１３の上面（溝１１ｘ側の面）が溝１１ｘの内底面に対して基板本体１１の他方の面１１ｂ側に窪んだ位置に来る程度に第１導電層１３を充填し、凹部１３ｘを形成した場合を例にして説明する。
第１導電層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第１導電層１３は、第３導電層１５を含む配線パターンを第２導電層１４を介して第１外部接続端子１８と電気的に接続する電極を構成している。
第２導電層１４は、凹部１３ｘ内及び溝１１ｘ内の一部に形成されている。より詳しくは、第２導電層１４は、凹部１３ｘが形成されない場合（第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面に形成された第１絶縁層１２とが略面一となる場合）も含め、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面の外縁部を除く部分）に延在している。つまり、第２導電層１４は、溝１１ｘの内底面を被覆する第１絶縁層１２の外縁部上には形成されてなく、溝１１ｘの内側面を被覆する第１絶縁層１２との間に数μｍ程度の略一定幅の隙間が形成されている。第２導電層１４は、第１導電層１３及び第３導電層１５と電気的に接続されている。
第２導電層１４としては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１導電層１３又は第１絶縁層１２上に、この順番で順次積層した導電層等を用いることができる。なお、チタン（Ｔｉ）膜は、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に、密着性が良好である。第２導電層１４の厚さは、例えば１μｍ程度とすることができる。
第３導電層１５は、第２導電層１４を被覆し、溝１１ｘを充填するように形成されている。第３導電層１５の上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一とされている。第３導電層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３導電層１５は、配線パターンを構成している。第３導電層１５の材料が銅（Ｃｕ）であり、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合には、両者は密着しない。しかしながら、第３導電層１５は、第２導電層１４を介して第１絶縁層１２又は第１導電層１３と密着するため、密着強度的には問題とならない。
なお、本実施の形態では、第１導電層１３と第３導電層１５との間には、必ず第２導電層１４が介在する構造となっている。これは、後述する配線基板１０の製造工程から生じるものである。後述する配線基板１０の製造工程により、第１導電層１３及び第３導電層１５にシームやボイド等の欠陥が発生することを防止することが可能となる。
第２絶縁層１６は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上、及び溝１１ｘから露出する第３導電層１５上に形成されている。第２絶縁層１６は開口部１６ｘを有し、開口部１６ｘの底部には第３導電層１５の一部が露出している。開口部１６ｘの底部に露出する第３導電層１５は、第１外部接続端子１８を形成する電極パッドとして機能する。第２絶縁層１６の材料としては、例えばベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド（ＰＩ）等の絶縁性樹脂を用いることができる。第２絶縁層１６の材料として、エポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いても構わない。第２絶縁層１６の厚さは、例えば５〜３０μｍ程度とすることができる。
必要に応じ、開口部１６ｘの底部に露出する第３導電層１５上に、金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の他の例としては、ＳｎＡｇやＳｎＡｇＣｕ等のはんだめっき等を挙げることができる。金属層を形成することにより、第３導電層１５と第１外部接続端子１８等との接続信頼性を向上できる。
第３絶縁層１７は、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２上、及び貫通孔１１ｙから露出する第１導電層１３上に形成されている。第３絶縁層１７は開口部１７ｘを有し、開口部１７ｘの底部には第１導電層１３の一部が露出している。開口部１７ｘの底部に露出する第１導電層１３は、第２外部接続端子１９を形成する電極パッドとして機能する。第３絶縁層１７の材料や厚さは、第２絶縁層１６と同様であるため、その説明は省略する。
必要に応じ、開口部１７ｘの底部に露出する第１導電層１３上に、開口部１６ｘの底部に露出する第３導電層１５上に形成する金属層と同様な金属層を形成してもよい。金属層を形成することにより、第１導電層１３と第２外部接続端子１９等との接続信頼性を向上できる。
第１外部接続端子１８は、開口部１６ｘの底部に露出する第３導電層１５上に（開口部１６ｘの底部に露出する第３導電層１５上に金属層が形成されている場合には、金属層上に）形成されている。第２外部接続端子１９は、開口部１７ｘの底部に露出する第１導電層１３上に（開口部１７ｘの底部に露出する第１導電層１３上に金属層が形成されている場合には、金属層上に）形成されている。
第１外部接続端子１８及び第２外部接続端子１９は、配線基板１０と半導体チップや他の配線基板等とを電気的に接続するための端子である。第１外部接続端子１８及び第２外部接続端子１９としては、例えば、はんだバンプ等を用いることができる。第１外部接続端子１８及び第２外部接続端子１９がはんだバンプである場合の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、第１外部接続端子１８及び第２外部接続端子１９は必ずしも設けなくても良く、開口部１６ｘの底部に露出する第３導電層１５や開口部１７ｘの底部に露出する第１導電層１３自体を外部接続端子としても良い。この場合には、配線基板１０と接続される半導体チップや他の配線基板等に設けられたバンプやピン等が開口部１６ｘの底部に露出する第３導電層１５や開口部１７ｘの底部に露出する第１導電層１３と接続される。
又、第２絶縁層１６や第３絶縁層１７上に、更に配線層と絶縁層とを交互に積層し、多層配線を形成しても構わない。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図７〜図２０は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
始めに、図７に示す工程では、基板本体１１を準備し、基板本体１１の一方の面１１ａ側に開口する溝１１ｘを形成する。溝１１ｘは、第３導電層１５を含む配線パターンが形成される部分となる。従って、配線パターンの形状に対応する位置に適宜形成される。基板本体１１は、例えば６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハ等である。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化することができる。
溝１１ｘは、例えば、基板本体１１の一方の面１１ａに溝１１ｘを形成する位置を開口するレジスト層を形成し、レジスト層をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。溝１１ｘの幅は、例えば５０〜７０μｍ程度とすることができる。溝１１ｘの深さは、例えば４０〜６０μｍ程度とすることができる。溝１１ｘの配設ピッチは、例えば８０〜１００μｍ程度とすることができる。
次いで、図８に示す工程では、一端が基板本体１１の一方の面１１ａ側に形成された溝１１ｘに連通し、他端が基板本体１１の他方の面１１ｂ側に開口する貫通孔１１ｙを形成する。貫通孔１１ｙは、溝１１ｘと同様にして形成できるため、形成方法の具体例の説明は省略する。貫通孔１１ｙの平面形状は、例えば略円形とすることができる。貫通孔１１ｙの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｙの深さは、例えば１４０〜３６０μｍ程度とすることができる。なお、図７に示す工程と図８に示す工程との間に、基板本体１１の一方の面１１ａ並びに溝１１ｘの内底面及び内側面を被覆する熱酸化膜（ＳｉＯ２）を形成する工程を設けても良い。
次いで、図９に示す工程では、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、溝１１ｘの内底面及び内側面、並びに貫通孔１１ｙの内側面に第１絶縁層１２を形成する。第１絶縁層１２としては、例えば熱酸化膜（ＳｉＯ２）を用いることができる。第１絶縁層１２は、基板本体１１の表面近傍の温度を例えば１０００℃以上とするウェット熱酸化法により熱酸化することで形成できる。第１絶縁層１２の厚さは、例えば１〜２μｍ程度とすることができる。なお、第１絶縁層１２として、ＣＶＤ（Chemical Vapor Deposition）法等により、例えば二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）、ポリイミド（ＰＩ）等の膜を形成しても構わない。なお、図７に示す工程と図８に示す工程との間に、前述の熱酸化膜（ＳｉＯ２）を形成する工程を設けた場合には、設けた熱酸化膜（ＳｉＯ２）を図９に示す工程の前に一端除去してから、図９に示す工程で改めて第１絶縁層１２を形成する。
次いで、図１０に示す工程では、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２上に、接着層２１を介して金属層２２を配設する。そして、内側面が第１絶縁層１２に被覆された貫通孔１１ｙに対応する部分の接着層２１をアッシング法等により除去し、開口部２１ｘを形成する。これにより、内側面が第１絶縁層１２に被覆された貫通孔１１ｙの底部に金属層２２の上面が露出する。金属層２２は、電解めっき法により、第１導電層１３等を形成する際の給電層となる部材である。金属層２２としては、例えば銅（Ｃｕ）板や銅（Ｃｕ）箔等を用いることができる。以下、金属層２２が銅（Ｃｕ）板である場合を例にして説明する。
次いで、図１１に示す工程では、金属層２２を給電層とする電解めっき法により、金属層２２側から貫通孔１１ｙ内にめっき膜を析出成長させることで、貫通孔１１ｙの少なくとも一部を充填する第１導電層１３Ｓを形成する。なお、第１導電層１３Ｓは、不要部分が除去されて、最終的には第１導電層１３となる層である。第１導電層１３Ｓの材料としては、例えば銅（Ｃｕ）等を用いることができる。第１導電層１３Ｓは、貫通孔１１ｙの上部（溝１１ｘ側）を除く部分を充填すれば十分である。この場合、第１導電層１３Ｓの上面（溝１１ｘ側の面）と、貫通孔１１ｙの内側面を被覆する第１絶縁層１２とにより凹部１３ｘが形成される。
なお、前述のように、第１導電層１３Ｓは、貫通孔１１ｙの上部（溝１１ｘ側）も含めて、内側面が第１絶縁層１２に被覆された貫通孔１１ｙを完全に充填するよう（第１導電層１３Ｓの上面（溝１１ｘ側の面）と溝１１ｘの内底面に形成された第１絶縁層１２とが略面一となるよう）に形成しても良いが、第１導電層１３Ｓを溝１１ｘの内底面から突出するように形成することは好ましくない。凹部１３ｘの深さは、例えば０〜１０μｍ程度とすることができる。
貫通孔１１ｙの内側面は第１絶縁層１２に被覆されているため、金属層２２側からのみ（一方向からのみ）めっき膜が成長して第１導電層１３Ｓが形成される。これにより、第１導電層１３Ｓに、従来の配線基板１００のように二方向からめっき膜が成長することに起因してシームやボイド等の欠陥が発生することを防止できる。その結果、第１導電層１３Ｓがシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
次いで、図１２に示す工程では、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上、溝１１ｘの内底面及び内側面を被覆する第１絶縁層１２上、並びに凹部１３ｘ内に、例えばスパッタ法等により第２導電層１４Ｓを形成する。なお、第２導電層１４Ｓは、不要部分が除去されて、最終的には第２導電層１４となる層である。第２導電層１４Ｓとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ｓの厚さは、例えば１μｍ程度とすることができる。
次いで、図１３に示す工程では、第２導電層１４Ｓを被覆するレジスト層２３Ｓを形成する。なお、レジスト層２３Ｓは、不要部分が除去されて、最終的にはレジスト層２３となる層である。具体的には、第２導電層１４Ｓ上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、第２導電層１４Ｓ上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。レジスト層２３Ｓの厚さは、例えば数μm程度とすることができる。なお、ここでは、レジスト層２３Ｓがポジ型レジストである場合を例にして以下の説明を行うが、レジスト層２３Ｓとしてネガ型レジストを用いても構わない。
次いで、図１４に示す工程では、遮光部２４ａを有するマスク２４を介してレジスト層２３Ｓを矢印方向から露光する。本実施の形態では、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓ、及び溝１１ｘの内側面上に形成されたレジスト層２３Ｓを露光するように、遮光部２４ａが形成されている。
次いで、図１５に示す工程では、露光されたレジスト層２３Ｓを現像し、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓ、及び溝１１ｘの内側面上に形成されたレジスト層２３Ｓを除去する。これにより、溝１１ｘの内底面上の外縁部を除く部分にレジスト層２３が形成される。つまり、レジスト層２３の側面と、溝１１ｘの内側面に第１絶縁層１２を介して形成された第２導電層１４Ｓとの間には、略一定幅の隙間が形成される。この隙間は、溝１１ｘの内側面上に形成されたレジスト層２３Ｓの厚さに対応し、数μｍ程度となる。
次いで、図１６に示す工程では、レジスト層２３をマスクとして図１５に示す第２導電層１４Ｓをエッチングし、レジスト層２３に被覆されていない第２導電層１４Ｓを除去する。これにより、レジスト層２３に被覆された第２導電層１４が形成される。次いで、図１７に示す工程では、レジスト層２３を除去する。
次いで、図１８に示す工程では、金属層２２、第１導電層１３Ｓ、及び第２導電層１４を給電層とする電解めっき法により、溝１１ｘ内に第２導電層１４側からめっき膜を析出成長させることで、第３導電層１５Ｓを形成する。なお、第３導電層１５Ｓは、不要部分が除去されて、最終的には第３導電層１５となる層である。第３導電層１５Ｓの材料としては、例えば銅（Ｃｕ）等を用いることができる。第３導電層１５Ｓは、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面から突出するように形成する。第３導電層１５Ｓの第１絶縁層１２の上面からの突出量は、例えば３０〜４０μｍ程度とすることができる。
溝１１ｘの内側面の全部及び内底面の外縁部は第１絶縁層１２に被覆されているため、第２導電層１４側からのみ（一方向からのみ）めっき膜が成長して第３導電層１５Ｓが形成される。これにより、第３導電層１５Ｓに、従来の配線基板１００のように二方向からめっき膜が成長することに起因してシームやボイド等の欠陥が発生することを防止できる。その結果、第３導電層１５Ｓがシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１外部接続端子１８との接続信頼性が低下したりする問題を回避できる。
次いで、図１９に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により、基板本体１１の一方の面１１ａ側から突出する第３導電層１５Ｓ（図１８参照）を研磨し、第３導電層１５を形成する。第３導電層１５の上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一となる。この工程により、第３導電層１５を含んで構成される配線パターンが形成される。
次いで、図２０に示す工程では、図１９に示す接着層２１及び金属層２２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出する第１導電層１３Ｓ（図１９参照）を研磨し、第１導電層１３を形成する。銅（Ｃｕ）板である金属層２２は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。但し、第３導電層１５が銅（Ｃｕ）から構成されている場合には、第３導電層１５の露出面が金属層２２とともにエッチングされることを防止するため、第３導電層１５の露出面をマスクする必要がある。接着層２１は、アッシング法等により除去できる。第１導電層１３Ｓは、ＣＭＰ（Chemical Mechanical Polishing）法等により研磨できる。第１導電層１３の下面（溝１１ｘ側の面と反対の面）は、基板本体１１の他方の面１１ｂを被覆する第１絶縁層１２の下面と略面一となる。
次いで、図２０に示す工程の後、周知の方法により、開口部１６ｘを有する第２絶縁層１６、開口部１７ｘを有する第３絶縁層１７、第１外部接続端子１８、及び第２外部接続端子１９を形成することにより、図５及び図６に示す配線基板１０が完成する。なお、前述のように、第１外部接続端子１８及び第２外部接続端子１９は、形成しなくても良い。
このように、第１の実施の形態によれば、基板本体１１の他方の面１１ｂに接着層２１を介して金属層２２を配設する。そして、金属層２２をめっき給電層に利用した電解めっき法により、内側面を第１絶縁層１２で被覆した貫通孔１１ｙ内に一方向のみからめっき膜を成長させて第１導電層１３を形成する。その結果、第１導電層１３にシームやボイド等の欠陥が発生することを防止することが可能となり、第１導電層１３がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
又、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面の外縁部を除く部分）に延在する第２導電層１４を形成する。そして、金属層２２、第１導電層１３、及び第２導電層１４をめっき給電層に利用した電解めっき法により、凹部１３ｘ内及び溝１１ｘ内に一方向のみからめっき膜を成長させて第３導電層１５を形成する。その結果、第３導電層１５にシームやボイド等の欠陥が発生することを防止することが可能となり、第３導電層１５がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１外部接続端子１８との接続信頼性が低下したりする問題を回避できる。
なお、本実施の形態では、前述の製造工程により配線基板を作製するため、第１導電層１３と第３導電層１５との間には、必ず第２導電層１４が介在する構造となる（図６等参照）。
〈第１の実施の形態の変形例１〉
第１の実施の形態では、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面の外縁部を除く部分）に延在する第２導電層１４を形成し、形成した第２導電層１４を電解めっき法の給電層の一部として用いる例を示した。第１の実施の形態の変形例１では、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面側）に延在する第２導電層１４Ａを形成し、形成した第２導電層１４Ａを電解めっき法の給電層の一部として用いる例を示す。
図２１は、第１の実施の形態の変形例１に係る配線基板を例示する断面図である。図２１を参照するに、配線基板１０Ａにおいて、第２導電層１４が第２導電層１４Ａに置換されている点が、配線基板１０（図５及び図６参照）と相違する。
第２導電層１４Ａは、凹部１３ｘ内及び溝１１ｘ内の一部に形成されている。より詳しくは、第２導電層１４Ａは、凹部１３ｘが形成されない場合（第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面に形成された第１絶縁層１２とが略面一となる場合）も含め、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面側）に延在している。
溝１１ｘの内側面を被覆する第１絶縁層１２に形成されている第２導電層１４Ａの幅（配線基板１０Ａの厚み方向）は、例えば、１〜５μｍ程度とすることができる。この程度の幅であれば、溝１１ｘに第３導電層１５を形成する際にめっき膜は実質的に一方向（溝１１ｘの内底面側）のみから成長するため、第３導電層１５にシームやボイド等の欠陥が発生することはない。
第２導電層１４Ａとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ａの厚さは、例えば１μｍ程度とすることができる。
第２導電層１４Ａを形成するには、第１の実施の形態の図１４に示す工程のみを変更すればよい。つまり、始めに、第１の実施の形態の図７〜図１３と同様な工程を実行し、その後、第１の実施の形態の図１４と同様な工程により、レジスト層２３Ｓを露光する。この際、マスクの遮光部の形状を変更し、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓのみを露光する。
次いで、図２２に示す工程では、露光されたレジスト層２３Ｓを現像し、基板本体１１の一方の面１１ａ上に形成されたレジスト層２３Ｓを除去する。これにより、溝１１ｘの内底面上及び内側面上にレジスト層２３Ａが形成される。次いで、第１の実施の形態の図１６と同様な工程により、レジスト層２３Ａをマスクとして図２２に示す第２導電層１４Ｓをエッチングし、レジスト層２３Ａに被覆されていない第２導電層１４Ｓを除去する。これにより、図２１に示す第２導電層１４Ａが形成される。この際、エッチング時間を調整することにより、溝１１ｘの内側面を被覆する第１絶縁層１２上に形成された第２導電層１４Ｓの一部（一方の面１１ａ側）を除去することができる。次いで、第１の実施の形態の図１７〜図２０と同様な工程を実行することで、図２１に示す配線基板１０Ａが製造される。
このように、第１の実施の形態の変形例１によれば、第１の実施の形態と同様に、第１導電層１３がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
又、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面側）に延在する第２導電層１４Ａを形成する。そして、金属層２２、第１導電層１３、及び第２導電層１４Ａをめっき給電層に利用した電解めっき法により、凹部１３ｘ内並びに溝１１ｘ内にめっき膜を成長させて第３導電層１５を形成する。この際、めっき膜は溝１１ｘの内側面を被覆する第１絶縁層１２の一部（内底面側）に形成された第２導電層１４Ａからもわずかに成長するが、大部分は溝１１ｘの内底面を被覆する第１絶縁層１２の全部に形成された第２導電層１４Ａから成長する。つまり、ほぼ一方向のみからめっき膜を成長させることができる。その結果、第３導電層１５にシームやボイド等の欠陥が発生することを防止することが可能となり、第３導電層１５がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第１外部接続端子１８との接続信頼性が低下したりする問題を回避できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態では、溝１１ｘを基板本体１１の一方の面１１ａ側に開口する断面が略矩形状の溝としたが、溝の形状は断面が略矩形状には限定されない。第１の実施の形態の変形例２では、基板本体１１に断面がテーパ形状の溝を形成する例を示す。
図２３は、第１の実施の形態の変形例２に係る配線基板を例示する断面図である。図２３を参照するに、配線基板１０Ｂにおいて、溝１１ｘが溝１１ｚに置換されている点が、配線基板１０（図５及び図６参照）と相違する。
溝１１ｚは、基板本体１１の一方の面１１ａ側に開口する断面がテーパ形状の溝である。溝１１ｚは、第３導電層１５を含む配線パターンが形成される部分である。従って、配線パターンの形状に対応する位置に適宜形成される。溝１１ｚの内底面の幅は、例えば５０〜７０μｍ程度とすることができる。溝１１ｚの基板本体１１の一方の面１１ａ側に開口する開口部の幅は内底面の幅（例えば５０〜７０μｍ程度）よりも広く、例えば１００〜１５０μｍ程度とすることができる。溝１１ｚの深さは、例えば４０〜６０μｍ程度とすることができる。溝１１ｚの配設ピッチは、例えば８０〜１００μｍ程度とすることができる。なお、図２３において、貫通孔１１ｙと連通するように描かれていない溝１１ｚも、断面図に表れない部分において、貫通孔１１ｙと連通している。
溝１１ｚは、例えば、基板本体１１の一方の面１１ａに溝１１ｚを形成する位置を開口するレジスト層を形成し、レジスト層をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えば等方性エッチング（例えば、ドライエッチング）や異方性エッチング（例えば、ウェットエッチング）を用いることができる。
このように、第１の実施の形態の変形例２によれば、第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、基板本体１１に断面がテーパ形状の溝１１ｚを形成することにより、断面が矩形状の溝１１ｘを形成する場合に比べて、第３導電層１５に対する応力を低減することができる。
〈第２の実施の形態〉
第１の実施の形態では、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の一部（溝１１ｘの内底面の外縁部を除く部分）に延在する第２導電層１４を形成し、形成した第２導電層１４を電解めっき法の給電層の一部として用いる例を示した。第２の実施の形態では、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の全部に延在する第２導電層１４Ｂを形成し、形成した第２導電層１４Ｂを電解めっき法の給電層の一部として用いる例を示す。
［第２の実施の形態に係る配線基板の構造］
始めに、第２の実施の形態に係る配線基板の構造について説明する。図２４は、第２の実施の形態に係る配線基板を例示する断面図である。図２４を参照するに、配線基板１０Ｃにおいて、第２導電層１４が第２導電層１４Ｂに置換されている点が、配線基板１０（図５及び図６参照）と相違する。
第２導電層１４Ｂは、凹部１３ｘ内及び溝１１ｘ内に形成されている。より詳しくは、第２導電層１４Ｂは、凹部１３ｘが形成されない場合（第１導電層１３の上面（溝１１ｘ側の面）と溝１１ｘの内底面に形成された第１絶縁層１２とが略面一となる場合）も含め、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の全部に延在している。第２導電層１４Ｂとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ｂの厚さは、例えば１μｍ程度とすることができる。
［第２の実施の形態に係る配線基板の製造方法］
次に、第２の実施の形態に係る配線基板の製造方法について説明する。図２５〜図２７は、第２の実施の形態に係る配線基板の製造工程を例示する図である。 始めに、第１の実施の形態の図７〜図１２と同様な工程を実行し、その後、図２５に示す工程では、金属層２２、第１導電層１３Ｓ、及び第２導電層１４Ｓを給電層とする電解めっき法により、凹部１３ｘ内及び溝１１ｘ内並びに一方の面１１ａ上にめっき膜を析出成長させることで、第３導電層１５Ｔを形成する。なお、第３導電層１５Ｔは、不要部分が除去されて、最終的には第３導電層１５となる層である。第３導電層１５Ｔの材料としては、例えば銅（Ｃｕ）等を用いることができる。一方の面１１ａ上に形成された第３導電層１５Ｔの厚さは、例えば３０〜４０μｍ程度とすることができる。
なお、凹部１３ｘ内並びに溝１１ｘの内底面及び内側面には第２導電層１４Ｓが形成されているので、めっき膜は、溝１１ｘの内底面方向及び内側面方向の二方向から成長する。そのため、従来の配線基板１００のようなシームやボイド等の欠陥が発生する虞がある。しかしながら、溝１１ｘのアスペクト比が低い場合にはシームやボイド等の欠陥が発生し難いため、このような場合には、本実施の形態に係る製造方法を用いても問題にならない。つまり、本実施の形態に係る製造方法は、溝１１ｘのアスペクト比が小さく、シームやボイド等の欠陥が発生し難い配線基板に好適である。
次いで、図２６に示す工程では、ＣＭＰ（Chemical Mechanical Polishing）法等により、基板本体１１の一方の面１１ａ上に形成された第３導電層１５Ｔ（図２５参照）を研磨し、第３導電層１５を形成する。次いで、図２７に示す工程では、エッチングにより、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上に形成された第２導電層１４Ｓ（図２６参照）を除去する。これにより、第２導電層１４が形成される。第３導電層１５の上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一となる。
次いで、第１の実施の形態の図２０に示す工程と同様にして、接着層２１及び金属層２２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出する第１導電層１３Ｓを研磨し、第１導電層１３を形成する。更に、周知の方法により、開口部１６ｘを有する第２絶縁層１６、開口部１７ｘを有する第３絶縁層１７、第１外部接続端子１８、及び第２外部接続端子１９を形成することにより、図２４に示す配線基板１０Ｃが完成する。なお、前述のように、第１外部接続端子１８及び第２外部接続端子１９は、形成しなくても良い。
このように、第２の実施の形態によれば、基板本体１１の他方の面１１ｂに接着層２１を介して金属層２２を配設する。そして、金属層２２をめっき給電層に利用した電解めっき法により、内側面を第１絶縁層１２で被覆した貫通孔１１ｙ内に一方向のみからめっき膜を成長させて第１導電層１３を形成する。その結果、第１導電層１３にシームやボイド等の欠陥が発生することを防止することが可能となり、第１導電層１３がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
又、第１導電層１３の上面（溝１１ｘ側の面）を被覆し、溝１１ｘの内底面を被覆する第１絶縁層１２の全部及び溝１１ｘの内側面を被覆する第１絶縁層１２の全部に延在する第２導電層１４Ｂを形成する。そして、金属層２２、第１導電層１３、及び第２導電層１４Ｂをめっき給電層に利用した電解めっき法により、凹部１３ｘ内及び溝１１ｘ内にめっき膜を成長させて第３導電層１５を形成する。この際、めっき膜は、溝１１ｘの内底面方向及び内側面方向の二方向から成長するが、溝１１ｘのアスペクト比が低い場合にはシームやボイド等の欠陥が発生し難いため問題とはならない。
つまり、第２の実施の形態では、アスペクト比が高くシームやボイド等の欠陥が発生し易い貫通孔１１ｙに対しては、一方向のみからめっき膜を成長させてシームやボイド等の欠陥の発生を防止する。そして、アスペクト比が低くシームやボイド等の欠陥が発生し難い溝１１ｘに対しては、従来と同様に二方向からめっき膜を成長させる。結果として、溝１１ｘ及び貫通孔１１ｙに、シームやボイド等の欠陥の存在しないめっき膜を形成できる。
〈第３の実施の形態〉
第１の実施の形態及びその変形例、並びに第２の実施の形態では、基板本体１１の一方の面１１ａ側に開口する溝１１ｘと、一端が溝１１ｘの内底面に連通し、他端が基板本体１１の他方の面１１ｂ側に開口する貫通孔１１ｙと、を有する配線基板１０、１０Ａ、１０Ｂ、１０Ｃを例示した。第３の実施の形態では、基板本体１１の一方の面１１ａ側から他方の面１１ｂ側に貫通する貫通孔１１ｔを有し、溝１１ｘを有さない配線基板１０Ｄを例示する。
［第３の実施の形態に係る配線基板の構造］
始めに、第３の実施の形態に係る配線基板の構造について説明する。図２８は、第３の実施の形態に係る配線基板を例示する断面図である。図２８を参照するに、配線基板１０Ｄにおいて、溝１１ｘが形成されてなく、第３導電層１５Ａが基板本体１１の一方の面１１ａから突出している点が、配線基板１０（図５及び図６参照）等との主な相違点である。
貫通孔１１ｔは、基板本体１１の一方の面１１ａ側から他方の面１１ｂ側に貫通する平面形状が略円形の孔である。貫通孔１１ｔの径は、例えば４０〜６０μｍ程度とすることができる。貫通孔１１ｔの深さ（基板本体１１の厚さ）は、例えば、２００〜４００μｍ程度とすることができる。このように、貫通孔１１ｔは、比較的アスペクト比の高い孔である。
第１導電層１３は、内側面が第１絶縁層１２に被覆された貫通孔１１ｔの一部を充填するように形成されている。本実施の形態では、第１導電層１３は、貫通孔１１ｔの上部（基板本体１１の一方の面１１ａ側）を除く部分に充填されており、第１導電層１３の上面（基板本体１１の一方の面１１ａ側の端面）は、基板本体１１の一方の面１１ａに対して他方の面１１ｂ側に窪んだ位置にある。つまり、第１導電層１３の上面と、貫通孔１１ｔの内側面を被覆する第１絶縁層１２とは凹部１３ｘを形成している。凹部１３ｘの深さは、例えば、５０μｍ程度とすることができる。凹部１３ｘの深さが５０μｍ程度であり、貫通孔１１ｔの径が４０〜６０μｍ程度であれば、凹部１３ｘのアスペクト比は比較的低いといえる。
第２導電層１４Ｃは、凹部１３ｘ内及び基板本体１１の一方の面１１ａの一部に形成されている。より詳しくは、第２導電層１４Ｃは、第１導電層１３の上面及び貫通孔１１ｔの内側面を被覆する第１絶縁層１２を被覆し、基板本体１１の一方の面１１ａの一部に延在している。第２導電層１４Ｃは、所定の平面形状にパターニングされている。第２導電層１４Ｃとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ｃの厚さは、例えば１μｍ程度とすることができる。
第３導電層１５Ａは、第２導電層１４Ｃを被覆し、凹部１３ｘを充填するように形成されている。第３導電層１５Ａは、配線基板１０等の第３導電層１５とは異なり、基板本体１１の一方の面１１ａから突出している。第３導電層１５Ａの材料としては、例えば銅（Ｃｕ）等を用いることができる。第３導電層１５Ａは、第２導電層１４Ｃとともに配線パターンを形成している。
第２導電層１４Ｃの最下層にチタン（Ｔｉ）膜を用いると、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に密着性が良好となる。従って、第３導電層１５Ａが第１絶縁層１２に直接接している場合のように、密着性が悪く両者の間に隙間が形成されるようなことはなく、第３導電層１５Ａは第２導電層１４Ｃを介して第１絶縁層１２と密着している。
［第３の実施の形態に係る配線基板の製造方法］
次に、第３の実施の形態に係る配線基板の製造方法について説明する。図２９〜図３３は、第３の実施の形態に係る配線基板の製造工程を例示する図である。 始めに、第１の実施の形態の図８〜図１０と同様な工程を実行し、その後、図２９に示す工程では、金属層２２を給電層とする電解めっき法により、金属層２２側から貫通孔１１ｔ内にめっき膜を析出成長させることで、貫通孔１１ｔを充填する第１導電層１３Ｔを形成する。第１導電層１３Ｔは、例えば、上面側（金属層２２の反対側）が基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面から突出するように形成することができる。第３導電層１５Ｔの第１絶縁層１２の上面からの突出量は、例えば３０〜４０μｍ程度とすることができる。
第１導電層１３Ｔの材料としては、例えば銅（Ｃｕ）等を用いることができる。貫通孔１１ｔの内側面は第１絶縁層１２に被覆されているため、金属層２２側からのみ（一方向からのみ）めっき膜が成長して第１導電層１３Ｔが形成される。これにより、第１導電層１３Ｔに、従来の配線基板１００のように二方向からめっき膜が成長することに起因してシームやボイド等の欠陥が発生することを防止できる。その結果、第１導電層１３Ｔがシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
次いで、図３０に示す工程では、図２９に示す第１導電層１３Ｔの基板本体１１の一方の面１１ａ側を除去し、第１導電層１３Ｓを形成する。具体的には、まず、第１導電層１３Ｔの基板本体１１の一方の面１１ａから突出する部分をＣＭＰ（Chemical Mechanical Polishing）法等により研磨して平坦化し、第１導電層１３Ｔの上面が基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一となるようにする。その後、ウェットエッチング法又はドライエッチング法等により、貫通孔１１ｔを充填する第１導電層１３Ｔの基板本体１１の一方の面１１ａ側を除去して第１導電層１３Ｓを形成する。これにより、第１導電層１３Ｓの上面（基板本体１１の一方の面１１ａ側の面）と、貫通孔１１ｔの内側面を被覆する第１絶縁層１２とにより凹部１３ｘが形成される。凹部１３ｘの深さは、例えば、５０μｍ程度とすることができる。なお、第１導電層１３Ｔの上面を平坦化してからウェットエッチング法又はドライエッチング法等を実行することにより、第１導電層１３Ｓの上面（凹部１３ｘの内底面）を平坦にすることができる。
次いで、図３１に示す工程では、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上及び凹部１３ｘ内に、例えばスパッタ法等により第２導電層１４Ｓを形成する。なお、第２導電層１４Ｓは、不要部分が除去されて、最終的には第２導電層１４Ｃとなる層である。第２導電層１４Ｓとしては、例えばチタン（Ｔｉ）膜と銅（Ｃｕ）膜が第１絶縁層１２上又は第１導電層１３Ｓ上に、この順番で順次積層した導電層等を用いることができる。第２導電層１４Ｓの厚さは、例えば１μｍ程度とすることができる。
次いで、図３２に示す工程では、第２導電層１４Ｓ上に配線パターンとなる部分を露出する開口部を有するレジスト層２３Ｔを形成する。そして、金属層２２、第１導電層１３Ｓ、及び第２導電層１４Ｓを給電層とする電解めっき法又は無電解めっき法により、レジスト層２３Ｔの開口部内に露出する第２導電層１４Ｓ上にめっき膜を析出成長させることで、第３導電層１５Ａを形成する。第３導電層１５Ａの材料としては、例えば銅（Ｃｕ）等を用いることができる。基板本体１１ａの一方の面１１ａ上に形成される第３導電層１５Ａの厚さは、例えば１０〜３０μｍ程度とすることができる。
次いで、図３３に示す工程では、図３２に示すレジスト層２３Ｔを除去した後、第３導電層１５Ａをマスクにして、第３導電層１５Ａに覆われていない部分の第２導電層１４Ｓ（図３２参照）をエッチングにより除去することにより、第２導電層１４Ｃ上に第３導電層１５Ａが積層された配線パターンを形成する。
図３３に示す工程の後（図示せず）、第１の実施の形態の図２０に示す工程と同様にして、接着層２１及び金属層２２を除去し、更に、基板本体１１の他方の面１１ｂ側から突出する第１導電層１３Ｓを研磨し、第１導電層１３を形成する。更に、周知の方法により、開口部１６ｘを有する第２絶縁層１６、開口部１７ｘを有する第３絶縁層１７、第１外部接続端子１８、及び第２外部接続端子１９を形成することにより、図２８に示す配線基板１０Ｄが完成する。なお、前述のように、第１外部接続端子１８及び第２外部接続端子１９は、形成しなくても良い。
なお、図２９に示す工程を省略し（第１導電層１３Ｔは形成せずに）、図３０に示す工程において、金属層２２を給電層とする電解めっき法により、金属層２２側から貫通孔１１ｔ内の途中まで（貫通孔１１ｔの上部５０μｍ程度を残して）めっき膜を析出成長させることで、貫通孔１１ｔの一部を充填する第１導電層１３Ｓを形成しても構わない。
又、図３２に示す工程において、第２導電層１４Ｓを給電層とする電解めっき法により、レジスト層２３Ｔの開口部内に露出する第２導電層１４Ｓ上にめっき膜を析出成長させることで、第３導電層１５Ａを形成しても構わない。この場合には、第３導電層１５Ａを形成する前に、接着層２１及び金属層２２を除去しても構わない。
このように、第３の実施の形態によれば、基板本体１１の他方の面１１ｂに接着層２１を介して金属層２２を配設する。そして、金属層２２をめっき給電層に利用した電解めっき法により、内側面を第１絶縁層１２で被覆した貫通孔１１ｔ内に一方向のみからめっき膜を成長させて第１導電層１３を形成する。その結果、第１導電層１３にシームやボイド等の欠陥が発生することを防止することが可能となり、第１導電層１３がシームやボイド等の欠陥の発生に起因して熱応力により断線したり、第２外部接続端子１９との接続信頼性が低下したりする問題を回避できる。
又、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２上及び凹部１３ｘ内に、例えばスパッタ法等により第２導電層１４Ｓを形成する。そして、金属層２２、第１導電層１３Ｓ、及び第２導電層１４Ｓ（又は、第２導電層１４Ｓのみ）をめっき給電層に利用した電解めっき法又は無電解めっき法により、凹部１３ｘ内及び基板本体１１の一方の面１１ａの一部にめっき膜を成長させて第３導電層１５Ａを形成する。この際、めっき膜は、凹部１３ｘの内底面方向及び内側面方向の二方向から成長するが、凹部１３ｘのアスペクト比が低い場合にはシームやボイド等の欠陥が発生し難いため問題とはならない。
つまり、第３の実施の形態では、アスペクト比が高くシームやボイド等の欠陥が発生し易い貫通孔１１ｔの大部分に対しては、一方向のみからめっき膜を成長させてシームやボイド等の欠陥の発生を防止する。そして、アスペクト比が低くシームやボイド等の欠陥が発生し難い凹部１３ｘに対しては、従来と同様に二方向からめっき膜を成長させる。結果として、凹部１３ｘ及び貫通孔１１ｔに、シームやボイド等の欠陥の存在しないめっき膜を形成できる。
更に、第２導電層１４Ｃ（第２導電層１４Ｓ）としてチタン（Ｔｉ）膜を用いると、第１絶縁層１２の材料が二酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）である場合に密着性が良好となるため、第３導電層１５Ａが第１絶縁層１２に直接接している場合のように、密着性が悪く両者の間に隙間が形成されるようなことはなく、第３導電層１５Ａは第２導電層１４Ｃを介して第１絶縁層１２と密着する。特に、配線基板１０Ｄをセンサー等の真空気密やガス気密等を要する部品に使用する場合に信頼性（気密性）を向上可能である。
なお、第３の実施の形態において、配線パターンは、基板本体１１の一方の面１１ａ側に形成せず他方の面１１ｂ側に形成してもよい。又、配線パターンは、基板本体１１の一方の面１１ａ側及び他方の面１１ｂ側の両方に形成してもよい。更に、基板本体１１の一方の面１１ａ側及び他方の面１１ｂ側の何れか一方又は双方に多層の配線パターンを形成してもよい。又、配線パターンは、基板本体１１の一方の面１１ａ側及び他方の面１１ｂ側の何れにも形成しなくてもよい。この場合には、基板本体１１には第１導電層１３、第２導電層１４Ｃ、及び第３導電層１５Ａを含む貫通配線が形成され、例えば、２つの基板間に介在し両者を電気的に接続する中継基板等に用いることができる。
なお、基板本体１１の一方の面１１ａ側に配線パターンが形成されない場合には、第２導電層１４Ｃ及び第３導電層１５Ａを貫通孔１１ｔ内のみに形成すればよい。この際、第２導電層１４Ｃの端面及び第３導電層１５Ａの上面は、基板本体１１の一方の面１１ａを被覆する第１絶縁層１２の上面と略面一としてもよい（図２７の場合と同様）。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、第１の実施の形態の変形例１及び第２の実施の形態において、第１の実施の形態の変形例２のように、基板本体に断面がテーパ形状の溝を形成しても構わない。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 配線基板
１１ 基板本体
１１ａ 基板本体の一方の面
１１ｂ 基板本体の他方の面
１１ｘ、１１ｚ 溝
１１ｙ、１１ｔ 貫通孔
１２ 第１絶縁層
１３、１３Ｓ、１３Ｔ 第１導電層
１３ｘ 凹部
１４、１４Ａ、１４Ｂ、１４Ｃ、１４Ｓ 第２導電層
１５、１５Ａ、１５Ｓ、１５Ｔ 第３導電層
１６ 第２絶縁層
１６ｘ、１７ｘ、２１ｘ 開口部
１７ 第３絶縁層
１８ 第１外部接続端子
１９ 第２外部接続端子
２１ 接着層
２２ 金属板
２３、２３Ａ、２３Ｓ、２３Ｔ レジスト層
２４ マスク
２４ａ 遮光部

Claims (17)

  1. 基板本体と、
    前記基板本体の一方の面側に開口する溝と、
    一端が前記溝の内底面に連通し、他端が前記基板本体の他方の面側に開口する、前記溝の幅よりも径が小さい貫通孔と、
    前記溝の内底面及び内側面、並びに前記貫通孔の内側面に形成された第１絶縁層と、
    前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層と、
    前記溝の内底面に形成された第１絶縁層の一部及び前記貫通孔の内側面に形成された第１絶縁層の一部及び前記第１導電層の前記溝側の面を直接接して被覆する第２導電層と、
    前記第２導電層を被覆し、前記溝を充填する第３導電層と、を有し、
    前記第１導電層は、前記貫通孔の内側面に形成された前記第１絶縁層と直接接し、
    前記第３導電層は、前記溝の内底面に形成された前記第１絶縁層の一部、及び前記溝の内側面に形成された前記第１絶縁層と直接接している配線基板。
  2. 前記第２導電層は、前記溝の内底面に形成された前記第１絶縁層の全部及び前記溝の内側面に形成された前記第１絶縁層の一部と直接接する請求項１記載の配線基板。
  3. 前記第２導電層は、前記溝の内側面に形成された前記第１絶縁層の全部と直接接する請求項２記載の配線基板。
  4. 前記第１導電層の前記溝側の面は、前記溝の内底面に対して前記基板本体の他方の面側に窪んだ位置にある請求項１乃至３の何れか一項記載の配線基板。
  5. 前記第１導電層の前記溝側の面の反対面は前記貫通孔の前記他端から露出し、前記反対面は前記基板本体の他方の面と略面一である請求項１乃至４の何れか一項記載の配線基板。
  6. 前記第３導電層は前記溝の開口部から露出し、前記開口部から露出する面は前記基板本体の一方の面と略面一である請求項１乃至５の何れか一項記載の配線基板。
  7. 前記溝の断面はテーパ形状である請求項１乃至６の何れか一項記載の配線基板。
  8. 基板本体に、前記基板本体の一方の面側に開口する溝を形成する第１工程と、
    前記基板本体に、一端が前記溝の内底面に連通し、他端が前記基板本体の他方の面側に開口する、前記溝の幅よりも径が小さい貫通孔を形成し、その後、前記溝の内底面及び内側面、並びに前記貫通孔の内側面に第１絶縁層を形成する第２工程と、
    前記基板本体の前記他方の面に金属層を形成する第３工程と、
    前記金属層を給電層とする電解めっき法により、前記他端側から前記貫通孔の少なくとも一部を充填する第１導電層を形成する第４工程と、
    前記溝の内底面に形成された第１絶縁層の一部及び前記貫通孔の内側面に形成された第１絶縁層の一部及び前記第１導電層の前記溝側の面を直接接して被覆する第２導電層を形成する第５工程と、
    前記金属層、前記第１導電層、及び前記第２導電層を給電層とする電解めっき法により、前記第２導電層を被覆し、前記溝を充填する第３導電層を形成する第６工程と、
    前記金属層を除去する第７工程と、を有し、
    前記第４工程では、前記貫通孔の内側面に形成された前記第１絶縁層と直接接する前記第１導電層を形成し、
    前記第６工程では、前記溝の内底面に形成された前記第１絶縁層の一部、及び前記溝の内側面に形成された前記第１絶縁層と直接接する前記第３導電層を形成する配線基板の製造方法。
  9. 前記第５工程では、前記溝の内底面に形成された前記第１絶縁層の全部及び前記溝の内側面に形成された前記第１絶縁層の一部と直接接する第２導電層を形成する請求項８記載の配線基板の製造方法。
  10. 前記第５工程では、前記溝の内側面に形成された前記第１絶縁層の全部と直接接する第２導電層を形成する請求項９記載の配線基板の製造方法。
  11. 前記第４工程では、前記第１導電層の前記溝側の面が、前記溝の内底面に対して前記基板本体の他方の面側に窪んだ位置となるように第１導電層を形成する請求項８乃至１０の何れか一項記載の配線基板の製造方法。
  12. 基板本体と、
    前記基板本体の一方の面側から他方の面側に貫通する貫通孔と、
    前記貫通孔の内側面及び前記基板本体の前記一方の面に形成された第１絶縁層と、
    前記他方の面側から前記貫通孔の一部を充填する第１導電層と、
    前記一方の面に形成された第１絶縁層の一部及び前記貫通孔の内側面に形成された第１絶縁層の一部及び前記第１導電層の前記一方の面側の端面を被覆し、前記端面より前記一方の面側にある前記貫通孔内に延在する、チタン（Ｔｉ）膜上に銅（Ｃｕ）膜を積層した第２導電層と、
    前記第２導電層を被覆する第３導電層と、を有し、
    前記第１導電層は、前記貫通孔の内側面に形成された前記第１絶縁層の一部と直接接し、
    前記第３導電層は、前記第２導電層と直接接している配線基板。
  13. 前記第３導電層は、前記第２導電層が形成する凹部を充填する請求項１２記載の配線基板。
  14. 前記第２導電層は、前記一方の面に形成された前記第１絶縁層の一部と直接接し、
    前記第３導電層は、前記一方の面から突出し、前記第２導電層とともに配線パターンを形成する請求項１２又は１３記載の配線基板。
  15. 基板本体に、前記基板本体の一方の面側から他方の面側に貫通する貫通孔を形成する第１工程と、
    前記貫通孔の内側面及び前記基板本体の前記一方の面に第１絶縁層を形成する第２工程と、
    前記基板本体の前記他方の面に金属層を形成する第３工程と、
    前記金属層を給電層とするめっき法により、前記他方の面側から前記貫通孔の一部を充填する第１導電層を形成する第４工程と、
    前記一方の面に形成された第１絶縁層の一部及び前記貫通孔の内側面に形成された第１絶縁層の一部及び前記第１導電層の前記一方の面側の端面を被覆し、前記端面より前記一方の面側にある前記貫通孔内に延在する、チタン（Ｔｉ）膜上に銅（Ｃｕ）膜を積層した第２導電層を形成する第５工程と、
    前記金属層、前記第１導電層、及び前記第２導電層を給電層とするめっき法により、前記第２導電層を被覆する第３導電層を形成する第６工程と、
    前記金属層を除去する第７工程と、を有し、
    前記第４工程では、前記貫通孔の内側面に形成された前記第１絶縁層の一部と直接接する前記第１導電層を形成し、
    前記第６工程では、前記第２導電層と直接接する前記第３導電層を形成する配線基板の製造方法。
  16. 前記第６工程において、前記金属層、前記第１導電層、及び前記第２導電層に代えて、前記第２導電層のみを給電層とするめっき法により、前記第２導電層を被覆する第３導電層を形成する請求項１５記載の配線基板の製造方法。
  17. 前記第４工程では、前記貫通孔の全部を充填する金属層を形成し、エッチング法により前記金属層の前記一方の面側を除去することで、前記貫通孔の一部を充填する第１導電層を形成する請求項１５又は１６記載の配線基板の製造方法。
JP2011094296A 2010-06-24 2011-04-20 配線基板及びその製造方法 Active JP5730654B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011094296A JP5730654B2 (ja) 2010-06-24 2011-04-20 配線基板及びその製造方法
US13/164,129 US8446013B2 (en) 2010-06-24 2011-06-20 Wiring substrate and method for manufacturing the wiring substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010143876 2010-06-24
JP2010143876 2010-06-24
JP2011094296A JP5730654B2 (ja) 2010-06-24 2011-04-20 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012028735A JP2012028735A (ja) 2012-02-09
JP2012028735A5 JP2012028735A5 (ja) 2014-03-06
JP5730654B2 true JP5730654B2 (ja) 2015-06-10

Family

ID=45351766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011094296A Active JP5730654B2 (ja) 2010-06-24 2011-04-20 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8446013B2 (ja)
JP (1) JP5730654B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476704B2 (en) * 2011-08-19 2013-07-02 Nan Ya Technology Corporation Circuit structure with vertical double gate
SE538058C2 (sv) * 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
US8772945B2 (en) * 2012-04-27 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with embedded barrier pad
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US9136160B2 (en) * 2012-06-29 2015-09-15 Institute of Microelectronics, Chinese Academy of Sciences Solid hole array and method for forming the same
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US20140306349A1 (en) * 2013-04-11 2014-10-16 Qualcomm Incorporated Low cost interposer comprising an oxidation layer
US9865523B2 (en) 2014-01-17 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Robust through-silicon-via structure
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
DE102014115105B4 (de) * 2014-10-09 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US20190385718A1 (en) 2018-06-14 2019-12-19 Astrazeneca Uk Limited Methods for lowering triglyceride levels with a concentrated fish oil-based pharmaceutical composition
US11398415B2 (en) * 2018-09-19 2022-07-26 Intel Corporation Stacked through-silicon vias for multi-device packages
CN110808229B (zh) * 2019-11-15 2022-02-01 北京航空航天大学 一种硅基上高深宽比微纳通孔的填充方法
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US20230197646A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Low loss microstrip and stripline routing with blind trench vias for high speed signaling on a glass core

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (ja) * 1985-08-09 1987-02-16 末広　照朗 回路基板
TW561803B (en) * 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4369348B2 (ja) * 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
JP4667076B2 (ja) * 2005-03-04 2011-04-06 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュールの実装方法
JP2007201361A (ja) * 2006-01-30 2007-08-09 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008028336A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
JP5154789B2 (ja) * 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置並びに半導体装置の製造方法
JP5089336B2 (ja) 2007-10-29 2012-12-05 新光電気工業株式会社 パッケージ用シリコン基板
KR100928509B1 (ko) * 2007-12-24 2009-11-26 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP5000540B2 (ja) * 2008-01-31 2012-08-15 新光電気工業株式会社 スイッチング機能付配線基板

Also Published As

Publication number Publication date
US8446013B2 (en) 2013-05-21
US20110316169A1 (en) 2011-12-29
JP2012028735A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5730654B2 (ja) 配線基板及びその製造方法
JP5613620B2 (ja) 配線基板及びその製造方法
US9198290B2 (en) Wiring substrate, method of manufacturing the same, and semiconductor device
JP4937842B2 (ja) 半導体装置およびその製造方法
JP4922193B2 (ja) 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
TWI587470B (zh) 基板、基板之製造方法、半導體裝置及電子機器
JP6286169B2 (ja) 配線基板及びその製造方法
JP4035034B2 (ja) 半導体装置およびその製造方法
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
WO2012057200A1 (ja) 貫通配線基板の製造方法及び貫通配線基板
JP5608605B2 (ja) 配線基板の製造方法
JP2008135763A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP5509508B2 (ja) 電子部品及び電子部品の製造方法
JP5032456B2 (ja) 半導体装置、インターポーザ、及びそれらの製造方法
JP5775747B2 (ja) 配線基板及びその製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP5130197B2 (ja) 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ
JP6533066B2 (ja) 電子装置
JP2014187404A (ja) 貫通配線基板の製造方法
CN104716055B (zh) 晶圆级封装方法
JP2011238742A (ja) 配線基板の製造方法及び配線基板
US8674517B2 (en) Method of assembling two integrated circuits and corresponding structure
JP2017130615A (ja) 半導体装置
JP2005142402A (ja) 半導体装置の製造方法及び半導体装置、回路基板及び電子機器
JP2009277969A (ja) 半導体装置及びその製造方法並びに半導体装置積層体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R150 Certificate of patent or registration of utility model

Ref document number: 5730654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150