JP4955935B2 - 貫通孔形成方法および半導体装置の製造方法 - Google Patents

貫通孔形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4955935B2
JP4955935B2 JP2005141086A JP2005141086A JP4955935B2 JP 4955935 B2 JP4955935 B2 JP 4955935B2 JP 2005141086 A JP2005141086 A JP 2005141086A JP 2005141086 A JP2005141086 A JP 2005141086A JP 4955935 B2 JP4955935 B2 JP 4955935B2
Authority
JP
Japan
Prior art keywords
hole
silicon substrate
crystal plane
etching
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005141086A
Other languages
English (en)
Other versions
JP2006013454A (ja
JP2006013454A5 (ja
Inventor
弘之 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005141086A priority Critical patent/JP4955935B2/ja
Priority to US11/134,427 priority patent/US7279776B2/en
Publication of JP2006013454A publication Critical patent/JP2006013454A/ja
Priority to US11/844,822 priority patent/US7821105B2/en
Priority to US11/844,811 priority patent/US7713872B2/en
Publication of JP2006013454A5 publication Critical patent/JP2006013454A5/ja
Application granted granted Critical
Publication of JP4955935B2 publication Critical patent/JP4955935B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

本発明は、半導体基板に貫通孔を形成する貫通形成方法に関するものであり、更に、半導体基板に貫通孔を形成する事で半導体基板の表裏面を電気的に接続する半導体装置およびその製造方法に関するものである。
従来から、電子撮像装置や、光記録装置や、インクジェットプリンタヘッドのような半導体プロセスで形成される半導体装置は、半導体基板の表面に複数の能動素子が形成されている。そしてそれらの能動素子をお互いに電気的に接続することで様々な機能を、コンパクトに形成することを実現している。近年電子機器の小型化に伴い、半導体装置は更なる小型化、高密度化が要求されている。そこで半導体基板の裏面も配線領域として活用するため、半導体基板に貫通孔を形成しその表裏面を電気的に接続することが検討されている。
半導体基板に貫通孔を形成する方法の一つにレーザによる加工を挙げることができる。レーザ加工により形成した貫通孔を利用して、半導体基板の表裏面を電気的に接続する方法は、特開2000−246474号(特許文献1)や、特開2000−246475号(特許文献2)に記載されている。これらの特許文献においては、まず表面の結晶方位が{100}や{110}結晶面であるシリコン基板にレーザを用いて貫通孔を形成する。その後、ウェット異方性エッチングにより貫通孔の内径の拡大を行う。次に貫通孔内部に化学気相堆積(CVD)や物理気相堆積(PVD)等により貫通孔の内側表面に絶縁膜を形成する。その後、絶縁膜の表面にスパッタ、メッキ、パターニング、エッチング等より導電膜を形成する。このようにして、表面と裏面を貫通孔内部の導電膜を介して電気的に接続した半導体基板を製造している。
特開2000−246474号 特開2000−246475号
しかしながら、前述の特許文献1、2に示したようなレーザ加工により貫通孔を形成し、その後エッチングにより内径を拡大する方法にはいくつかの課題がある。これは半導体基板をウェット異方性エッチングする場合、各結晶方位に対するエッチグレートは大きく異なることに起因する。表1にシリコン基板に対する結晶方位が{100}、{110}、{111}結晶面のエッチングレートを示す。
Figure 0004955935
まず表面の結晶方位が{110}結晶面であるシリコン基板にレーザを用いて貫通孔を形成した後、ウェット異方性エッチングにより貫通孔の内径の拡大を行う場合について説明する。表面の結晶方位が{110}結晶面であるシリコン基板を使用した場合、レーザ加工により形成した貫通孔の内径を拡大する方向は、結晶方位が{111}結晶面である。表1からわかるように、結晶方位が{111}結晶面のシリコン基板のエッチングレートは、結晶方位が{100}面、{110}結晶面のシリコン基板に比べて極端に遅い。従って一旦形成した貫通孔をエッチングにより内径の拡大する方式においては、表面の結晶方位が{110}面のシリコン基板を使用する事は、産業上好ましいとは言えない。
次に表面の結晶方位が{100}結晶面であるシリコン基板を用いた場合について説明する。図8に表面の結晶方位が{100}結晶面であるシリコン基板における、{111}結晶面、{100}結晶面、{110}結晶面のそれぞれの位置関係を示す。図8(a)は{100}シリコン基板における各結晶面の位置関係を示した斜視図で、図8(b)は{110}結晶方位方向に沿った断面図である。図8からわかるように、{100}結晶面と{110}結晶面はそれぞれ90度の位置関係を有し、{111}結晶面は{100}結晶面に対して約54.7度の位置関係を有している。
図9は表面の結晶方位が{100}結晶面であるシリコン基板にレーザを用いて貫通孔を形成した後、ウェット異方性エッチングにより貫通孔の内径の拡大を行った時の貫通孔の状態を示す模式図である。図9(a)は半導体基板の断面図であり、図9(b)はその上面図である。尚、図9(a)は、半導体基板の表面側の貫通孔近傍のみを示したものであり、半導体基板の裏面側も同様な状態となっている。図9(a)において点線で示しているのは、エッチングによる貫通孔の内径を拡大する前にレーザ加工により形成された貫通孔である。
図9において1はシリコンからなる半導体基板、3は熱酸化膜からなり絶縁性を有する保護膜、5は貫通孔である。レーザ加工は半導体基板1の表面に絶縁保護膜3を形成した後に行うため、レーザ加工により形成される貫通孔の内径(点線で示す)と保護膜3の開口部の内径は一致している。表面の結晶方位が{100}結晶面であるシリコン基板の場合、レーザ加工により形成した貫通孔の内径を拡大する方向の結晶方位は{100}結晶面と{110}結晶面である。すなわちエッチングレートは早く容易にエッチングを行うことができる。
しかしながら、結晶方位が{111}結晶面である方向へはほとんどエッチングされない。前述したように、結晶方位が{111}結晶面は、シリコン基板の表面の結晶方位が{100}結晶面である面と約54.7度の角度をなしている。そのため、異方性エッチングにより内径を拡大するに従って、貫通孔5の開口部近傍の形状は、図9に示すように、約54.7度の角度を有するエッジ形状(逆テーパ形状)となってしまう。また異方性エッチングを行えば行うほうど、この逆テーパ形状は大きくなっていく。
図9に示した貫通孔の場合、半導体基板1の表面および裏面の開口部よりも、貫通孔内径が大きくなる。そのため、貫通孔5の内側表面にCVDやPVD等により絶縁膜や導電膜を成膜する場合、均一な膜を形成することは困難であった。すなわち、貫通孔の開口部の内径が小さく、貫通孔の奥に行くほど内径が大きくなる逆テーパ形状であると、CVD等の場合、貫通孔内部の気体循環が阻害されて成膜効率が低下してしまう。また、スパッタ等のPVDの場合、貫通孔の入口から貫通孔内に直線的に進行する金属原子が、貫通孔内面には幾何学的に到達できない場合もある。その結果、絶縁膜や導電膜の膜厚を確保できず、絶縁不良や導通不良が発生していた。また、メッキにより導電膜を形成する場合も、貫通孔5の内部でメッキ液が滞留し貫通孔の外部とのメッキ液循環が阻害されるため、貫通孔内側表面のメッキ速度が低下する。そのため、導電膜の膜厚を確保できないため、導通不良となってしまう。
また、CVDやPVD、メッキ処理において、鋭角形状先端部への成膜やメッキ膜の形成は困難であり、膜厚が低下し、絶縁不良および導通不良の起点となりやすい。また、貫通孔内部の封止工程や、その後の取り扱いにおいても鋭角形状先端部に局所的に圧力がかかりやすく、絶縁膜や導電膜が破損し、絶縁不良および導通不良の起点となりやすい。
また、半導体基板1は、貫通孔5を形成後に半導体パターンを形成している。その際スピンコート等によってレジスト材の塗布を行うため、貫通孔5の内部は封止材により完全に封止する事が望ましい。封止手段としては、印刷法やディスペンサー、気圧差を利用した等による注入方式が考えられる。しかしながら、貫通孔5の開口部に逆テ−パがあると貫通孔5の内部へ封止材を完全注入する事が難しく、貫通孔5の内部に気泡残りが発生する可能性が高い。
また、図9(a)に示すように半導体基板1には、厚さ1μm程度の熱酸化膜3はエッチングストップ層としての機能も有している。エッチングストップ層この熱酸化膜3は、半導体基板1の貫通孔5がエッチングによって内径の拡大されるため、ひさし部3aか形成される。このひさし部3aはわずかな圧力で容易に破損するため、工程の信頼性には大きな問題を生じていた。
そこで本発明の目的は、半導体基板にレーザにより貫通孔を形成し、その後貫通孔の内径を拡大する場合であっても、貫通孔の開口部近傍に逆テーパ形状を形成することなく、効率よく半導体基板に垂直な貫通孔を形成することにある。
前述の課題を解決するために本発明の貫通孔形成方法においては、表面の結晶方位が{100}結晶面のシリコン基板の表面に、保護膜を形成し、前記{100}結晶面のシリコン基板の表面の{111}結晶面の境界線に沿って、前記シリコン基板の表面から前記保護膜を除去して前記シリコン基板を露出させた四角形状の開口部を形成し、前記開口部にレーザを照射して前記シリコン基板を貫通する貫通孔を形成し、前記貫通孔を、TMAH水溶液を用いたウェットエッチングによって、前記貫通孔の断面形状が四角形状となるように拡大し、前記貫通孔の断面形状の対角線が、前記開口部の四角形状の一辺の長さと等しくなる前に前記エッチングを終了することを特徴とする。
本発明の半導体装置の製造方法においては、貫通孔により表裏面が電気的に接続されている半導体装置の製造方法において、表面の結晶方位が{100}結晶面のシリコン基板の表面に、保護膜を形成し、前記{100}結晶面のシリコン基板の表面の{111}結晶面の境界線に沿って、前記シリコン基板の表面から前記保護膜を除去して前記シリコン基板を露出させた四角形状の開口部を形成し、前記開口部にレーザを照射して前記シリコン基板を貫通する貫通孔を形成し、前記貫通孔を、TMAH水溶液を用いたウェットエッチングによって、前記貫通孔の断面形状が四角形状となるように拡大し、前記貫通孔の断面形状の対角線が、前記開口部の四角形状の一辺の長さと等しくなる前に前記エッチングを終了し、前記貫通孔の内側表面に絶縁層を形成し、前記絶縁層の内側表面に導電層を形成することで、前記シリコン基板の表裏面を電気的に接続することを特徴とする。
本発明によれば、表面の結晶方位が{100}結晶面の半導体基板に、ほぼ垂直な貫通孔を、迅速に形成することが可能となる。これによりCVDやPVD等による成膜性、メッキ性、孔封止性が良好であり、工程の信頼性を確保する事ができる。
またレーザ加工に一旦貫通孔を形成したが、その内径を異方性エッチングにより拡大しているため、レーザ加工孔の周囲および内部に発生するドロスやデブリス等を消滅させ、かつ貫通孔内面が非常に滑らかな結晶面で形成された、高品位の貫通孔を形成する事が可能である。
また本発明によれば、半導体基板表面および裏面の開口部に熱酸化膜などのエッチングストップ膜によるひさしが存在しないため、ひさしを除去する工程を省略する事が可能である。
次に、本発明の好適な実施の形態を図面を参照して説明する。
図1は本発明の実施例1に関わる半導体装置の断面図である。図中100は半導体装置であり、101は表面の結晶方位が{100}結晶面であるシリコン基板(以下、{100}シリコン基板)である。102は{100}シリコン基板101上に形成された能動素子である。能動素子102は、{100}シリコン基板101に半導体プロセスにより作りこまれている。能動素子102としてはトランジスターや、インクジェットプリンタヘッド駆動素子、電子撮像素子、光記録素子等の機能性素子を適用することができる。尚、図1において能動素子102は{100}シリコン基板101の片面にしか形成されていないが、両面に形成してもかまわない。103は、{100}シリコン基板101の表面に形成された熱酸化膜であり絶縁性を有する保護膜である。104は能動素子102から延びている導電性の配線部である。配線部104の能動素子102と逆の端部には、外部接続電極110が形成されている。105は{100}シリコン基板101の表裏面を貫通している貫通孔である。106は貫通孔105の内側表面と{100}シリコン基板101表面の貫通孔105の開口部近傍を覆う絶縁層である。107は保護膜103の表面および絶縁層106の更に内側表面に形成された導電層である。108は貫通孔内部を充填する封止材である。導電層107は、外部接続電極110と電気的に接続されている。これにより、能動素子102は配線部104、外部接続電極110、導電層107を介して、{100}シリコン基板101の裏面と電気的に接続する事ができる。
次に図1に示した半導体装置100の製造プロセスを図2(a)乃至図2(h)を使って説明する。図2(a)乃至図2(h)において、図1と同じ部材には同じ符号が付してある。
まず図2(a)において、あらかじめ能動素子102が形成された{100}シリコン101基板を準備する。109は、能動素子102および配線部104を、後述するレーザ加工やエッチング、メッキ等による汚染から保護する保護層である。配線部104は、通常の半導体プロセスにより、あらかじめ{100}シリコン基板101上に形成されている。半導体基板としては、シリコン以外にゲルマニウム、セレン等の単一元素や、酸化物、硫化物、セレン化物、テルル化物、アンチモン化合物、ヒ素化合物、リン化合物等の化合物や有機半導体材料等を主成分としたものを用いることができる。
{100}シリコン基板101の厚さは625μmであり、その形状としては、ウエハ状、四角形、多角形のものや、マイクロマシーン等で多用されている複雑に加工された形状とことができる。保護膜103は、電気的絶縁性を有し、かつ後述のTMAH(tetramethyl ammonium hydroxide,(CHNOH)水溶液に対して、{100}シリコン基板101と比較して耐エッチング性を有する膜である。例えばSiO2、SiN、SiO等の絶縁性材料を、0.6μmから2μm程度成膜する事によって形成されている。保護層109は、例えば高分子ポリマー等の絶縁性材料を用いた膜であり、スピンコート塗布等により形成される。保護層109の膜厚は、1μm〜3μmが好ましいがこの範囲に限定されるものではない。保護層109は、保護膜103、能動素子102、および配線部104を、後述するレーザ加工やエッチング、電着等による汚染、および電気的なダメージから保護することができるのであれば良い。外部接続電極110は金、銀、アルミ、銅、ケイ素などを主成分としている。また外部接続電極110の表面は保護膜103から露出して形成されている。
次に図2(b)において、{100}シリコン基板101の表面の、貫通孔形成する個所の保護膜103および保護層109を除去し、開口部111を形成する。保護膜103及び保護層109の除去方法としては、レジスト塗布、レジストパターニング、エッチングといった、典型的なリソグラフィープロセスや、レーザ加工で直接保護膜103を剥離する直接加工方法を使用することができる。
開口部111は、{100}シリコン基板101をTMAH水溶液でエッチングする際に析出する{111}結晶面と{100}シリコン基板表面の境界線に沿った四角形状としている。これは後述の異方性エッチング工程で、開口部外郭より111結晶面を析出させるためである。また開口部111の大きさは、形成する貫通孔の3倍から5倍が好ましい。たとえば直径が30μmである時、100×100μm程度が好ましい。これは、開口部111の形状が大きいと、異方性エッチング終了時にエッチング速度の速い{110}結晶面が残ってしまうためであり、小さいと貫通孔形成に必要なエッチング時間が過剰にかかってしまうからである。
次に図2(c)において、開口部111の中央部に貫通孔105aが形成される。この貫通孔105aの形成方法としてはレーザ加工法が用いられる。レーザ加工法は、{100}シリコン基板101、保護膜103、および保護層109を除去できる波長、出力を備えたものである。例えばYAG、YLF、YVO4、ガラス、チサンサファイア等の固体レーザや、CO2、銅蒸気、エキシマ等のガスレーザ、もしくは色素レーザ等を使用する事ができる。レーザ加工法は{100}シリコン基板101の表面に対して、垂直な貫通孔105aを容易に形成できる。貫通孔105aの内径は、30μmである。
次に図2(d)において、{100}シリコン基板101をTMAH水溶液などによりエッチング処理する。シリコン材料をTMAH水溶液でエッチングする場合、シリコンの結晶方位によってエッチング速度が異なる。そのため、エッチングの進行とともにエッチング速度の早い面は消失し、最後にはエッチング速度の遅い面で形成された異方性の形状となる。このエッチング方法を、異方性エッチングという。その結果、貫通孔105aは異方性エッチングにより内径を拡大され貫通孔105bとなる。貫通孔105bの形状は、開口部111に対して45度回転した四角形状となる。この時、貫通孔105bの内径の最大値が、長方形の頂点が開口部111よりも外側にはみ出さない位置で、エッチングによる内径の拡大は終了する。開口部111が100×100μmの正方形である場合、貫通孔105bの孔径の最大値(対角線の距離)は、100μm以下とする。尚、図2(d)に示す異方性エッチングの工程の詳細は後述する。
次に図2(e)において、貫通孔105の内部に絶縁層106を形成する。絶縁層106を形成する方法としては液相法が用いられる。液相法には、ディッピング、ディスペンス、印刷、電着、陽極酸化等が含まれる。液相法は、基板を高温にする必要がないため、あらかじめ能動素子102が形成された基板であっても使用する事が可能である。なお、絶縁層106は、本プロセス以降の半導体プロセスにおける温度等の雰囲気や、各プロセスで使用する薬品に耐えうる材料を選定する。絶縁層106の膜厚としては、1μm〜30μm程度が好ましいがこの範囲に限定されるものではない。後述の導電層107と{100}シリコン基板101の電気的な絶縁関係において、所定の抵抗値を上回る性能であれば良い。
次に図2(f)において、{100}シリコン基板101表面に形成されている保護層109を除去する。除去の方法としては、酸素プラズマ等により、全面一括除去される。このとき貫通孔105bの端部に形成された絶縁層106も一部除去されるが、厚さの違いにより完全に除去されない。従って、貫通孔105bの端部、絶縁層106、および絶縁層106の下層にのみ保護層109が残る事になる。
次に図2(g)において、貫通孔105bの内側表面に形成された絶縁層106の内側表面、および保護膜103上に、導電層107を形成する。導電層107は貫通孔105bの内側表面、{100}シリコン基板101全体に形成される。貫通孔105bの内側表面を経由して、{100}シリコン基板101の表裏面が電気的に接続される。導電層107は銅、ニッケル、パラジウム、金、銀、等の材料を使用する事ができる。導電層107の膜厚としては、0.5μm〜1.0μmが好ましいがこの範囲に限定されるものではない。外部接続電極110から貫通孔105bの内部を経由して、{100}シリコン基板101の表裏面まで確実に接続し、回路抵抗値が所定の抵抗値を下回る性能であれば良い。
導電層107の製法としては、処理温度が1000℃を超えるPVDやCVDを使用する事はできない。そこで、ドライメッキ、ウエットメッキ、ジェットプリンティング法、導電ペーストや溶融金属の成膜法等を、貫通孔105の形状やアスペクト比に応じて適宜選択することができる。
最後に図2(h)において、貫通孔105の内部は、封止材108によって完全に充填される。封止材108の材料としては、樹脂、溶融金属等が挙げられる。充填の方法としては、印刷、注入、貫通孔内部と外部の空気圧の差を利用する方法、等を利用する事ができる。
次に前述の図2(d)に示した異方性エッチングの工程を、図3を使って詳細を説明する。図3(a)乃至図3(d)は、前述の図2(c)において形成した内径30μmの貫通孔105aを異方性エッチングする際の様子を示した模式断面図である。加工時間を0分〜70分まで順に変化させ、そのた時の貫通孔形状の変化を示している。エッチング条件は、TMAH・20パーセント水溶液、エッチング液温度:80℃である。
図3(a)はエッチング直後(0分)の時の{100}シリコン基板101の上面図と断面図である。図3(a)において{100}シリコン基板101の表面には、保護膜103および保護層109が成膜されており、開口部111が形成されている。開口部111は、{100}シリコン基板101をTMAH水溶液でエッチングする際に析出する、{111}結晶面と{100}シリコン基板表面の境界線に沿った四角形状としておく。開口部111の中心には、レーザ加工により内径30μmの貫通孔105aが形成されている。この時貫通孔105は{100}シリコン基板101に垂直に形成されている。
次に、図3(b)はエッチング経過(20分)の時の{100}シリコン基板101の上面図と断面図である。このとき貫通孔105bは、{100}および{110}結晶面で形成された8角形の形状となっている。図4はこの時の貫通孔105aの横断面を示した模式図であり、貫通孔105aの内面における{100}結晶面と{110}結晶面の関係を示している。8角形の大きさは、対辺の距離が50μmである。この8角形は、異方性エッチングによって貫通孔内部のSiが融解し、{100}および{110}結晶面が交互に析出するように形成される。
またこの時、開口部111の下面に位置する{100}シリコン基板101の表面には、{100}結晶面、{111}結晶面、および貫通孔105bと{100}シリコン基板101の表面との境界部には、複数の多次結晶方位の結晶面が析出している。図5は、この時の貫通孔105bの開口部近傍の様子を示した模式図である。図5(a)は貫通孔上面における結晶面を示した上面図で、図5(b)はその断面図である。
図5(a)、(b)においてレーザ加工によって形成された貫通孔105aの内側表面は、図4に示す異方性エッチングの開始によって、ただちに融解し、{100}結晶面、{110}結晶面が析出する。この時、貫通孔105bの周辺に形成された開口部111内の{100}シリコン基板101の表面は、{100}結晶面が露出している。そのため、開口部111内のエッチングは、{100}シリコン基板101の板厚方向に進行する。また、貫通孔105bと{100}シリコン基板101の表面の境界付近では、常に{100}、{110}、{111}結晶面よりもエッチング速度の速い多次結晶面が析出している。従って、エッチングによる内径の拡大を開始した直後の貫通孔105bの形状は、図9に示したような逆テーパ方向に{111}結晶面が析出する事はない。
次に、図3(c)はエッチング経過(40分)の時の{100}シリコン基板101の上面図と断面図である。このとき貫通孔105bは、{100}結晶面で囲まれ、開口部111とは45度傾いた位置関係にある4角形状となる。貫通孔105bの大きさは対辺が約75μmである。シリコン基板のエッチング条件において、{110}結晶方位は{100}結晶方位に対して前述の表1に示すように2倍程度エッチング速度が速い。そのため、図3(b)の8角形状の貫通孔105bは、時間の経過とともに貫通孔の内面の{110}結晶面が消滅し、{100}結晶面のみが残った4角形状となる。この時の貫通孔105bは{100}シリコン基板101に対して垂直な形状をなしている。また、4角形状の貫通孔105bの対角線の長さと、4角形状の開口部111の一片の長さがほぼ等しい関係が最も好ましい。このとき貫通孔105bは逆テーパ形状とならない最も径の大きい貫通孔とすることができる。
次に、図3(d)はエッチング経過(70分)の時の{100}シリコン基板101の上面図と断面図である。このとき貫通孔105bは、その内径が開口部111よりも部分的に大きい逆テーパ形状となっている。図6はこの逆テーパ形状の概念を示す模式図である。図6は、図3(d)に示した状態からさらにエッチングを行い、貫通孔105bの内径が開口部111よりも完全に大きくなった状態を示している。
図6(a)は貫通孔105bの上面図であり、その時の結晶面の状態を示している。図6(b)はその時の断面図である。図6(a)、(b)では、エッチングによる貫通孔105bの内径の拡大により、内径が開口部111の大きさを超え、{100}シリコン基板101の表面の{100}結晶面が全て消失している。そのため、貫通孔105bの周辺には多次結晶面は析出せず、{100}シリコン基板101の板厚方向へのエッチング速度はほぼOとなる。それにより、貫通孔105bの表面付近より逆テーパ方向に{111}結晶面が析出する。従ってこの貫通孔形状は、前記課題で述べたように工程信頼性を低下させる形状であり、エッチング時間が最適条件から超過した状態である。
図7は図3において説明したエッチング時間と貫通孔の孔径(頂点間の距離)との関係を示すグラフである。エッチング時間40〜45分の時に、図3(c)の形状が得られた。このエッチング時間は、工程信頼性を低下させる逆テーパ形状の{111}結晶面は析出せず、かつ最大孔径が得られる条件である。更に、レーザ加工に伴って発生するドロス、デブリス等の加工残存物等の半導体溶融物、クラック、結晶欠陥等はエッチングにより全て消失することができる。また、貫通孔壁面は全て{100}結晶面が析出した非常に平滑な壁面が得られるため、後述する絶縁層や導電層の形成に最適な貫通孔状態となる。
以上のような製造プロセスにより、外部接続電極110から貫通孔105を経由して{100}シリコン基板101の裏面側まで回路パターンを形成でき、能動素子102の信号を、{100}シリコン基板101の裏面に取り出すことが可能な電極構造を形成することが可能となる。
本発明の実施形態における半導体装置の断面図 実施例1における半導体装置の製造プロセスを示す断面図 異方性エッチングの進行に伴う貫通孔の形状の変化を示す断面図 貫通孔内面における{100}結晶面と{110}結晶面の関係を示す図 貫通孔内面における{100}結晶面と{110}結晶面の多次結晶方位の関係を示す図 開口部および貫通孔上面における結晶面を示した図 異方性エッチングにおけるエッチングレートグラフ {100}シリコン基板における各結晶面の位置関係を示す図 従来の貫通孔が形成された半導体基盤の断面図
符号の説明
100 半導体装置
101 {100}シリコン基板
102 能動素子
103 絶縁膜
104 配線部
105 貫通孔
106 絶縁層
107 導電層
108 封止材
109 保護層
110 外部接続電極
111 開口部

Claims (2)

  1. 表面の結晶方位が{100}結晶面のシリコン基板の表面に、保護膜を形成し、
    前記{100}結晶面のシリコン基板の表面の{111}結晶面の境界線に沿って、前記シリコン基板の表面から前記保護膜を除去して前記シリコン基板を露出させた四角形状の開口部を形成し、
    前記開口部にレーザを照射して前記シリコン基板を貫通する貫通孔を形成し、
    前記貫通孔を、TMAH水溶液を用いたウェットエッチングによって、前記貫通孔の断面形状が四角形状となるように拡大し、
    前記貫通孔の断面形状の対角線が、前記開口部の四角形状の一辺の長さと等しくなる前に前記エッチングを終了することを特徴とする貫通孔形成方法。
  2. 貫通孔により表裏面が電気的に接続されている半導体装置の製造方法において、表面の結晶方位が{100}結晶面のシリコン基板の表面に、保護膜を形成し、
    前記{100}結晶面のシリコン基板の表面の{111}結晶面の境界線に沿って、前記シリコン基板の表面から前記保護膜を除去して前記シリコン基板を露出させた四角形状の開口部を形成し、
    前記開口部にレーザを照射して前記シリコン基板を貫通する貫通孔を形成し、
    前記貫通孔を、TMAH水溶液を用いたウェットエッチングによって、前記貫通孔の断面形状が四角形状となるように拡大し、
    前記貫通孔の断面形状の対角線が、前記開口部の四角形状の一辺の長さと等しくなる前に前記エッチングを終了し、
    前記貫通孔の内側表面に絶縁層を形成し、前記絶縁層の内側表面に導電層を形成することで、前記シリコン基板の表裏面を電気的に接続することを特徴とする半導体装置の製造方法。
JP2005141086A 2004-05-25 2005-05-13 貫通孔形成方法および半導体装置の製造方法 Expired - Fee Related JP4955935B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005141086A JP4955935B2 (ja) 2004-05-25 2005-05-13 貫通孔形成方法および半導体装置の製造方法
US11/134,427 US7279776B2 (en) 2004-05-25 2005-05-23 Method of manufacturing semiconductor device and semiconductor device
US11/844,822 US7821105B2 (en) 2004-05-25 2007-08-24 Method of manufacturing semiconductor device and semiconductor device
US11/844,811 US7713872B2 (en) 2004-05-25 2007-08-24 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004154836 2004-05-25
JP2004154836 2004-05-25
JP2005141086A JP4955935B2 (ja) 2004-05-25 2005-05-13 貫通孔形成方法および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006013454A JP2006013454A (ja) 2006-01-12
JP2006013454A5 JP2006013454A5 (ja) 2008-06-26
JP4955935B2 true JP4955935B2 (ja) 2012-06-20

Family

ID=35425939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005141086A Expired - Fee Related JP4955935B2 (ja) 2004-05-25 2005-05-13 貫通孔形成方法および半導体装置の製造方法

Country Status (2)

Country Link
US (3) US7279776B2 (ja)
JP (1) JP4955935B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4955935B2 (ja) 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP2007258233A (ja) * 2006-03-20 2007-10-04 Oki Electric Ind Co Ltd 半導体装置の製造方法、半導体装置および回路基板
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP2008066481A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
DE102007019552B4 (de) * 2007-04-25 2009-12-17 Infineon Technologies Ag Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
DE102008054765A1 (de) * 2008-12-16 2010-06-24 Robert Bosch Gmbh Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US8062975B2 (en) 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias
DE102010029760B4 (de) * 2010-06-07 2019-02-21 Robert Bosch Gmbh Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
EP2600397B1 (en) * 2010-07-26 2019-08-21 Hamamatsu Photonics K.K. Method for manufacturing interposer
JP2012256679A (ja) 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
JP2013161910A (ja) * 2012-02-03 2013-08-19 Osaka Prefecture Univ 半導体装置の製造方法、半導体装置、赤外線センサの製造方法および赤外線センサ
US20140151895A1 (en) * 2012-12-05 2014-06-05 Texas Instruments Incorporated Die having through-substrate vias with deformation protected tips
JP6033130B2 (ja) * 2013-03-13 2016-11-30 新光電気工業株式会社 プローブガイド板及びその製造方法
JP6235785B2 (ja) * 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
JP2015002299A (ja) * 2013-06-17 2015-01-05 株式会社ザイキューブ 漏斗状の貫通電極およびその製造方法
JP7230650B2 (ja) * 2019-04-05 2023-03-01 Tdk株式会社 無機材料基板の加工方法、デバイス、およびデバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961821A (en) * 1989-11-22 1990-10-09 Xerox Corporation Ode through holes and butt edges without edge dicing
JPH03253025A (ja) * 1990-03-02 1991-11-12 Nippon Telegr & Teleph Corp <Ntt> 加工基板及びシリコン異方性エッチング方法
JPH04299872A (ja) * 1991-03-28 1992-10-23 Yokogawa Electric Corp シリコンダイアフラムの形成方法
JPH05243207A (ja) * 1991-05-13 1993-09-21 Jeol Ltd シリコンウエハーの加工方法
JP2000246474A (ja) * 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
US6563079B1 (en) * 1999-02-25 2003-05-13 Seiko Epson Corporation Method for machining work by laser beam
JP2001135785A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3669487B2 (ja) * 2001-01-19 2005-07-06 株式会社フジクラ 光励起電解研磨法による貫通孔形成方法
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
JP4955935B2 (ja) 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US7821105B2 (en) 2010-10-26
US7713872B2 (en) 2010-05-11
US7279776B2 (en) 2007-10-09
JP2006013454A (ja) 2006-01-12
US20050266687A1 (en) 2005-12-01
US20080003817A1 (en) 2008-01-03
US20080001299A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP4955935B2 (ja) 貫通孔形成方法および半導体装置の製造方法
JP4323303B2 (ja) 基板の製造方法
CA2539280C (en) High reliability multilayer circuit substrates and methods for their formation
JPH04290232A (ja) 溝埋込み配線形成方法
JP2008066481A (ja) パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
KR20090024640A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI534068B (zh) 製造構件的方法與製造構件裝置的方法,以及構件和構件裝置
JP5046819B2 (ja) スルーホールの形成方法およびインクジェットヘッド
JP4069028B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
US6875365B2 (en) Method for producing liquid discharge head
JP4979793B2 (ja) 液体吐出ヘッド用基板の製造方法
US6818138B2 (en) Slotted substrate and slotting process
JP4795102B2 (ja) 配線基板およびその製造方法
US6524949B2 (en) Method of forming low-resistance contact electrodes in semiconductor devices
JP4217434B2 (ja) スルーホールの形成方法及びこれを用いたインクジェットヘッド
JP2004119593A (ja) 半導体装置の製造方法
JP2751181B2 (ja) 半導体装置の製法
JP2005093954A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
TWI781384B (zh) 對氧化矽-氮化矽-氧化矽堆疊進行圖案化的方法及由其形成的結構
JP5407316B2 (ja) 半導体装置の製造方法
JP2874216B2 (ja) 半導体装置およびその製造方法
JP2006224603A (ja) インクジェット記録ヘッド
JP2006216747A (ja) 貫通電極の製造方法および構造
JP2001144174A (ja) 誘電体分離基板の製造方法
JP5274694B2 (ja) スルーホールの形成方法、インクジェットヘッド及びシリコン基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees