JP6033130B2 - プローブガイド板及びその製造方法 - Google Patents

プローブガイド板及びその製造方法 Download PDF

Info

Publication number
JP6033130B2
JP6033130B2 JP2013050078A JP2013050078A JP6033130B2 JP 6033130 B2 JP6033130 B2 JP 6033130B2 JP 2013050078 A JP2013050078 A JP 2013050078A JP 2013050078 A JP2013050078 A JP 2013050078A JP 6033130 B2 JP6033130 B2 JP 6033130B2
Authority
JP
Japan
Prior art keywords
substrate
probe
hole
guide plate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013050078A
Other languages
English (en)
Other versions
JP2014174145A (ja
JP2014174145A5 (ja
Inventor
白石　晶紀
晶紀 白石
洸輔 藤原
洸輔 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Original Assignee
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Japan Electronic Materials Corp filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013050078A priority Critical patent/JP6033130B2/ja
Priority to KR1020140022332A priority patent/KR102090102B1/ko
Priority to US14/202,701 priority patent/US9523716B2/en
Priority to TW103108624A priority patent/TWI625529B/zh
Publication of JP2014174145A publication Critical patent/JP2014174145A/ja
Publication of JP2014174145A5 publication Critical patent/JP2014174145A5/ja
Application granted granted Critical
Publication of JP6033130B2 publication Critical patent/JP6033130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass

Description

本発明はプローブガイド板及びその製造方法に関する。
プローブカードに装着するプローブを支持するためにプローブ支持基板を用いたものが知られている。プローブカードのプローブ支持基板には、複数のプローブが装着され、このプローブを介してプローブカードとウェハとが接続する。プローブ支持基板は、シリコン基板等の半導体層と、半導体層を被覆する被覆絶縁膜とを備えている。被覆絶縁膜は、プローブをガイドする貫通孔が形成された半導体層を熱酸化することにより形成され、貫通孔の内壁も被覆絶縁膜により被覆される。これにより、プローブとプローブ支持基板の半導体層との絶縁性を確保しつつプローブがプローブ支持基板に装着される（特許文献１参照）。
特開２００７−１７１１３９号公報
しかしながら、従来は、装着されるプローブをガイドする貫通孔の位置がずれることがあった。
本発明の目的は、プローブをガイドする貫通孔の位置ずれを抑制し得るプローブガイド板及びその製造方法を提供することにある。
実施形態の一観点によれば、プローブをガイドするための貫通孔が形成されたシリコン基板と、前記シリコン基板の前記貫通孔の内壁と、前記シリコン基板の第１の主面における前記貫通孔の近傍領域と、前記シリコン基板の前記第１の主面の反対側の第２の主面における前記貫通孔の近傍領域とに選択的に形成された第１のシリコン酸化膜とを有することを特徴とするプローブガイド板が提供される。
実施形態の一観点によれば、基板に、プローブをガイドするための貫通孔を形成する工程と、前記基板の前記貫通孔の内壁と、前記基板の第１の主面と、前記基板の前記第１の主面の反対側の第２の主面とに、第１の絶縁膜を形成する工程と、前記基板の前記第１の主面に形成された前記第１の絶縁膜のうちの前記貫通孔の近傍領域以外の部分、及び、前記基板の前記第２の主面に形成された前記第１の絶縁膜のうちの前記貫通孔の近傍領域以外の部分をエッチング除去する工程とを有することを特徴とするプローブガイド板の製造方法が提供される。
開示のプローブガイド板及びその製造方法によれば、プローブをガイドする貫通孔の位置ずれを抑制し得るプローブガイド板及びその製造方法を提供することができる。
図１は、半導体試験装置の概略を示す図である。 図２は、半導体試験装置のプローブを示す図である。 図３は、第１実施形態によるプローブガイド板を示す図である。 図４は、第１実施形態によるプローブガイド板の一製造方法を示す工程断面図（その１）である。 図５は、第１実施形態によるプローブガイド板の一製造方法を示す工程断面図（その２）である。 図６は、第１実施形態によるプローブガイド板の一製造方法を示す工程断面図（その３）である。 図７は、第１実施形態によるプローブガイド板の他の製造方法を示す工程断面図（その１）である。 図８は、第１実施形態によるプローブガイド板の他の製造方法を示す工程断面図（その２）である。 図９は、第２実施形態によるプローブガイド板を示す図である。 図１０は、第２実施形態によるプローブガイド板の一製造方法を示す工程断面図（その１）である。 図１１は、第２実施形態によるプローブガイド板の一製造方法を示す工程断面図（その２）である。 図１２は、第２実施形態によるプローブガイド板の他の製造方法を示す工程断面図である。 図１３は、第３実施形態によるプローブガイド板を示す図である。 図１４は、第３実施形態によるプローブガイド板の一製造方法を示す工程断面図（その１）である。 図１５は、第３実施形態によるプローブガイド板の一製造方法を示す工程断面図（その２）である。 図１６は、第３実施形態によるプローブガイド板の他の製造方法を示す工程断面図（その１）である。
上述したように、従来は、プローブ支持基板の全表面を、熱酸化による被覆絶縁膜により被覆していた。このため、被覆絶縁膜であるシリコン熱酸化膜と半導体層であるシリコン基板との熱膨張率の違いにより、シリコン基板に応力が発生し、装着されるプローブをガイドする貫通孔の位置がずれることがあった。
［半導体試験装置］
まず、半導体試験装置について図１を用いて説明する。図１は半導体試験装置の概略を示す図であり、図２はプローブを示す図である。
半導体試験装置１０は、テスタ１２と、プローブ装置２０と、インターポーザ基板１６とを有している。テスタ１２は、半導体デバイスに電流を流して正常に動作するかを試験する装置である。プローブ装置２０は、半導体ウェハ等の検査対象物１４の電極１５に針（プローブ）を当てるための装置である。インターポーザ基板１６は、テスタ１２とプローブ装置２０の間に設けられ、配線層（図示せず）が形成されている。
プローブ装置２０の上部には、内部に配線２４が形成された配線基板２２が設けられている。配線基板２２は、例えば、プリント基板（ＰＣＢ：Printed Circuit Board）により形成されている。
配線基板２２の上面には電極２６が設けられ、下面には電極２８が設けられている。上面の電極２６と下面の電極２８とが配線２４により電気的に接続されている。配線基板２２の上面の電極２６は、インターボーザ基板１６の下面の電極１７にそれぞれ電気的に接続されている。
配線基板２２の下部には、針（プローブ）４０を固定するためのハウジング３０が設けられている。ハウジング３０内には、ホルダ３２により、プローブ４０を固定するためのセラミック基板３４、プローブ４０を案内するための２枚のプローブガイド板３６、３８が保持されている。
プローブ４０は、図２に示すように、根元部４２と先端部４４の間に屈曲部４６が形成されている。屈曲部４６の弾性により、プローブ４０の先端部４４が検査対象物１４の電極１５に適切な圧力で押し当てられる。
上側のプローブガイド板３６の貫通孔３７によりプローブ４０の根元部４２がガイドされ、下側のプローブガイド板３８の貫通孔３９によりプローブ４０の先端部４４がガイドされる。
プローブガイド板３６、３８の貫通孔３７、３９の位置は、検査対象物１４の電極１５の位置に正確に一致することが好ましい。プローブガイド板３６、３８の貫通孔３７、３９の位置が大きくずれ、プローブ４０と電極１５とが接続されないと、検査が正常にできなくなる。
プローブ４０の先端部４４を、検査対象物１４の電極１５に押し当てる際には、プローブ４０全体が上下する。これにより、プローブ４０の根元部４２が上側のプローブガイド板３６の貫通孔３７で摺動し、プローブ４０の先端部４４が下側のプローブガイド板３８の貫通孔３９で摺動する。
［第１実施形態］
（プローブガイド板）
第１実施形態によるプローブガイド板について図３を用いて説明する。図３（ａ）は本実施形態によるプローブガイド板のＡ−Ａ′線断面図であり、図３（ｂ）は本実施形態によるプローブガイド板の平面図である。
本実施形態によるプローブガイド板５０は、例えば、図１、図２に示す半導体試験装置１０のプローブ装置２０において用いられるものである。例えば、図１、図２のプローブガイド板３６、３８のそれぞれに、本実施形態によるプローブガイド板５０を用いることができる。
プローブガイド板５０の基板５２には、プローブ４０をガイドするための複数の貫通孔５４が形成されている。
基板５２は、例えば、約２００μｍ厚のシリコン基板である。なお、これに限定されるものではなく、シリコン基板の厚さは約５０μｍ〜５００μｍの範囲でもよい。また、基板５２は、シリコン基板以外の材料、例えば、導電性のＳｉＣ基板でもよく、Ｃｕ、Ａｌ等の金属基板、セラミック基板でもよい。
基板５２に形成される貫通孔５４は、例えば、約５０μｍ角の四角形状である。なお、貫通孔５４の形状は、四角形状に限定されるものではなく、円形状、多角形状等の他の形状でもよい。また、貫通孔５２の大きさは、約５０μｍに限定されるものではなく、約１０〜１００μｍの範囲の大きさでもよい。
複数の貫通孔５４の数及び位置は、検査対象物１４に設けられた複数の電極１５にあわせて設定されている。
複数の貫通孔５４の内壁と、複数の貫通孔５４の近傍領域５５における基板５２の表面（第１の主面）と、複数の貫通孔５４の近傍領域５５における基板５２の裏面（第２の主面）とに、絶縁膜５６が選択的に形成されている。
なお、基板５２の表面（第１の主面）と裏面（第２の主面）には、自然酸化により、数ｎｍ厚程度のシリコン酸化膜が形成されることがあるが、この自然酸化により形成される数ｎｍ厚程度のシリコン酸化膜は、上記の選択的に形成された絶縁膜５６には含まれない。
絶縁膜５６は、プローブ４０と基板５２とを絶縁するためのものである。プローブ４０は、貫通孔５４において検査の際に繰り返し摺動する。繰り返されるプローブ４０の摺動により絶縁膜５６が摩耗すると、プローブ４０と基板５２との絶縁性が損なわれ、正常に検査することが困難となる。このため、絶縁膜５６には、プローブ４０の摺動に十分に耐え得る耐久性が求められる。
絶縁膜５６は、プローブ４０の摺動に耐える厚さ、例えば、約５μｍ厚のシリコン酸化膜である。このシリコン酸化膜は、例えば、熱酸化により形成される。絶縁膜５６として、熱酸化膜を用いているのは、熱酸化膜はＣＶＤ法により形成されたシリコン酸化膜よりも摩耗等に対する耐久性が高いためである。
なお、絶縁膜５６の膜厚は、約５μｍに限定されるものではなく、約３μｍ〜１０μｍの範囲でもよい。絶縁膜５６の膜厚が比較的薄いと、プローブ４０の摺動による絶縁膜５６の摩耗により、比較的早期に絶縁不良に至ってしまう。長期間の使用に耐え得るためには絶縁膜５６の膜厚を３μｍ以上にすることが好ましい。一方、絶縁膜５６の膜厚を厚くすると、酸化反応が律速し、熱酸化膜の形成速度が著しく低下してしまう。また、貫通孔５４の開口寸法が過度に小さくなってしまう。
貫通孔５４の近傍領域５５とは、例えば、貫通孔５４の大きさの半分、周囲約２５μｍの領域である。図３（ｂ）に示すように、近接した複数の貫通孔５４の近傍領域５５がひとつの大きな領域となってもよい。絶縁膜５６は、基板５２の表面及び裏面の、上記近傍領域５５以外には形成されていない。
なお、貫通孔５４の近傍領域５５は、貫通孔５４の周囲約２５μｍの領域に限定されるものではなく、貫通孔５４の周囲の約５μｍ〜２００μｍの範囲であってもよい。
このように、本実施形態によれば、プローブ４０の摺動に耐える厚さのシリコン酸化膜の絶縁膜５６は、貫通孔５４の内壁には形成されているが、基板５２の表面及び裏面において、近傍領域５５以外には形成されていない。このため、基板５２の熱膨張率と絶縁膜５６の熱膨張率とが相違していても、基板５２に生ずる応力を十分に抑制することができ、複数の貫通孔５４の位置ずれを十分に抑制することができる。したがって、プローブ４０を正確な位置にガイドすることができる。
（プローブガイド板の一製造方法）
第１実施形態によるプローブガイド板の一製造方法について図４乃至図６を用いて説明する。図４乃至図６は第１実施形態によるプローブガイド板の一製造方法を示す工程断面図である。
まず、本実施形態のプローブガイド板の製造に使用するシリコン基板５２を用意する（図４（ａ））。シリコン基板５２は、例えば、約７２５μｍ厚である。
次に、シリコン基板５２の上面（表面）にレジスト６０を形成する。
次に、レジスト６０をパターニングして、複数の貫通孔５４を形成するための複数の開口６２を形成する（図４（ａ））。レジスト６０に形成される開口６２の形状は、例えば、約５０μｍ角の四角形状である。開口６２の数及び位置は、検査対象物１４に設けられた複数の電極１５にあわせて設定する。
次に、レジスト６０をマスクとして、シリコン基板５２の上面（表面）から穴を開け、下面（裏面）までは貫通しない複数の非貫通孔６４を形成する（図４（ｂ））。シリコン基板５２に非貫通孔６４を形成する方法としては、例えば、ＤＥＥＰ−ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法を用いることができる。
複数の非貫通孔６４は、例えば、約５０μｍ角の四角形状であり、深さが約２００μｍである。複数の非貫通孔６４の形状、数及び位置は、レジスト６０に形成された複数の開口６２の形状、数及び位置に応じている。その結果、複数の非貫通孔６４は、検査対象物１４に設けられた複数の電極１５にあわせて形成される。
次に、シリコン基板５２の上面（表面）のレジスト６０を剥離する（図４（ｃ））。
次に、シリコン基板５２の下面（裏面）を研磨する。その結果、複数の貫通孔５４が形成された、約２００μｍ厚のシリコン基板５２が形成される（図５（ａ））。
次に、シリコン基板５２全体を熱酸化する。例えば、約１０００℃で、７０時間以上、Ｏ２雰囲気中でシリコン基板５２を加熱する。その結果、シリコン基板５２の複数の貫通孔５４の内壁、シリコン基板５２の表面、裏面及び側面に、例えば、約５μｍ厚のシリコン酸化膜６６が形成される（図５（ｂ））。
次に、シリコン基板５２の表面及び裏面のシリコン酸化膜６６上に、レジスト６８、７０を形成する（図５（ｃ））。
次に、シリコン基板５２の貫通孔５４の近傍領域５５（図３（ｂ）参照）を選択的に覆うように、レジスト６８、７０をパターニングする（図６（ａ））。
次に、レジスト６８、７０をマスクとして、シリコン基板５２の貫通孔５４の近傍領域５５以外のシリコン酸化膜６６をエッチング除去する（図６（ｂ））。
シリコン酸化膜６６のエッチングは、例えば、バッファードフッ酸（ＢＨＦ：Buffered HydroFluoric acid）を用い、室温でエッチング処理をする。
また、ＲＩＥ法等のドライエッチングによりシリコン酸化膜６６をエッチング除去してもよい。例えば、エッチングガスとしてＯ２、ＣＦ４を用い、エッチング処理をする。
次に、シリコン基板５２の表面及び裏面のシリコン酸化膜６６上のレジスト６８、７０を剥離し（図６（ｃ））、本実施形態によるプローブガイド板５０が完成する。
（プローブガイド板の他の製造方法）
第１実施形態によるプローブガイド板の他の製造方法について図７及び図８を用いて説明する。図７及び図８は第１実施形態によるプローブガイド板の他の製造方法を示す工程断面図である。
第１実施形態によるプローブガイド板の一製造方法と同様にして、本実施形態のプローブガイド板の製造に使用するシリコン基板５２から、複数の貫通孔５４が形成された、約２００μｍ厚のシリコン基板５２を形成する（図７（ａ））。
次に、シリコン基板５２全面に、例えば、ＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、例えば、約１μｍ厚のシリコン窒化膜７２を形成する（図７（ｂ））。シリコン窒化膜７２の膜厚は、約０．５μｍ〜５．０μｍの範囲であってもよい。
シリコン窒化膜７２をＣＶＤ法で形成するには、例えば、ＳｉＨ４、ＮＨ３の原料ガスを用い、例えば、約３００℃に加熱して、シリコン窒化膜７２をシリコン基板５２全面に化学気相成長する。
次に、シリコン窒化膜７２が全面に形成されたシリコン基板５２の全面に、例えば、ＣＶＤ法により、例えば、約１μｍ厚のシリコン酸化膜７４を形成する（図７（ｂ））。シリコン酸化膜７４の膜厚は、約０．５μｍ〜５．０μｍの範囲であってもよい。
シリコン酸化膜７４をＣＶＤ法で形成するには、例えば、ＴＥＯＳの原料ガスを用い、例えば、約３００℃に加熱して、シリコン窒化膜７２が全面に形成されたシリコン基板５２の全面にシリコン酸化膜７４を成長する。
次に、シリコン窒化膜７２及びシリコン酸化膜７４が形成されたシリコン基板５２の全面にフォトレジスト膜７６を塗布する。次に、シリコン基板５２の貫通孔５４の近傍領域５５（図３（ｂ）参照）を開口するように、フォトレジスト膜７６をパターニングする（図７（ｃ））。
次に、フォトレジスト膜７６をマスクとして、シリコン基板５２の貫通孔５４の近傍領域５５のシリコン酸化膜７４をエッチング除去する（図７（ｃ））。
シリコン酸化膜７４のエッチングは、例えば、バッファードフッ酸を用い、室温で、エッチング処理をする。
また、ＲＩＥ法等のドライエッチングによりシリコン酸化膜７４をエッチング除去してもよい。例えば、エッチングガスとしてＯ２、ＣＦ４を用い、エッチング処理をする。
次に、フォトレジスト膜７６を除去する。
次に、シリコン基板５２の貫通孔５４の近傍領域５５以外の領域に残存しているシリコン酸化膜７４をマスクとして、シリコン基板５２の貫通孔５４の近傍領域５５のシリコン窒化膜７２をエッチング除去する（図８（ａ））。
なお、フォトレジスト膜７６を除去することなく、フォトレジスト膜７６をマスクとして、シリコン窒化膜７２をエッチング除去し、その後、フォトレジスト膜７６を除去するようにしてもよい。
シリコン窒化膜７２のエッチングは、例えば、熱燐酸を用い、約２００℃で、エッチング処理をする。
このようにして、シリコン基板５２の貫通孔５４の近傍領域５５以外の領域を覆うシリコン窒化膜７２とシリコン酸化膜７４によるマスクが形成される（図８（ａ））。
次に、シリコン基板５２全体を熱酸化する。例えば、約１０００℃で、７０時間以上、Ｏ２雰囲気中でシリコン基板５２を加熱する。
その結果、シリコン窒化膜７２とシリコン酸化膜７４によるマスクにより覆われていない領域に、例えば、約５μｍ厚のシリコン酸化膜７８が形成される。すなわち、シリコン基板５２の複数の貫通孔５４の内壁、シリコン基板５２の貫通孔５４の近傍領域５５に、例えば、約５μｍ厚のシリコン酸化膜７８が形成される（図８（ｂ））。
次に、ＣＶＤ法により形成されたシリコン酸化膜７４を除去する（図８（ｃ））。
シリコン酸化膜７４のエッチングは、例えば、バッファードフッ酸を用い、室温で、エッチング処理をする。
なお、このエッチング処理により、熱酸化により形成されたシリコン酸化膜７８も若干エッチングされる。しかしながら、シリコン酸化膜７８の膜厚は、シリコン酸化膜７４の膜厚よりも厚いので、プローブ４０の摺動に耐える厚さのシリコン酸化膜７８を確保することができる。
このまま、シリコン基板５２の貫通孔５４の近傍領域５５以外の領域にシリコン窒化膜７２を残存させたままで、本実施形態によるプローブガイド板５０を完成してもよい（図８（ｃ））。
また、シリコン基板５２の貫通孔５４の近傍領域５５以外の領域に残存しているシリコン窒化膜７２をエッチング除去して、本実施形態によるプローブガイド板５０を完成してもよい（図６（ｃ））。シリコン窒化膜７２のエッチングは、例えば、熱燐酸を用い、約２００℃で、エッチング処理をする。
［第２実施形態］
（プローブガイド板）
第２実施形態によるプローブガイド板について図９を用いて説明する。図９（ａ）は本実施形態によるプローブガイド板のＢ−Ｂ′線断面図であり、図９（ｂ）は本実施形態によるプローブガイド板の平面図である。なお、第１実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
本実施形態によるプローブガイド板５０は、例えば、図１、図２に示す半導体試験装置１０のプローブ装置２０において用いられるものである。例えば、図１、図２のプローブガイド板３６、３８のそれぞれに、本実施形態によるプローブガイド板５０を用いることができる。なお、これに限定されるものではなく、他の試験装置のプローブ装置において用いられるプローブガイド板にも適用することができる。
プローブガイド板５０の基板５２には、プローブ４０をガイドするための複数の貫通孔５４が形成されている。
基板５２は、例えば、約２００μｍ厚のシリコン基板である。基板５２に形成される貫通孔５４は、例えば、約５０μｍ角の四角形状である。複数の貫通孔５４の数及び位置は、検査対象物１４に設けられた複数の電極１５にあわせて設定されている。
複数の貫通孔５４の内壁には、プローブ４０の摺動に耐える厚さの絶縁膜８０が形成されている。基板５２の表面及び裏面には、絶縁膜８０よりも膜厚の薄い絶縁膜８０ａが形成されている。
絶縁膜８０は、プローブ４０の摺動に耐える厚さ、例えば、約５μｍ厚のシリコン酸化膜である。このシリコン酸化膜は、例えば、熱酸化により形成される。なお、このシリコン酸化膜の膜厚は、約５μｍに限定されるものではなく、約３μｍ〜１０μｍの範囲でもよい。
絶縁膜８０ａは、絶縁膜８０よりも膜厚が薄い、例えば、約１μｍ厚のシリコン酸化膜である。この絶縁膜８０ａは、例えば、ＣＶＤ法により形成される。なお、この絶縁膜８０ａの膜厚は、約１μｍに限定されるものではなく、約０．５μｍ〜２．０μｍの範囲でもよい。
このように、本実施形態によれば、貫通孔５４の内壁にはプローブ４０の摺動に耐える厚さの絶縁膜８０が形成されているが、基板５２の表面及び裏面の絶縁膜８０ａは薄く形成されている。基板５２の表面及び裏面の絶縁膜８２が薄いため、基板５２の熱膨張率と絶縁膜８０、８０ａの熱膨張率とが相違していても、基板５２に生じる応力は比較的小さい。基板５２に生じる応力が比較的小さいため、複数の貫通孔５４の位置が著しくずれることはなく、したがって、プローブ４０を検査対象物１４に設けられた電極１５に確実に接続することができる。
（プローブガイド板の一製造方法）
第２実施形態によるプローブガイド板の一製造方法について図１０及び図１１を用いて説明する。図１０及び図１１は第２実施形態によるプローブガイド板の一製造方法を示す工程断面図である。なお、第１実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
第１実施形態によるプローブガイド板の一製造方法と同様にして、本実施形態のプローブガイド板の製造に使用するシリコン基板５２から、複数の貫通孔５４が形成された、約２００μｍ厚のシリコン基板５２を形成する（図１０（ａ））。
次に、シリコン基板５２全体を熱酸化する。例えば、約１０００℃で、７０時間以上、Ｏ２雰囲気中でシリコン基板５２を加熱する。その結果、シリコン基板５２の複数の貫通孔５４の内壁、シリコン基板５２の表面、裏面及び側面に、例えば、約５μｍ厚のシリコン酸化膜（絶縁膜）８０が形成される（図１０（ｂ））。
次に、シリコン酸化膜８０が内壁に形成された複数の貫通孔５４内に、絶縁膜８０とエッチング特性が異なる埋め込み部材８４を埋め込む（図１０（ｃ））。埋め込み部材８４は、例えば、フォトレジスト等の樹脂である。真空ラミネート又は真空プレスにより樹脂を埋め込む。
次に、シリコン基板５２の表面、裏面及び側面のシリコン酸化膜８０をエッチングにより薄くして、シリコン酸化膜８０より膜厚の薄いシリコン酸化膜８０ａを形成する（図１１（ａ））。貫通孔５４内壁のシリコン酸化膜８０は、シリコン酸化膜８０とエッチング特性が異なる埋め込み部材８４が埋め込まれているのでエッチングされない。
シリコン酸化膜８０のエッチングは、例えば、バッファードフッ酸を用い、室温で、エッチング処理をする。
また、ＲＩＥ（リアクティブイオンエッチング）等のドライエッチングにより、シリコン酸化膜８０を薄くしてもよい。例えば、エッチングガスとしてＯ２、ＣＦ４を用い、エッチング処理をする。
また、シリコン基板５２の表面及び裏面を研磨することにより、シリコン基板５２の表面及び裏面のシリコン酸化膜８０を薄くして、シリコン酸化膜８０より膜厚の薄いシリコン酸化膜８０ａを形成してもよい。研磨の場合には、貫通孔５４内に埋め込み部材８４を埋め込まなくてもよい。
次に、シリコン酸化膜８０が内壁に形成された複数の貫通孔５４内に埋め込まれた埋め込み部材８４を除去する（図１１（ｂ））。例えば、溶剤又はドライエッチングにより埋め込み部材８４を除去する。
（プローブガイド板の他の製造方法）
第２実施形態によるプローブガイド板の他の製造方法について図１２を用いて説明する。図１２は第２実施形態によるプローブガイド板の他の製造方法を示す工程断面図である。なお、第１実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
シリコン基板５２を用意する工程から複数の貫通孔５４内に埋め込み部材８４を埋め込む工程までは、図１０（ａ）乃至図１０（ｂ）を用いて上述した第２実施形態によるプローブガイド板の一製造方法と同様であるため、説明を省略する。
次に、シリコン基板５２の表面、裏面及び側面のシリコン酸化膜８０をエッチング除去する（図１２（ａ））。貫通孔５４内壁のシリコン酸化膜８０は、シリコン酸化膜８０とエッチング特性が異なる埋め込み部材８４が埋め込まれているのでエッチング除去されない。
シリコン酸化膜８０のエッチングは、例えば、バッファードフッ酸を用い、室温で、エッチング処理をする。
また、ＲＩＥ等のドライエッチングにより、シリコン酸化膜８０をエッチング除去してもよい。例えば、エッチングガスとしてＯ２、ＣＦ４を用い、エッチング処理をする。
また、シリコン基板５２の表面及び裏面を研磨することにより、シリコン基板５２の表面及び裏面のシリコン酸化膜８０を除去してもよい。研磨の場合には、貫通孔５４内に埋め込み部材８４を埋め込まなくてもよい。
次に、シリコン酸化膜８０が内壁に形成された複数の貫通孔５４内に埋め込まれた埋め込み部材８４を除去する（図１２（ｂ））。
次に、シリコン基板５２を熱酸化して、シリコン基板５２の表面、裏面及び側面に薄いシリコン酸化膜８２を形成する（図１２（ｃ））。例えば、約１０００℃で、１５時間以上、Ｏ２雰囲気中でシリコン基板５２を加熱する。その結果、シリコン基板５２の表面、裏面及び側面に、例えば、約１μｍ厚のシリコン酸化膜８２が形成される。
このように、本実施形態の他の製造方法では、シリコン基板５２の表面、裏面及び側面のシリコン酸化膜８０を完全に除去してから、熱酸化により薄いシリコン酸化膜８２を再度形成している。これにより、シリコン基板５２の表面、裏面及び側面に均一の厚さの薄いシリコン酸化膜（絶縁膜）８２を形成することができる。
［第３実施形態］
（プローブガイド板）
第３実施形態によるプローブガイド板について図１３を用いて説明する。図１３（ａ）は本実施形態によるプローブガイド板のＣ−Ｃ′線断面図であり、図１３（ｂ）は本実施形態によるプローブガイド板の平面図である。なお、第１実施形態及び第２実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
本実施形態によるプローブガイド板５０は、例えば、図１、図２に示す半導体試験装置１０のプローブ装置２０において用いられるものである。例えば、図１、図２のプローブガイド板３６、３８のそれぞれに、本実施形態によるプローブガイド板５０を用いることができる。なお、これに限定されるものではなく、他の試験装置のプローブ装置において用いられるプローブガイド板にも適用することができる。
プローブガイド板５０の基板５２には、プローブ４０をガイドするための複数の貫通孔５４が形成されている。
基板５２は、例えば、約２００μｍ厚のシリコン基板である。基板５２に形成される貫通孔５４は、例えば、約５０μｍ角の四角形状である。複数の貫通孔５４の数及び位置は、検査対象物１４に設けられた複数の電極１５にあわせて設定されている。
複数の貫通孔５４の内壁に、プローブ４０の摺動に耐える厚さの絶縁膜８０が選択的に形成されている。基板５２の表面及び裏面には厚い絶縁膜８０は形成されていない。
このように、本実施形態によれば、プローブ４０の摺動に耐える厚さのシリコン酸化膜の絶縁膜８０は、貫通孔５４の内壁には形成されているが、基板５２の表面及び裏面には、厚い絶縁膜８０が形成されていない。このため、基板５２の熱膨張率と絶縁膜８０の熱膨張率とが相違していても、基板５２に生ずる応力を十分に抑制することができ、複数の貫通孔５４の位置ずれを十分に抑制することができる。したがって、プローブ４０を正確な位置にガイドすることができる。
（プローブガイド板の一製造方法）
第３実施形態によるプローブガイド板の一製造方法について図１４乃至図１５を用いて説明する。図１４乃至図１５は第３実施形態によるプローブガイド板の一製造方法を示す工程断面図である。なお、第１実施形態及び第２実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
まず、本実施形態のプローブガイド板の製造に使用するシリコン基板５２を用意する。シリコン基板５２は、例えば、約７２５μｍ厚である。
次に、シリコン基板５２の上面（表面）又は下面（裏面）を研磨して、約２００μｍ厚のシリコン基板５２を形成する（図１４（ａ））。
次に、シリコン基板５２全面に、例えば、ＣＶＤ法により、例えば、約１μｍ厚のシリコン窒化膜９０を形成する（図１４（ｂ））。シリコン窒化膜９０の膜厚は、約０．５μｍ〜５．０μｍの範囲であってもよい。
シリコン窒化膜９０をＣＶＤ法で形成するには、例えば、ＳｉＨ４、ＮＨ３の原料ガスを用い、例えば、約３００℃に加熱して、シリコン窒化膜９０をシリコン基板５２全面に化学気相成長する。
次に、シリコン基板５２の上面（表面）及び下面（裏面）にレジスト９２、９４を形成する。
次に、レジスト９２、９４をパターニングして、それぞれ、複数の貫通孔５４を形成するための複数の開口９３、９５を形成する（図１４（ｃ））。
レジスト９２、９４に形成される開口９３、９５の形状は、例えば、約５０μｍ角の四角形状である。開口９３、９５の数及び位置は、検査対象物１４に設けられた複数の電極１５にあわせて設定する。
次に、例えば、レジスト９２、９４をマスクとして、複数の開口９３、９５のシリコン窒化膜９０をエッチング除去する（図１４（ｃ））。
シリコン窒化膜９０のエッチングは、例えば、熱燐酸を用い、約２００℃で、エッチング処理をする。
次に、例えば、レジスト９２をマスクとして、シリコン基板５２の上面（表面）から穴を開け、下面（裏面）まで貫通する複数の貫通孔５４を形成する（図１５（ａ））。シリコン基板５２に貫通孔５４を形成する方法としては、例えば、ＤＥＥＰ−ＲＩＥ法を用いることができる。
次に、シリコン基板５２全体を熱酸化する。例えば、約１０００℃で、７０時間以上、Ｏ２雰囲気中でシリコン基板５２を加熱する。その結果、シリコン窒化膜９０が形成されていない、複数の貫通孔５４の内壁に、例えば、約５μｍ厚のシリコン酸化膜（絶縁膜）８０が形成される（図１５（ｂ））。
このまま、シリコン基板５２の表面、裏面及び側面に形成されたシリコン窒化膜９０を残存させたままで、本実施形態によるプローブガイド板５０を完成してもよい（図１５（ｂ））。
また、シリコン基板５２の表面、裏面及び側面に形成されたシリコン窒化膜９０をエッチング除去して、本実施形態によるプローブガイド板５０を完成してもよい（図１５（ｃ））。シリコン窒化膜７２のエッチングは、例えば、熱燐酸を用い、約２００℃で、エッチング処理をする。
（プローブガイド板の他の製造方法）
第３実施形態によるプローブガイド板の他の製造方法について図１６を用いて説明する。図１６は第３実施形態によるプローブガイド板の他の製造方法を示す工程断面図である。なお、第１実施形態及び第２実施形態と同様の構成要素には同様な符号を付して説明を省略又は簡略にする。
シリコン基板５２を用意する工程から複数の貫通孔５４内に埋め込み部材８４を埋め込む工程までは、図１０（ａ）乃至図１０（ｂ）を用いて上述した第２実施形態によるプローブガイド板の一製造方法と同様であるため、説明を省略する（図１６（ａ））。
次に、シリコン基板５２の表面、裏面及び側面のシリコン酸化膜（絶縁膜）８０をエッチング除去する（図１６（ｂ））。貫通孔５４内壁のシリコン酸化膜８０は、シリコン酸化膜８０とエッチング特性が異なる埋め込み部材８４が埋め込まれているのでエッチング除去されない。
シリコン酸化膜８０のエッチングは、例えば、バッファードフッ酸を用い、室温で、エッチング処理をする。
また、ＲＩＥ等のドライエッチングにより、シリコン酸化膜８０をエッチング除去してもよい。例えば、エッチングガスとしてＯ２、ＣＦ４を用い、エッチング処理をする。
また、シリコン基板５２の表面及び裏面を研磨することにより、シリコン基板５２の表面及び裏面のシリコン酸化膜８０を除去してもよい。研磨の場合には、貫通孔５４内に埋め込み部材８４を埋め込まなくてもよい。
次に、シリコン酸化膜８０が内壁に形成された複数の貫通孔５４内に埋め込まれた埋め込み部材８４を除去し、本実施形態によるプローブガイド板５０を完成するする（図１６（ｃ））。
［変形実施形態］
上記実施形態は一例であって、必要に応じて種々の変形が可能である。
例えば、上記実施形態では、図１、図２に示す半導体試験装置１０のプローブ装置２０のプローブガイド板３６、３８のそれぞれに本実施形態によるプローブガイド板５０を用いている。しかし、これに限定されるものではなく、他の試験装置のプローブ装置において用いられるプローブガイド板にも適用することができる。
以上、好適な実施形態について詳述したが、これら特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形や変更が可能である。
１０…半導体試験装置
１２…テスタ
１４…検査対象物
１５…電極
１６…インターポーザ基板
１７…電極
２０…プローブ装置
２２…配線基板
２４…配線
２６…電極
２８…電極
３０…ハウジング
３２…ホルダ
３４…セラミック基板
３６、３８…プローブガイド板
３７、３９…貫通孔
４０…プローブ
４２…根元部
４４…先端部
４６…屈曲部
５０…プローブガイド板
５２…基板
５４…貫通孔
５５…近傍領域
５６…絶縁膜
６０…レジスト
６２…開口
６４…非貫通孔
６６…シリコン酸化膜
６８、７０…レジスト
７２…シリコン窒化膜
７４…シリコン酸化膜
７６…フォトレジスト膜
７８…シリコン酸化膜
８０…絶縁膜（シリコン酸化膜）
８２…絶縁膜（シリコン酸化膜）
８４…埋め込み部材
９０…シリコン窒化膜
９２、９４…レジスト
９３、９５…開口

Claims (8)

  1. プローブをガイドするための貫通孔が形成されたシリコン基板と、
    前記シリコン基板の前記貫通孔の内壁と、前記シリコン基板の第１の主面における前記貫通孔の近傍領域と、前記シリコン基板の前記第１の主面の反対側の第２の主面における前記貫通孔の近傍領域とに選択的に形成された第１のシリコン酸化膜と
    を有することを特徴とするプローブガイド板。
  2. プローブをガイドするための貫通孔が形成されたシリコン基板と、
    前記シリコン基板の前記貫通孔の内壁に選択的に形成された第１のシリコン酸化膜と、
    前記シリコン基板の第１の主面と、前記シリコン基板の前記第１の主面の反対側の第２の主面とに形成され、前記第１のシリコン酸化膜よりも膜厚の薄い第２のシリコン酸化膜と
    を有することを特徴とするプローブガイド板。
  3. 請求項１又は２に記載のプローブガイド板において、
    前記第１のシリコン酸化膜の膜厚は、３μｍ〜１０μｍである
    ことを特徴とするプローブガイド板。
  4. 請求項１乃至３のいずれか１項に記載のプローブガイド板を有することを特徴とするプローブ装置。
  5. 基板に、プローブをガイドするための貫通孔を形成する工程と、
    前記基板の前記貫通孔の内壁と、前記基板の第１の主面と、前記基板の前記第１の主面の反対側の第２の主面とに、第１の絶縁膜を形成する工程と、
    前記基板の前記第１の主面に形成された前記第１の絶縁膜のうちの前記貫通孔の近傍領域以外の部分、及び、前記基板の前記第２の主面に形成された前記第１の絶縁膜のうちの前記貫通孔の近傍領域以外の部分をエッチング除去する工程と
    を有することを特徴とするプローブガイド板の製造方法。
  6. 基板に、プローブをガイドするための貫通孔を形成する工程と、
    前記基板の前記貫通孔と、前記基板の第１の主面における前記貫通孔の近傍領域と、前記基板の前記第１の主面の反対側の第２の主面における前記貫通孔の近傍領域とを露出するマスク層を形成する工程と、
    前記マスク層をマスクとして、前記基板の前記貫通孔の内壁と、前記基板の前記第１の主面における前記貫通孔の前記近傍領域と、前記基板の前記第２の主面における前記貫通孔の前記近傍領域とに、第１の絶縁膜を形成する工程と
    を有することを特徴とするプローブガイド板の製造方法。
  7. 基板に、プローブをガイドするための貫通孔を形成する工程と、
    前記基板の前記貫通孔の内壁と、前記基板の第１の主面と、前記基板の前記第１の主面の反対側の第２の主面とに、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜のうちの前記第１の主面に形成された部分、及び、前記第１の絶縁膜のうちの前記第２の主面に形成された部分を、薄くする工程と
    を有することを特徴とするプローブガイド板の製造方法。
  8. 請求項７記載のプローブガイド板の製造方法において、
    前記第１の絶縁膜を形成する工程の後に、前記内壁に前記第１の絶縁膜が形成された前記貫通孔内に、前記第１の絶縁膜とエッチング特性が異なる部材を埋め込む工程を更に有し、
    前記薄くする工程は、前記第１の絶縁膜をエッチングすることにより前記第１の絶縁膜を薄くする
    ことを特徴とするプローブガイド板の製造方法。
JP2013050078A 2013-03-13 2013-03-13 プローブガイド板及びその製造方法 Active JP6033130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013050078A JP6033130B2 (ja) 2013-03-13 2013-03-13 プローブガイド板及びその製造方法
KR1020140022332A KR102090102B1 (ko) 2013-03-13 2014-02-26 프로브 가이드판 및 그 제조 방법
US14/202,701 US9523716B2 (en) 2013-03-13 2014-03-10 Probe guide plate and method for manufacturing the same
TW103108624A TWI625529B (zh) 2013-03-13 2014-03-12 探針導孔板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013050078A JP6033130B2 (ja) 2013-03-13 2013-03-13 プローブガイド板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014174145A JP2014174145A (ja) 2014-09-22
JP2014174145A5 JP2014174145A5 (ja) 2016-02-04
JP6033130B2 true JP6033130B2 (ja) 2016-11-30

Family

ID=51524807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050078A Active JP6033130B2 (ja) 2013-03-13 2013-03-13 プローブガイド板及びその製造方法

Country Status (4)

Country Link
US (1) US9523716B2 (ja)
JP (1) JP6033130B2 (ja)
KR (1) KR102090102B1 (ja)
TW (1) TWI625529B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235785B2 (ja) 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
CN105093000B (zh) * 2014-05-19 2019-03-15 鸿富锦精密电子(郑州)有限公司 测试装置
JP6233331B2 (ja) * 2015-02-27 2017-11-22 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
TWI702402B (zh) * 2015-05-07 2020-08-21 義大利商探針科技公司 特別用於減少間距應用的具有垂直探針的測試頭
JP6563317B2 (ja) * 2015-11-25 2019-08-21 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
JP6654061B2 (ja) 2016-02-23 2020-02-26 日本電子材料株式会社 プローブガイド、プローブカード及びプローブガイドの製造方法
JP6855185B2 (ja) * 2016-07-27 2021-04-07 株式会社日本マイクロニクス 電気的接続装置
JP2017201321A (ja) * 2017-06-29 2017-11-09 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
TWI666451B (zh) * 2017-09-15 2019-07-21 中華精測科技股份有限公司 探針裝置及其導板
WO2022024888A1 (ja) * 2020-07-27 2022-02-03 京セラ株式会社 プローブガイド
KR20230165258A (ko) * 2021-03-23 2023-12-05 닐슨 싸이언티픽, 엘엘씨 극저온 프로브 카드
TWI798069B (zh) * 2022-04-26 2023-04-01 寶虹科技股份有限公司 探針卡

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350638B2 (ja) * 1997-06-26 2002-11-25 沖電気工業株式会社 半導体素子の製造方法
KR20010021666A (ko) * 1997-07-14 2001-03-15 마에다 츠구요시 도전성 접촉자
KR100379350B1 (ko) * 1998-12-16 2003-04-08 세이코 엡슨 가부시키가이샤 반도체 칩, 반도체 장치, 회로 기판 및 전자기기 및 그제조 방법
CN1200793C (zh) * 1999-02-25 2005-05-11 精工爱普生株式会社 利用激光加工被加工物的方法
JP4690556B2 (ja) * 2000-07-21 2011-06-01 大日本印刷株式会社 微細パターン形成装置と微細ノズルの製造方法
JP2002296297A (ja) 2001-03-29 2002-10-09 Isao Kimoto 接触子組立体
KR20040089244A (ko) 2003-04-11 2004-10-21 주식회사 유림하이테크산업 프로브 카드의 니들 어셈블리
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
TWI261933B (en) * 2005-11-21 2006-09-11 Mjc Probe Inc Method for batch production process of micro-hole guide plate of vertical probe card
JP2007171139A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブ保持構造およびバネ型プローブ
JP2007171140A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブカード、インターポーザおよびインターポーザの製造方法
TWI284209B (en) * 2005-12-30 2007-07-21 Ind Tech Res Inst A method of fabricating vertical probe head
JP2007201361A (ja) * 2006-01-30 2007-08-09 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4703456B2 (ja) * 2006-03-28 2011-06-15 大日本印刷株式会社 電気信号測定用治具
JP2007263649A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 電気信号計測用治具およびその製造方法
TWI352440B (en) * 2007-10-16 2011-11-11 Silicon Base Dev Inc Package base structure of light diode and manufact
JPWO2009104589A1 (ja) * 2008-02-21 2011-06-23 東京エレクトロン株式会社 プローブ支持板の製造方法、コンピュータ記憶媒体及びプローブ支持板
KR100973413B1 (ko) * 2008-09-04 2010-08-03 이용준 반도체 소자 테스트용 콘택터
JP5386769B2 (ja) * 2008-09-29 2014-01-15 日本電産リード株式会社 検査治具
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5379065B2 (ja) * 2010-04-21 2013-12-25 新光電気工業株式会社 プローブカード及びその製造方法
US8723538B2 (en) * 2011-06-17 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Probe head formation methods employing guide plate raising assembly mechanism
JP5847663B2 (ja) 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
JP6235785B2 (ja) 2013-03-18 2017-11-22 日本電子材料株式会社 プローブカード用ガイド板およびプローブカード用ガイド板の製造方法

Also Published As

Publication number Publication date
US9523716B2 (en) 2016-12-20
JP2014174145A (ja) 2014-09-22
TW201447308A (zh) 2014-12-16
KR20140112396A (ko) 2014-09-23
TWI625529B (zh) 2018-06-01
KR102090102B1 (ko) 2020-03-17
US20140266274A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP6033130B2 (ja) プローブガイド板及びその製造方法
JP6654061B2 (ja) プローブガイド、プローブカード及びプローブガイドの製造方法
JP6235785B2 (ja) プローブカード用ガイド板およびプローブカード用ガイド板の製造方法
JP6341634B2 (ja) プローブガイド板及びその製造方法、半導体検査装置
US7129156B2 (en) Method for fabricating a silicon carbide interconnect for semiconductor components using heating
JP6563317B2 (ja) プローブガイド板及びその製造方法とプローブ装置
US6563215B1 (en) Silicon carbide interconnect for semiconductor components and method of fabrication
JP2009276316A (ja) プローブカード
JP6872960B2 (ja) 電気的接続装置
KR20100048673A (ko) 프로브 구조물 및 프로브 구조물 제조 방법
JP2007173325A (ja) 半導体装置の製造方法
JP3379699B2 (ja) プローバの製造方法
JP4967907B2 (ja) 半導体圧力センサ及びその製造方法
KR100745108B1 (ko) 프로브 카드의 실리콘 기판
US6975030B1 (en) Silicon carbide contact for semiconductor components
KR20080109270A (ko) 프로브 카드 제조 방법
JP2004195052A (ja) 多点微小電極、生体電位計測用デバイス、多点微小電極の作製方法、及び生体電位計測用デバイスの作製方法
JP5649479B2 (ja) インプリントモールドの製造方法、インプリントモールド、及び配線板
KR100977166B1 (ko) 니들형 탐침 제조 방법
KR101301740B1 (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드
JP2006194740A (ja) プローブエレメント及びその製造方法
JP2013117511A (ja) 基板及びその製造方法、並びにプローブカード
JP2007132847A (ja) プローブユニット及びその製造方法
KR20080111654A (ko) 프로브 카드 및 그 제조방법
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161025

R150 Certificate of patent or registration of utility model

Ref document number: 6033130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250