JP2007171140A - プローブカード、インターポーザおよびインターポーザの製造方法 - Google Patents

Abstract

【課題】安価でしかもプローブの接触圧に対して十分な高剛性とすることができるプローブカードを提供する。
【解決手段】プローブカード１００は、第１のピッチＰ０にて整列して配置され測定対象物３０に接触する複数のプローブ１と、第１のピッチＰ０より大きい第２のピッチＰ１にて接続電極７６が配列されているプローブカード本体８０と、複数のプローブ１とプローブカード本体８０との間に設けられ、複数の基板５６，５７，５８が積層されてなる積層体５９、および該積層体５９に設けられ、プローブ１と接続電極７６とを電気的に接続するとともに、第１のピッチＰ０が第２のピッチＰ１となるように電極間の間隔を広げる多層配線手段（４５ａ，ａ５ｂ，５５）とを有するインターポーザ４０とを備えている。
【選択図】 図３

Description

本発明は、複数のプローブを装備して当該プローブを半導体装置であるＬＳＩ（Large Scale Integration）あるいはウエハ上に形成された裸の半導体集積回路の電極に接触させて電気的測定を可能とするプローブカードおよび当該プローブカードに内臓されて電極の再配置とピッチの拡張をするインターポーザに関するものであり、特に、電極ピッチが狭い半導体集積回路の検査に適するプローブカードおよびインターポーザの構造に関するものである。

近年、半導体集積回路装置の微細化に伴い、半導体集積回路装置が備えるボンディングパッド（チップ周辺部に設けられた電気特性の検査等を行なうための金属電極）の微細化、高集積化が進んでいる。このため、ウエハ上に形成された半導体集積回路の電気特性等の検査を行なうプローブカードの構造にも微細化が要求されている。

一般に、半導体ウエハ上の半導体集積回路装置の電気特性等を測定する際には、各半導体集積回路に形成されたボンディングパッドに、プローブカードが備える複数本のプローブ（プロービングチップ）をそれぞれ接触させ、プローブカードに接続されたテスターと半導体集積回路との間で信号のやりとりをして電気特性等の測定をする。そのため、半導体回路の微細化にともないプローブカードの構造を微細化する必要があるが、それには、ボンディングパッドに接触するプローブの微細化や複数のプローブ間の間隔を微細化（狭ピッチ化）する必要がある。

これに対して、従来、複数のプローブを高密度（狭ピッチ）で支持するプローブ支持基板（シリコン基板）と、このプローブ支持基板と電気的に接合して電極の再配置とピッチ拡張をするインタポーザ（再配線層）とを装備したプローブカードが提案されている（例えば、特許文献１参照）。

特開２００２−２５７８９８号公報

しかしながら、上述の特許文献１に記載のプローブカードにおいては、プローブ支持基板の他に１枚の基板のみから成るインターポーザを有している。そのため、電極の再配置に関して、複雑な形状の配列をしているものや高密度の配列を成しているものは、回路パターンの引き回しが複雑となり形成が困難で対応することが難しい。そのため、プローブおよび接続電極の配列が単純なものにしか対応することができないという未解決の課題を有している。さらには、１枚の基板からなるインターポーザにあっては剛性が弱く、測定の際にプローブの十分な接触圧が得られず信頼性に欠けるという未解決の課題も有している。

さらに、上述の特許文献１に記載のプローブカードにおいては、プローブ支持基板とインターポーザとを貼り合わせによって合体させているが、このように既に回路パターンが形成されている基板を貼り合わせることにより基板を積層する方法に関しては、重ね合わせる際に相互の基板間の位置合わせが難しいばかりか、基板間の電気的接続が確実に行われないことがあり、信頼性に欠けるという未解決の課題も有している。

また、上述の特許文献１に記載のプローブカードとは別に、従来広く一般的なインターポーザにおいては、基板材料として絶縁性の確実さと剛性の高さからセラミック基板やガラス基板がよく用いられている。しかしながら、このようなセラミック基板やガラス基板は、加工が難しく微細な穴開け加工（スルーホールの形成）が困難であるばかりか、材料そのものが高価であるのでコストアップの原因となるという未解決の課題も有している。

そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、狭ピッチ化した半導体装置の測定に適する半導体装置測定用プローブカード構造として、高密度で且つ異なる配列の電極に容易に再配置可能であるとともに各電極の間隔を大きく広げることができ、さらに、安価でしかもプローブの接触圧に対して十分な高剛性とすることができるプローブカード、インターポーザおよびその製造方法を提供することにある。また、基板間の電気的接続を確実とすることができ、これにより、高信頼性とすることができるプローブカード、インターポーザおよびその製造方法を提供することにある。

上述した課題を解決し、目的を達成するために、本発明のプローブカードは、第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体と、複数のプローブとプローブカード本体との間に設けられ、複数の基板が積層されてなる積層体、および該積層体に設けられ、プローブと接続電極とを電気的に接続するとともに、第１のピッチが第２のピッチとなるように電極間の間隔を広げる多層配線手段（電気的接続手段）を有するインターポーザとを備えたことを特徴とする。

また、インターポーザを構成する積層体が、ビルトアップ製法により作製されていることを特徴とする。さらに、積層される基板が、全面が酸化膜で覆われたシリコン基板であることを特徴とする。

また、本発明のインターポーザは、第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体との間に設けられ、複数の基板が積層されてなる積層体、および該積層体に設けられ、プローブと接続電極とを電気的に接続するとともに、第１のピッチが第２のピッチとなるように電極間の間隔を広げる多層配線手段（電気的接続手段）とを有することを特徴とする。

さらに、本発明のインターポーザの製造方法は、第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体との間に設けられ、複数の基板が積層されてなり、各々の基板に、プローブと接続電極とを電気的に接続するとともに、第１のピッチが第２のピッチとなるように順次電極間の間隔を広げる多層配線手段（電気的接続手段）が設けられているインターポーザの製造方法であって、多層配線手段は、基板表面に形成された回路パターンと、基板に穿孔されたスルーホール内に設けられて各基板に形成された回路パターンを相互に連結する垂直接続部とを有しており、スルーホールが穿孔された基板を作製する基板作製工程と、基板に回路パターンと垂直接続部とを形成しながら順次積み重ねて行くビルトアップ工程とを含むことを特徴とする。

この発明によれば、インターポーザが、複数のプローブとプローブカード本体との間に設けられており、このインターポーザが、複数の基板が積層されてなる積層体、およびこの積層体に設けられ、プローブと接続電極とを電気的に接続するとともに、第１のピッチが第２のピッチとなるように電極間の間隔を広げる多層配線手段（電気的接続手段）とを有している。そのため、高密度で異なる配列の電極に容易に再配置可能であるとともに各電極の間隔を大きく広げることができる。また、測定時のプローブの押圧力にまけない高剛性のインターポーザとすることができるので、精度よく信頼性の高い測定をすることができるとともに、堅牢で耐久性および信頼性の高いプローブカードとすることができる。

また、積層体は、ビルトアップ製法により作製されている。ここで、ビルトアップ製法とは、回路パターン等が既に形成されている完成した基板を重ね合わせて積層する方法と異なり、基板上に他の基板を回路パターン等を含め順次作り込みながら重ねて行く方法であり、多層配線手段（電気的接続手段）を順次接続しながら積層体を作製するので、確実な電極接続を容易に且つ安価に実現することができる。

さらに、積層される基板が、全面が酸化膜で覆われたシリコン基板であるので、半導体の製造技術を利用してさらに安価に作製することができるとともに、シリコンは、測定の際の電気的ノイズを吸収するので、精度の高い測定を行うことができる。

以下、本発明にかかるプローブカード、インターポーザおよびインターポーザの製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は本発明にかかる実施の形態１のプローブカードおよびその周辺機器の構成を模式的に示す模式図である。図１では対応が明確となるように図１の下方に測定対象物であるウエハを記載している。図２はプローブカード本体に設けられたスプリング電極の構造を説明するための図であり、図１の破線Ａで囲まれた部分の拡大図である。図３は本発明にかかる実施の形態１のインターポーザの構成を説明するための図であり、図１の破線Ｂで囲まれた部分の拡大図である。図１、図２および図３は概略の縦断面として示されている。なお、本実施の形態のプローブカード１００およびインターポーザ４０はともに測定対象物であるウエハ３０を含むものではないが、密接に関係するものであるので、説明の便宜上、ウエハ３０の有無にかかわらず、「ウエハ３０側の面」等の表現を使用する。

図１において、プローブカード１００は、概略板状を成しており、移動機構であるプローバ１５０に取り付けられて用いられる（図１において、プローバ１５０は簡略して記載されている）。プローバ１５０には、テスター２００が接続されている。プローブカード１００は、ウエハ３０に形成された半導体集積回路の電極部３１に対応する位置に設けられた複数のプローブ（プロービングチップ）１を有している。プローブカード１００は、プローバ１５０によって移動されてプローブ１をウエハ３０上の電極部３１に押し当てる。これにより、テスター２００とウエハ３０との間で電気信号がやりとり可能となりウエハ３０に形成された半導体集積回路の電気特性が測定される。

本実施の形態の測定対象物であるウエハ３０は、例えば半導体シリコンウエハであり、半導体集積回路を構成する回路部３３と、一部がウエハ表面に露呈するように設けられた複数の電極部３１と、回路部３３と電極部３１とを電気的に接続する配線部３２とを含んで構成されている。電極部３１は、ウエハ３０がＩＣチップとなった際に、例えばボンディングパッドとなる部分であり、リードフレームに接合される際にリードフレーム側のリード電極と電気的に接続される部分である。

プローバ１５０は、ウエハ３０を載置する図示しないステージを有している。そして、ウエハ３０に形成されたすべての集積回路の電気特性を測定するために、このステージを集積回路のサイズに合わせて順次移動させる所謂ステップアンドリピート機能を有している。また、プローバ１５０は、プローブカード１００のプローブ１をウエハ３０上の電極部３１に均一に接触させたり、プローブ１を一定の針圧にしたりするための調整機構なども持っている。

プローブカード１００は、概略外装を構成するプローブカード本体８０と、プローブカード本体８０に支持部材７７によって支持されて、アジャスティングボルト７８で微位置調整可能とされたインターポーザ４０と、このインターポーザ４０のウエハ３０側の面に固定されたプローブ支持基板２０と、プローブ支持基板２０に多数立設された多数のプローブ１とを有している。

プローブカード本体８０は、プローバ１５０に支持されるとともにプローバ１５０を介してテスター２００に電気的に接続されている。本実施の形態の場合、プローブカード本体８０のウエハ３０側の主面には、全体にわたって窪みが形成されており、この窪みの中央部には図２に示すように多数のスプリング電極（接続電極）７６が所定のピッチ（第２のピッチＰ１）で多数立設されている。

インターポーザ４０は、プローブ支持基板２０に設けられたプローブ１のピッチを、プローブカード本体８０に設けられたスプリング電極７６のピッチに変換する役割をする。図３に示されるように、本実施の形態のインターポーザ４０は、ウエハ３０側から、第１基板５６、第２基板５７、第３基板５８の順で重ねられた３枚のシリコン基板を有している。これらのシリコン基板５６，５７，５８は、半導体の製造技術を利用して作製され、基板を１枚ずつ重ねて行く所謂ビルトアップ製法により作製されて一体の積層体５９とされている。

積層体５９のプローブカード本体８０と対向する面（つまり、第３基板５８の開放側の面）に、複数の接続パット５５が設けられている。接続パット５５は、プローブカード本体８０のスプリング電極７６と接触するために、そのピッチは、スプリング電極７６のピッチ（第２のピッチＰ１）と同じピッチにされている。一方、積層体５９の接続パット５５が設けられた面と反対側の面（つまり、第１基板５６のウエハ３０側の面）には、プローブ支持基板２０が積層体５９と一体に設けられている。プローブ支持基板２０には、多数のプローブ１が整列して植え込まれている。各プローブ１のピッチ（第１のピッチＰ０）は、ウエハ３０の電極部３１に接触するために電極部３１のピッチと同じにされている。そして、各プローブ１のピッチ（第１のピッチＰ０）は、スプリング電極７６のピッチ（第２のピッチＰ１）より小さい。

積層体５９の内部には、第１のピッチＰ０を第２のピッチＰ１に広げるために多層配線手段（電気的接続手段）が設けられている。すなわち、３枚の基板５６，５７，５８には、プローブ１とスプリング電極７６とを電気的に接続するとともに、第１のピッチＰ０が第２のピッチＰ１となるように各基板５６，５７，５８毎に順次電極間の間隔を広げる多層配線手段（電気的接続手段）が設けられている。

第１基板５６、第２基板５７および第３基板５８は、概略同様な構造を成している。３枚の基板は、各々絶縁層４２と、絶縁層４２の表面に形成された配線層４５とから構成されている。絶縁層４２は、さらにシリコン基板４３と、このシリコン基板４３を全体的に覆う被覆絶縁膜２４とから構成されている。被覆絶縁膜２４は、シリコン基板４３と配線層４５とを絶縁するためのシリコン酸化膜であり、シリコン基板４３を約９００℃で熱して熱酸化することによって形成する。被覆絶縁膜２４は、シリコン基板４３に形成されたスルーホール３９の内壁面にも形成されている。一方、配線層４５は、被覆絶縁膜２４の表面に設けられた銅メッキ層で構成されており、スルーホール内壁面に垂直接続部として形成された銅メッキ層４５ａおよびスルーホール開口部から基板表面の所定部分に回路パターンとして形成された銅メッキ層４５ｂで成る。この銅メッキ層（回路パターン）４５ｂのプローブカード本体８０側から見た形状は、後の図５および図６に示されている。

そして、スルーホール内壁面に垂直接続部として形成された銅メッキ層４５ａ、基板表面に回路パターンとして形成された銅メッキ層４５ｂ、銀ペースト４６および接続パット５５は、プローブ１とスプリング電極７６とを電気的に接続する多層配線手段を構成している。なお、本実施の形態の絶縁層４２は、シリコン基板４３と被覆絶縁膜２４とから構成されているが、これに替えてスルーホールがすでに形成されているセラミック基板やガラス基板等が用いられてもよい。セラミック基板やガラス基板等を用いることにより、被覆絶縁膜２４を形成する必要はなくなる。しかしながら、セラミック基板やガラス基板は、課題の項でも述べたように、加工が難しく、また高価であるのでコストアップの原因となる。

プローブ支持基板２０は、プローブ１が取り付けられる側の主面に、プローブ１を取り付ける目的で、概略直方体凹形状をなす取付固定凹部２５と、この取付固定凹部２５の底面に連通して基板を貫通するように設けられた取付係合穴２６とが形成されている。この取付固定凹部２５と取付係合穴２６とは、プローブ１を取り付けるプローブ取付部を構成している。取付固定凹部２５の大きさは、プローブ１を堅固に固定する目的で、プローブ１が取り付けられた際にプローブ１の支持固定面２ａ，２ａが狭持するような大きさとされている。また、取付係合穴２６は、プローブ１の抜け止め部４が差し込まれるために設けられている。

プローブ支持基板２０は、絶縁層２９と絶縁層２９の表面に形成された配線層２１とから構成されている。絶縁層２９は、２枚のシリコン基板２２Ｔ，２２Ｂと、これらに挟まれた絶縁酸化膜２３と、これらシリコン基板２２Ｔ，２２Ｂおよび絶縁酸化膜２３を全体的に覆う被覆絶縁膜２４とから構成されている。絶縁酸化膜２３は、シリコンを酸化させたシリコン酸化膜であり、基板２２Ｔと基板２２Ｂの間に配置されている。また、被覆絶縁膜２４は、基板２２Ｔ，２２Ｂと配線層２１とを絶縁するためのシリコン酸化膜であり、基板２２Ｔ，２２Ｂを熱酸化することによって形成する。この被覆絶縁膜２４は、プローブ支持基板２０の全表面を被覆しており、取付固定凹部２５および取付係合穴２６の内壁面にも形成されている。

配線層２１は、取付固定凹部２５および取付係合穴２６の内壁面に垂直接続部として形成された銅メッキ層２１ａと、基板２２Ｔの表面に回路パターンとして形成された銅メッキ層２１ｂとから構成されている。プローブ支持基板２０にプローブ１が装着されると、プローブ１の台座部２および抜け止め部４と垂直接続部（銅メッキ層）２１ａとが接触するようにされている。なお、隣接するプローブ１同士がショートしないようプローブ支持基板２０の下面には、配線層２１は形成されていない。

プローブ１は、所謂、フラットタイプのプローブである。プローブ１は、プローブ支持基板２０に固定される概略直方体状の台座部２と、台座部２から被測定物方向に延びて電極部３１と接触するピン部３と、台座部２のピン部３と反対側に設けられ、プローブ支持基板２０の取り付け部からの脱落を防止する抜け止め部４とから構成されている。

ピン部３は、台座部２から前方にまっすぐ延びる基部５と、基部５の先端部から所定の角度傾いた方向に直線的に延びるバネ部６と、バネ部６の自由端に前方方向に向くように折れ曲がって設けられた接触部７とを含む。

プローブ１を取り付ける際には、プローブ１の抜け止め部４をプローブ支持基板２０の取付固定凹部２５から取付係合穴２６へ挿入する。そして、プローブ１の台座部２をプローブ支持基板２０の取付固定凹部２５に係合させる。このとき、台座部２の第１の支持固定面２ａ，２ａと取付固定凹部２５の内壁面が密着するとともに、台座部２の第２の支持固定面２ｂと取付固定凹部２５の底部が密着する。これにより、プローブ１は、プローブ支持基板２０に対して左右方向および前後方向の位置決めが正確に行なわれた状態で、プローブ支持基板２０に支持される。また抜け止め部４は、弾性を有しており、変形しながら取付係合穴２６に押し込まれ、これにより、プローブ１の取付部からの脱落を防止している。

図４はプローブ支持基板２０に形成されたプローブ１の取付固定凹部２５の配置を示す図である。取付固定凹部２５は矩形の枠に沿うようにして配置され、隣り合うプローブ１の最小のピッチ（第１のピッチＰ０）は、０．０６［ｍｍ］である。

図５は第１基板５６に形成された回路パターン４５ｂの様子を示す図である。また、図６は第２基板５７に形成された回路パターン４５ｂの様子を示す図である。図７は第３基板５８のプローブカード本体８０に対向する面に形成された接続パット５５の配置を示す図である。多層配線手段は、上述したように基板５６，５７，５８に穿孔されたスルーホール内壁面に形成された垂直接続部４５ａと、これらを電気的に接続する各基板表面に形成された回路パターン４５ｂから構成されている。各々の回路パターン４５ｂは、スルーホール３９の開口部に露呈した垂直接続部４５ａの先端部から延設され、その方向はすべて矩形枠状に配列された取付固定凹部２５の成す列の内側とされている。図７において、接続パット５５は、マトリクス状に配列され、そのピッチ（第２のピッチＰ１）は、０．５［ｍｍ］である。各々の基板５６，５７，５８に設けられた回路パターン４５ｂを、上述のように形成することによって、矩形枠状に配列された複数のプローブ１からマトリクス状に配列された接続パット５５（接続電極）に電極の再配置をするとともに、各電極の間隔を、０．０６［ｍｍ］から０．５［ｍｍ］に広げ、且つ各々の接続パット５５（正確には、接続パット５５の中心位置）を、矩形枠状に配列された複数のプローブ１の列を含むその内側の領域に配置することを実現している。

また、各々の基板５６，５７，５８に設けられた回路パターン４５ｂは、フォトリソグラフィ（写真製版技術）によってパターンニングされている。つまり、基板表面に形成された銅メッキ層４５ｂ（図３）をフォトレジストにて覆い、このフォトレジストに対して、フォトレジストマスクに描かれた回路パターンを光により転写することによりパターンニングされている。そして、パターンニングされた銅メッキ層をエッチングすることにより、最終的な回路パターン４５ｂを得る。このように、半導体の製造技術を利用して、回路パターン４５ｂを形成することにより、安価で精密な回路パターン４５ｂを形成することができ、ひいてはコンパクトで高性能なインターポーザ４０とすることができる。

図８乃至図１４は本実施の形態のプローブ支持基板２０の製造方法を説明するための縦断面図である。なお、ここでは、説明の便宜上、プローブカード１００のプローブ支持基板２０側（ウエハ３０側）を下（下方向）とし、プローブカード１００のプローブカード本体８０側（プローバ１５０側）を上（上方向）として説明する。

（プローブ支持基板の作製）
図８に示す第１シリコン層２２Ｔ、絶縁酸化膜層２３、第２シリコン層２２Ｂを有するウエハ６９を用いてプローブ支持基板２０を作製する。まず、図９に示すように、取付固定凹部２５を形成するため、ウエハ６９の下面（第２シリコン層２２Ｂの下面）全体にレジスト６２を塗布し、フォトリソグラフィによってパターニングを行なう。これにより、所望の部位のみにおいて第２シリコン層２２Ｂの表面が現れる。

その後、図１０に示すように、ウエハ６９の下面側（レジスト６２側）から第２シリコン層２２Ｂをエッチングする。このエッチングは絶縁酸化膜層２３の析出する位置で終了する。これにより、均一な形状（正確な深さ）の取付固定凹部２５が形成される。その後、レジスト６２を除去する。つぎに、図１１に示すように、取付係合穴２６を形成するため、ウエハ６９の上面部（第１シリコン層２２Ｔの上面部）全体にレジスト６３を塗布し、フォトリソグラフィによってパターニングを行ない、次いで、図１２に示すように、上面側から第１シリコン層２２Ｔのエッチングを行う。このエッチングにおいては、絶縁酸化膜層２３も溶解する。その後、レジスト６３を除去する。

このようにして取付固定凹部２５および取付係合穴２６の形成されたウエハ６９を熱酸化して、全表面に被覆絶縁膜２４を形成し、その後、メッキ処理を施して全表面に銅メッキ層（後の配線層）２１を形成する（図１３）。被覆絶縁膜２４および銅メッキ層は、取付固定凹部２５および取付係合穴２６の内壁面にも形成される。ウエハ６９の下面側の銅メッキ層は、ポリッシング（研磨）により除去される（図１３）。また、ウエハ６９の上面側に、配線層２１を形成するため、ウエハ６９の上面部（第１シリコン層２２Ｔの上面部）全体にレジストを塗布し、フォトリソグラフィにより、レジストのパターニングを行い。その後、上面側から銅メッキ層のエッチングを行い、図１４に示す配線層２１（垂直接続部２１ａ、回路パターン２１ｂ）を形成する。以上のようにして、プローブ支持基板２０が作製される。

図１５乃至図２４は本実施の形態のインターポーザ４０の製造方法を説明するための断面図である。上記のようにして作製したプローブ支持基板２０に対して、インターポーザ４０をビルトアップ製法により作製する。まず、図１５に示すように、プローブ支持基板２０の取付固定凹部２５と反対側の面全体に非導電性の接着層６６を形成する。接着層６６は、エポキシ樹脂接着剤を塗布するか、或いは粘着性フィルムを貼着することにより形成する。

（シリコン基板の積層および固着）
次に、図１６に示すように、この接着層６６上にシリコン基板である第１基板５６を重ねて固着する。この第１基板５６には所定の位置にスルーホール３９が形成されており、そしてさらに第１基板５６は、熱酸化されて全表面に被覆絶縁膜２４が形成されている。この熱酸化にかかる加熱は、基板の大きさにもよるが、概略９００℃〜１０００℃で３時間〜１０時間である。この被覆絶縁膜２４は、第１基板５６の全表面を被覆しており、スルーホール３９の内壁面も形成されている。

（スルーホール底の接着層の除去）
次いで、図１７に示すように、このスルーホール３９の底に形成されている接着剤層を除去する。この接着剤層の除去には、ソルベントによる溶解または酸素プラズマアッシングを用いる。

（銅メッキ層の形成）
その後、図１８に示すように、第１基板５６に対してメッキ処理を施し、スルーホール３９の内壁面を含む第１基板５６の上面全体に銅メッキ層４５を形成する。

（銀ペーストの充填）
次いで、図１９に示すように、銅メッキ層４５が形成されたスルーホール３９の内側にシルクプリンティング製法を使って銀ペースト４６を充填して、その後、これら銀ペースト４６を固化させる。なお、ここで銅メッキ層４５内部に充填する材料は、銀ペースト４６に限らず例えば銀インク等でもよい。このように銅メッキ層４５内部隙間に銀ペーストや銀インクを充填することにより、積層体５９（インターポーザ４０）内の隙間を完全に無くすことができ、剛性の高いインターポーザ４０とすることができる。

次いで、第１基板５６の表面全体に形成された銅メッキ層４５のうち、第１基板５６の上面側に形成された銅メッキ層４５ｂを所定の回路パターン４５ｂとする目的で、図２０に示すように、銅メッキ層４５ｂをフォトリソグラフィを用いてパターンニングして、エッチングする。ここまでの工程にて第１基板５６のビルトアップが完了する。このようにして作製した第１基板５６の上に同じようにして、第２基板５７をビルトアップする。

（第２基板のビルトアップ）
まず、図２１に示すように、第１基板５６のプローブ支持基板２０と反対側の面全体にエポキシ樹脂接着剤または粘着性フィルムでなる接着層６６を形成して、次いで、この接着層６６上に、図２２に示すように第２基板５７を重ねて接着する。この第２基板５７にも、第１基板５６と同じように所定の位置にスルーホール３９が既に形成されている。尚この基板と基板の重ね合わせ作業においては、基板の所定の位置に予めマーキングをしておき、このマークをＣＣＤカメラによって検出することによって、正確な位置決めを容易に行うことができる。しかしながら本実施の形態の積層方法にあっては、基板上に他の基板を回路パターン等を含め順次作り込みながら重ねて行くビルトアップ製法を用いるものなので、電気的接続（回路パターン４５ｂと垂直接続部４５ａとの接続）が順次おこなわれながら積層体が作製され、基板を重ねる際に多少のずれが有っても確実な電極接続を容易に行うことができる。

次いで、第１基板５６の場合と同じように、スルーホール３９の底に形成されている接着剤層を除去して、その後、図２３に示すように、スルーホール３９の内面を含む第２基板５７の表面全体に銅メッキ層４５を形成する。次いで、第１基板５６の場合と同じように、銅メッキ層４５が形成されたスルーホール３９の内側にスクリーン印刷製法を使って銀ペースト４６を充填し、その後、第２基板５７の上面側に形成された銅メッキ層４５ｂをフォトリソグラフィを用いてパターンニングして、エッチングすることにより、回路パターン４５ｂを形成して、第２基板５７のビルトアップが完了する。

（第３基板のビルトアップ）
このようにして作製した第２基板５７の上に同じようにして、第３基板５８をビルトアップする。第３基板５８のビルトアップが完了すると、図２４に示すように、最後に、第３基板５８の表面全体にもう一層銅メッキ層を形成して、これをフォトリソグラフィを用いてパターンニングして、さらにエッチングすることにより、接続パット５５を形成する。これにより、インターポーザ４０の作製が完了する。

なお、本実施の形態の多層配線手段（電気的接続手段）においては、隣り合うプローブ１の最小のピッチ０．０６［ｍｍ］（第１のピッチＰ０）を、最終的にマトリクス状に配列された接続パット５５のピッチ０．５［ｍｍ］（第２のピッチＰ１）にしている。しかしながら、これに限定されるものではなく、本実施の形態の構成にあっては、０．０６〜０．１５［ｍｍ］の第１のピッチＰ０に対して、最終的な接続パット５５の第２のピッチＰ１を０．３〜１．０［ｍｍ］にすることが可能である。

また、プローブカード１００を作製する際には、予めプローブ支持基板２０とインターポーザ４０を接続させた後にプローブ１をプローブ支持基板２０に挿入してもよいし、プローブ支持基板２０とインターポーザ４０を接続させる前にプローブ１をプローブ支持基板２０に挿入してもよい。

（プローブによる測定）
プローブ１が挿入されたプローブカード１００によって、ウエハ３０を測定する際には、各プローブ１の接触部７（先端部７ａ）をウエハ３０の電極部３１に押し当てる。このとき、バネ部６は所定量撓み所定の圧力で各先端部７ａが電極部３１を押圧する。これにより、プローブカード１００によってウエハ３０を測定する際の電極部３１やプローブ１の損傷を低減させることが可能となる。

本実施の形態のプローブカード１００は、第１のピッチＰ０にて整列して配置され測定対象物であるウエハ３０に接触する複数のプローブ１と、第１のピッチＰ０より大きい第２のピッチＰ１にてスプリング電極７６（接続電極）が配列されているプローブカード本体８０と、複数のプローブ１とプローブカード本体８０との間に設けられ、複数の基板５６，５７，５８が積層されてなり、各々の基板５６，５７，５８には、プローブ１とスプリング電極７６とを電気的に接続するとともに、第１のピッチＰ０が第２のピッチＰ１となるように順次電極間の間隔を広げる多層配線手段（スルーホール内壁面に配線層として形成された銅メッキ層４５ｂ、基板表面に回路パターンとして形成された銅メッキ層４５ｂ、銀ペースト４６および接続パット５５）が設けられたインターポーザ４０とを有しているので、各々の基板５６，５７，５８に設けられた回路パターン４５ｂにより、例えば、矩形枠状に配列された複数のプローブ１からマトリクス状に配列された接続パット５５（接続電極）のように、異なる配列の電極に容易に再配置可能であるとともに各電極の間隔を大きく広げることができる。

実施の形態２．
図２５は本発明にかかる実施の形態２のプローブカードおよび周辺機器の構成を模式的に示す模式図である。図２６は本実施の形態のインターポーザおよびプローブ支持基板の縦断面図である。図２５において、本実施の形態のインターポーザ１４０は、プローブ支持基板１２０と分離されて、単独でシリコン基板の積層体より成る。プローブ支持基板１２０は、複数のバネ状プローブ１０１を保持している。プローブ支持基板１２０は、支持部材７７に第２支持部材９７と取付ボルト９９により、着脱自在に固定されている。

図２６において、本実施の形態のバネ状プローブ１０１は、プローブ支持基板１２０の収納凹部１２５に収納される概略バネ状のバネ部１０２と、バネ部１０２から被測定物方向に延びて電極部３１と接触するピン部１０３と、バネ部１０２のピン部１０３と反対側に三角形状に尖って設けられ、インターポーザ１４０に形成された垂直接続部１４５ａと係合する電気的係合部１０４とから構成されている。

本実施の形態のインターポーザ１４０は、実施の形態１のインターポーザ４０と概略同様な製造工程にて作製され概略同様な構成を成している。そして、実施の形態１の第１基板５６に替わって第１基板１５６を有している。第１基板１５６は、スルーホール３９の内壁面に垂直接続部として形成された銅メッキ層１４５ａと基板の上下表面に回路パターンとして形成された銅メッキ層１４５ｂとから成る配線層１４５を有している。配線層１４５の内部に銀ペースト等は充填されていない。垂直接続部１４５ａのプローブ支持基板１２０側の開口部とこれに連続する回路パターン１４５ｂとは、バネ状プローブ１０１の電気的係合部１０４と係合する電気的被係合部を構成している。

このように構成された本実施の形態のインターポーザ１４０は、概略実施の形態１のインターポーザ４０と同様な効果を有する他に、分離して設けられたプローブ支持基板１２０に保持されたバネ状プローブ１０１との電気的接続を可能としている。プローブ支持基板１２０はインターポーザ１４０に対して着脱自在に設けられているので、バネ状プローブ１０１の交換を可能としている。

実施の形態３．
図２７は本発明にかかる実施の形態３のインターポーザおよびプローブ支持基板の縦断面図である。本実施の形態のプローブ支持基板２２０は、個々のバネ状プローブ１０１毎に分割されている。分割されたプローブ支持基板２２０は、インターポーザ１４０の積層体に各々非導電性の接着剤１６６により固着されている。その他の構成は、実施の形態２と同様である。

このように構成された本実施の形態のプローブ支持基板２２０においては、実施の形態３のものと同様にバネ状プローブ１０１を保持できるとともに、分割されたプローブ支持基板２２０が各々接着剤１６６により固着されているので、バネ状プローブ１０１の形状のばらつきを吸収して保持することができる。また、構造が簡略化されるので、安価とすることができる。

実施の形態４．
図２８は本発明にかかる実施の形態４のインターポーザおよびプローブ支持基板の縦断面図である。プローブ支持基板３２０は、インターポーザ１４０に取付ボルト１９９により締着されている。その他の構成は、実施の形態２と同様である。

このように構成された本実施の形態のプローブ支持基板３２０においては、実施の形態２のプローブ支持基板１２０と同様の効果が得られるとともに、プローブ支持基板３２０が直接インターポーザ１４０に締着されているので、バネ状プローブ１０１とインターポーザ１４０との電気的接続が安定し信頼性が向上する。

本発明は、複数のプローブを装備して当該プローブをＬＳＩあるいはウエハ上に形成された裸の半導体集積回路の電極に接触させて電気的測定を可能とするプローブカードに適用されて有用なものであり、特に電極ピッチが狭い半導体集積回路の検査に用いられるプローブカードに適用されて好適なものである。

本発明にかかる実施の形態１のプローブカードおよびその周辺機器の構成を模式的に示す模式図である。 実施の形態１のプローブカード本体に設けられたスプリング電極の構造を説明するための図であり、図１の破線Ａで囲まれた部分の拡大図である。 実施の形態１のインターポーザの構成を説明するための図であり、図１の破線Ｂで囲まれた部分の拡大図である。 実施の形態１のプローブ支持基板に形成されたプローブの取付固定凹部の配置を示す図である。 実施の形態１の第１基板に形成された回路パターンの様子を示す図である。 実施の形態１の第２基板に形成された回路パターンの様子を示す図である。 実施の形態１の第３基板のプローブカード本体に対向する面に形成された接続パットの配置を示す図である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（１）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（２）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（３）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（４）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（５）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（６）である。 実施の形態１のプローブ支持基板の製造方法を説明するための縦断面図（７）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（１）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（２）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（３）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（４）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（５）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（６）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（７）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（８）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（９）である。 実施の形態１のインターポーザの製造方法を説明するための縦断面図（１０）である。 本発明にかかる実施の形態２のプローブカードおよび周辺機器の構成を模式的に示す模式図である。 実施の形態２のインターポーザおよびプローブ支持基板の縦断面図である。 本発明にかかる実施の形態３のインターポーザおよびプローブ支持基板の縦断面図である。 本発明にかかる実施の形態４のインターポーザおよびプローブ支持基板の縦断面図である。

符号の説明

１ プローブ
２ 台座部
２ａ，２ｂ 支持固定面
３ ピン部
４ 抜け止め部
５ 基部
６ バネ部
７ 接触部
７ａ 先端部
２０，１２０，２２０，３２０ プローブ支持基板
２１，４５，１４５ 配線層（銅メッキ層）
２１ａ，４５ａ，１４５ａ 垂直接続部（銅メッキ層／多層配線手段）
２１ｂ，４５ｂ，１４５ｂ 回路パターン（銅メッキ層／多層配線手段）
２２Ｔ，２２Ｂ，４３ シリコン基板
２３ 絶縁酸化膜
２４ 被覆絶縁膜
２５ 取付固定凹部（プローブ取付部）
２６ 取付係合穴（プローブ取付部）
２９，４２ 絶縁層
３０ ウエハ（測定対象物）
３１ 電極部
３２ 配線部
３３ 回路部
３９ スルーホール
４０，１４０ インターポーザ
４６ 銀ペースト
５５ 接続パッド（銅メッキ層／多層配線手段）
５６，１５６ インターポーザの第１基板
５７ インターポーザの第２基板
５８ インターポーザの第３基板
５９ インターポーザの積層体
６２，６３ レジスト
６６ 接着層
６９ ウエハ
７６ スプリング電極（接続電極）
７７ 支持部材
７８ アジャスティングボルト
７９ 取付ねじ
８０ プローブカード本体
９７ 第２支持部材
９９，１９９ 取付ボルト
１００ プローブカード
１０１ バネ状プローブ
１０２ バネ部
１０３ ピン部
１０４ 電気的係合部
１２５ 収納凹部
１５０ プローバ
１６６ 接着剤
２００ テスター
Ｐ０ 第１のピッチ
Ｐ１ 第２のピッチ

Claims (39)

1. 第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、
   第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体と、
   前記複数のプローブと前記プローブカード本体との間に設けられ、複数の基板が積層されてなる積層体、および該積層体に設けられ、前記プローブと前記接続電極とを電気的に接続するとともに、前記第１のピッチが前記第２のピッチとなるように電極間の間隔を広げる多層配線手段を有するインターポーザと、
   を備えたことを特徴とするプローブカード。
2. 前記積層体は、ビルトアップ製法により作製されている
   ことを特徴とする請求項１に記載のプローブカード。
3. 前記基板は、全面が酸化膜で覆われたシリコン基板である
   ことを特徴とする請求項１または２に記載のプローブカード。
4. 前記積層体を形成する複数の基板は、積層方向に隣接する非導電性の接着剤層により相互に固着されている
   ことを特徴とする請求項１から３のいずれか１項に記載のプローブカード。
5. 前記多層配線手段は、基板表面に形成された回路パターンと、基板に穿孔されたスルーホール内に設けられて各基板に形成された前記回路パターンを相互に連結する垂直接続部とを含む
   ことを特徴とする請求項１から４のいずれか１項に記載のプローブカード。
6. 前記プローブは、枠を成すように配列され、前記回路パターンは、前記枠の内側に延伸して前記接続電極が前記枠の内側でマトリクス状に並ぶように形成されている
   ことを特徴とする請求項５に記載のプローブカード。
7. 前記回路パターンは、フォトリソグラフィによってパターンニングされている
   ことを特徴とする請求項５または６に記載のプローブカード。
8. 前記回路パターンは、エッチングにより形成されている
   ことを特徴とする請求項５から７のいずれか１項に記載のプローブカード。
9. 前記スルーホールは、エッチングにより形成されている
   ことを特徴とする請求項５から８のいずれか１項に記載のプローブカード。
10. 前記回路パターンは、基板表面に形成された銅メッキ層である
    ことを特徴とする請求項５から９のいずれか１項に記載のプローブカード。
11. 前記垂直接続部は、スルーホール内壁面に形成された銅メッキ層である
    ことを特徴とする請求項５から１０のいずれか１項に記載のプローブカード。
12. スルーホール内の前記垂直接続部の内側に銀ペーストが充填されている
    ことを特徴とする請求項５から１１のいずれか１項に記載のプローブカード。
13. 前記積層体は、２枚以上の基板が積層されてなる
    ことを特徴とする請求項１から１２のいずれか１項に記載のプローブカード。
14. 前記複数のプローブを整列させて支持するプローブ支持基板をさらに備え、
    前記インターポーザは、前記プローブ支持基板と前記プローブカード本体との間に設けられている
    ことを特徴とする請求項１から１３のいずれか１項に記載のプローブカード。
15. 前記プローブ支持基板は、ビルトアップ製法により前記積層体に一体となるように作製されている
    ことを特徴とする請求項１４に記載のプローブカード。
16. 前記プローブ支持基板は、全面が酸化膜で覆われたシリコン基板と、該シリコン基板に形成されたプローブ取付部に設けられ前記プローブと前記多層配線手段とを電気的に接続する第２の電極接続手段とを含む
    ことを特徴とする請求項１４または１５に記載のプローブカード。
17. 前記プローブ支持基板は、前記積層体に非導電性の接着剤により固着されている
    ことを特徴とする請求項１４から１６のいずれか１項に記載のプローブカード。
18. 前記プローブ支持基板は、個々の前記プローブ毎に分割されている
    ことを特徴とする請求項１４から１７のいずれか１項に記載のプローブカード。
19. 前記プローブ支持基板は、前記積層体に着脱自在に取り付けられている
    ことを特徴とする請求項１４から１６のいずれか１項に記載のプローブカード。
20. 前記プローブ支持基板は、前記積層体に取付ボルトにより締着されることにより着脱自在とされている
    ことを特徴とする請求項１９に記載のプローブカード。
21. 第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体との間に設けられ、複数の基板が積層されてなる積層体、および該積層体に設けられ、前記プローブと前記接続電極とを電気的に接続するとともに、前記第１のピッチが前記第２のピッチとなるように電極間の間隔を広げる多層配線手段とを有する
    ことを特徴とするインターポーザ。
22. 前記積層体は、ビルトアップ製法により作製されている
    ことを特徴とする請求項２１に記載のインターポーザ。
23. 前記基板は、全面が酸化膜で覆われたシリコン基板である
    ことを特徴とする請求項２１または２２に記載のインターポーザ。
24. 前記積層体を形成する複数の基板は、積層方向に隣接する非導電性の接着剤層により相互に固着されている
    ことを特徴とする請求項２１から２３のいずれか１項に記載のインターポーザ。
25. 前記多層配線手段は、基板表面に形成された回路パターンと、基板に穿孔されたスルーホール内に設けられて各基板に形成された前記回路パターンを相互に連結する垂直接続部とを含む
    ことを特徴とする請求項２１から２４のいずれか１項に記載のインターポーザ。
26. 前記プローブは、枠を成すように配列され、前記回路パターンは、前記枠の内側に延伸して前記接続電極が前記枠の内側でマトリクス状に並ぶように形成されている
    ことを特徴とする請求項２５に記載のインターポーザ。
27. 前記回路パターンは、フォトリソグラフィによってパターンニングされている
    ことを特徴とする請求項２５または２６に記載のインターポーザ。
28. 前記回路パターンは、エッチングにより形成されている
    ことを特徴とする請求項２５から２７のいずれか１項に記載のインターポーザ。
29. 前記スルーホールは、エッチングにより形成されている
    ことを特徴とする請求項２５から２８のいずれか１項に記載のインターポーザ。
30. 前記回路パターンは、基板表面に形成された銅メッキ層である
    ことを特徴とする請求項２５から２９のいずれか１項に記載のインターポーザ。
31. 前記垂直接続部は、スルーホール内壁面に形成された銅メッキ層である
    ことを特徴とする請求項２５から３０のいずれか１項に記載のインターポーザ。
32. スルーホール内の前記垂直接続部の内側に銀ペーストが充填されている
    ことを特徴とする請求項２５から３１のいずれか１項に記載のインターポーザ。
33. 前記積層体は、２枚以上の基板が積層されてなる
    ことを特徴とする請求項２１から３２のいずれか１項に記載のインターポーザ。
34. 第１のピッチにて整列して配置され測定対象物に接触する複数のプローブと、第１のピッチより大きい第２のピッチにて接続電極が配列されているプローブカード本体との間に設けられ、複数の基板が積層されてなり、各々の基板に、前記プローブと前記接続電極とを電気的に接続するとともに、前記第１のピッチが前記第２のピッチとなるように順次電極間の間隔を広げる多層配線手段が設けられているインターポーザの製造方法であって、 前記多層配線手段は、基板表面に形成された回路パターンと、基板に穿孔されたスルーホール内に設けられて各基板に形成された前記回路パターンを相互に連結する垂直接続部とを有しており、
    前記スルーホールが穿孔された基板を作製する基板作製工程と、
    前記基板に前記回路パターンと前記垂直接続部とを形成しながら順次積み重ねて行くビルトアップ工程と、
    を含むことを特徴とするインターポーザの製造方法。
35. 前記基板作製工程においては、前記スルーホールをエッチングにより形成する
    ことを特徴とする請求項３４に記載のインターポーザの製造方法。
36. 前記ビルトアップ工程においては、前記回路パターンを、フォトリソグラフィによってパターンニングする
    ことを特徴とする請求項３４または３５に記載のインターポーザの製造方法。
37. 前記ビルトアップ工程においては、前記回路パターンを、エッチングにより形成する
    ことを特徴とする請求項３４から３６のいずれか１項に記載のインターポーザの製造方法。
38. 前記ビルトアップ工程は、
    前記回路パターン上に、非導電性の接着剤層を形成する工程と、
    前記回路パターン上の所定の位置に前記スルーホールが位置するように前記基板を重ねて固着する工程と、
    前記スルーホールの底部の前記接着剤層を除去することにより、前記回路パターンを露呈させる工程と、
    前記スルーホールの内壁面に前記垂直接続部を前記回路パターンと電気的に接続するように形成する工程と、
    を含むことを特徴とする請求項３４から３７のいずれか１項に記載のインターポーザの製造方法。
39. 前記回路パターンと前記垂直接続部とを、メッキ処理により形成する
    ことを特徴とする請求項３８に記載のインターポーザの製造方法。

Images