JP5208208B2 - 製造方法および試験用ウエハユニット - Google Patents

製造方法および試験用ウエハユニット Download PDF

Info

Publication number
JP5208208B2
JP5208208B2 JP2010511830A JP2010511830A JP5208208B2 JP 5208208 B2 JP5208208 B2 JP 5208208B2 JP 2010511830 A JP2010511830 A JP 2010511830A JP 2010511830 A JP2010511830 A JP 2010511830A JP 5208208 B2 JP5208208 B2 JP 5208208B2
Authority
JP
Japan
Prior art keywords
wafer
circuit
test
side pads
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010511830A
Other languages
English (en)
Other versions
JPWO2009139070A1 (ja
Inventor
新一 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2009139070A1 publication Critical patent/JPWO2009139070A1/ja
Application granted granted Critical
Publication of JP5208208B2 publication Critical patent/JP5208208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験用ウエハユニットおよびその製造方法に関する。特に本発明は、半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットおよびその製造方法に関する。
半導体チップの試験において、複数の半導体チップが形成された半導体ウエハの状態で、各半導体チップの良否を試験する装置が知られている（例えば、特許文献１参照）。当該装置は、複数の半導体チップと一括して電気的に接続可能なプローブカードを備えることが考えられる。
特開２００２−２２２８３９号公報
ここで、半導体チップの試験として、例えばＢＯＳＴ回路を用いる方法がある。このとき、プローブカードにＢＯＳＴ回路を搭載することも考えられるが、半導体ウエハの状態で試験を行う場合、搭載すべきＢＯＳＴ回路が多数となり、ＢＯＳＴ回路をプローブカードのプリント基板に実装することが困難である。
このような問題を解決するべく、プローブカードに半導体ウエハを用いることが考えられる。これにより、半導体プロセスでＢＯＳＴ回路を高密度に形成することができ、多数のＢＯＳＴ回路をプローブカードに設けることができる。
しかし、プローブカードとして半導体ウエハを用いる場合、半導体ウエハの表面および裏面を電気的に接続するビアホールが形成される。ここで、プローブカードには、ＢＯＳＴ回路が形成されているので、ビアホールを形成するときのＢＯＳＴ回路へのダメージを低減すべく、ビアホールを形成する時間を短くすることが好ましい。例えば、プローブカードの基板となる半導体ウエハをできるだけ薄くすることで、半導体ウエハを貫通するビアホールを形成する時間を短くすることができる。
しかし、半導体ウエハを薄くすると、半導体ウエハの強度が低下してしまう。一般に、プローブカードは、一定の押圧力で被試験チップと接触するので、プローブカードに用いられる半導体ウエハの強度を低下させるのは好ましくない。特に、被試験ウエハに形成される複数の半導体チップを一括して試験する場合、プローブカードは大面積となり、半導体ウエハの強度を低下させることによる問題が顕著になる。
そこで本発明は、上記の課題を解決することのできる製造方法および試験用ウエハユニットを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第１の形態においては、半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットを製造する製造方法であって、回路用ウエハに複数の試験回路を形成し、回路用ウエハよりウエハ厚が厚い接続用ウエハにおいて所定の面に、複数の試験回路と電気的に接続されるべき複数の回路側パッドを形成し、所定の面の裏面に、複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドを形成し、複数の回路側パッドおよび複数のウエハ側パッドを電気的に接続する複数の長ビアホールを形成し、回路用ウエハおよび接続用ウエハを重ねあわせることで、複数の試験回路と、複数の回路側パッドとを電気的に接続させて、試験用ウエハユニットを形成する製造方法を提供する。
本発明の第２の形態においては、半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットであって、複数の試験回路が形成された回路用ウエハと、所定の面に、複数の試験回路と電気的に接続されるべき複数の回路側パッドが形成され、所定の面の裏面に、複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドが形成され、複数の回路側パッドおよび複数のウエハ側パッドを電気的に接続する複数の長ビアホールが形成される、回路用ウエハよりウエハ厚が厚い接続用ウエハとを備える試験用ウエハユニットを提供する。
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
試験用ウエハユニット６００を用いた試験の概要を説明する図である。 試験用ウエハユニット６００の製造方法例を示す図である。図２（ａ）は、準備すべき回路用ウエハ６１０および接続用ウエハ６３０を示す。図２（ｂ）は、回路用ウエハ６１０および接続用ウエハ６３０に形成されるパッド等を示す。図２（ｃ）は、試験用ウエハユニット６００の一例を示す。 試験用ウエハユニット６００の詳細な構成例を示す図である。 試験用ウエハユニット６００の他の例を示す図である。 接続用ウエハ６３０の他の例を示す図である。 接続用ウエハ６３０の他の例を示す図である。 試験回路６１６の機能構成例を示すブロック図である。
符号の説明
１０・・・制御装置、１２２・・・パターン発生部、１２４・・・パターンメモリ、１２６・・・期待値メモリ、１２８・・・フェイルメモリ、１３０・・・波形成形部、１３２・・・ドライバ、１３４・・・コンパレータ、１３６・・・タイミング発生部、１３８・・・論理比較部、１４０・・・特性測定部、１４２・・・電源供給部、２０２・・・配線基板、２０４・・・支持部、２０５・・・延伸部、２０６・・・ネジ穴、２０８・・・ネジ穴、２０９・・・係止部、２１２・・・装置側異方性導電シート、２１３・・・貫通孔、２１４・・・装置側シール部、２１８・・・ウエハ側異方性導電シート、２１９・・・貫通孔、２２０・・・固定リング、２２２・・・メンブレン、２２４・・・ウエハ側シール部、２２６・・・ウエハトレイ、２２８・・・ウエハステージ、２３０・・・吸気経路、２３２・・・吸気経路、２３４・・・減圧部、２３６・・・減圧器、２３８・・・減圧器、２４０・・・貫通孔、２４２・・・貫通孔、２５２・・・中間異方性導電シート、３００・・・半導体ウエハ、３１０・・・半導体チップ、３１２・・・パッド、２２６・・・ウエハトレイ、６００・・・試験用ウエハユニット、６１０・・・回路用ウエハ、６１２・・・表面パッド、６１４・・・配線、６１６・・・試験回路、６１８・・・短ビアホール、６２０・・・裏面パッド、６３０・・・接続用ウエハ、６３２・・・回路側パッド、６３４・・・長ビアホール、６３６・・・ウエハ側パッド、６３８・・・ピッチ変換配線、６４０・・・中間パッド、６４２・・・スイッチ、６４４・・・スイッチ部
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、試験用ウエハユニット６００を用いた試験の概要を説明する図である。本例における試験は、試験用ウエハユニット６００を用いて、半導体ウエハ３００のそれぞれの半導体チップ３１０を試験する。
試験用ウエハユニット６００は、試験対象の半導体ウエハ３００の基板と同一の半導体材料で形成されたウエハを有してよい。また、試験用ウエハユニット６００は、試験対象の半導体ウエハ３００の基板と略同一の直径のウエハを有してよい。試験用ウエハユニット６００のウエハは、半導体ウエハ３００と重なるように配置されることで、複数の半導体チップ３１０における検査用のパッドと一括して電気的に接続される。試験用ウエハユニット６００の、半導体ウエハ３００と対向する面には、半導体チップ３１０のそれぞれのパッドに対応する、複数のウエハ側パッド６３６が形成されてよい。
また、試験用ウエハユニット６００は、複数の半導体チップ３１０に対応する、複数の試験回路６１６を有する。例えば試験用ウエハユニット６００は、複数の半導体チップ３１０に一対一に対応して、複数の試験回路６１６を有してよい。それぞれの試験回路６１６は、予め与えられる試験データに基づいて、対応する半導体チップ３１０を試験してよい。例えば、それぞれの試験回路６１６は、対応する半導体チップ３１０に供給する試験信号を生成してよく、また、対応する半導体チップ３１０が出力する応答信号に基づいて、半導体チップ３１０の良否を判定してよい。
制御装置１０は、それぞれの試験回路６１６に、試験データ、電源電力、および、制御信号等を供給してよい。制御装置１０は、それぞれの試験回路６１６に、同一の試験データを並列に書き込んでよい。試験用ウエハユニット６００は、試験対象の半導体ウエハ３００の複数の半導体チップ３１０と一括して電気的に接続されることで、複数の半導体チップ３１０を並列に試験する。なお、図１においては、試験用ウエハユニット６００の同一ウエハ上に試験回路６１６およびウエハ側パッド６３６を示したが、試験回路６１６およびウエハ側パッド６３６は、試験用ウエハユニット６００において異なるウエハに設けられる。
図２は、試験用ウエハユニット６００の製造方法例を示す図である。図２（ａ）は、準備すべき回路用ウエハ６１０および接続用ウエハ６３０を示す。図２（ｂ）は、回路用ウエハ６１０および接続用ウエハ６３０に形成されるパッド等を示す。図２（ｃ）は、試験用ウエハユニット６００の一例を示す。
まず、図２（ａ）に示すように、回路用ウエハ６１０および接続用ウエハ６３０を準備する。ここで、接続用ウエハ６３０として、ウエハ厚ｈ２が、回路用ウエハ６１０のウエハ厚ｈ１より厚いウエハを準備する。
また、回路用ウエハ６１０および接続用ウエハ６３０は、同一の基板材料で形成されてよい。また、回路用ウエハ６１０および接続用ウエハ６３０は、試験対象の半導体ウエハ３００と同一の基板材料で形成されてよい。例えば、回路用ウエハ６１０および接続用ウエハ６３０は、シリコンウエハであってよい。
また、回路用ウエハ６１０および接続用ウエハ６３０は、直径が略同一のウエハであってよい。また、回路用ウエハ６１０および接続用ウエハ６３０は、試験対象の半導体ウエハ３００と同一の直径であってよい。
次に、図２（ｂ）に示すように、回路用ウエハ６１０および接続用ウエハ６３０に対して、パッド、配線、回路等の素子を形成する。当該工程では、露光等の半導体プロセスにより、これらの素子を形成してよい。また、回路用ウエハ６１０および接続用ウエハ６３０に対する素子形成は、ウエハ毎に行われる。
回路用ウエハ６１０に対しては、ウエハの表面に複数の試験回路６１６を形成する。上述したように、試験回路６１６は、試験対象の複数の半導体チップ３１０と対応して形成され、それぞれ対応する半導体チップ３１０を試験する。例えば試験回路６１６は、半導体チップ３１０に供給する試験信号を生成する回路を有してよい。また、半導体チップ３１０が出力する信号に基づいて、半導体チップ３１０の良否を判定する回路を有してよい。
また、回路用ウエハ６１０には、複数の試験回路６１６に対応して、複数の表面パッド６１２、複数の裏面パッド６２０、複数の配線６１４、および、複数の短ビアホール６１８を更に形成する。それぞれの表面パッド６１２は、回路用ウエハ６１０において、試験回路６１６と同一の面に形成される。また、それぞれの配線６１４は、対応する試験回路６１６および表面パッド６１２を電気的に接続する。
それぞれの裏面パッド６２０は、回路用ウエハ６１０において、試験回路６１６が設けられる面の裏面に形成される。それぞれの短ビアホール６１８は、対応する試験回路６１６および裏面パッド６２０を、表面パッド６１２を介して電気的に接続すべく、回路用ウエハ６１０を貫通して形成される。例えば、短ビアホール６１８は、エッチング等により回路用ウエハ６１０に貫通孔を形成して、貫通孔の表面に蒸着等により導電材料を塗布することで形成される。また、表面パッド６１２および裏面パッド６２０は、短ビアホール６１８の両端に形成される。
ここで、短ビアホール６１８の導電材料を塗布する場合、加熱、帯電等の処理が行われるので、既に形成された試験回路６１６にダメージを与える場合がある。試験回路６１６に与えられるダメージは、短ビアホール６１８の導電材料を塗布する工程の時間長に依存する。また、短ビアホール６１８の導電材料を塗布する工程の時間長は、短ビアホール６１８の長さ、表面積等に依存する。このため、回路用ウエハ６１０のウエハ厚ｈ１は、短ビアホール６１８の導電材料を塗布するときに、試験回路６１６に与えるダメージが無視できる程度に薄いことが好ましい。例えば、回路用ウエハ６１０のウエハ厚ｈ１は、数十μｍ程度であってよい。
接続用ウエハ６３０には、複数の回路側パッド６３２、複数のウエハ側パッド６３６、および、複数の長ビアホール６３４を形成する。複数の回路側パッド６３２は、接続用ウエハ６３０において、回路用ウエハ６１０と対向して配置されるべき所定の面に、複数の試験回路６１６と電気的に接続すべく形成される。例えば、複数の回路側パッド６３２は、複数の裏面パッド６２０と一対一に対応して形成される。
ウエハ側パッド６３６は、上述した所定の面の裏面に、複数の半導体チップ３１０と電気的に接続すべく形成される。複数のウエハ側パッド６３６は、複数の回路側パッド６３２と一対一に対応して形成される。
長ビアホール６３４は、対応する回路側パッド６３２およびウエハ側パッド６３６を電気的に接続すべく、接続用ウエハ６３０を貫通して形成される。例えば、長ビアホール６３４は、エッチング等により接続用ウエハ６３０に貫通孔を形成して、貫通孔の表面に電解メッキ等により導電材料を塗布することで形成される。また、回路側パッド６３２およびウエハ側パッド６３６は、長ビアホール６３４の両端に形成される。
長ビアホール６３４は、短ビアホール６１８と同一の方法で形成されてよく、また、より大面積のビアホールを形成するのに適した方法で形成されてもよい。接続用ウエハ６３０には、信号を生成するような回路が形成されないので、長ビアホール６３４は、短ビアホール６１８よりも長時間かけて形成されてよい。例えば、短ビアホール６１８に導電材料を成膜する時間は、長ビアホール６３４に導電材料を成膜する時間よりも短くてよい。
次に、図２（ｃ）に示すように、回路用ウエハ６１０および接続用ウエハ６３０を、対応する裏面パッド６２０および回路側パッド６３２の組み合わせがそれぞれ電気的に接続されるように重ねあわせて、試験用ウエハユニット６００を形成する。これにより、複数の試験回路６１６が、複数の回路側パッド６３２を介して複数のウエハ側パッド６３６と電気的に接続される。それぞれのウエハ側パッド６３６を、試験対象の半導体ウエハ３００におけるそれぞれの半導体チップ３１０と電気的に接続することで、それぞれの半導体チップ３１０を一括して試験することができる。
上述したように、本例の試験用ウエハユニット６００は、比較的に薄い回路用ウエハ６１０に試験回路６１６を形成するので、回路用ウエハ６１０に短ビアホール６１８を形成する場合の試験回路６１６のダメージを低減することができる。そして、比較的に厚い接続用ウエハ６３０を、回路用ウエハ６１０に重ね合わせるので、試験用ウエハユニット６００の強度を向上させることができる。このため、大面積の半導体ウエハ３００を試験するような場合であっても、試験用ウエハユニット６００が破損することを防ぐことができる。
なお、回路用ウエハ６１０および接続用ウエハ６３０は、重ね合わせた状態で固定されてよい。例えば、接着性を有する異方性導電シート等を介して貼りあわされてよい。また、他の方法で張り合わされてもよい。
図３は、試験用ウエハユニット６００の詳細な構成例を示す図である。本例の試験用ウエハユニット６００は、配線基板２０２と、メンブレン２２２との間に、回路用ウエハ６１０および接続用ウエハ６３０を格納する。配線基板２０２は、回路用ウエハ６１０の試験回路６１６と、制御装置１０とを電気的に接続する配線が設けられるプリント基板であってよい。
回路用ウエハ６１０は、装置側異方性導電シート２１２を介して、配線基板２０２と電気的に接続される。また、接続用ウエハ６３０は、中間異方性導電シート２５２を介して、回路用ウエハ６１０と電気的に接続される。また、接続用ウエハ６３０は、ウエハ側異方性導電シート２１８を介して、メンブレン２２２と電気的に接続される。
支持部２０４は、配線基板２０２に対してメンブレン２２２を支持することで、装置側異方性導電シート２１２、回路用ウエハ６１０、中間異方性導電シート２５２、接続用ウエハ６３０、および、ウエハ側異方性導電シート２１８を配線基板２０２に固定する。
例えば支持部２０４は、配線基板２０２の裏面から垂直方向に延伸して設けられる延伸部２０５と、延伸部２０５の下端において、固定リング２２０を係止する係止部２０９を有してよい。つまり支持部２０４は、固定リング２２０を支持することにより、固定リング２２０に固定されたメンブレン２２２を指示してよい。
支持部２０４は、固定リング２２０の下端が、配線基板２０２の下面から所定の距離以上はなれないように、配線基板２０２の下面から所定の距離だけ離れた位置で、固定リング２２０の下端を支持してよい。また、支持部２０４は、配線基板２０２に設けられたネジ穴２０８および支持部２０４に設けられたネジ穴２０６にネジが挿入されることで、配線基板２０２に固定されてよい。ネジ穴２０６の直径は、ネジ穴２０８の直径より大きくてよい。
装置側シール部２１４は、メンブレン２２２の配線基板２０２側の面の周縁部に沿って設けられ、メンブレン２２２における配線基板２０２側の面の周縁部、および、配線基板２０２の間をシールする。装置側シール部２１４は、弾性を有する弾性材料で形成されてよい。メンブレン２２２は、ウエハ側異方性導電シート２１８および半導体ウエハ３００の間に設けられる。メンブレン２２２は、半導体ウエハ３００の端子と、接続用ウエハ６３０のウエハ側パッド６３６とを電気的に接続するバンプ端子を有してよい。
固定リング２２０は、メンブレン２２２を装置側シール部２１４に対して固定する。図３に示すように、それぞれの異方性導電シートおよびそれぞれのウエハと、装置側シール部２１４との間には、隙間が設けられてよい。
例えば固定リング２２０は、メンブレン２２２における半導体ウエハ３００側の面の周縁部に沿って環状に設けられてよい。メンブレン２２２は、固定リング２２０と略同一直径の円形状を有しており、端部が固定リング２２０に固定される。このような構成により、回路用ウエハ６１０および接続用ウエハ６３０を重ね合わせた試験用ウエハユニット６００を形成することができる。
また、試験用ウエハユニット６００のメンブレン２２２は、ウエハトレイ２２６に載置された半導体ウエハ３００と電気的に接続する。ウエハトレイ２２６は、ウエハステージ２２８により、所定の位置に移動される。
ウエハトレイ２２６は、配線基板２０２と密閉空間を形成するように設けられる。本例のウエハトレイ２２６は、配線基板２０２、装置側シール部２１４、および、ウエハ側シール部２２４と、密閉空間を形成する。また、ウエハトレイ２２６は、当該密閉空間側の面に、半導体ウエハ３００を載置する。
ウエハ側シール部２２４は、ウエハトレイ２２６の表面において、メンブレン２２２の周縁部に対応する領域に沿って設けられ、メンブレン２２２におけるウエハトレイ側の面の周縁部、および、ウエハトレイ２２６の間をシールする。ウエハ側シール部２２４は、ウエハトレイ２２６の表面において環状に形成されてよい。
また、ウエハ側シール部２２４は、ウエハトレイ２２６の表面からの距離が大きくなるに従い、環状の直径が大きくなるようなリップ状に形成されてよい。ウエハ側シール部２２４は、メンブレン２２２に押し付けられた場合に、その押圧力に応じて先端がたわむことで、メンブレン２２２と半導体ウエハ３００との距離を接近させる。また、ウエハ側シール部２２４は、メンブレン２２２に押し付けられていない状態における、ウエハトレイ２２６の表面からの高さが、半導体ウエハ３００の高さより高くなるように形成される。
減圧部２３４は、配線基板２０２、ウエハトレイ２２６、装置側シール部２１４、および、ウエハ側シール部２２４により形成される、配線基板２０２およびウエハトレイ２２６の間の密閉空間を減圧する。これにより減圧部２３４は、ウエハトレイ２２６を配線基板２０２に対して所定の位置まで接近させる。ウエハトレイ２２６は、当該所定の位置に配置されることで、それぞれの異方性導電シートに押圧力を印加して、配線基板２０２、回路用ウエハ６１０、接続用ウエハ６３０、メンブレン２２２、および、半導体ウエハ３００を電気的に接続させる。
また、ウエハ側シール部２２４は、固定リング２２０の内側において、メンブレン２２２と接触してよい。この場合、メンブレン２２２により、密閉空間が、配線基板２０２側の空間と、ウエハトレイ２２６側の空間に分断されてしまう。このため、メンブレン２２２には、これらの空間を接続する貫通孔２４２が設けられることが好ましい。また、装置側異方性導電シート２１２、回路用ウエハ６１０、接続用ウエハ６３０、ウエハ側異方性導電シート２１８にも同様に、貫通孔２１３、貫通孔２４０、貫通孔２１９が設けられてよい。
また、装置側異方性導電シート２１２、回路用ウエハ６１０、中間異方性導電シート２５２、接続用ウエハ６３０、および、ウエハ側異方性導電シート２１８にも、貫通孔が設けられることが好ましい。これらの貫通孔は、それぞれの面内において略均等に分散配置されることが好ましい。このような構成により、密閉空間を減圧する過程で吸気される空気は、多数の貫通孔により分散して流動する。
このため、密閉空間を減圧する過程において、異方性導電シートにかかる押圧力が、それぞれの面内において略均等に分散され、減圧過程における応力歪を大幅に低減することができる。このため、ウエハの割れ、異方性導電シートの歪み等を防ぐことができる。また、メンブレン２２２に貫通孔２４２を設けることで、一つの減圧部２３４で、配線基板２０２側の空間と、半導体ウエハ３００側の空間とを減圧することができ、これらを電気的に接続することができる。
また、減圧部２３４は、半導体ウエハ３００をウエハトレイ２２６に吸着させる。本例の減圧部２３４は、密閉空間用の減圧器２３６と、半導体ウエハ用の減圧器２３８とを有する。また、ウエハトレイ２２６には、密閉空間用の吸気経路２３２と、半導体ウエハ用の吸気経路２３０とが形成される。
このような構成により、配線基板２０２に固定される接続用ウエハ６３０と、半導体ウエハ３００とを電気的に接続することができる。そして、接続用ウエハ６３０と半導体ウエハ３００とが電気的に接続した状態で、密閉空間用の吸気経路２３２と、半導体ウエハ用の吸気経路２３０とを封止することで、接続用ウエハ６３０と半導体ウエハ３００とを固定する。
図４は、試験用ウエハユニット６００の他の例を示す図である。本例における接続用ウエハ６３０においては、複数のウエハ側パッド６３６を、複数の回路側パッド６３２とは異なるパッド間隔で形成する。つまり、本例の接続用ウエハ６３０は、ピッチ変換基板としても機能する。例えば、複数の回路側パッド６３２は、回路用ウエハ６１０の裏面パッド６２０と対応する位置に形成される。また、複数のウエハ側パッド６３６は、半導体ウエハ３００のパッド３１２と対応する位置に形成される。このような構成により、パッド間隔の異なる回路用ウエハ６１０と、半導体ウエハ３００とを電気的に接続することができる。
なお、本例の長ビアホール６３４は、一端が対応するウエハ側パッド６３６に接続される。また、接続用ウエハ６３０には、複数のピッチ変換配線６３８および複数の中間パッド６４０が更に形成される。複数の中間パッド６４０は、長ビアホール６３４の他端と接続する位置に形成される。それぞれのピッチ変換配線６３８は、対応する長ビアホール６３４の他端を、中間パッド６４０を介して、対応する回路側パッド６３２に電気的に接続する。
図５は、接続用ウエハ６３０の他の構造例を示す図である。本例における接続用ウエハ６３０には、図１から図４に関連して説明した接続用ウエハ６３０の構造に加え、複数のスイッチ６４２が更に形成される。複数のスイッチ６４２は、複数のウエハ側パッド６３６と一対一に対応して設けられてよい。
それぞれのスイッチ６４２は、対応するウエハ側パッド６３６と、対応する試験回路６１６とを電気的に接続するか否かを切り替える。スイッチ６４２は、回路側パッド６３２と、中間パッド６４０との間に設けられるトランジスタを有してよい。
図６は、接続用ウエハ６３０の他の構造例を示す図である。本例における接続用ウエハ６３０には、図１から図４に関連して説明した接続用ウエハ６３０の構造に加え、スイッチ部６４４が更に形成される。スイッチ部６４４は、それぞれのウエハ側パッド６３６に、いずれの試験回路６１６を電気的に接続するかを切り替える。本例のスイッチ部６４４は、それぞれの回路側パッド６３２を、いずれの中間パッド６４０に接続するか切り替えることで、ウエハ側パッド６３６および試験回路６１６間の接続関係を切り替えてよい。
図７は、試験回路６１６の機能構成例を示すブロック図である。試験回路６１６は、パターン発生部１２２、波形成形部１３０、ドライバ１３２、コンパレータ１３４、タイミング発生部１３６、論理比較部１３８、特性測定部１４０、および、電源供給部１４２を有する。なお、試験回路６１６は、接続される半導体チップ３１０の入出力ピンのピン毎に、図７に示した構成を有してよい。これらの構成は、露光等の半導体プロセスにより、回路用ウエハ６１０に形成されてよい。
パターン発生部１２２は、試験信号の論理パターンを生成する。本例のパターン発生部１２２は、パターンメモリ１２４、期待値メモリ１２６、および、フェイルメモリ１２８を有する。パターン発生部１２２は、パターンメモリ１２４に予め格納された論理パターンを出力してよい。パターンメモリ１２４は、試験開始前に制御装置１０から与えられる論理パターンを格納してよい。また、パターン発生部１２２は、予め与えられるアルゴリズムに基づいて当該論理パターンを生成してもよい。
波形成形部１３０は、パターン発生部１２２から与えられる論理パターンに基づいて、試験信号の波形を成形する。例えば波形成形部１３０は、論理パターンの各論理値に応じた電圧を、所定のビット期間ずつ出力することで、試験信号の波形を成形してよい。
ドライバ１３２は、波形成形部１３０から与えられる波形に応じた試験信号を出力する。ドライバ１３２は、タイミング発生部１３６から与えられるタイミング信号に応じて、試験信号を出力してよい。例えばドライバ１３２は、タイミング信号と同一周期の試験信号を出力してよい。ドライバ１３２は、当該試験信号を、対応する半導体チップ３１０に供給する。
コンパレータ１３４は、半導体チップ３１０が出力する応答信号を測定する。例えばコンパレータ１３４は、タイミング発生部１３６から与えられるストローブ信号に応じて応答信号の論理値を順次検出することで、応答信号の論理パターンを測定してよい。
論理比較部１３８は、コンパレータ１３４が測定した応答信号の論理パターンに基づいて、対応する半導体チップ３１０の良否を判定する判定部として機能する。例えば論理比較部１３８は、パターン発生部１２２から与えられる期待値パターンと、コンパレータ１３４が検出した論理パターンとが一致するか否かにより、半導体チップ３１０の良否を判定してよい。パターン発生部１２２は、期待値メモリ１２６に予め格納された期待値パターンを、論理比較部１３８に供給してよい。期待値メモリ１２６は、試験開始前に制御装置１０から与えられる論理パターンを格納してよい。また、パターン発生部１２２は、予め与えられるアルゴリズムに基づいて当該期待値パターンを生成してもよい。
フェイルメモリ１２８は、論理比較部１３８における比較結果を格納する。例えば、半導体チップ３１０のメモリ領域を試験する場合、フェイルメモリ１２８は、半導体チップ３１０のアドレス毎に、論理比較部１３８における良否判定結果を格納してよい。制御装置１０は、フェイルメモリ１２８が格納した良否判定結果を読み出してよい。例えば、試験回路６１６は、フェイルメモリ１２８が格納した良否判定結果を、試験用ウエハユニット６００の外部の制御装置１０に出力してよい。
また、特性測定部１４０は、ドライバ１３２が出力する電圧または電流の波形を測定する。例えば特性測定部１４０は、ドライバ１３２から半導体チップ３１０に供給する電流または電圧の波形が、所定の仕様を満たすか否かに基づいて、半導体チップ３１０の良否を判定する判定部として機能してよい。
電源供給部１４２は、半導体チップ３１０を駆動する電源電力を供給する。例えば電源供給部１４２は、試験中に制御装置１０から与えられる電力に応じた電源電力を、半導体チップ３１０に供給してよい。また、電源供給部１４２は、試験回路６１６の各構成要素に駆動電力を供給してもよい。
試験回路６１６がこのような構成を有することで、制御装置１０の規模を低減した試験システムを実現することができる。例えば制御装置１０として、汎用のパーソナルコンピュータ等を用いることができる。
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (10)

  1. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットを製造する製造方法であって、
    回路用ウエハに前記複数の試験回路を形成し、
    前記回路用ウエハよりウエハ厚が厚い接続用ウエハにおいて所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドを形成し、前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドを形成し、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールを形成し、
    それぞれの前記ウエハ側パッドと、対応する前記試験回路とを電気的に接続するか否かを切り替えるスイッチを、前記接続用ウエハに形成し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続させて、前記試験用ウエハユニットを形成する製造方法。
  2. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットを製造する製造方法であって、
    回路用ウエハに前記複数の試験回路を形成し、
    前記回路用ウエハよりウエハ厚が厚い接続用ウエハにおいて所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドを形成し、前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドを形成し、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールを形成し、
    それぞれの前記ウエハ側パッドに、いずれの前記試験回路を電気的に接続するかを切り替えるスイッチを、前記接続用ウエハに形成し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続させて、前記試験用ウエハユニットを形成する製造方法。
  3. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットを製造する製造方法であって、
    回路用ウエハの所定の面に前記複数の試験回路を形成し、
    前記回路用ウエハよりウエハ厚が厚い接続用ウエハにおいて所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドを形成し、前記接続用ウエハの前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドを形成し、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールを形成し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続させて、前記試験用ウエハユニットを形成し、
    前記回路用ウエハの前記所定の面の裏面に設けられた複数のパッドと、前記複数の試験回路とを電気的に接続する複数の短ビアホールを、前記回路用ウエハに形成する製造方法。
  4. 前記短ビアホールに導電材料を成膜する時間は、前記長ビアホールに導電材料を成膜する時間よりも短い
    請求項３に記載の製造方法。
  5. 前記回路用ウエハおよび前記接続用ウエハとして、基板材料が同一のウエハを用いる
    請求項１から４のいずれか一項に記載の製造方法。
  6. 前記回路用ウエハおよび前記接続用ウエハとして、直径が略同一のウエハを用いる
    請求項１から５のいずれか一項に記載の製造方法。
  7. 前記接続用ウエハの前記複数のウエハ側パッドを、前記複数の回路側パッドとは異なるパッド間隔で形成し、
    それぞれの前記長ビアホールを、一端が対応する前記ウエハ側パッドに接続するように形成し、
    それぞれの前記長ビアホールの他端を、対応する前記回路側パッドに電気的に接続するピッチ変換配線を、前記接続用ウエハに更に形成する
    請求項１から６のいずれか一項に記載の製造方法。
  8. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットであって、
    前記複数の試験回路が形成された回路用ウエハと、
    所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドが形成され、前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドが形成され、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールが形成される、前記回路用ウエハよりウエハ厚が厚い接続用ウエハと
    を備え、
    前記接続用ウエハは、それぞれの前記ウエハ側パッドと、対応する前記試験回路とを電気的に接続するか否かを切り替えるスイッチを有し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続された試験用ウエハユニット。
  9. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットであって、
    前記複数の試験回路が形成された回路用ウエハと、
    所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドが形成され、前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドが形成され、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールが形成される、前記回路用ウエハよりウエハ厚が厚い接続用ウエハと
    を備え、
    前記接続用ウエハは、それぞれの前記ウエハ側パッドに、いずれの前記試験回路を電気的に接続するかを切り替えるスイッチを有し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続された試験用ウエハユニット。
  10. 半導体ウエハに形成される複数の半導体チップを試験する複数の試験回路が設けられた試験用ウエハユニットであって、
    前記複数の試験回路が所定の面に形成された回路用ウエハと、
    所定の面に、前記複数の試験回路と電気的に接続されるべき複数の回路側パッドが形成され、前記所定の面の裏面に、前記複数の半導体チップと電気的に接続されるべき複数のウエハ側パッドが形成され、前記複数の回路側パッドおよび前記複数のウエハ側パッドを電気的に接続する複数の長ビアホールが形成される、前記回路用ウエハよりウエハ厚が厚い接続用ウエハと
    を備え、
    前記回路用ウエハは、
    前記所定の面の裏面に設けられた複数のパッドと、前記複数の試験回路とを電気的に接続する複数の短ビアホールとを有し、
    前記回路用ウエハおよび前記接続用ウエハを重ねあわせることで、前記複数の試験回路と、前記複数の回路側パッドとを電気的に接続された試験用ウエハユニット。
JP2010511830A 2008-05-16 2008-05-16 製造方法および試験用ウエハユニット Expired - Fee Related JP5208208B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/059085 WO2009139070A1 (ja) 2008-05-16 2008-05-16 製造方法および試験用ウエハユニット

Publications (2)

Publication Number Publication Date
JPWO2009139070A1 JPWO2009139070A1 (ja) 2011-09-15
JP5208208B2 true JP5208208B2 (ja) 2013-06-12

Family

ID=41318452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511830A Expired - Fee Related JP5208208B2 (ja) 2008-05-16 2008-05-16 製造方法および試験用ウエハユニット

Country Status (5)

Country Link
US (1) US8441274B2 (ja)
JP (1) JP5208208B2 (ja)
KR (1) KR101148917B1 (ja)
TW (1) TWI382486B (ja)
WO (1) WO2009139070A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044143A1 (ja) * 2008-10-14 2010-04-22 株式会社アドバンテスト 試験装置および製造方法
KR101123802B1 (ko) 2010-04-15 2012-03-12 주식회사 하이닉스반도체 반도체 칩
US20120286818A1 (en) * 2011-05-11 2012-11-15 Qualcomm Incorporated Assembly for optical backside failure analysis of wire-bonded device during electrical testing
JP2013088288A (ja) * 2011-10-18 2013-05-13 Fujitsu Semiconductor Ltd 検査装置及び検査システム
US9817029B2 (en) 2011-12-07 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Test probing structure
KR101977699B1 (ko) * 2012-08-20 2019-08-28 에스케이하이닉스 주식회사 멀티 칩 반도체 장치 및 그것의 테스트 방법
JP6374642B2 (ja) * 2012-11-28 2018-08-15 株式会社日本マイクロニクス プローブカード及び検査装置
CN110911301A (zh) * 2019-12-26 2020-03-24 苏州科阳光电科技有限公司 一种晶圆级封装检测结构及方法
CN113687206B (zh) * 2021-10-21 2022-01-04 常州欣盛半导体技术股份有限公司 晶片测试板、晶片测试系统和晶片测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293934A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH0286147A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH07231021A (ja) * 1994-02-21 1995-08-29 Aging Tesuta Kaihatsu Kyodo Kumiai ウエハーバーンイン装置
JPH08316274A (ja) * 1995-05-12 1996-11-29 Nec Corp 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
JP2007171140A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブカード、インターポーザおよびインターポーザの製造方法
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188863A (ja) 1990-11-22 1992-07-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2948018B2 (ja) 1992-03-17 1999-09-13 三菱電機株式会社 半導体装置およびその製造方法
JPH08335610A (ja) 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2001153886A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp プローブカード、及びこれを備えたテスト装置
JP2001338953A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体試験装置、半導体試験方法および半導体装置
JP2002222839A (ja) * 2001-01-29 2002-08-09 Advantest Corp プローブカード
JP2003084047A (ja) * 2001-06-29 2003-03-19 Sony Corp 半導体装置の測定用治具
JP2007134048A (ja) * 2001-08-07 2007-05-31 Shinozaki Seisakusho:Kk バンプ付き薄膜シートの製造方法及びバンプ付き薄膜シート
JP2003133538A (ja) 2001-10-26 2003-05-09 Nippon Hoso Kyokai <Nhk> 半導体装置およびその製造方法
KR20030086042A (ko) * 2002-05-03 2003-11-07 주식회사 하이닉스반도체 반도체소자의 테스트 장치
WO2005083773A1 (ja) * 2004-02-27 2005-09-09 Advantest Corporation プローブカード及びその製造方法
JP4946110B2 (ja) 2006-03-17 2012-06-06 富士通セミコンダクター株式会社 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム
JP4708269B2 (ja) * 2006-06-22 2011-06-22 シャープ株式会社 半導体装置、及び半導体装置の検査方法
US7733102B2 (en) * 2007-07-10 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine area array pitch probe card

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293934A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH0286147A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH07231021A (ja) * 1994-02-21 1995-08-29 Aging Tesuta Kaihatsu Kyodo Kumiai ウエハーバーンイン装置
JPH08316274A (ja) * 1995-05-12 1996-11-29 Nec Corp 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
JP2007171140A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブカード、インターポーザおよびインターポーザの製造方法
JP2008089461A (ja) * 2006-10-03 2008-04-17 Tohoku Univ 半導体集積回路検査用プローバ

Also Published As

Publication number Publication date
WO2009139070A1 (ja) 2009-11-19
KR20100112629A (ko) 2010-10-19
US8441274B2 (en) 2013-05-14
US20110084721A1 (en) 2011-04-14
JPWO2009139070A1 (ja) 2011-09-15
TW201001583A (en) 2010-01-01
TWI382486B (zh) 2013-01-11
KR101148917B1 (ko) 2012-05-22

Similar Documents

Publication Publication Date Title
JP5208208B2 (ja) 製造方法および試験用ウエハユニット
JP5282082B2 (ja) プローブ装置および試験システム
JP4722227B2 (ja) 試験用ウエハユニットおよび試験システム
US8410807B2 (en) Test system and probe apparatus
JP2008256632A (ja) 半導体集積回路の試験方法及びｉｃテスタ
TWI743171B (zh) 用於探針卡之空間轉換器及相關之系統及方法
JP2802849B2 (ja) プローブカードの反り補正機構
JP5351151B2 (ja) 試験システム
JP2008286657A (ja) プローブカードおよびそれを備えた電子部品試験装置
JP5368440B2 (ja) 試験システム
JP2737774B2 (ja) ウェハテスタ
JP2010122108A (ja) プローブカード及びそれを用いたテスト方法半導体試験装置
JP2004095802A (ja) 半導体試験装置
JP2004031463A (ja) 半導体集積回路の検査方法
JPH05281260A (ja) ウエハの上の装置の検査装置
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
JP2005121553A (ja) プローブカード及び半導体チップの試験方法
JP2002071718A (ja) 半導体検査装置および半導体装置の製造方法
JP2009229135A (ja) テストチップを備えたモジュール
JP2018132459A (ja) 半導体ウェハ並びにそれを用いたプローブテスト
JP2002176078A (ja) プローブカード
JP2004193253A (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法
KR20080002506A (ko) 패키지 에미션 분석 장치
JP2006041217A (ja) 半導体素子の測定装置及び半導体素子の測定システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees