JP4946110B2

JP4946110B2 - 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム

Info

Publication number: JP4946110B2
Application number: JP2006074938A
Authority: JP
Inventors: 登志夫岩崎
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2006-03-17
Filing date: 2006-03-17
Publication date: 2012-06-06
Anticipated expiration: 2026-03-17
Also published as: JP2007250124A

Description

この発明は、半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムに関する。

従来、ＳＲＡＭなどの半導体装置において、異物などの固定不良の場合は電圧によらず不良なため、従来の冗長方式にて不良として扱うこと（ＲＥＪＥＣＴ）が可能である。ただし、電圧マージンでの不良の場合は、電圧により挙動が変動するため、通常はスペック値（ＭＡＸ，ＭＩＮ規格）を設けることによってＲＥＪＥＣＴをおこなう必要があった。

また、その際、メモリセルの中にはデータの書き込み又は読み出し動作の信頼性において余裕の無いマージナルなメモリセルを検出することができ、マージナルなメモリセルを冗長性のあるメモリセルに置き換えることによって、信頼性の高い半導体記憶装置を得るものが存在する。そのために、テストモード時に、意図的にマージナルな書き込みをおこなわせる手段を備え、その書き込みが正しくおこなわれたか否かを判断することでマージナルなメモリセルを検出できる（たとえば、特許文献１を参照。）。

特開平６−１５０６９６号公報

しかしながら、従来の方法では、チップ単体での試験と実機（チップが搭載された最終製品）試験の場合では環境など（たとえば電圧）が異なるため、チップ試験のスペックは満たしているが、最終製品の試験においてＲＥＪＥＣＴが発生する傾向があった。そこで、より厳しい電圧でチップの試験をおこない、潜在的な不良もチップの出荷段階でＲＥＪＥＣＴすることで、最終製品の試験歩留りが向上したり、市場での不良率も下げることができるが、スペックを厳しく試験をおこなうと本来のスペックより一般的に厳しくなってしまうために不良にさせなくてもよいチップまでもＲＥＪＥＣＴさせてしまうために、歩留りが下がってしまうという課題が存在していた。

この発明は、上述した従来技術による課題を解消するため、チップ内の各マクロセルごとの電圧マージンに対する潜在的能力を検出することで、製品に組み込む際の効率的なチップの選別が可能な半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムを提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する際に、前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、実行された試験の結果に基づいて、冗長可能な電圧値を判定し、判定された結果を出力することを特徴とする。この発明によれば、マクロセルごとに冗長可能な電圧値を知ることができる。

また、この発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、前記所定電圧のうちの下限電圧の電圧値を変動させ、変動された電圧値ごとに、前記チップが冗長可能か否かの試験を実行する。この発明によれば、マクロセルごとに冗長可能な下限電圧値を知ることができる。

また、この発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップが冗長可能か否かの試験を実行することを特徴とする。そして、試験を実行した結果、前記チップが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする。この発明によれば、より少ない試験回数で冗長可能な電圧値を知ることができる。

また、この発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、前記所定電圧のうちの上限電圧の電圧値を変動させ、変動された電圧値ごとに、前記チップが冗長可能か否かの試験を実行する。この発明によれば、マクロセルごとに冗長可能な上限電圧値を知ることができる。

また、この発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップが冗長可能か否かの試験を実行することを特徴とする。そして、試験を実行した結果、前記チップが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする。この発明によれば、より少ない試験回数で冗長可能な電圧値を知ることができる。

本発明によれば、マクロセルごとに冗長可能な電圧値を検出し、チップ内の各マクロセルごとの電圧マージンに対する潜在的能力を検出することで、不良となるチップの確率を下げることができ、また、製品に組み込む際の効率的なチップの選別が可能な半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムが得られるという効果を奏する。

以下に添付図面を参照して、この発明による半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムの実施の形態を詳細に説明する。

（実施の形態）
図１は、この発明の実施の形態にかかる半導体装置試験装置の機能的な構成を示すブロック図である。半導体装置試験装置は、電圧制御部１００と、試験実行部１０１と、結果記憶部１０２と、判定部１０３と、出力部１０４とを含む構成となっている。

電圧制御部１００は、所定電圧の電圧値を段階的に変動させる。具体的には、たとえば、所定電圧のうちの下限電圧の電圧値を変動させる。その際、所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させるとよい。さらにその場合に、試験を実行した結果、チップが冗長可能な場合に、以後の電圧値における試験をおこなわないようにするとよい。

また、所定電圧のうちの上限電圧の電圧値を変動させる。その際、所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させるとよい。さらにその場合に、試験を実行した結果、チップが冗長可能な場合に、以後の電圧値における試験をおこなわないようにするとよい。

試験実行部１０１は、電圧制御部１００によって変動された電圧値ごとに、チップ内のマクロセルが冗長可能か否かの試験を実行する。冗長可否の判断についての詳細は後述（図２を参照）する。また、結果記憶部１０２は、試験実行部１０１によって実行された試験の結果を記憶する（記憶された結果の一例については、後述する図３−２，図４−２，図５−２，図６−２を参照）。

判定部１０３は、結果記憶部１０２に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する。具体的な判定処理の内容は、後述する図３−３、図４−３、図５−３、図６−３において詳説する。出力部１０４は、判定部１０３によって判定された結果を出力する。出力された情報は、チップ情報として記憶したり、表示画面に表示したりする。

図２は、この発明の実施の形態にかかる半導体装置試験装置の冗長判定処理の概要を示す説明図であり、（Ａ）〜（Ｃ）の３つのチップについて各電圧で試験をおこなった結果である。図２において、各チップは、３つのマクロセルから構成され、一つのチップが３等分されているのは、そのことを示すためである。また、黒丸は１ビットごとに固定不良であり、白丸は１ビットごとに電圧マージン不良である。

チップ（Ａ）は、１回目の試験（０．８５Ｖ）では、固定不良、電圧マージン不良とも検出されない。２回目（０．８０Ｖ）では、３つのマクロセルのうち、右側のマクロセルに１ビットの電圧マージン不良が検出されたことを示している。ただし、１ビットの不良であれば、冗長することによって問題は解消される。３回目の試験（０．７５Ｖ）、４回目の試験（０．７０Ｖ）も同様に、右側のマクロセルに１ビットの電圧マージン不良が検出されたことを示している。したがって、チップ（Ａ）では、従来、０．８５Ｖまで使用可能であるという判断から、０．７０Ｖまで冗長することによって使用することができる。

チップ（Ｂ）は、１回目の試験（０．８５Ｖ）では、固定不良、電圧マージン不良とも検出されない。２回目（０．８０Ｖ）、３回目（０．７５Ｖ）では、３つのマクロセルのうち、右側のマクロセルに１ビットの電圧マージン不良が検出されたことを示している。ただし、１ビットの不良であれば、冗長することによって問題は解消される。そして、４回目の試験（０．７０Ｖ）では、３つのマクロセルすべてにおいて、２ビットの不良が検出されている。この場合、３回目（０．７５Ｖ）までは冗長することによって利用することが可能である。これに対して、４回目（０．７０Ｖ）では冗長することもできないので、この電圧では使用できない旨を出力する。したがって、チップ（Ｂ）では、従来、０．８５Ｖまで使用可能であるという判断から、０．７５Ｖまで冗長することによって使用することができる。

チップ（Ｃ）においては、黒丸は１ビットの固定不良である。固定不良は電圧には関係なく発生する不良であるため、電圧を下げてもそれ自体は変化が生じない。その点が、電圧マージン不良と異なる点の一つである。

図３−１は、この発明の実施の形態にかかる半導体装置試験装置の処理の内容を示すフローチャートである。図３−１のフローチャートにおいて、まず、下限電圧値として０．８５Ｖにおいて試験を実行する（ステップＳ３０１）。ここで、試験の結果、ＦＡＩＬであった場合、すなわち不良が冗長できない数以上（たとえば２ビット以上）であった場合（ステップＳ３０１：ＦＡＩＬ）は、試験の出力結果として「０．８５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ３０２）、その後、何もせずに、ステップＳ３１７へ移行する。

ステップＳ３０１において、試験の結果、ＰＡＳＳであった場合、すなわち不良が０ビットであった場合（ステップＳ３０１：ＰＡＳＳ）は、試験の出力結果として「０．８５Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ３０３）、その後、ステップＳ３０５へ移行する。

ステップＳ３０１において、試験の結果、冗長可であった場合、すなわち不良が冗長できる数以内（たとえば１ビット）であった場合（ステップＳ３０１：冗長可）は、試験の出力結果として「０．８５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ３０４）、その後、ステップＳ３０５へ移行する。

つぎに、ステップＳ３０５において、下限電圧値として、０．８５Ｖのつぎの段階的な電圧値として０．８０Ｖにおいて試験を実行する（ステップＳ３０５）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ３０５：ＦＡＩＬ）は、試験の出力結果として「０．８０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ３０６）、その後、何もせずに、ステップＳ３１７へ移行する。

ステップＳ３０５において、試験の結果、ＰＡＳＳであった場合（ステップＳ３０５：ＰＡＳＳ）は、試験の出力結果として「０．８０Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ３０７）、その後、ステップＳ３０９へ移行する。

ステップＳ３０５において、試験の結果、冗長可であった場合（ステップＳ３０５：冗長可）は、試験の出力結果として「０．８０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ３０８）、その後、ステップＳ３０９へ移行する。

つぎに、ステップＳ３０９において、下限電圧値として、０．８０Ｖのつぎの段階的な電圧値として０．７５Ｖにおいて試験を実行する（ステップＳ３０９）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ３０９：ＦＡＩＬ）は、試験の出力結果として「０．７５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ３１０）、その後、何もせずに、ステップＳ３１７へ移行する。

ステップＳ３０９において、試験の結果、ＰＡＳＳであった場合（ステップＳ３０９：ＰＡＳＳ）は、試験の出力結果として「０．７５Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ３１１）、その後、ステップＳ３１３へ移行する。

ステップＳ３０９において、試験の結果、冗長可であった場合（ステップＳ３０９：冗長可）は、試験の出力結果として「０．７５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ３１２）、その後、ステップＳ３１３へ移行する。

つぎに、ステップＳ３１３において、下限電圧値として、０．７５Ｖのつぎの段階的な電圧値として最も低い０．７０Ｖにおいて試験を実行する（ステップＳ３１３）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ３１３：ＦＡＩＬ）は、試験の出力結果として「０．７０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ３１４）、その後、何もせずに、ステップＳ３１７へ移行する。

ステップＳ３１３において、試験の結果、ＰＡＳＳであった場合（ステップＳ３１３：ＰＡＳＳ）は、試験の出力結果として「０．７０Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ３１５）、その後、ステップＳ３１７へ移行する。

ステップＳ３１３において、試験の結果、冗長可であった場合（ステップＳ３１３：冗長可）は、試験の出力結果として「０．７０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ３１６）、その後、ステップＳ３１７へ移行し、冗長判定処理をおこなう（ステップＳ３１７）。そして、冗長判定処理の結果を出力し（ステップＳ３１８）、一連の処理を終了する。

図３−２は、試験実行部１０１によって出力され、結果記憶部１０２に記憶される出力結果の一例を示す説明図である。図３−２において、出力結果は、各電圧値ごとに、ＰＡＳＳかＦＡＩＬか冗長可のいずれかが記憶される。また、ＦＡＩＬが記憶された場合は、その後の電圧値における試験実行がおこなわれないので、出力結果は記憶されない。

また図３−３は、図３−１の冗長判定処理の内容を示すフローチャートである。図３−３のフローチャートにおいて、判定部１０３へ直前に出力された出力結果について判定する（ステップＳ３５１）。ここで、直前に出力された出力結果が冗長可である場合（ステップＳ３５１：冗長可）は、出力結果は「０．７０Ｖで冗長可」であるので、０．７０Ｖを冗長電圧と判定し（ステップＳ３５２）、一連の処理を終了する。

ステップＳ３５１において、直前に出力された出力結果がＰＡＳＳである場合（ステップＳ３５１：ＰＡＳＳ）は、出力結果は「０．７０ＶでＰＡＳＳ」であるので、冗長しないと判定し（ステップＳ３５３）、一連の処理を終了する。また、ステップＳ３５１において、直前に出力された出力結果がＦＡＩＬである場合（ステップＳ３５１：ＦＡＩＬ）は、それ以前の出力結果において、冗長可となったものがあったか否かを判断する（ステップＳ３５４）。

ステップＳ３５４において、冗長可となったものがあった場合（ステップＳ３５４：Ｙｅｓ）は、そのうち一番低い電圧を抽出する（ステップＳ３５５）。たとえば、０．８０Ｖで冗長可、０．７５Ｖで冗長可、０．７０ＶでＦＡＩＬであった場合、一番低い電圧である０．７５Ｖを抽出し、その電圧（当該電圧）を冗長電圧として判定して（ステップＳ３５６）、一連の処理を終了する。

ステップＳ３５４において、冗長可となったものがなかった場合（ステップＳ３５４：Ｎｏ）は、つぎに、ＰＡＳＳとなったものがあったか否かを判断する（ステップＳ３５７）。ここで、ＰＡＳＳとなったものがあった場合（ステップＳ３５７：Ｙｅｓ）は、そのうち一番低い電圧を抽出する（ステップＳ３５８）。そして、抽出された電圧をＰＡＳＳ電圧と判定して（ステップＳ３５９）、一連の処理を終了する。一方、ステップＳ３５７において、ＰＡＳＳとなったものがなかった場合（ステップＳ３５７：Ｎｏ）は、そのチップは不良であるとしてＲＥＪＥＣＴして（ステップＳ３６０）、一連の処理を終了する。このようにして、冗長判定処理をおこなう。

図４−１は、この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。図４−１のフローチャートにおいて、まず、上限電圧値として１．１０Ｖにおいて試験を実行する（ステップＳ４０１）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ４０１：ＦＡＩＬ）は、試験の出力結果として「１．１０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ４０２）、その後、何もせずに、ステップＳ４１７へ移行する。

ステップＳ４０１において、試験の結果、ＰＡＳＳであった場合（ステップＳ４０１：ＰＡＳＳ）は、試験の出力結果として「１．１０Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ４０３）、その後、ステップＳ４０５へ移行する。

ステップＳ４０１において、試験の結果、冗長可であった場合（ステップＳ４０１：冗長可）は、試験の出力結果として「１．１０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ４０４）、その後、ステップＳ４０５へ移行する。

つぎに、ステップＳ４０５において、上限電圧値として、１．１０Ｖのつぎの段階的な電圧値として１．１５Ｖにおいて試験を実行する（ステップＳ４０５）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ４０５：ＦＡＩＬ）は、試験の出力結果として「１．１５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ４０６）、その後、何もせずに、ステップＳ４１７へ移行する。

ステップＳ４０５において、試験の結果、ＰＡＳＳであった場合（ステップＳ４０５：ＰＡＳＳ）は、試験の出力結果として「１．１５Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ４０７）、その後、ステップＳ４０９へ移行する。

ステップＳ４０５において、試験の結果、冗長可であった場合（ステップＳ４０５：冗長可）は、試験の出力結果として「１．１５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ４０８）、その後、ステップＳ４０９へ移行する。

つぎに、ステップＳ４０９において、上限電圧値として、１．１５Ｖのつぎの段階的な電圧値として１．２０Ｖにおいて試験を実行する（ステップＳ４０９）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ４０９：ＦＡＩＬ）は、試験の出力結果として「１．２０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ４１０）、その後、何もせずに、ステップＳ４１７へ移行する。

ステップＳ４０９において、試験の結果、ＰＡＳＳであった場合（ステップＳ４０９：ＰＡＳＳ）は、試験の出力結果として「１．２０Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ４１１）、その後、ステップＳ４１３へ移行する。

ステップＳ４０９において、試験の結果、冗長可であった場合（ステップＳ４０９：冗長可）は、試験の出力結果として「１．２０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ４１２）、その後、ステップＳ４１３へ移行する。

つぎに、ステップＳ４１３において、上限電圧値として、１．２０Ｖのつぎの段階的な電圧値として最も高い１．２５Ｖにおいて試験を実行する（ステップＳ４１３）。ここで、試験の結果、ＦＡＩＬであった場合（ステップＳ４１３：ＦＡＩＬ）は、試験の出力結果として「１．２５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ４１４）、その後、何もせずに、ステップＳ４１７へ移行する。

ステップＳ４１３において、試験の結果、ＰＡＳＳであった場合（ステップＳ４１３：ＰＡＳＳ）は、試験の出力結果として「１．２５Ｖ：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ４１５）、その後、ステップＳ４１７へ移行する。

ステップＳ４１３において、試験の結果、冗長可であった場合（ステップＳ４１３：冗長可）は、試験の出力結果として「１．２５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ４１６）、その後、ステップＳ４１７へ移行し、冗長判定処理をおこなう（ステップＳ４１７）。そして、冗長判定処理の結果を出力し（ステップＳ４１８）、一連の処理を終了する。

図４−２は、試験実行部１０１によって出力され、結果記憶部１０２に記憶される出力結果の一例を示す説明図である。図４−２において、出力結果は、各電圧値ごとに、ＰＡＳＳかＦＡＩＬか冗長可のいずれかが記憶される。また、ＦＡＩＬが記憶された場合は、その後の電圧値における試験実行がおこなわれないので、出力結果は記憶されない。

また図４−３は、図４−１の冗長判定処理の内容を示すフローチャートである。図４−３のフローチャートにおいて、判定部１０３へ直前に出力された出力結果について判定する（ステップＳ４５１）。ここで、直前に出力された出力結果が冗長可である場合（ステップＳ４５１：冗長可）は、出力結果は「１．２５Ｖで冗長可」であるので、１．２５Ｖを冗長電圧と判定し（ステップＳ４５２）、一連の処理を終了する。

ステップＳ４５１において、直前に出力された出力結果がＰＡＳＳである場合（ステップＳ４５１：ＰＡＳＳ）は、出力結果は「１．２５ＶでＰＡＳＳ」であるので、冗長しないと判定し（ステップＳ４５３）、一連の処理を終了する。また、ステップＳ４５１において、直前に出力された出力結果がＦＡＩＬである場合（ステップＳ４５１：ＦＡＩＬ）は、それ以前の出力結果において、冗長可となったものがあったか否かを判断する（ステップＳ４５４）。

ステップＳ４５４において、冗長可となったものがあった場合（ステップＳ４５４：Ｙｅｓ）は、そのうち一番高い電圧を抽出する（ステップＳ４５５）。たとえば、１．１５Ｖで冗長可、１．２０Ｖで冗長可、１．２５ＶでＦＡＩＬであった場合、一番高い電圧である１．２０Ｖを抽出し、その電圧（当該電圧）を冗長電圧として判定して（ステップＳ４５６）、一連の処理を終了する。

ステップＳ４５４において、冗長可となったものがなかった場合（ステップＳ４５４：Ｎｏ）は、つぎに、ＰＡＳＳとなったものがあったか否かを判断する（ステップＳ４５７）。ここで、ＰＡＳＳとなったものがあった場合（ステップＳ４５７：Ｙｅｓ）は、そのうち一番高い電圧を抽出する（ステップＳ４５８）。そして、抽出された電圧をＰＡＳＳ電圧と判定して（ステップＳ４５９）、一連の処理を終了する。

一方、ステップＳ４５７において、ＰＡＳＳとなったものがなかった場合（ステップＳ４５７：Ｎｏ）は、そのチップは不良であるとしてＲＥＪＥＣＴして（ステップＳ４６０）、一連の処理を終了する。このようにして、上限電圧における冗長判定処理をおこなう。

図５−１は、この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。図５−１のフローチャートにおいて、まず、下限電圧値として一番低い電圧である０．７０Ｖにおいて試験を実行する（ステップＳ５０１）。ここで、試験の結果、ＰＡＳＳであった場合（ステップＳ５０１：ＰＡＳＳ）は、試験の出力結果として「０．７０：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ５０２）、その後、何もせずに、ステップＳ５１４へ移行する。

ステップＳ５０１において、試験の結果、冗長可であった場合（ステップＳ５０１：冗長可）は、試験の出力結果として「０．７０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ５０３）、その後、何もせずに、ステップＳ５１４へ移行する。

ステップＳ５０１において、試験の結果、ＦＡＩＬであった場合（ステップＳ５０１：ＦＡＩＬ）は、試験の出力結果として「０．７０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ５０４）、その後、ステップＳ５０５へ移行する。

つぎに、ステップＳ５０５において、下限電圧値として、０．７０Ｖのつぎの段階的な電圧値として０．７５Ｖにおいて試験を実行する（ステップＳ５０５）。ここで、試験の結果、冗長可であった場合（ステップＳ５０５：冗長可）は、試験の出力結果として「０．７５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ５０６）、その後、何もせずに、ステップＳ５１４へ移行する。

一方、ステップＳ５０５において、試験の結果、ＦＡＩＬであった場合（ステップＳ５０５：ＦＡＩＬ）は、試験の出力結果として「０．７５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ５０７）、その後、ステップＳ５０８へ移行する。

つぎに、ステップＳ５０８において、下限電圧値として、０．７５Ｖのつぎの段階的な電圧値として０．８０Ｖにおいて試験を実行する（ステップＳ５０８）。ここで、試験の結果、冗長可であった場合（ステップＳ５０８：冗長可）は、試験の出力結果として「０．８０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ５０９）、その後、何もせずに、ステップＳ５１４へ移行する。一方、ステップＳ５０８において、試験の結果、ＦＡＩＬであった場合（ステップＳ５０８：ＦＡＩＬ）は、試験の出力結果として「０．８０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ５１０）、その後、ステップＳ５１１へ移行する。

つぎに、ステップＳ５１１において、下限電圧値として、０．８０Ｖのつぎの段階的な電圧値として最も高い０．８５Ｖにおいて試験を実行する（ステップＳ５１１）。ここで、試験の結果、冗長可であった場合（ステップＳ５１１：冗長可）は、試験の出力結果として「０．８５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ５１２）、その後、ステップＳ５１４へ移行する。一方、ステップＳ５１１において、試験の結果、ＦＡＩＬであった場合（ステップＳ５１１：ＦＡＩＬ）は、試験の出力結果として「０．８５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ５１３）、その後、ステップＳ５１４へ移行する。

ステップＳ５１４においては、冗長判定処理をおこなう（ステップＳ５１４）。そして、冗長判定処理の結果を出力し（ステップＳ５１５）、一連の処理を終了する。

図５−２は、試験実行部１０１によって出力され、結果記憶部１０２に記憶される出力結果の一例を示す説明図である。図５−２において、出力結果は、図３−２、図４−２と同様に、各電圧値ごとに、ＰＡＳＳかＦＡＩＬか冗長可のいずれかが記憶される。また、ＰＡＳＳが記憶された場合は、その後の電圧値における試験実行がおこなわれないので、出力結果は記憶されない。

また図５−３は、図５−１の冗長判定処理の内容を示すフローチャートである。図５−３のフローチャートにおいて、判定部１０３へ直前に出力された出力結果について判定する（ステップＳ５５１）。ここで、直前に出力された出力結果がＰＡＳＳである場合（ステップＳ５５１：ＰＡＳＳ）は、出力結果は「０．７０ＶでＰＡＳＳ」であるので、０．７０Ｖが最低電圧であるので、このチップにおいては、冗長しないと判定し（ステップＳ５５２）、一連の処理を終了する。

ステップＳ５５１において、直前に出力された出力結果が冗長可である場合（ステップＳ５５１：冗長可）は、当該電圧を冗長電圧と判定し（ステップＳ５５３）、一連の処理を終了する。また、ステップＳ５５１において、直前に出力された出力結果がＦＡＩＬである場合（ステップＳ５５１：ＦＡＩＬ）は、最高電圧である「０．８５Ｖ」でＦＡＩＬなので、このチップは不良と判断し、ＲＥＪＥＣＴと判定する（ステップＳ５５４）。このようにして、冗長判定処理をおこなう。

図６−１は、この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。図６−１のフローチャートにおいて、まず、上限電圧値として一番高い電圧である１．２５Ｖにおいて試験を実行する（ステップＳ６０１）。ここで、試験の結果、ＰＡＳＳであった場合（ステップＳ６０１：ＰＡＳＳ）は、試験の出力結果として「１．２５：ＰＡＳＳ」を判定部１０３へ出力し（ステップＳ６０２）、その後、何もせずに、ステップＳ６１４へ移行する。

ステップＳ６０１において、試験の結果、冗長可であった場合（ステップＳ６０１：冗長可）は、試験の出力結果として「１．２５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ６０３）、その後、何もせずに、ステップＳ６１４へ移行する。

ステップＳ６０１において、試験の結果、ＦＡＩＬであった場合（ステップＳ６０１：ＦＡＩＬ）は、試験の出力結果として「１．２５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ６０４）、その後、ステップＳ６０５へ移行する。

つぎに、ステップＳ６０５において、上限電圧値として、１．２５Ｖのつぎの段階的な電圧値として１．２０Ｖにおいて試験を実行する（ステップＳ６０５）。ここで、試験の結果、冗長可であった場合（ステップＳ６０５：冗長可）は、試験の出力結果として「１．２０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ６０６）、その後、何もせずに、ステップＳ６１４へ移行する。

一方、ステップＳ６０５において、試験の結果、ＦＡＩＬであった場合（ステップＳ６０５：ＦＡＩＬ）は、試験の出力結果として「１．２０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ６０７）、その後、ステップＳ６０８へ移行する。

つぎに、ステップＳ６０８において、上限電圧値として、１．２０Ｖのつぎの段階的な電圧値として１．１５Ｖにおいて試験を実行する（ステップＳ６０８）。ここで、試験の結果、冗長可であった場合（ステップＳ６０８：冗長可）は、試験の出力結果として「１．１５Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ６０９）、その後、何もせずに、ステップＳ６１４へ移行する。一方、ステップＳ６０８において、試験の結果、ＦＡＩＬであった場合（ステップＳ６０８：ＦＡＩＬ）は、試験の出力結果として「１．１５Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ６１０）、その後、ステップＳ６１１へ移行する。

つぎに、ステップＳ６１１において、上限電圧値として、１．１５Ｖのつぎの段階的な電圧値として最も低い１．１０Ｖにおいて試験を実行する（ステップＳ６１１）。ここで、試験の結果、冗長可であった場合（ステップＳ６１１：冗長可）は、試験の出力結果として「１．１０Ｖ：冗長可」を判定部１０３へ出力し（ステップＳ６１２）、その後、ステップＳ６１４へ移行する。一方、ステップＳ６１１において、試験の結果、ＦＡＩＬであった場合（ステップＳ６１１：ＦＡＩＬ）は、試験の出力結果として「１．１０Ｖ：ＦＡＩＬ」を判定部１０３へ出力し（ステップＳ６１３）、その後、ステップＳ６１４へ移行する。

ステップＳ６１４においては、冗長判定処理をおこなう（ステップＳ６１４）。そして、冗長判定処理の結果を出力し（ステップＳ６１５）、一連の処理を終了する。

図６−２は、試験実行部１０１によって出力され、結果記憶部１０２に記憶される出力結果の一例を示す説明図である。図６−２において、出力結果は、図３−２、図４−２、図５−２と同様に、各電圧値ごとに、ＰＡＳＳかＦＡＩＬか冗長可のいずれかが記憶される。また、ＰＡＳＳが記憶された場合は、その後の電圧値における試験実行がおこなわれないので、出力結果は記憶されない。

また図６−３は、図６−１の冗長判定処理の内容を示すフローチャートである。図６−３のフローチャートにおいて、判定部１０３へ直前に出力された出力結果について判定する（ステップＳ６５１）。ここで、直前に出力された出力結果がＰＡＳＳである場合（ステップＳ６５１：ＰＡＳＳ）は、出力結果は「１．２５ＶでＰＡＳＳ」であるので、１．２５Ｖが最高電圧であるので、このチップにおいては、冗長しないと判定し（ステップＳ６５２）、一連の処理を終了する。

ステップＳ６５１において、直前に出力された出力結果が冗長可である場合（ステップＳ６５１：冗長可）は、当該電圧を冗長電圧と判定し（ステップＳ６５３）、一連の処理を終了する。また、ステップＳ６５１において、直前に出力された出力結果がＦＡＩＬである場合（ステップＳ６５１：ＦＡＩＬ）は、最低電圧である「１．１０Ｖ」でＦＡＩＬなので、このチップは不良と判断し、ＲＥＪＥＣＴと判定する（ステップＳ６５４）。このようにして、冗長判定処理をおこなう。

図７−１は、従来の試験における各マクロセルの最低動作電圧を示す説明図である。また、図７−２は、この発明の試験における各マクロセルの最低動作電圧を示す説明図である。図７−１において、４つのマクロセル（マクロセル１〜４）の判定電圧は、それぞれ、マクロセル１が０．８５Ｖ、マクロセル２が０．８０Ｖ、マクロセル３が０．７５Ｖ、マクロセル４が０．７０Ｖであり、図７−１に示すように、４つマクロセルがチップ内に存在する場合、出荷時には４マクロともスペック（判定電圧＝０．８５Ｖと仮定）内ではすべてＰＡＳＳしている。

ただし、それ以下の電圧の場合にはどこまでＰＡＳＳするかは不明である。そこで、上記実施の形態に示した試験をおこなうことによって、マクロセルのレベルでの動作領域を広げることにより、潜在的な不良をＲＥＪＥＣＴすることができる。すなわち、図７−２に示すように、マクロセル１の冗長後電圧は０．７５Ｖであり、マクロセル２の冗長後の電圧は０．７０Ｖである。したがって、図７−２に示した、４つのマクロセルからなるチップでは０．７５Ｖまで動作することが容易に分かる。

このように、マクロセルの最低動作電圧が下がることで、チップとしての不良率をより低くすることができるという効果を奏する。したがって、現状のチップ内のマクロセルを同一基準にて試験をおこなう場合では、マクロセルの実力分布ではそのスペックがＰＡＳＳしていればよい。ただし、スペック以上のセルを多数搭載することによって、潜在的な実力を上げておくことができる。これによって、そのチップが不良になる確率を下げることができる。

なお、本実施の形態で説明した半導体装置試験方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。

（付記１）半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法であって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含んだことを特徴とする半導体装置試験方法。

（付記２）前記試験実行工程は、前記所定電圧のうちの下限電圧の電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行することを特徴とする付記１に記載の半導体装置試験方法。

（付記３）前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行することを特徴とする付記２に記載の半導体装置試験方法。

（付記４）前記試験実行工程は、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする付記３に記載の半導体装置試験方法。

（付記５）前記試験実行工程は、前記所定電圧のうちの上限電圧の電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行することを特徴とする付記１に記載の半導体装置試験方法。

（付記６）前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行することを特徴とする付記５に記載の半導体装置試験方法。

（付記７）前記試験実行工程は、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする付記６に記載の半導体装置試験方法。

（付記８）半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験装置であって、
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備えたことを特徴とする半導体装置試験装置。

（付記９）半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験プログラムであって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする半導体装置試験プログラム。

以上のように、本発明にかかる半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラムは、ＲＡＭなどの半導体装置の試験に有用であり、チップの各マイクロセルの電圧マージンに対する能力を検出するのに適している。

この発明の実施の形態にかかる半導体装置試験装置の機能的な構成を示すブロック図である。この発明の実施の形態にかかる半導体装置試験装置の冗長判定処理の概要を示す説明図である。この発明の実施の形態にかかる半導体装置試験装置の処理の内容を示すフローチャートである。出力結果の一例を示す説明図である。図３−１の冗長判定処理の内容を示すフローチャートである。この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。出力結果の別の一例を示す説明図である。図４−１の冗長判定処理の内容を示すフローチャートである。この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。出力結果の別の一例を示す説明図である。図５−１の冗長判定処理の内容を示すフローチャートである。この発明の実施の形態にかかる半導体装置試験装置の別の処理の内容を示すフローチャートである。出力結果の別の一例を示す説明図である。図６−１の冗長判定処理の内容を示すフローチャートである。従来の試験における各マクロセルの最低動作電圧を示す説明図である。この発明の試験における各マクロセルの最低動作電圧を示す説明図である。

符号の説明

１００電圧制御部
１０１試験実行部
１０２結果記憶部
１０３判定部
１０４出力部

Claims

半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法であって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含み、
前記試験実行工程は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験方法。
半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法であって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含み、
前記試験実行工程は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験方法。
半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験装置であって、
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備え、
前記試験実行手段は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験装置。
半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験装置であって、
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備え、
前記試験実行手段は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験装置。
半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験プログラムであって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させ、
前記試験実行工程は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行させ、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわせないことを特徴とする半導体装置試験プログラム。
半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験プログラムであって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させ、
前記試験実行工程は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行させ、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわせないことを特徴とする半導体装置試験プログラム。