JP4946110B2 - 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム - Google Patents
半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム Download PDFInfo
- Publication number
- JP4946110B2 JP4946110B2 JP2006074938A JP2006074938A JP4946110B2 JP 4946110 B2 JP4946110 B2 JP 4946110B2 JP 2006074938 A JP2006074938 A JP 2006074938A JP 2006074938 A JP2006074938 A JP 2006074938A JP 4946110 B2 JP4946110 B2 JP 4946110B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- voltage
- voltage value
- redundant
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
図1は、この発明の実施の形態にかかる半導体装置試験装置の機能的な構成を示すブロック図である。半導体装置試験装置は、電圧制御部100と、試験実行部101と、結果記憶部102と、判定部103と、出力部104とを含む構成となっている。
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含んだことを特徴とする半導体装置試験方法。
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備えたことを特徴とする半導体装置試験装置。
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする半導体装置試験プログラム。
101 試験実行部
102 結果記憶部
103 判定部
104 出力部
Claims (6)
- 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法であって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含み、
前記試験実行工程は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験方法。 - 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験方法であって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行する試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定する判定工程と、
前記判定工程によって判定された結果を出力する出力工程と、
を含み、
前記試験実行工程は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験方法。 - 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験装置であって、
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備え、
前記試験実行手段は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験装置。 - 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験装置であって、
前記所定電圧の電圧値を段階的に変動させる電圧制御手段と、
前記電圧制御手段によって変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行する試験実行手段と、
前記試験実行手段によって実行された試験の結果を記憶する記憶手段と、
前記記憶手段に記憶された試験の結果に基づいて、冗長可能な電圧値を判定する判定手段と、
前記判定手段によって判定された結果を出力する出力手段と、
を備え、
前記試験実行手段は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行し、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわないことを特徴とする半導体装置試験装置。 - 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験プログラムであって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させ、
前記試験実行工程は、前記所定電圧のうち最下限電圧から高電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行させ、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわせないことを特徴とする半導体装置試験プログラム。 - 半導体記憶装置のチップが所定電圧で正常に動作するか否かを試験する半導体装置試験プログラムであって、
前記所定電圧の電圧値を段階的に変動させ、変動された電圧値ごとに、前記チップ内のマクロセルが冗長可能か否かの試験を実行させる試験実行工程と、
前記試験実行工程で実行された試験の結果に基づいて、冗長可能な電圧値を判定させる判定工程と、
前記判定工程によって判定された結果を出力させる出力工程と、
をコンピュータに実行させ、
前記試験実行工程は、前記所定電圧のうち最上限電圧から低電圧側へ電圧値を変動させ、変動された電圧値ごとに、前記チップ内の各マクロセルが冗長可能か否かの試験を実行させ、試験を実行した結果、前記チップ内の各マクロセルが冗長可能な場合に、以後の電圧値における試験をおこなわせないことを特徴とする半導体装置試験プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074938A JP4946110B2 (ja) | 2006-03-17 | 2006-03-17 | 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074938A JP4946110B2 (ja) | 2006-03-17 | 2006-03-17 | 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250124A JP2007250124A (ja) | 2007-09-27 |
JP4946110B2 true JP4946110B2 (ja) | 2012-06-06 |
Family
ID=38594228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006074938A Expired - Fee Related JP4946110B2 (ja) | 2006-03-17 | 2006-03-17 | 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946110B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101148917B1 (ko) | 2008-05-16 | 2012-05-22 | 가부시키가이샤 어드밴티스트 | 제조 방법 및 시험용 웨이퍼 유닛 |
US8059547B2 (en) * | 2008-12-08 | 2011-11-15 | Advantest Corporation | Test apparatus and test method |
US8743702B2 (en) | 2008-12-08 | 2014-06-03 | Advantest Corporation | Test apparatus and test method |
US8483073B2 (en) | 2008-12-08 | 2013-07-09 | Advantest Corporation | Test apparatus and test method |
US8666691B2 (en) | 2008-12-08 | 2014-03-04 | Advantest Corporation | Test apparatus and test method |
US8692566B2 (en) | 2008-12-08 | 2014-04-08 | Advantest Corporation | Test apparatus and test method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814398A (ja) * | 1981-07-17 | 1983-01-27 | Hitachi Ltd | 半導体メモリ読出しマ−ジン測定方法 |
JPH04205899A (ja) * | 1990-11-29 | 1992-07-28 | Mitsubishi Electric Corp | 半導体製造装置 |
JP3866436B2 (ja) * | 1999-03-18 | 2007-01-10 | 株式会社東芝 | 半導体装置及びこれを備えた半導体システム |
-
2006
- 2006-03-17 JP JP2006074938A patent/JP4946110B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007250124A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946110B2 (ja) | 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム | |
JP4435833B2 (ja) | 試験装置および選択装置 | |
JP4864006B2 (ja) | 試験装置および試験方法 | |
TW561490B (en) | Methods and apparatus for storing memory test information | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US20060197178A1 (en) | Electrical fuses with redundancy | |
JP2006338854A (ja) | テスト制御回路を有する半導体メモリ装置 | |
JP2008108365A (ja) | 半導体試験装置および半導体メモリの試験方法 | |
JP5166175B2 (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMのテスト方法 | |
JP2013065375A (ja) | 半導体集積回路 | |
US20030204783A1 (en) | Repair analyzer of dram in semiconductor integrated circuit using built-in CPU | |
US10535418B2 (en) | Memory device including repair circuit and operation method thereof | |
JP2011238330A (ja) | テスト回路及びそれを利用した半導体メモリ装置 | |
CN102360568A (zh) | 一种并行异步存储器及其数据读取方法 | |
JP2014186772A (ja) | 半導体記憶装置、コントローラ、及びメモリシステム | |
US8289792B2 (en) | Memory test circuit, semiconductor integrated circuit and memory test method | |
JP2009117016A (ja) | ブロックリペア装置及び方法 | |
US6504771B2 (en) | Semiconductor device, system, and method of controlling accessing to memory | |
US20080215938A1 (en) | Memory device and related testing method | |
JP4722123B2 (ja) | 記憶装置の冗長設定方法、および記憶装置 | |
KR101034661B1 (ko) | 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치 | |
TWI404076B (zh) | 記憶體裝置以及資料讀取方法 | |
JP5074968B2 (ja) | 集積回路及びメモリテスト方法 | |
JP4736673B2 (ja) | 検査信号生成装置及び半導体検査装置 | |
JP2020013628A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4946110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |