JP2004193253A - 半導体ウェーハ検査用プローブの検査装置及び検査方法 - Google Patents
半導体ウェーハ検査用プローブの検査装置及び検査方法 Download PDFInfo
- Publication number
- JP2004193253A JP2004193253A JP2002357963A JP2002357963A JP2004193253A JP 2004193253 A JP2004193253 A JP 2004193253A JP 2002357963 A JP2002357963 A JP 2002357963A JP 2002357963 A JP2002357963 A JP 2002357963A JP 2004193253 A JP2004193253 A JP 2004193253A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- probe
- inspection
- resistance value
- inspection probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】検査用擬似ウェーハを用いて、検査用プローブ基板の基板側電極部先端のウェーハとの電気的接続を確認できる半導体ウェーハ検査用のプローブの検査装置及び検査方法を提供する。
【解決手段】接触部３と接触部３から内部抵抗２を介して信号線を外部に引き出す多層配線基板１とを有する半導体ウェーハ検査用プローブ１２と、半導体ウェーハの電極と接触する接触部３に対して半導体デバイス毎の各電極を全て接続する配線パターン５を有する検査用擬似ウェーハ４を用いて、多層配線基板１から引き出されるＳＣＡＮ線６、信号線７、電源線８の接続を切り替える信号切り替え器９と、各接続間の抵抗値を測定する抵抗測定器１０と、信号切り替え器９の制御及び測定値を処理するパーソナルコンピュータ１１を備え、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を確認する。
【選択図】 図１
【解決手段】接触部３と接触部３から内部抵抗２を介して信号線を外部に引き出す多層配線基板１とを有する半導体ウェーハ検査用プローブ１２と、半導体ウェーハの電極と接触する接触部３に対して半導体デバイス毎の各電極を全て接続する配線パターン５を有する検査用擬似ウェーハ４を用いて、多層配線基板１から引き出されるＳＣＡＮ線６、信号線７、電源線８の接続を切り替える信号切り替え器９と、各接続間の抵抗値を測定する抵抗測定器１０と、信号切り替え器９の制御及び測定値を処理するパーソナルコンピュータ１１を備え、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を確認する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、検査用擬似ウェーハとの接触部分の電気的な接続を含む半導体検査用プローブの検査を行うことができる半導体ウェーハ検査用プローブの検査装置及び検査方法に関する。
【０００２】
【従来の技術】
半導体ウェーハ上に形成された複数の半導体集積回路素子の電極パッドと電気的に接続される基板側電極部を有するプローブを用いて、ウェーハ状態で一括又は部分的に電気的接続を行い、半導体ウェーハの電気的特性の検査を行う方法が知られている。
【０００３】
この場合、プローブは全ての電極に対して個別に配線を行うのではなく、共通の電源線及び共通の信号線を設けて半導体回路素子の各電極パッドとの接続を行う。この電極パッドは部分接続の場合で数百パッド、ウェーハ全体の場合には数万にも上る電極パッドがあり、全ての電極パッドについて電気的接続を十分に行う必要がある。
【０００４】
プローブは、ウェーハと電気的接続を行う基板側電極部分と信号を外部に引き出す多層配線基板で構成されているが、それぞれの部品において、単体での製品良否の測定は可能であるが、それらを組み合わせた場合のプローブ完成品として、ウェーハとの電気的接続を含めた製品検査は、実際に検査を行う半導体ウェーハを用いてプローブ全体での動作確認を行う必要があった。
【０００５】
また従来、図９に示すように、ＧＮＤ電源接続機構２８と、信号パッド検査用プローブ２９と、静電容量測定器３０とで構成されており、多層配線基板の信号パッド２５を、検査用プローブ２９で一つずつ接触することによって、配線基板の回路パターンの静電容量を測定し接続検査を行うようにした回路基板の検査装置及び方法が知られている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−２６９４３号公報（第２頁、図１）
【０００７】
【発明が解決しようとする課題】
実際に検査を行う半導体ウェーハを用いた検査の場合は、動作歩留まり１００％のウェーハを用いるか、動作歩留まりがある程度良い複数枚のウェーハの検査を行いその測定結果を重ね合わせてプローブ全域の検査を行わなければならない。
【０００８】
しかしながら、動作歩留まり１００％のウェーハの入手は現実的には困難である。また、動作歩留まり１００％には及ばないものの動作歩留まりの高いウェーハに関しても、プロセスが確立されていない場合には、何枚ものウェーハを用いる必要があるし、ある部分には良品チップが得られない場合もあり、この場合にはプローブ側の接続を完全に保証することができない。
【０００９】
また、半導体ウェーハのパッドはアルミパッドであることがほとんどで、その表面は電気絶縁性の酸化膜で覆われているため、ウェーハパッドとの確実な電気的接続を行うためには、プローブの基板側電極部の先端が、その酸化膜を破る必要がある。
【００１０】
このために、プローブ先端の微小部分を粗面化し、酸化膜を破る工夫を施しているが、従来の検査方法では、プローブ先端の微小部分へ安定した荷重を掛ける方法が無く、半導体ウェーハ検査用プローブの基板側電極部分の電気的接続性を含めたプローブ全域の接続を確認することはできなかった。
【００１１】
更に、半導体ウェーハ検査用プローブの基板側電極部の一つ一つを検査用プローブで接続を行い、測定を行う場合には、その基板側電極部が数万ピンにも上るため非常に時間がかかってしまうという問題があった。
【００１２】
本発明は、上記従来の問題を解決するためになされたもので、半導体ウェーハ検査用に製作した擬似ウェーハを用いて、基板側電極部先端のウェーハへの接続を含めたプローブ全域の接続を短時間で確認することのできる半導体ウェーハ検査用プローブの検査装置及び検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体ウェーハ検査用プローブの検査装置は、半導体ウェーハ上に形成された電極パッドに電気的に接続する接触部と、前記接触部から信号線を外部に引き出す多層配線基板とを有する半導体ウェーハ検査用プローブと、前記半導体ウェーハ検査用プローブの前記接触部に対向し電気的に接続される半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドと前記検査用電極パッドを位置合わせした後に電気的に接続する配線パターンとを有する検査用擬似ウェーハと、前記半導体ウェーハ検査用プローブの出力点を切り替える信号切り替え手段と、前記信号切り替え手段により切り替えられた前記半導体ウェーハ検査用プローブの前記出力点において前記信号線間の抵抗を測定する抵抗値測定手段と、前記抵抗値測定手段により測定された抵抗値と既知の抵抗値とを比較して半導体ウェーハ検査用プローブの電気的接続の良否を判定する接続良否判定手段と、を備える構成を有している。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１４】
また本発明の半導体ウェーハ検査用プローブの検査装置は、前記信号切り替え手段を制御する制御手段を備え、前記制御手段は前記半導体ウェーハ検査用プローブの出力点を前記複数の半導体集積回路素子毎に切り替えるように指示信号を出力することを特徴とする。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１５】
本発明の半導体ウェーハ検査用プローブの検査方法は、半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドを接続する配線パターンを有する検査用擬似ウェーハを半導体ウェーハ検査用プローブに位置合わせした後に抵抗値を測定する回路を構成するとともに、構成された前記回路に基づいて抵抗値を測定し、あらかじめ測定した前記回路に含まれる既知の抵抗値と比較し、前記半導体検査用プローブの電気的接続の良否を検査することを特徴とする。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１６】
また本発明の半導体ウェーハ検査用プローブの検査方法は、半導体ウェーハ検査用プローブの接触部に接続される電極パッドを有する検査用擬似ウェーハと前記半導体ウェーハ検査用プローブとの位置合わせした後に電気的に接続する工程と、前記半導体ウェーハ検査用プローブの多層配線基板から外部に引き出された各出力線と入力ＳＣＡＮ線間の抵抗値を測定し、測定した前記抵抗値とあらかじめ測定され既知の前記多層配線基板の内部抵抗値との比較を行い、電気的接続の良否判定を行う工程とを含んでなる構成を有している。この構成により、ウェーハ検査用プローブの全域のウェーハへの電気的接触を含めた検査を短時間で行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１８】
図１は、本発明の実施の形態に係る半導体ウェーハ検査用プローブの検査装置の構成を示すブロック図である。
【００１９】
図１の半導体ウェーハ検査用プローブの検査装置において本発明の半導体ウェーハ検査用プローブ１２は、検査用擬似ウェーハ４と電気的接続を行う多層配線基板１側に設けられた接触部３と、接触部３から内部抵抗２を介して信号線を外部に引き出す多層配線基板１とから構成される。
【００２０】
多層配線基板１の各信号線に介挿される内部抵抗２は過電流保護用もので、内部抵抗２の抵抗値は別手段、例えばフライングプローバ、で測定されて既知のものとなっている。検査用擬似ウェーハ４には、検査入力線となるＳＣＡＮ線６と、検査出力線となる信号線７および電源線８とを接触部３を介して接続する配線パターン５が形成されている。
【００２１】
図２（ａ）は、本発明の実施の形態に係る半導体ウェーハ検査用プローブの多層配線基板１の構成を示す平面図であり、また図２（ｂ）は、本発明の実施の形態に係る検査用擬似ウェーハ４の構成を示す平面図であり、さらに図２（ｃ）は、半導体ウェーハ検査用プローブの多層配線基板１と検査用擬似ウェーハ４とを位置合わせした後に構成される本発明の半導体ウェーハ検査用プローブの検査装置の回路構成を示すブロック図である。
【００２２】
図２（ｂ）に示すように、検査用擬似ウェーハ４には、信号入力端としてのＳＣＡＮ信号線パッド４１と、信号出力端としての信号線パッド４２および電源線パッド４３が配線パターン５（図１参照）上に形成され、これらの電極パッド４１〜４３と半導体ウェーハ検査用プローブの接触部３のバンプ（瘤）とが位置合わせによりそれぞれ接触されるようになっている。
【００２３】
図２（ａ）に示す半導体ウェーハ検査用プローブの多層配線基板１の接触部３に対し、図２（ｂ）に示す検査用疑似ウェーハ４の各パッドをアライメント装置（図示せず）を用いて位置合わせを行って接続するとともに多層配線基板１から外部に引き出されたＳＣＡＮ線、信号線および電源線が図２（ｃ）に示すように信号切り替え器９に導かれる。
【００２４】
次に、プローブの基板側電極部と検査用疑似ウェーハとの電気的接続を確認するために、信号切り替え器９で半導体ウェーハ検査用プローブの接触部３と各パッドの接触点を選択し、抵抗測定器１０で各列のＳＣＡＮ線と各信号線間の抵抗値を測定する。なお信号切り替え器９は、制御手段としてのパーソナルコンピュータ１１の制御によって接触ポイントが指示されることで信号の切り替えが行われる。
【００２５】
測定値はパーソナルコンピュータ１１を用いて処理し、電気的接続の良否判定を行う。つまりパーソナルコンピュータ１１は接続良否判定手段も兼ねる。ここで、各列のＳＣＡＮ線および各信号線に接続される保護抵抗値及び配線抵抗値は、フライングプローバで測定済みであり既知である。したがって電気的接続ができていれば、各列のＳＣＡＮ線と各信号線とが接続され抵抗値が測定されることになる。このようにして、接続された各信号線の抵抗値が求められ、プローブの電気的接続の良否判定が行われる。
【００２６】
本発明の半導体ウェーハ検査用プローブの検査装置の具体的な検査動作を以下に説明する。図３は検査用擬似ウェーハとプローブを位置合わせしたときの回路図を示すものである。各端子（図３の白抜きの小丸）は検査用擬似ウェーハ４の配線パターン５で全て接続されているものである。
【００２７】
図３において検査用擬似ウェーハ４上に形成された半導体集積回路素子（デバイス）の一つ、たとえばＵ１に着目すると、デバイスＵ１には、そのデバイスを有効にするチップセレクト（ＣＳ）端子、データの入出力を行うデータ（ＤＱ）端子、クロック信号を入力するクロック（ＣＬＫ）端子、アドレス指定を行うアドレス（ＡＤＲ）端子、電源を接続する電源（Ｖｄｄ）端子が設けられている。Ｖｄｄ端子以外の各端子には過電流保護用に抵抗（Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１）が内部に設けられている。これらの抵抗値はフライングプローバであらかじめ測定され既知である。
【００２８】
また、多層配線基板１内では、データ信号線（ＤＱ１、ＤＱ２）及びクロック信号線（ＣＬＫ１、ＣＬＫ２）は、縦方向一列のデバイスに共通に接続されており、アドレス信号線（ＡＤＲ）及び電源線（Ｖｄｄ）は全て共通に接続される配線となっている。
【００２９】
まず、デバイスＵ１のデータ端子ＤＱＵ１の接続を確認するには、図４に示すようにＳＣＡＮ信号線ＳＣＡＮ１とデータ信号線ＤＱ１の間の抵抗値を測定すればよい。つまりＤＱＵ１の接続ができていればこの時の回路抵抗は次のように表される。
ＲＤＱＵ１ ＝ Ｒ１１＋Ｒ２１
【００３０】
同様にデバイスＵ２、Ｕ３、Ｕ４のデータ信号線の接続がなされている場合には、
ＲＤＱＵ２ ＝ Ｒ１２＋Ｒ２２
ＲＤＱＵ３ ＝ Ｒ１３＋Ｒ２３
ＲＤＱＵ４ ＝ Ｒ１４＋Ｒ２４
となる。
【００３１】
ここで、基板側接触部３との接触抵抗が高い場合には、高抵抗値を示し、接触していない場合には無限大の抵抗値を示す。
【００３２】
次にデバイスＵ１のクロック端子ＣＬＫＵ１の接続を確認するには、図５に示すようにＳＣＡＮ信号線ＳＣＡＮ１とクロック信号線ＣＬＫ１の間の抵抗値を測定すればよい。つまり、ＣＬＫＵ１の接続ができていればこの時の回路抵抗は次のように表される。
ＲＣＬＫＵ１ ＝ Ｒ１１＋Ｒ３１
【００３３】
同様にデバイスＵ２、Ｕ３、Ｕ４のクロック信号線の接続がなされている場合には、
ＲＣＬＫＵ２ ＝ Ｒ１２＋Ｒ３２
ＲＣＬＫＵ３ ＝ Ｒ１３＋Ｒ３３
ＲＣＬＫＵ４ ＝ Ｒ１４＋Ｒ３４
となる。
【００３４】
ここで、基板側接触部３との接触抵抗が高い場合には、高抵抗値を示し、接触していない場合には無限大の抵抗値を示す。
【００３５】
次にデバイスＵ１とデバイスＵ３のアドレス端子ＡＤＲＵ１、ＡＤＲＵ３の接続を確認するには図６に示すようにＳＣＡＮ信号線ＳＣＡＮ１とアドレス信号線ＡＤＲの間の抵抗値を測定すればよい。つまり、ＡＤＲＵ１とＡＤＲＵ３の接続ができていればこの時の回路抵抗は次のように表される。
ＲＡＤＲＵ１ 、 ＡＤＲＵ３ ＝ （Ｒ１１＋Ｒ４１）／／（Ｒ１３＋Ｒ４３）
（“／／”は並列合成抵抗を示す。以下、同様）
【００３６】
同様にデバイスＵ２とデバイスＵ４のアドレス端子ＡＤＲＵ２、ＡＤＲＵ４の接続を確認するには図６に示すようにＳＣＡＮ信号線ＳＣＡＮ２とアドレス信号線ＡＤＲの間の抵抗値を測定すればよい。つまり、ＡＤＲＵ２とＡＤＲＵ４の接続ができていればこの時の回路抵抗は次のように表される。
ＲＡＤＲＵ２ 、 ＡＤＲＵ４ ＝ （Ｒ１２＋Ｒ４２）／／（Ｒ１４＋Ｒ４４）
となる。
【００３７】
ここで、基板側接触部３との接触抵抗が高かったり、接触していない場合には既知の抵抗とは異なった値を示す。
【００３８】
更にデバイスＵ１とデバイスＵ３の電源端子ＶｄｄＵ１、ＶｄｄＵ３の接続を確認するには、図７に示すようにＳＣＡＮ信号線ＳＣＡＮ１と電源線Ｖｄｄの間の抵抗値を測定すればよい。つまり、ＶｄｄＵ１とＶｄｄＵ３の接続ができていればこの時の回路抵抗は次のように表される。
ＲＶｄｄＵ１ 、 ＶｄｄＵ３ ＝ Ｒ１１／／Ｒ１３
【００３９】
同様にデバイスＵ２とデバイスＵ４の電源端子ＶｄｄＵ２、ＶｄｄＵ４の接続を確認するには、図７に示すようにＳＣＡＮ信号線ＳＣＡＮ２電源線Ｖｄｄの間の抵抗値を測定すればよい。つまり、ＶｄｄＵ２とＶｄｄＵ４の接続ができていればこの時の回路抵抗は次のように表される。
ＲＶｄｄＵ２ 、 ＶｄｄＵ４ ＝ Ｒ１２／／Ｒ１４
となる。
【００４０】
ここで、基板側接触部３との接触抵抗が高かったり、接触していない場合には既知の抵抗とは異なった値を示す。
【００４１】
このようにして、プローブの基板側電極部と検査用擬似ウェーハの全パッドの接続状態を測定しプローブ全面の接触部分を含めた検査を行うことができるようになる。すなわち、検査用擬似ウェーハと半導体ウェーハ検査用プローブとの位置合わせをした後に電気的に接続した上で、信号切り替え器９により半導体ウェーハ検査用プローブの接触部３と各パッドの接触点を選択し、抵抗測定器１０で各列のＳＣＡＮ線と各信号線間の抵抗値を測定する。これにより、半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００４２】
図８は、以上に示した本発明の半導体ウェーハ検査用プローブの検査装置の検査の流れを示すフローチャートである。図８において、まずプローブと検査用擬似ウェーハを位置合わせする（ステップ８１、以下、ステップをＳと略記）。
【００４３】
次に、各デバイスのデータ端子ＤＱの接続を確認するためにＳＣＡＮ線とデータ信号線（ＤＱ）との間の抵抗値を測定する（Ｓ８２）。
【００４４】
次いで、各デバイスのクロック端子ＣＬＫの接続を確認するためにＳＣＡＮ線とクロック信号線（ＣＬＫ）との間の抵抗値を測定する（Ｓ８３）。
【００４５】
さらに、各デバイスのアドレス端子ＡＤＲの接続を確認するためにＳＣＡＮ線とアドレス信号線（ＡＤＲ）との間の抵抗値を測定する（Ｓ８４）。
【００４６】
またさらに、各デバイスの電源端子Ｖｄｄの接続を確認するためにＳＣＡＮ線と電源線（Ｖｄｄ）との間の抵抗値を測定する（Ｓ８５）。
【００４７】
上記ステップで測定した抵抗値を既知の抵抗値とパーソナルコンピュータ１１において比較する（Ｓ８６）。そして測定した抵抗値の良否を判定する（Ｓ８７）。これにより、半導体ウェーハ検査用プローブの検査を終了する。
【００４８】
なお、本実施形態においては、抵抗値の測定に抵抗測定装置を用いたが、これに限らず、電圧測定回路を用いる方法でもよい。
【００４９】
【発明の効果】
以上のように本発明は、半導体ウェーハ上に形成された電極パッドに電気的に接続する接触部と、前記接触部から信号線を外部に引き出す多層配線基板とを有する半導体ウェーハ検査用プローブと、前記半導体ウェーハ検査用プローブの前記接触部に対向し電気的に接続される半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドと前記検査用電極パッドを位置合わせした後に電気的に接続する配線パターンとを有する検査用擬似ウェーハと、前記半導体ウェーハ検査用プローブの出力点を切り替える信号切り替え手段と、前記信号切り替え手段により切り替えられた前記半導体ウェーハ検査用プローブの前記出力点において前記信号線間の抵抗を測定する抵抗値測定手段と、前記抵抗値測定手段により測定された抵抗値と既知の抵抗値とを比較して半導体ウェーハ検査用プローブの電気的接続の良否を判定する接続良否判定手段と、を備えることにより、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含むプローブ全域の電気的接続を短時間で確認することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体ウェーハ検査用プローブの検査装置の原理を示す断面図及びブロック図
【図２】（ａ）本発明の実施の形態に係る半導体ウェーハ検査用プローブの多層配線基板の構成を示す平面図
（ｂ）本発明の実施の形態に係る検査用擬似ウェーハの構成を示す平面図
（ｃ）半導体ウェーハ検査用プローブの多層配線基板と検査用擬似ウェーハとを位置合わせした後に構成される本発明の半導体ウェーハ検査用プローブの検査装置の回路構成を示すブロック図
【図３】本発明の実施の形態におけるウェーハ検査用プローブと、検査用擬似ウェーハを位置合わせしたときの回路図
【図４】本発明の実施の形態における、データ信号線測定時の接続回路を示す図
【図５】本発明の実施の形態における、クロック信号線測定時の接続回路を示す図
【図６】本発明の実施の形態における、アドレス信号線測定時の接続回路を示す図
【図７】本発明の実施の形態における、電源線測定時の接続回路を示す図
【図８】本発明の検査の流れを示すフローチャート
【図９】従来の回路パターンの検査方法を示すブロック図
【符号の説明】
１ 多層配線基板
２ 内部抵抗
３ 接触部
４ 検査用擬似ウェーハ
５ 配線パターン
６ ＳＣＡＮ線
７ 信号線
８ 電源線
９ 信号切り替え器
１０ 抵抗測定器
１１ パーソナルコンピュータ
１２ 半導体ウェーハ検査用プローブ
【発明の属する技術分野】
本発明は、検査用擬似ウェーハとの接触部分の電気的な接続を含む半導体検査用プローブの検査を行うことができる半導体ウェーハ検査用プローブの検査装置及び検査方法に関する。
【０００２】
【従来の技術】
半導体ウェーハ上に形成された複数の半導体集積回路素子の電極パッドと電気的に接続される基板側電極部を有するプローブを用いて、ウェーハ状態で一括又は部分的に電気的接続を行い、半導体ウェーハの電気的特性の検査を行う方法が知られている。
【０００３】
この場合、プローブは全ての電極に対して個別に配線を行うのではなく、共通の電源線及び共通の信号線を設けて半導体回路素子の各電極パッドとの接続を行う。この電極パッドは部分接続の場合で数百パッド、ウェーハ全体の場合には数万にも上る電極パッドがあり、全ての電極パッドについて電気的接続を十分に行う必要がある。
【０００４】
プローブは、ウェーハと電気的接続を行う基板側電極部分と信号を外部に引き出す多層配線基板で構成されているが、それぞれの部品において、単体での製品良否の測定は可能であるが、それらを組み合わせた場合のプローブ完成品として、ウェーハとの電気的接続を含めた製品検査は、実際に検査を行う半導体ウェーハを用いてプローブ全体での動作確認を行う必要があった。
【０００５】
また従来、図９に示すように、ＧＮＤ電源接続機構２８と、信号パッド検査用プローブ２９と、静電容量測定器３０とで構成されており、多層配線基板の信号パッド２５を、検査用プローブ２９で一つずつ接触することによって、配線基板の回路パターンの静電容量を測定し接続検査を行うようにした回路基板の検査装置及び方法が知られている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−２６９４３号公報（第２頁、図１）
【０００７】
【発明が解決しようとする課題】
実際に検査を行う半導体ウェーハを用いた検査の場合は、動作歩留まり１００％のウェーハを用いるか、動作歩留まりがある程度良い複数枚のウェーハの検査を行いその測定結果を重ね合わせてプローブ全域の検査を行わなければならない。
【０００８】
しかしながら、動作歩留まり１００％のウェーハの入手は現実的には困難である。また、動作歩留まり１００％には及ばないものの動作歩留まりの高いウェーハに関しても、プロセスが確立されていない場合には、何枚ものウェーハを用いる必要があるし、ある部分には良品チップが得られない場合もあり、この場合にはプローブ側の接続を完全に保証することができない。
【０００９】
また、半導体ウェーハのパッドはアルミパッドであることがほとんどで、その表面は電気絶縁性の酸化膜で覆われているため、ウェーハパッドとの確実な電気的接続を行うためには、プローブの基板側電極部の先端が、その酸化膜を破る必要がある。
【００１０】
このために、プローブ先端の微小部分を粗面化し、酸化膜を破る工夫を施しているが、従来の検査方法では、プローブ先端の微小部分へ安定した荷重を掛ける方法が無く、半導体ウェーハ検査用プローブの基板側電極部分の電気的接続性を含めたプローブ全域の接続を確認することはできなかった。
【００１１】
更に、半導体ウェーハ検査用プローブの基板側電極部の一つ一つを検査用プローブで接続を行い、測定を行う場合には、その基板側電極部が数万ピンにも上るため非常に時間がかかってしまうという問題があった。
【００１２】
本発明は、上記従来の問題を解決するためになされたもので、半導体ウェーハ検査用に製作した擬似ウェーハを用いて、基板側電極部先端のウェーハへの接続を含めたプローブ全域の接続を短時間で確認することのできる半導体ウェーハ検査用プローブの検査装置及び検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体ウェーハ検査用プローブの検査装置は、半導体ウェーハ上に形成された電極パッドに電気的に接続する接触部と、前記接触部から信号線を外部に引き出す多層配線基板とを有する半導体ウェーハ検査用プローブと、前記半導体ウェーハ検査用プローブの前記接触部に対向し電気的に接続される半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドと前記検査用電極パッドを位置合わせした後に電気的に接続する配線パターンとを有する検査用擬似ウェーハと、前記半導体ウェーハ検査用プローブの出力点を切り替える信号切り替え手段と、前記信号切り替え手段により切り替えられた前記半導体ウェーハ検査用プローブの前記出力点において前記信号線間の抵抗を測定する抵抗値測定手段と、前記抵抗値測定手段により測定された抵抗値と既知の抵抗値とを比較して半導体ウェーハ検査用プローブの電気的接続の良否を判定する接続良否判定手段と、を備える構成を有している。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１４】
また本発明の半導体ウェーハ検査用プローブの検査装置は、前記信号切り替え手段を制御する制御手段を備え、前記制御手段は前記半導体ウェーハ検査用プローブの出力点を前記複数の半導体集積回路素子毎に切り替えるように指示信号を出力することを特徴とする。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１５】
本発明の半導体ウェーハ検査用プローブの検査方法は、半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドを接続する配線パターンを有する検査用擬似ウェーハを半導体ウェーハ検査用プローブに位置合わせした後に抵抗値を測定する回路を構成するとともに、構成された前記回路に基づいて抵抗値を測定し、あらかじめ測定した前記回路に含まれる既知の抵抗値と比較し、前記半導体検査用プローブの電気的接続の良否を検査することを特徴とする。この構成により、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含む半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００１６】
また本発明の半導体ウェーハ検査用プローブの検査方法は、半導体ウェーハ検査用プローブの接触部に接続される電極パッドを有する検査用擬似ウェーハと前記半導体ウェーハ検査用プローブとの位置合わせした後に電気的に接続する工程と、前記半導体ウェーハ検査用プローブの多層配線基板から外部に引き出された各出力線と入力ＳＣＡＮ線間の抵抗値を測定し、測定した前記抵抗値とあらかじめ測定され既知の前記多層配線基板の内部抵抗値との比較を行い、電気的接続の良否判定を行う工程とを含んでなる構成を有している。この構成により、ウェーハ検査用プローブの全域のウェーハへの電気的接触を含めた検査を短時間で行うことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１８】
図１は、本発明の実施の形態に係る半導体ウェーハ検査用プローブの検査装置の構成を示すブロック図である。
【００１９】
図１の半導体ウェーハ検査用プローブの検査装置において本発明の半導体ウェーハ検査用プローブ１２は、検査用擬似ウェーハ４と電気的接続を行う多層配線基板１側に設けられた接触部３と、接触部３から内部抵抗２を介して信号線を外部に引き出す多層配線基板１とから構成される。
【００２０】
多層配線基板１の各信号線に介挿される内部抵抗２は過電流保護用もので、内部抵抗２の抵抗値は別手段、例えばフライングプローバ、で測定されて既知のものとなっている。検査用擬似ウェーハ４には、検査入力線となるＳＣＡＮ線６と、検査出力線となる信号線７および電源線８とを接触部３を介して接続する配線パターン５が形成されている。
【００２１】
図２（ａ）は、本発明の実施の形態に係る半導体ウェーハ検査用プローブの多層配線基板１の構成を示す平面図であり、また図２（ｂ）は、本発明の実施の形態に係る検査用擬似ウェーハ４の構成を示す平面図であり、さらに図２（ｃ）は、半導体ウェーハ検査用プローブの多層配線基板１と検査用擬似ウェーハ４とを位置合わせした後に構成される本発明の半導体ウェーハ検査用プローブの検査装置の回路構成を示すブロック図である。
【００２２】
図２（ｂ）に示すように、検査用擬似ウェーハ４には、信号入力端としてのＳＣＡＮ信号線パッド４１と、信号出力端としての信号線パッド４２および電源線パッド４３が配線パターン５（図１参照）上に形成され、これらの電極パッド４１〜４３と半導体ウェーハ検査用プローブの接触部３のバンプ（瘤）とが位置合わせによりそれぞれ接触されるようになっている。
【００２３】
図２（ａ）に示す半導体ウェーハ検査用プローブの多層配線基板１の接触部３に対し、図２（ｂ）に示す検査用疑似ウェーハ４の各パッドをアライメント装置（図示せず）を用いて位置合わせを行って接続するとともに多層配線基板１から外部に引き出されたＳＣＡＮ線、信号線および電源線が図２（ｃ）に示すように信号切り替え器９に導かれる。
【００２４】
次に、プローブの基板側電極部と検査用疑似ウェーハとの電気的接続を確認するために、信号切り替え器９で半導体ウェーハ検査用プローブの接触部３と各パッドの接触点を選択し、抵抗測定器１０で各列のＳＣＡＮ線と各信号線間の抵抗値を測定する。なお信号切り替え器９は、制御手段としてのパーソナルコンピュータ１１の制御によって接触ポイントが指示されることで信号の切り替えが行われる。
【００２５】
測定値はパーソナルコンピュータ１１を用いて処理し、電気的接続の良否判定を行う。つまりパーソナルコンピュータ１１は接続良否判定手段も兼ねる。ここで、各列のＳＣＡＮ線および各信号線に接続される保護抵抗値及び配線抵抗値は、フライングプローバで測定済みであり既知である。したがって電気的接続ができていれば、各列のＳＣＡＮ線と各信号線とが接続され抵抗値が測定されることになる。このようにして、接続された各信号線の抵抗値が求められ、プローブの電気的接続の良否判定が行われる。
【００２６】
本発明の半導体ウェーハ検査用プローブの検査装置の具体的な検査動作を以下に説明する。図３は検査用擬似ウェーハとプローブを位置合わせしたときの回路図を示すものである。各端子（図３の白抜きの小丸）は検査用擬似ウェーハ４の配線パターン５で全て接続されているものである。
【００２７】
図３において検査用擬似ウェーハ４上に形成された半導体集積回路素子（デバイス）の一つ、たとえばＵ１に着目すると、デバイスＵ１には、そのデバイスを有効にするチップセレクト（ＣＳ）端子、データの入出力を行うデータ（ＤＱ）端子、クロック信号を入力するクロック（ＣＬＫ）端子、アドレス指定を行うアドレス（ＡＤＲ）端子、電源を接続する電源（Ｖｄｄ）端子が設けられている。Ｖｄｄ端子以外の各端子には過電流保護用に抵抗（Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１）が内部に設けられている。これらの抵抗値はフライングプローバであらかじめ測定され既知である。
【００２８】
また、多層配線基板１内では、データ信号線（ＤＱ１、ＤＱ２）及びクロック信号線（ＣＬＫ１、ＣＬＫ２）は、縦方向一列のデバイスに共通に接続されており、アドレス信号線（ＡＤＲ）及び電源線（Ｖｄｄ）は全て共通に接続される配線となっている。
【００２９】
まず、デバイスＵ１のデータ端子ＤＱＵ１の接続を確認するには、図４に示すようにＳＣＡＮ信号線ＳＣＡＮ１とデータ信号線ＤＱ１の間の抵抗値を測定すればよい。つまりＤＱＵ１の接続ができていればこの時の回路抵抗は次のように表される。
ＲＤＱＵ１ ＝ Ｒ１１＋Ｒ２１
【００３０】
同様にデバイスＵ２、Ｕ３、Ｕ４のデータ信号線の接続がなされている場合には、
ＲＤＱＵ２ ＝ Ｒ１２＋Ｒ２２
ＲＤＱＵ３ ＝ Ｒ１３＋Ｒ２３
ＲＤＱＵ４ ＝ Ｒ１４＋Ｒ２４
となる。
【００３１】
ここで、基板側接触部３との接触抵抗が高い場合には、高抵抗値を示し、接触していない場合には無限大の抵抗値を示す。
【００３２】
次にデバイスＵ１のクロック端子ＣＬＫＵ１の接続を確認するには、図５に示すようにＳＣＡＮ信号線ＳＣＡＮ１とクロック信号線ＣＬＫ１の間の抵抗値を測定すればよい。つまり、ＣＬＫＵ１の接続ができていればこの時の回路抵抗は次のように表される。
ＲＣＬＫＵ１ ＝ Ｒ１１＋Ｒ３１
【００３３】
同様にデバイスＵ２、Ｕ３、Ｕ４のクロック信号線の接続がなされている場合には、
ＲＣＬＫＵ２ ＝ Ｒ１２＋Ｒ３２
ＲＣＬＫＵ３ ＝ Ｒ１３＋Ｒ３３
ＲＣＬＫＵ４ ＝ Ｒ１４＋Ｒ３４
となる。
【００３４】
ここで、基板側接触部３との接触抵抗が高い場合には、高抵抗値を示し、接触していない場合には無限大の抵抗値を示す。
【００３５】
次にデバイスＵ１とデバイスＵ３のアドレス端子ＡＤＲＵ１、ＡＤＲＵ３の接続を確認するには図６に示すようにＳＣＡＮ信号線ＳＣＡＮ１とアドレス信号線ＡＤＲの間の抵抗値を測定すればよい。つまり、ＡＤＲＵ１とＡＤＲＵ３の接続ができていればこの時の回路抵抗は次のように表される。
ＲＡＤＲＵ１ 、 ＡＤＲＵ３ ＝ （Ｒ１１＋Ｒ４１）／／（Ｒ１３＋Ｒ４３）
（“／／”は並列合成抵抗を示す。以下、同様）
【００３６】
同様にデバイスＵ２とデバイスＵ４のアドレス端子ＡＤＲＵ２、ＡＤＲＵ４の接続を確認するには図６に示すようにＳＣＡＮ信号線ＳＣＡＮ２とアドレス信号線ＡＤＲの間の抵抗値を測定すればよい。つまり、ＡＤＲＵ２とＡＤＲＵ４の接続ができていればこの時の回路抵抗は次のように表される。
ＲＡＤＲＵ２ 、 ＡＤＲＵ４ ＝ （Ｒ１２＋Ｒ４２）／／（Ｒ１４＋Ｒ４４）
となる。
【００３７】
ここで、基板側接触部３との接触抵抗が高かったり、接触していない場合には既知の抵抗とは異なった値を示す。
【００３８】
更にデバイスＵ１とデバイスＵ３の電源端子ＶｄｄＵ１、ＶｄｄＵ３の接続を確認するには、図７に示すようにＳＣＡＮ信号線ＳＣＡＮ１と電源線Ｖｄｄの間の抵抗値を測定すればよい。つまり、ＶｄｄＵ１とＶｄｄＵ３の接続ができていればこの時の回路抵抗は次のように表される。
ＲＶｄｄＵ１ 、 ＶｄｄＵ３ ＝ Ｒ１１／／Ｒ１３
【００３９】
同様にデバイスＵ２とデバイスＵ４の電源端子ＶｄｄＵ２、ＶｄｄＵ４の接続を確認するには、図７に示すようにＳＣＡＮ信号線ＳＣＡＮ２電源線Ｖｄｄの間の抵抗値を測定すればよい。つまり、ＶｄｄＵ２とＶｄｄＵ４の接続ができていればこの時の回路抵抗は次のように表される。
ＲＶｄｄＵ２ 、 ＶｄｄＵ４ ＝ Ｒ１２／／Ｒ１４
となる。
【００４０】
ここで、基板側接触部３との接触抵抗が高かったり、接触していない場合には既知の抵抗とは異なった値を示す。
【００４１】
このようにして、プローブの基板側電極部と検査用擬似ウェーハの全パッドの接続状態を測定しプローブ全面の接触部分を含めた検査を行うことができるようになる。すなわち、検査用擬似ウェーハと半導体ウェーハ検査用プローブとの位置合わせをした後に電気的に接続した上で、信号切り替え器９により半導体ウェーハ検査用プローブの接触部３と各パッドの接触点を選択し、抵抗測定器１０で各列のＳＣＡＮ線と各信号線間の抵抗値を測定する。これにより、半導体ウェーハ検査用プローブ全域の電気的接続を短時間で確認することができる。
【００４２】
図８は、以上に示した本発明の半導体ウェーハ検査用プローブの検査装置の検査の流れを示すフローチャートである。図８において、まずプローブと検査用擬似ウェーハを位置合わせする（ステップ８１、以下、ステップをＳと略記）。
【００４３】
次に、各デバイスのデータ端子ＤＱの接続を確認するためにＳＣＡＮ線とデータ信号線（ＤＱ）との間の抵抗値を測定する（Ｓ８２）。
【００４４】
次いで、各デバイスのクロック端子ＣＬＫの接続を確認するためにＳＣＡＮ線とクロック信号線（ＣＬＫ）との間の抵抗値を測定する（Ｓ８３）。
【００４５】
さらに、各デバイスのアドレス端子ＡＤＲの接続を確認するためにＳＣＡＮ線とアドレス信号線（ＡＤＲ）との間の抵抗値を測定する（Ｓ８４）。
【００４６】
またさらに、各デバイスの電源端子Ｖｄｄの接続を確認するためにＳＣＡＮ線と電源線（Ｖｄｄ）との間の抵抗値を測定する（Ｓ８５）。
【００４７】
上記ステップで測定した抵抗値を既知の抵抗値とパーソナルコンピュータ１１において比較する（Ｓ８６）。そして測定した抵抗値の良否を判定する（Ｓ８７）。これにより、半導体ウェーハ検査用プローブの検査を終了する。
【００４８】
なお、本実施形態においては、抵抗値の測定に抵抗測定装置を用いたが、これに限らず、電圧測定回路を用いる方法でもよい。
【００４９】
【発明の効果】
以上のように本発明は、半導体ウェーハ上に形成された電極パッドに電気的に接続する接触部と、前記接触部から信号線を外部に引き出す多層配線基板とを有する半導体ウェーハ検査用プローブと、前記半導体ウェーハ検査用プローブの前記接触部に対向し電気的に接続される半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドと前記検査用電極パッドを位置合わせした後に電気的に接続する配線パターンとを有する検査用擬似ウェーハと、前記半導体ウェーハ検査用プローブの出力点を切り替える信号切り替え手段と、前記信号切り替え手段により切り替えられた前記半導体ウェーハ検査用プローブの前記出力点において前記信号線間の抵抗を測定する抵抗値測定手段と、前記抵抗値測定手段により測定された抵抗値と既知の抵抗値とを比較して半導体ウェーハ検査用プローブの電気的接続の良否を判定する接続良否判定手段と、を備えることにより、半導体ウェーハ検査用プローブの基板側先端の半導体ウェーハとの接続を含むプローブ全域の電気的接続を短時間で確認することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体ウェーハ検査用プローブの検査装置の原理を示す断面図及びブロック図
【図２】（ａ）本発明の実施の形態に係る半導体ウェーハ検査用プローブの多層配線基板の構成を示す平面図
（ｂ）本発明の実施の形態に係る検査用擬似ウェーハの構成を示す平面図
（ｃ）半導体ウェーハ検査用プローブの多層配線基板と検査用擬似ウェーハとを位置合わせした後に構成される本発明の半導体ウェーハ検査用プローブの検査装置の回路構成を示すブロック図
【図３】本発明の実施の形態におけるウェーハ検査用プローブと、検査用擬似ウェーハを位置合わせしたときの回路図
【図４】本発明の実施の形態における、データ信号線測定時の接続回路を示す図
【図５】本発明の実施の形態における、クロック信号線測定時の接続回路を示す図
【図６】本発明の実施の形態における、アドレス信号線測定時の接続回路を示す図
【図７】本発明の実施の形態における、電源線測定時の接続回路を示す図
【図８】本発明の検査の流れを示すフローチャート
【図９】従来の回路パターンの検査方法を示すブロック図
【符号の説明】
１ 多層配線基板
２ 内部抵抗
３ 接触部
４ 検査用擬似ウェーハ
５ 配線パターン
６ ＳＣＡＮ線
７ 信号線
８ 電源線
９ 信号切り替え器
１０ 抵抗測定器
１１ パーソナルコンピュータ
１２ 半導体ウェーハ検査用プローブ
Claims (4)
- 半導体ウェーハ上に形成された電極パッドに電気的に接続する接触部と、前記接触部から信号線を外部に引き出す多層配線基板とを有する半導体ウェーハ検査用プローブと、前記半導体ウェーハ検査用プローブの前記接触部に対向し電気的に接続される半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドと前記検査用電極パッドを位置合わせした後に電気的に接続する配線パターンとを有する検査用擬似ウェーハと、前記半導体ウェーハ検査用プローブの出力点を切り替える信号切り替え手段と、前記信号切り替え手段により切り替えられた前記半導体ウェーハ検査用プローブの前記出力点において前記信号線間の抵抗を測定する抵抗値測定手段と、前記抵抗値測定手段により測定された抵抗値と既知の抵抗値とを比較して半導体ウェーハ検査用プローブの電気的接続の良否を判定する接続良否判定手段と、を備える半導体ウェーハ検査用プローブの検査装置。
- 前記信号切り替え手段を制御する制御手段を備え、前記制御手段は前記半導体ウェーハ検査用プローブの出力点を前記複数の半導体集積回路素子毎に切り替えるように指示信号を出力することを特徴とする請求項１に記載の半導体ウェーハ検査用プローブの検査装置。
- 半導体ウェーハ上に形成された複数の半導体集積回路素子の検査用電極パッドを接続する配線パターンを有する検査用擬似ウェーハを半導体ウェーハ検査用プローブに位置合わせした後に抵抗値を測定する回路を構成するとともに、構成された前記回路に基づいて抵抗値を測定し、あらかじめ測定した前記回路に含まれる既知の抵抗値と比較し、前記半導体検査用プローブの電気的接続の良否を検査することを特徴とする半導体ウェーハ検査用プローブの検査方法。
- 半導体ウェーハ検査用プローブの接触部に接続される電極パッドを有する検査用擬似ウェーハと前記半導体ウェーハ検査用プローブとの位置合わせした後に電気的に接続する工程と、前記半導体ウェーハ検査用プローブの多層配線基板から外部に引き出された各出力線と入力ＳＣＡＮ線間の抵抗値を測定し、測定した前記抵抗値とあらかじめ測定され既知の前記多層配線基板の内部抵抗値との比較を行い、電気的接続の良否判定を行う工程とを含んでなる半導体ウェーハ検査用プローブの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357963A JP2004193253A (ja) | 2002-12-10 | 2002-12-10 | 半導体ウェーハ検査用プローブの検査装置及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357963A JP2004193253A (ja) | 2002-12-10 | 2002-12-10 | 半導体ウェーハ検査用プローブの検査装置及び検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193253A true JP2004193253A (ja) | 2004-07-08 |
Family
ID=32757816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357963A Pending JP2004193253A (ja) | 2002-12-10 | 2002-12-10 | 半導体ウェーハ検査用プローブの検査装置及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193253A (ja) |
-
2002
- 2002-12-10 JP JP2002357963A patent/JP2004193253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5486866B2 (ja) | 半導体装置の製造方法 | |
| US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JP5269897B2 (ja) | 試験システムおよび試験用基板ユニット | |
| WO2016017292A1 (ja) | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 | |
| US20080074130A1 (en) | Apparatus and method for testing conductive bumps | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
| JP2004193253A (ja) | 半導体ウェーハ検査用プローブの検査装置及び検査方法 | |
| JP2005315775A (ja) | 片面移動式プローブを用いた４端子検査方法及び４端子検査用治具 | |
| JP5341464B2 (ja) | プローブカード | |
| JP2010122108A (ja) | プローブカード及びそれを用いたテスト方法半導体試験装置 | |
| CN112689769A (zh) | 检查指示信息产生装置、基板检查系统、检查指示信息产生方法以及检查指示信息产生程序 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 | |
| JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| JP2007198930A (ja) | 半導体検査システムおよび半導体装置 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JP2002299460A (ja) | 半導体集積回路 | |
| JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |