JP5341464B2 - プローブカード - Google Patents

Description

本発明は、プローブカードに係り、さらに詳しくは、半導体ウェハ上に形成された複数の回路チップに同時に接触させて電気的特性を検査するプローブカードの改良に関する。

半導体装置の製造工程では、半導体ウェハ上に形成された多数の回路チップに対して電気的特性検査が行われている。この電気的特性検査は、検査対象とする回路チップにテスト信号を入力させてその応答を検出するテスター装置を用いて行われる。通常、テスター装置から出力されたテスト信号は、プローブカードを介して半導体ウェハ上の回路チップに伝達される。プローブカードには、回路チップの微小な端子電極に接触させてテスター装置からのテスト信号を当該回路チップに伝達する多数のコンタクトプローブが形成され、コンタクトプローブの形成面を半導体ウェハに対向させた状態で用いられる。

近年、フラッシュメモリやＤＲＡＭなどを混合生産する現場では、シェアードテストと呼ばれるウェハテストが主流となってきている。このシェアードテストでは、半導体ウェハ上の複数の回路チップの電気的特性を一括して検査することが要求される。この様な特性検査に用いられるテスター装置には、テスト信号や回路チップを選択するためのチップ選択信号を出力する複数の出力端子が設けられている。最近では、回路チップの高密度化に伴って回路チップの一括検査に対する要求が特に強まっている。

テスター装置が発信するコントロール信号の数が限られている状況で、一括検査を行うためには、プローブカード上で信号線を分岐させ、テスター装置の共通の出力端子から供給されたテスト信号やチップ選択信号を複数の回路チップへ伝達させることが考えられる。分岐後の信号線にそれぞれリレー回路を設け、導通させるリレー回路を切り替える。しかしながら、従来のプローブカードでは、一方の主面上に多数のコンタクトプローブが形成されるメイン基板の他方の主面には熱変形を防ぐための補強板が取り付けられているため、上述したリレー回路の制御回路をメイン基板上に配置するのがスペース的に難しかった。

本発明は、上記事情に鑑みてなされたものであり、数が限られた現状のテスター装置の出力端子を利用して、多くの回路チップを検査させることができるプローブカードを提供することを目的としている。

第１の本発明によるプローブカードは、半導体ウェハ上に形成された回路チップに２以上のコンタクトプローブを接触させて電気的特性を検査するプローブカードであって、テスター装置が接続される第１端子と、上記コンタクトプローブごとに設けられ、第１端子から上記コンタクトプローブに伝達される信号を遮断する２以上の遮断素子と、上記遮断素子を制御し、第１端子に入力された信号を択一的に上記コンタクトプローブへ伝達させる遮断制御手段と、上記コンタクトプローブが一方の主面上に形成されたメイン基板と、上記メイン基板の他方の主面に立てた状態で取り付けられた立設基板とを備え、上記遮断制御手段が、第１端子とは異なる第２端子に上記テスター装置から入力された信号に基づいて各遮断素子を制御する制御回路からなり、上記制御回路が、上記立設基板上に配置され、第２端子よりも多い上記遮断素子を制御し、上記立設基板が、上記メイン基板に対して垂直に配置される第１基板と、第１基板に交差させて配置される第２基板と、第２基板に対して第１基板を固定するとともに、第１基板及び第２基板を電気的に接続するＬ字金具と、第２基板における第１基板とは反対側の主面に取り付けられ、上記Ｌ字金具に導通するコネクタとからなり、上記メイン基板には、上記コネクタが装着される端子部が形成されているように構成される。

本発明によるプローブカードによれば、第２端子に入力された信号に基づいて各遮断素子を制御する制御回路が当該第２端子よりも多い遮断素子を制御するので、テスター装置の出力端子を増やさずにより多くの回路チップを一括して検査させることができる。また、その制御回路がメイン基板におけるコンタクトプローブ側とは反対側の主面に立てた状態で取り付けられた複数の立設基板上に配置されるので、フレキシブル基板などを利用してメイン基板に接続させた回路基板上に配置するのに比べて、信号線の配線長を増大させることなく、制御回路を配置することができる。従って、信号線の配線長を増大させることなく、より多くの回路チップの電気的特性を一括して検査させることができるプローブカードを実現することができる。

＜プローブカード＞
図１〜図３は、本発明の実施の形態によるプローブカードの概略構成の一例を示した図である。図１には、メイン基板１０上に多数のコンタクトプローブ１１が形成されたプローブカード１を水平方向から見た様子が示されている。プローブカード１は、プローブ装置に取り付けた状態で用いられ、半導体ウェハ上に形成された多数の回路チップと、テスター装置との電気的接続を中継する電子機器である。

ここでいう回路チップとは、半導体装置の製造工程において、電気的特性の検査後にダイシングによって分離される半導体ウェハ上の回路領域のことであり、例えば、互いに独立した電子回路を構成している。

このプローブカード１は、円形形状のメイン基板１０と、メイン基板１０の一方の主面上に形成された多数のコンタクトプローブ１１と、メイン基板の他方の主面上に設けられた補強板１２及び立設基板１３とによって構成される。

メイン基板１０は、プローブ装置に着脱可能に取り付けられるＰＣＢ（プリント回路基板）であり、テスター装置との間で信号の入出力を行うための外部端子１０ａが周縁部に設けられている。

コンタクトプローブ１１は、回路チップ上の微小な端子電極に接触させるプローブ（探針）であり、コンタクトプローブ１１を当接させることによって、回路チップ上の入出力端子とテスター装置上の入出力端子とを導通させることができる。メイン基板１０上には、回路チップにおける端子電極の配置に合わせて、多数のコンタクトプローブが整列配置されている。

回路チップの電気的特性検査を行う際には、メイン基板１０におけるコンタクトプローブ１１の形成面が半導体ウェハ上の回路チップと対向するように、メイン基板１０を水平に保持した状態で、プローブカード１のアライメントが行われる。そして、プローブカード１が適切に位置合わせされた状態で、メイン基板１０及び半導体ウェハを互いに近づけることにより、コンタクトプローブ１１の先端を回路チップ上の端子電極に当接させることができる。

ここでは、各コンタクトプローブ１１がメイン基板１０上に直接に形成されているものとして説明するが、メイン基板１０とは別個の配線基板上にコンタクトプローブを形成し、その様な配線基板をメイン基板１０に取り付けたものであっても良い。

補強板１２は、メイン基板１０が加熱などによって変形するのを防ぐための補強部品（スティフナー）であり、メイン基板１０におけるコンタクトプローブ１１側とは反対側の主面に取り付けられている。この様な補強板１２としては、例えば、ステンレススチールなどの金属からなる平板部材が用いられる。補強板１２は、メイン基板１０を補強するだけではなく、立設基板１３を保護している。立設基板１３は、補強板１２によって半ばシールドされているので、ノイズに強くなるうえに、補強板１２の上部は開放されているので、熱のこもりが少ない。

この補強板１２には、複数のスリット１２ａが形成されており、スリット１２ａ内には、メイン基板１０に立てた状態で取り付けられた立設基板１３が配置されている。この立設基板１３は、後述するリレー回路やリレー回路の制御回路を配置するためのプリント回路基板であり、端部に設けられたコネクタを介してメイン基板１０に取り付けられる着脱可能な回路モジュールとなっている。

ここでは、補強板１２の直径Ａ１が３８０ｍｍ、補強板１２の厚みＡ２が３５ｍｍとなっているものとする。立設基板１３の基板面からの高さは、スリット１２ａ内に収まるように厚みＡ２よりも低くなっている。

図２には、図１のプローブカード１を下側から見た様子が示され、メイン基板１０上に多数のコンタクトプローブ１１が整列配置されている。メイン基板１０上には、回路チップ上の複数の端子電極の配置に対応して、複数のコンタクトプローブ１１が整列配置されている。

各コンタクトプローブ１１は、いずれも片持ち梁形状からなり、そのビーム部が互いに平行となるように所定のピッチで配置されている。また、回路チップにおける端子電極の列に対応してコンタクトプローブ１１が対で配置されている。

対で配置されたコンタクトプローブ１１は、さらに３行４列のマトリクス状に配置されている。つまり、この例では、３×４＝１２個の回路チップに同時に接触させる１２個のプローブ群がメイン基板１０上に形成されている。各プローブ群は、メイン基板１０の中央部に配置されている。

図３には、図１のプローブカード１を上側から見た様子が示され、メイン基板１０に取り付けられた補強板１２に複数のスリット１２ａが形成されている。補強板１２は、ネジ止めなどによってメイン基板１０に固定されている。この例では、補強板１２は円盤状からなり、５つのスリット１２ａが互いに平行となるように形成されている。

各スリット１２ａは、補強板に予め形成された貫通孔であり、それぞれ長手方向が一致するように所定の間隔で形成されている。立設基板１３は、この様なスリット１２ａ内に配置されている。各スリット１２ａには、立設基板１３が１つずつ配置されている。補強板１２は、外部端子１０ａが形成された周縁部よりも内側に形成されている。

＜回路モジュール＞
図４は、図１のプローブカード１の要部における構成例を示した斜視図であり、補強板１２のスリット１２ａ内に配置される立設基板１３が示されている。また、図５は、図１のプローブカード１の要部における構成例を示した図であり、立設基板１３をメイン基板１０に取り付ける際の様子が示されている。

この立設基板１３は、リレー回路、リレー回路の制御回路などの電子回路２４が取り付けられる第１基板２１と、コネクタ２３と、コネクタ２３を取り付けるために第１基板２１に交差させて配置される第２基板２２とによって構成される。

電子回路２４は、第１基板２１の一方の主面、或いは、両主面上に配置される。第１基板２１は、メイン基板１０に対して垂直に配置され、端部には、第２基板２２と電気的に接続するための複数の端子電極２５が形成されている。

第１基板２１は、その端面を第２基板２２の一方の主面に接触させた状態で取り付けられている。第１基板２１は、端子電極２５にＬ字金具２６を半田付けすることにより、第２基板２２に対して固定されている。Ｌ字金具２６は、第２基板２２に対して第１基板２１を固定するとともに、第１基板２１及び第２基板２２を電気的に接続するための断面がＬ字形状の連結部品である。

コネクタ２３は、Ｌ字金具２６に導通する接続部品であり、第２基板２２における第１基板２１とは反対側の主面に取り付けられている。メイン基板１０上には、コネクタ２３が着脱可能に装着される端子部２７が形成されている。コネクタ２３と端子部２７は、フレキシブル基板用のコネクタを流用している。

第２基板２２における第１基板２１側の主面上の配線と、コネクタ２３側の主面上の配線とは、例えば、スルーホールによって接続されている。コネクタ２３の凸部をメイン基板１０上の端子部２７の凹部内に挿入することによって、立設基板１３がメイン基板１０に対して固定され、第１基板２１上の電子回路２４とメイン基板１０上の配線とを電気的に接続することができる。第１基板２１と第２基板２２との固定には、Ｌ字金具２６に代えて、第２基板２２にスルーホールをあけてストレートピンを用いて固定することができる。

ここでは、半導体ウェハ上の多数の回路チップを一括して検査する際、複数の回路チップからなる２以上のブロックに区分して検査が行われるものとする。そして、立設基板１３は、その様なブロックに対応付けて設けられ、テスター装置からの制御信号に基づいてリレー回路を制御し、検査しようとする回路チップを自動的に切り替えるセルフテストモジュールとなっている。

＜検査システム＞
図６は、図１のプローブカード１を含む検査システムの一構成例を示したブロック図であり、テスター装置３０、電源装置４０、プローブカード１及び半導体ウェハ上の複数の回路チップ５０によって構成されるシステム全体が示されている。

テスター装置３０は、テスト信号６３を回路チップ５０に入力させ、その応答信号６４を検出する検出装置であり、テスト信号６３と応答信号６４とを含む測定信号に基づいて当該回路チップの電気的特性を判別することができる。

このテスター装置３０には、ＶＣＣ電源６１、チップ選択信号６２、テスト信号６３及び応答信号６４の入出力端子からなるＤＵＴ端子部３１ａと、ＤＵＴ端子部３１ｂとが設けられている。

テスト信号６３及び応答信号６４の入出力端子は、いずれも数十本の信号線を構成する信号線ごとに設けられる。ＶＣＣ電源６１は、検査対象とする回路チップ５０にＶＣＣ電源を供給するための電源供給線であり、ＶＣＣ供給線及びＧＮＤ線によって構成される。

チップ選択信号６２は、検査対象とする回路チップ５０を選択するための信号、例えば、チップイネーブル信号である。

ＤＵＴ（Device Under Test）端子部３１ａは、ＶＣＣ電源６１、チップ選択信号６２、テスト信号６３及び応答信号６４を入出力するための複数の入出力端子によって構成される外部端子部である。この様なＤＵＴ端子部３１ａは、多数の回路チップ５０を一括して検査するために、例えば、１４３個配置される。ＶＣＣ電源６１及びチップ選択信号６２は、いずれもこれらのＤＵＴ端子部３１ａごとに用意される。

ＤＵＴ端子部３１ｂは、プローブカード１を制御するためのコントロール信号６５を入出力するための複数の入出力端子によって構成される外部端子部である。このコントロール信号６５には、ＭＣＷ（Multi Control Word）信号などのリレー制御信号を用いることができる。コントロール信号６５の入出力端子は、数十本の信号線を構成する信号線ごとに設けられる。

このプローブカード１には、テスターＩ／Ｏ部１５ａと、テスターＩ／Ｏ部１５ｂと、複数のチップＩ／Ｏ部１６とが設けられている。テスターＩ／Ｏ部１５ａは、テスター装置３０が接続される第１端子によって構成される外部端子部であり、ＶＣＣ電源６１、チップ選択信号６２、テスト信号６３及び応答信号６４を入出力するための複数の入出力端子からなる。このテスターＩ／Ｏ部１５ａは、テスター装置３０のＤＵＴ端子部３１ａに対応して設けられている。

テスターＩ／Ｏ部１５ｂは、テスター装置３０が接続される第２端子によって構成される外部端子部であり、コントロール信号６５を入出力するための複数の入出力端子からなる。第２端子は、第１端子とは異なる外部端子である。このテスターＩ／Ｏ部１５ｂは、ＤＵＴ端子部３１ｂに対応して設けられている。

チップＩ／Ｏ部１６は、電源供給６１、チップ選択信号６２、テスト信号６３及び応答信号６４を入出力するための複数のコンタクトプローブ１１及び配線によって構成され、回路チップ５０上の入出力端子に対応して設けられている。つまり、各コンタクトプローブ１１を各回路チップ５０にそれぞれ接触させることによって、テスターＩ／Ｏ部１５ａ及び回路チップ５０を電気的に接続することができる。

プローブカード１には、電源装置４０から、例えば、５ＶのＶＣＣ電源（直流電源）が供給されている。

このプローブカード１では、多数の回路チップ５０を一括して検査する際に、テスター装置３０のＤＵＴ端子部３１ａ，３１ｂの数を増やさなくても良いように、ＤＵＴ端子部３１ａからテスターＩ／Ｏ部１５ａに供給された信号を分岐させて各チップＩ／Ｏ部１６に伝達させている。つまり、テスター装置３０の出力端子から供給されたテスト信号６３やチップ選択信号６２は、分岐され、複数の回路チップ５０に伝達される。その際、分岐後の信号線にそれぞれ信号を遮断するためのリレー回路を設けて、導通させるリレー回路をコントロール信号６５に基づいて切り替えさせている。

＜プローブカード内の構成＞
図７は、図１のプローブカード１の構成例を示したブロック図であり、プローブカード１内の機能構成の一例が示されている。このプローブカード１は、テスターＩ／Ｏ部１５ａ，１５ｂの他に、複数のリレー回路２，３と、ＣＰＬＤ４と、ＶＣＣレギュレータ５とによって構成される。

リレー回路２は、回路チップ５０に対応してコンタクトプローブ１１ごとに設けられ、テスターＩ／Ｏ部１５ａからコンタクトプローブ１１に伝達される信号を遮断する遮断素子である。つまり、リレー回路２は、テスター装置３０における共通の出力端子から複数の回路チップ５０に供給されるチップ選択信号６２を遮断する動作を行っている。この例では、テスターＩ／Ｏ部１５ａから延伸するチップ選択信号６２の信号線が分岐され、分岐後の各信号線にそれぞれリレー回路２が配置されている。

リレー回路３は、回路チップ５０に対応して設けられ、テスターＩ／Ｏ部１５ａからコンタクトプローブ１１に伝達される信号を遮断する遮断素子である。つまり、リレー回路３は、テスター装置３０における共通の出力端子から複数の回路チップ５０に供給されるＶＣＣ電源６１を遮断する動作を行っている。この例では、テスターＩ／Ｏ部１５ａから延伸するＶＣＣ電源６１の電源供給線が分岐され、分岐後の各電源供給線にそれぞれリレー回路３が配置されている。

ここでは、リレー回路２として、ＣＭＯＳリレーが用いられ、リレー回路３として、ＭＯＳリレーが用いられるものとする。

テスター装置３０からテスターＩ／Ｏ部１５ａに入力されたテスト信号６３は、信号線の分岐によって、複数の回路チップ５０に伝達される。一方、回路チップ５０から出力された応答信号６４は、テスターＩ／Ｏ部１５ａに伝達され、テスター装置３０における共通の入力端子に入力される。

ＣＰＬＤ（Complex Programmable Logic Device：コンプレックスプログラマブルロジックデバイス）４は、テスターＩ／Ｏ部１５ｂにテスター装置３０から入力されたコントロール信号６５に基づいて各リレー回路２，３を制御し、テスターＩ／Ｏ部１５ａに入力された信号を択一的にコンタクトプローブ１１へ伝達させる制御回路である。ここでは、チップ選択信号６２及びＶＣＣ電源６１をいずれかの回路チップ５０へ択一的に伝達させる動作が行われる。ＣＰＬＤ４の代わりに、ＦＰＧＡ（Field Programmable Gate Array）を用いることもできる。

このＣＰＬＤ４は、プログラム書換え可能な論理回路であり、その動作プログラムを書き換え可能に保持する不揮発性メモリ、例えば、ＥＥＰＲＯＭを内蔵している。ＣＰＬＤ４が、導通させるリレー回路２，３を選択的に切り替えることによって、テスター装置３０における１つの出力端子から供給される信号を用いて複数の回路チップ５０を順に検査させることができる。

ＣＰＬＤ４は、テスター装置３０におけるチップ選択信号の出力端子に対応付けて設けられ、各立設基板１３上に配置される。また、ＣＰＬＤ４は、テスターＩ／Ｏ部１５ｂの第２端子よりも多いリレー回路２，３を制御する制御回路となっている。

ここでは、１つのＣＰＬＤ４が、４〜８個の回路チップ５０に対応するリレー回路２，３を制御するものとする。従って、その様なＣＰＬＤ４を６０個備えたプローブカード１では、最大で４８０個の回路チップ５０を一括して検査することができる。

ＶＣＣレギュレータ５は、電源供給の安定化装置であり、電源装置４０から供給されたＶＣＣ電源の電圧を、例えば、３．３Ｖの電圧に変換し、ＣＰＬＤ４へ出力する動作を行っている。このＶＣＣレギュレータ５は、いずれかの立設基板１３、或いは、メイン基板１０上に配置される。

本実施の形態によれば、テスターＩ／Ｏ部１５ｂの第２端子に入力されたコントロール信号６５に基づいて各リレー回路２，３を制御するＣＰＬＤ４が、当該第２端子よりも多いリレー回路２，３を制御するので、テスター装置３０の出力端子を増やさずにより多くの回路チップ５０を一括して検査させることができる。また、そのＣＰＬＤ４がメイン基板１０におけるコンタクトプローブ１１側とは反対側の主面に立てた状態で取り付けられた複数の立設基板１３上に配置されるので、フレキシブル基板などを利用してメイン基板に接続させた回路基板上に配置するのに比べて、信号線の配線長を増大させることなく、リレー回路の制御回路を配置することができる。

また、補強板１２に設けられた複数のスリット１２ａ内に各立設基板１３がそれぞれ配置されるので、信号線の配線長を増大させることなく、リレー回路の制御回路及び補強板１２をメイン基板１０上に配置することができる。さらに、平行となるように形成された各スリット１２ａ内にそれぞれ立設基板１３が配置されるので、メイン基板１０上のスペースを最大限に利用して立設基板１３を形成することができる。

なお、本実施の形態では、補強板１２が円盤状からなる場合の例について説明したが、本発明はこれに限られるものではなく、例えば、長方形又は楕円形状の補強板がメイン基板１０に取り付けられるものにも本発明は適用することができる。

また、本実施の形態では、補強板１２に形成された各スリット１２ａにそれぞれ立設基板１３が配置される場合の例について説明したが、本発明はこれに限られるものではない。例えば、立設基板１３が配置されないスリット１２ａや、２以上の立設基板１３が配置されたスリット１２ａが存在しても良い。また、補強板１２に形成されるスリットとしては、補強板１２の中央部に形成されたものの他に、端部に形成されたものであっても良い。
また、本発明によるプローブカードは、半導体ウェハ上に形成された２以上の回路チップに同時に接触させて電気的特性を検査するプローブカードであって、テスター装置が接続される第１端子と、上記各回路チップにそれぞれ接触させ、第１端子及び上記回路チップを電気的に接続する２以上のコンタクトプローブとを有するプローブカードに適用することができる。具体的には、上記コンタクトプローブごとに設けられ、第１端子から上記コンタクトプローブに伝達される信号を遮断する２以上の遮断素子と、上記各遮断素子を制御し、第１端子に入力された信号を択一的に上記コンタクトプローブへ伝達させる遮断制御手段と、上記各コンタクトプローブが一方の主面上に形成されたメイン基板と、上記メイン基板の他方の主面に立てた状態で取り付けられた２以上の立設基板とを備え、上記遮断制御手段が、第１端子とは異なる第２端子に上記テスター装置から入力された信号に基づいて上記各遮断素子を制御する制御回路からなり、上記制御回路が、上記各立設基板上に配置され、第２端子よりも多い上記遮断素子を制御するように構成することができる。
この様な構成によれば、第２端子に入力された信号に基づいて各遮断素子を制御する制御回路が当該第２端子よりも多い遮断素子を制御するので、テスター装置の出力端子を増やさずにより多くの回路チップを一括して検査させることができる。また、その制御回路がメイン基板におけるコンタクトプローブ側とは反対側の主面に立てた状態で取り付けられた複数の立設基板上に配置されるので、フレキシブル基板などを利用してメイン基板に接続させた回路基板上に配置するのに比べて、信号線の配線長を増大させることなく、制御回路を配置することができる。
更に、本発明によるプローブカードは、上記構成に加え、上記メイン基板の上記他方の主面に取り付けられ、当該メイン基板を補強する補強板を備え、上記各立設基板が、上記補強板に設けられた２以上のスリット内にそれぞれ配置されるように構成することができる。この様な構成によれば、補強板に設けられた複数のスリット内に各立設基板がそれぞれ配置されるので、信号線の配線長を増大させることなく、制御回路及び補強板をメイン基板上に配置することができる。
また、本発明によるプローブカードは、上記構成に加え、上記各スリットが、互いに平行となるように形成されているように構成することができる。この様な構成によれば、平行となるように形成された各スリット内にそれぞれ立設基板が配置されるので、メイン基板上のスペースを最大限に利用して立設基板を形成することができる。
更に、本発明によるプローブカードは、複数の外部端子を有し、上記外部端子にはコントロール信号がテスター装置から入力されるメイン基板と、上記メイン基板の外部端子に接続された複数のコンタクトプローブと、上記メイン基板の上面に取り付けられ、貫通するスリットを有する導電性の補強板と、上記コンタクトプローブと上記外部端子との間を流れる信号を遮断する複数の遮断素子と、上記コントロール信号に基づいて上記複数の遮断素子の稼動状態を制御する制御素子と、上記制御素子が配置された回路基板とを備え、上記回路基板が、上記補強板に設けられた上記スリット内で、上記メイン基板に垂直に取り付けられているように構成することができる。

本発明の実施の形態によるプローブカードの概略構成の一例を示した図であり、プローブカード１を水平方向から見た様子が示されている。 図１のプローブカード１を下側から見た図であり、多数のコンタクトプローブ１１が整列配置されたメイン基板１０が示されている。 図１のプローブカード１を上側から見た図であり、複数のスリット１２ａが形成されたメイン基板１０上の補強板１２が示されている。 図１のプローブカード１の要部における構成例を示した斜視図であり、補強板１２のスリット１２ａ内に配置される立設基板１３が示されている。 図１のプローブカード１の要部における構成例を示した図であり、立設基板１３をメイン基板１０に取り付ける際の様子が示されている。 図１のプローブカード１を含む検査システムの一構成例を示したブロック図である。 図１のプローブカード１の構成例を示したブロック図であり、プローブカード１内の機能構成の一例が示されている。

符号の説明

１ プローブカード
２，３ リレー回路
４ ＣＰＬＤ
５ ＶＣＣレギュレータ
１０ メイン基板
１０ａ 外部端子
１１ コンタクトプローブ
１２ 補強板
１２ａ スリット
１３ 立設基板
１５ａ，１５ｂ テスターＩ／Ｏ部
１６ チップＩ／Ｏ部
２１ 第１基板
２２ 第２基板
２３ コネクタ
２４ 電子回路
２５ 端子電極
２６ Ｌ字金具
２７ 端子部
３０ テスター装置
３１ａ，３１ｂ ＤＵＴ端子部
４０ 電源装置
５０ 回路チップ

Claims (1)

1. 半導体ウェハ上に形成された回路チップに２以上のコンタクトプローブを接触させて電気的特性を検査するプローブカードにおいて、
   テスター装置が接続される第１端子と、
   上記コンタクトプローブごとに設けられ、第１端子から上記コンタクトプローブに伝達される信号を遮断する２以上の遮断素子と、
   上記遮断素子を制御し、第１端子に入力された信号を択一的に上記コンタクトプローブへ伝達させる遮断制御手段と、
   上記コンタクトプローブが一方の主面上に形成されたメイン基板と、
   上記メイン基板の他方の主面に立てた状態で取り付けられた立設基板とを備え、
   上記遮断制御手段が、第１端子とは異なる第２端子に上記テスター装置から入力された信号に基づいて各遮断素子を制御する制御回路からなり、
   上記制御回路が、上記立設基板上に配置され、第２端子よりも多い上記遮断素子を制御し、
   上記立設基板が、上記メイン基板に対して垂直に配置される第１基板と、
   第１基板に交差させて配置される第２基板と、
   第２基板に対して第１基板を固定するとともに、第１基板及び第２基板を電気的に接続するＬ字金具と、
   第２基板における第１基板とは反対側の主面に取り付けられ、上記Ｌ字金具に導通するコネクタとからなり、
   上記メイン基板には、上記コネクタが装着される端子部が形成されていることを特徴とするプローブカード。

Images