JP5024861B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP5024861B2
JP5024861B2 JP2006210303A JP2006210303A JP5024861B2 JP 5024861 B2 JP5024861 B2 JP 5024861B2 JP 2006210303 A JP2006210303 A JP 2006210303A JP 2006210303 A JP2006210303 A JP 2006210303A JP 5024861 B2 JP5024861 B2 JP 5024861B2
Authority
JP
Japan
Prior art keywords
substrate
interposer
electrodes
probe card
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006210303A
Other languages
English (en)
Other versions
JP2006349692A (ja
Inventor
親臣 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2006210303A priority Critical patent/JP5024861B2/ja
Publication of JP2006349692A publication Critical patent/JP2006349692A/ja
Application granted granted Critical
Publication of JP5024861B2 publication Critical patent/JP5024861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

発明の属する技術分野
本発明はLSIチップ等の半導体デバイスの電気的諸特性を測定する検査用具であるプローブカードに関し、特にインターポーザを備えたプローブカードに関する。
従来の技術
従来、プローブカードには、カンチレバー型と呼ばれる横型タイプと、垂直型と呼ばれる縦型タイプとがある。前者の横型タイプのプローブカードは、多くの優れた点があるが、近年のLSIチップの大規模高集積化とテスターの多重化に伴う多チップ同時測定には適していない面がある。これに対して、縦型のプローブは、より多くのプローブ(数百本〜数千本)を使用でき、しかもプローブの配置の自由度が高いので、多チップ同時測定には適している。
半導体デバイスの検査には、複数のチップを同時に測定することが求められており、近年、そこで使用するプローブカードの電極数が更に増加し、使用される基板などの部材も大型化しており、しかもそれらを高温で安定して測定検査することが求められている。上記縦型のプローブカードにおいて、電極の比較的大きい間隔から小さい間隔への変換を担うメイン基板と、そのメイン基板で間隔変換された電極を、サブ基板を用いてさらに電極間隔を縮小させる必要がある。従来上記メイン基板と上記サブ基板との間における電極間隔の変換を電気的に導通させながら行うためのユニット化されたインターポーザ(介在体)をメイン基板とサブ基板との間に設けることが知られている。
図6に従来のインターポーザユニットの構造の断面概念図を示す。表面に広い間隔で複数の電極54が配された第1基板(メイン基板)51と、半導体デバイス53の狭い間隔で配された電極56に合わせて狭い間隔で電極57が表面に配された第2基板(サブ基板)52との間に1枚のインターポーザIが配置されている。インターポーザIは、第1基板51の裏面に互いにやや狭い間隔で配置された接続用電極55と、第2基板52の裏面に配置された接続用電極58とに跨って介在し付勢接触させることで電気的に導通させる手段機構であり、弓形(略3型)などの形状に屈曲形成された弾性状の金属電極である複数の接続子59と、これら接続子59をそれらの中間位置で固定し、かつ全ての接続子59をまとめて支持する1枚の支持板60とからなる単一のユニットに構成されていた。配線61は第1基板51の裏表の電極同士を導通させ、配線62は、第2基板52の裏表の電極同士を導通させている。このように、従来、介在する複数の接続子59全てを固定してそれらを1枚の支持板60により、従って、1枚のインターポーザIでまかなう必要があった。
しかしながら、上記の従来技術によるユニット化された構造のインターポーザでは、インターポーザの電極数の更なる増加に伴いその外形がさらに大きい形状となるため、高温熱試験時あるいはデバイスの熱試験時の熱によって発生する支持板の熱変形ひいてはインターポーザ全体の熱変形の影響を顕著に受け、導通不良が多く発生し良好な試験が出来なくなる問題があり、しかも外形が大きいインターポーザの製造においては、製造歩留まりが低下し、製造工程時間が長くなり、高価となる問題があった。
本発明は、高温熱試験時あるいはデバイス熱試験時に発生するインターポーザの熱変形による第1基板(メイン基板)と第2基板(サブ基板)の電極間の導通不良の発生を抑制し、しかもその製造歩留まりが向上し、製造工程時間が短くなるインターポーザを備えたプローブカードを提供することを目的とする。
請求項1のプローブカードは、主面に複数の電極を有する第1基板、前記電極の主面に対向し、この対向する主面に複数の電極を有する第2基板、前記第1の基板と前記第2基板との間で前記両基板に平行に配置された、それぞれ独立した複数の支持板と、前記支持板に設けられた、前記支持板から前記第1基板及び前記第2基板に向う接続子とを有し、前記接続子によって前記第1基板上の電極と前記第2基板上の電極とを接続するインターポーザ、および 前記第1基板に一端が取付けられ、他端が前記インターポーザに取付けられて前記第1基板に対する位置決めを行う位置決めピンを備えたことを特徴とする。
請求項1の構成によれば、インターポーザ全体を複数枚の外形を小さくした小径インターポーザに分割化し配列することにより、高温での熱試験検査時におい て、形状が小さい小径支持板の熱変形ひいては小径インターポーザのそれぞれの熱変形は小さいので、インターポーザ全体の熱変形は小さくなり、第1基板と第 2基板間の導通不良を抑制することができる。また、たとえ導通不良となった小径インターポーザが発生してもそれのみを交換することが可能になり、インター ポーザ全体を一度に交換する必要がない。
(発明の実施の形態)
以下、本発明の実施の形態について、図面に基づいて説明する。
(実施の形態)
図1は、インターポーザを含むプローブカードAの実施形態の断面構造の概念図を示す。図1において、プローブカードAは、テスター等の検査測定機器(図示省略)に導通接続するための第1基板(メイン基板:別名マザー基板)1と、ICチップ等の被検査対象である半導体デバイス3に導通接続するための第2基板(サブ基板)2と、これら第1基板1,第2基板2の間に介在される縦型のインターポーザIとから構成されている。
第1基板1は、検査用測定機器に導通接続される複数の外部電極4を表面に装備し、かつ、第2基板2に対する導通用としての接続用電極5を裏面に装備し、これら表裏の両電極4,5の相対応するものどうしを導通させる複数の内部配線10を設けて構成されている。隣り合う外部電極4,4同士の第1間隔D1は、検査測定機器に対応した大きな間隔に設定されている。また、第1基板1には位置決めピン13が所定の位置に立って複数設けられている。
第2基板2は、半導体デバイス3の電極6に対応させて間隔D2に狭く配置された複数の外部電極7を表面に装備し、第1基板裏面に形成された接続用電極5に対応する間隔D3で形成された接続用電極8を裏面に装備し、これら表裏の両電極7,8の相対応するもの同士を導通させる複数の内部配線9を設けて構成されている。ここで、上記間隔はD1>D3>D2の関係にある。
インターポーザIは、第1基板1の接続用電極5と第2基板2の接続用電極8とに跨って付勢接触して導通させる手段機構であり、弓形(略3形)に屈曲形成された弾性状の導電体電極である複数の接続子11と、これら接続子11をそれぞれまとめて固定支持する正方形あるいはほぼ正方形の面形状をした複数枚の小さい形状の支持板15,16,17,18からなる小さい形状からなる複数枚のインターポーザA、B、C、Dが、第1基板1の裏面平行に配列するように構成されている。
接続子11の材料としては、電極として例えば表面に金メッキ処理された弾性バネ状の良好な導電体金属であれば良く、例えばBeCu(ベリリュウムカッパー)などを使用する。
支持板15〜18の材料としては、第1基板1の熱膨張係数に近い樹脂基板材料であれば良く、あるいは比較的熱膨張係数の低い樹脂基板材料のポリイミド、芳香族ポリイミドなどを使用する。
図2は、図1のインターポーザIの断面構造および平面構造の概念図を示す。複数の接続子11をほぼ正方形の面形状をした4枚の支持板15〜18にそれぞれまとめて固定支持した正方形の面形状をした4枚のインターポーザA〜Dを、略田の字の形に配列して、インターポーザI全体の外側の外形をほぼ正方形としている。
その各インターポーザの周囲には、位置決めピン穴14が複数穴状に貫通して形成されている。そして、図1の第1基板1の所定の位置に設置された複数の位置決めピン13を、図1,図2のインターポーザA〜Dのそれぞれの位置決めピン穴14に嵌め込み通して、各インターポーザA、B、C、Dを第1基板1に支持するように構成している。
上記で、正方形の面形状をした4枚のインターポーザを互いに略田の字に配列し、大きな正方形の分割されたインターポーザにしたことにより、電極数が多くなってインターポーザの外形形状が設計上やむをえず大きくして構成することになっても、熱試験時の熱変形を正四方向へ均一にバランスよく分散でき、かつ外形が小さいため、熱変形は小さいので、第1基板と第2基板間の導通不良を従来よりさらに抑制することができる。
また、インターポーザのそれぞれの位置決めピン穴に、第1基板の複数の位置決めピンを通し嵌め込むことにより、インターポーザと第1基板を容易に支持することができ、また、次々にインターポーザを第1基板面に平面状に位置決めすることにより、プローブカード全体の組立の効率化が可能になる。
また、外形が小さいインターポーザなので、製造歩留まりの向上や製造時間の短縮化を図ることも出来る。
図3は、実施の形態の他の実施例のプローブカードにおけるインターポーザIの平面構造の概念図を示す。外形が小さい、長方形あるいは略長方形の面形状をした複数枚の支持板19〜24に、複数の接続子11をそれぞれにまとめて固定支持して構成した、複数枚のインターポーザE〜Jを、プローブカードの第1基板1面に、例えば田の字の形に、均等に配置するように枚数を調整して設計配列している。
その各インターポーザE〜Jの周囲には、位置決めピン穴14'が複数穴状に貫通して形成されている。
図示していないが、第1基板1の所定の位置に設置された位置決めピンを上記略長方形の面形状のインターポーザE〜Jの位置決めピン穴14に嵌め込み通して、各インターポーザE〜Jを第1基板1に支持するように構成してもよい。
上記では、インターポーザの面形状を長方形または略長方形としたが、正方形または略正方形でもよく、これらをプローブカードの第1基板面に、略田の字の形などに、均等に配置するように枚数を調整して複数枚を設計配列する構成にしても同様に実施可能である。
本発明においては、インターポーザ全体を複数枚の外形を小さくした長方形または略長方形あるいは正方形または略正方形のインターポーザに分割化しこれらを配列することもできる。これにより、高温での熱試験検査時において、形状が小さい支持板の熱変形ひいてはインターポーザのそれぞれの熱変形は小さいので、インターポーザ全体の熱変形は小さくなるので、第1基板と第2基板間の導通不良を抑制することができるようになる。
また、たとえ導通不良となったインターポーザが発生してもそれのみを交換することが可能になり、インターポーザI全体を一度に交換しなくてもよい。しかも外形が小さいインターポーザを製造することができるようになるので、従来型の大きい形状のインターポーザを製造する時よりその歩留まりが向上し、短い時間で製造することが可能になる。
また、インターポーザの面形状を正方形または略正方形あるいは長方形または略長方形にすることができるので、熱試験時に発生する熱変形がそれぞれのインターポーザにおいて四方へ均等にバランスよく分散されやすくなり、インターポーザ全体の熱変形を従来より小さくすることができ、第1基板と第2基板間の導通不良をさらに抑制することができる。
また、外形が小さく正方形あるいは長方形の形状をしたインターポーザを汎用的に設計製造することにより、大きい形状の従来型の製造時よりその歩留まりが向上し、短い時間で平行して製造することができるので、プローブカード全体として安価にすることが可能になる。
図4は、実施の形態の他の実施例であるインターポーザを含むプローブカードBの断面構造の概念図を示す。図1と同様な構成のものは同じ参照番号を付している。第2基板2に、第1基板1に設置された位置決めピン13'が通る位置決めピン穴14“を対応する位置に複数形成する。位置決めピン13'を第2基板2の位置決めピン穴14”と各インターポーザK、Lの位置決めピン穴14とに通し嵌め込んで、位置決めピン13'により第2基板2および小さい面形状の各インターポーザK、Lを第1基板1に支持するように構成している。
上記で、第2基板にも第1基板の位置決めピンが通る位置決めピン穴を対応する位置に複数形成することにより、各インターポーザおよび第2基板の位置決めピン穴に、第1基板の位置決めピンを通し嵌め込むことができるようになり、第1基板、各インターポーザ、第2基板をひとまとめに位置決めすることが可能になり、従って、プローブカードの組立の効率化が可能になる。
図5は、実施の形態の他の実施例であるインターポーザを含むプローブカードCの断面構造の概念図を示す。図1と同様な構成のものは同じ参照番号を付している。さらに、接続子の部分を拡大して説明するために一部図面を省略している。インターポーザM、Nは、接続子31と、複数枚の外形が小さい支持板32,33に設けた複数の筒部34に接続子31が取り外し可能なように挿入支持されて構成されている。接続子31は、先端35が第1基板1の接続用電極5と接触する略逆U字状の二股形状の装着用端子36と、この装着用端子36の基端部37に設けられ先端35が相対応する第1基板1の接続用電極5と付勢接触する側面視略つ字状の弾性体からなる接触部38とを有するように構成してある。インターポーザM、Nの各周囲には位置決めピン13が通る複数の位置決めピン穴44が形成されている。インターポーザM、Nは位置決めピン13により、第1基板1面に平行に支持される。
上記で、インターポーザの筒部に接続子が取り外し可能なように挿入支持されているので、熱試験などで導通不良となった接続子を持つインターポーザがあっても、そのインターポーザにおける導通不良接続子のみを1本単位で交換できるため、該当不良接続子のみを交換することができる。
また、導通不良接続子が多い場合には、該当インターポーザを交換するなどの方法が選択することが可能になり、修理の選択方法が増える。従って、従来のように、大きなインターポーザIを交換しなくてもよい。
なお、上記で、第2基板に位置決めピン穴を周囲の所定の位置に設け、第1基板に設置した位置決めピンにより、第1基板と交換可能な接続子を支持したインターポーザと第2基板とをひとまとめに位置決めできることも、同様に実施可能である。
また、上記で、インターポーザの筒部に挿入した取り外し可能な接続子として、先端が略逆U字状の二股形状の装着用端子と、この装着用端子の基端部に設けられ先端が側面視略つ字状の弾性体からなる接触部とを有するように構成した例で説明したが、筒部に挿入し取り外し可能で、第1基板と第2基板の対応する各接続用電極に付勢接触できる弾性状の部分を含む構成からなる接続子であれば、同様に実施可能である。
なお、以上の説明で、インターポーザの面形状を長方形または略長方形あるいは正方形または略正方形として説明したが、三角形、台形他の形状でもよく、これらをプローブカードの第1基板に均等に配置するように枚数を調整して複数枚を設計配列する構成にしても、同様に実施可能である。
また、以上の説明で、インターポーザの配列枚数を4枚、6枚で説明したが、2枚、3枚あるいはさらに多い複数枚でも同様に実施可能である。
また、以上の説明で、インターポーザあるいは第2基板の対角線上に位置決めピン穴を各4個形成して説明しているが、その外形の周囲のいずれに配置しても良く、またその個数は少なくとも2個、さらに多くの複数でも同様に実施可能である。
以上のように本発明によれば、プローブカードにおいて、インターポーザ全体を複数枚の外形を小さくしたインターポーザに分割化して配列することによって、それぞれのインターポーザの熱変形を個々に独立した対応をさせることとなり、全体として小さな変形に抑えることができる。したがって、高温熱試験時あるいはデバイス熱試験時に発生するインターポーザの熱変形による第1基板(メイン基板)と第2基板(サブ基板)の電極間の導通不良の発生を抑制できる。また、外形が小さいインターポーザを製造することになるのでその製造歩留まりが向上し、製造工程時間が短くなるなど、プローブカード全体を安価にすることができる。
また、たとえ導通不良となったインターポーザが発生してもそれのみを交換することが可能になり、インターポーザI全体を一度に交換しなくてもよい。
本発明の一実施の形態によるインターポーザIを含むプローブカードAの断面構造を示す概念図。 インターポーザIの平面構造および断面構造を示す概念図。 実施の形態の他の例によるインターポーザIの平面構造を示す概念図。 実施の形態の他の例によるインターポーザを含むプローブカードBの断面構造を示す概念図。 実施の形態の他の例であるインターポーザを含むプローブカードCの断面構造を示す概念図。 従来のインターポーザIを含むプローブカードの断面構造を示す図。
符号の説明
1 第1基板
2 第2基板
5、8 接続用電極
11、31 接続子
15〜24、32、33 支持板
A〜N インターポーザ
13、13’ 位置決めピン
14、14’、14”、44 位置決めピン穴
34 筒部
35 先端
36 装着用端子
37 基端部
38 接触部




Claims (1)

  1. 主面に複数の電極を有する第1基板、
    前記第1基板の主面に対向するように配置され、前記第1基板の主面と対向するに複数の電極を有し、前記面と反対の面に複数の検査用外部電極が設けられた第2基板、
    前記第1基板と前記第2基板との間で前記両基板に平行に配置され、全体を複数枚に分割され配列された支持板と、前記支持板に設けられ、前記支持板から前記第1基板及び前記第2基板に向う弾性バネ状の導電体電極である複数の接続子とを有し、前記接続子によって前記第1基板の主面の複数の電極と前記第2基板の対向面上の複数の電極とを接続するインターポーザ、および
    前記第1基板の主面に一端が取付けられ、他端が前記インターポーザの前記支持板の複数の位置決めピン穴に通されて前記複数の支持板のそれぞれを独立して前記第1基板に対して位置決めする複数の位置決めピン
    を備えたことを特徴とするプローブカード。
JP2006210303A 2006-08-01 2006-08-01 プローブカード Expired - Fee Related JP5024861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006210303A JP5024861B2 (ja) 2006-08-01 2006-08-01 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006210303A JP5024861B2 (ja) 2006-08-01 2006-08-01 プローブカード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002285236A Division JP3864201B2 (ja) 2002-09-30 2002-09-30 プローブカード

Publications (2)

Publication Number Publication Date
JP2006349692A JP2006349692A (ja) 2006-12-28
JP5024861B2 true JP5024861B2 (ja) 2012-09-12

Family

ID=37645674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006210303A Expired - Fee Related JP5024861B2 (ja) 2006-08-01 2006-08-01 プローブカード

Country Status (1)

Country Link
JP (1) JP5024861B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274892B2 (ja) 2019-03-04 2023-05-17 株式会社マキタ 往復動工具

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5100217B2 (ja) * 2007-06-22 2012-12-19 株式会社アドバンテスト プローブカード及び電子部品試験装置
US7816932B2 (en) 2008-02-21 2010-10-19 Teradyne, Inc. Test system with high frequency interposer
JP5391130B2 (ja) * 2010-04-05 2014-01-15 株式会社日本マイクロニクス プローブカードの検査装置
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
DE102013008324A1 (de) * 2013-05-08 2014-11-13 Feinmetall Gmbh Elektrische Kontaktiervorrichtung
TW201537181A (zh) * 2014-03-25 2015-10-01 Mpi Corp 垂直式探針裝置及使用於該垂直式探針裝置之支撐柱
KR101785428B1 (ko) * 2016-04-21 2017-10-16 (주) 마이크로프랜드 반도체소자 테스트소켓
JP7263060B2 (ja) * 2019-03-11 2023-04-24 株式会社日本マイクロニクス 電気的接続装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2273830B (en) * 1992-12-24 1997-04-16 Whitaker Corp Electrical contact elements for interposer structures
EP0886894B1 (en) * 1995-05-26 2005-09-28 Formfactor, Inc. Contact carriers for populating substrates with spring contacts
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JP4404987B2 (ja) * 1998-05-27 2010-01-27 株式会社日本マイクロニクス プローブカード
JP2000329788A (ja) * 1999-05-21 2000-11-30 Advantest Corp プローブカード及び試験装置
WO2000074110A2 (en) * 1999-05-27 2000-12-07 Nanonexus, Inc. Integrated circuit wafer probe card assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274892B2 (ja) 2019-03-04 2023-05-17 株式会社マキタ 往復動工具

Also Published As

Publication number Publication date
JP2006349692A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
JP5024861B2 (ja) プローブカード
JP4842640B2 (ja) プローブカードおよび検査方法
JP5030060B2 (ja) 電気信号接続装置
JP2007064850A (ja) プローブカード
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
US9267968B2 (en) Probe card assemblies and probe pins including carbon nanotubes
JP2012093328A (ja) プローブカード
JP2020064914A (ja) 中間接続部材及び検査装置
US8493086B2 (en) Electrical signal connector
JP3864201B2 (ja) プローブカード
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
KR20150024063A (ko) 블록단위 결합용 프로브블록을 구비하는 프로브카드
US9459286B2 (en) Large-area probe card and method of manufacturing the same
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
JP5086783B2 (ja) カンチレバー型プローブカード
JP2009257910A (ja) 二重弾性機構プローブカードとその製造方法
TWI403725B (zh) 具有可嵌入介面板之微引腳之探針裝置
JP2004274010A (ja) プローバ装置
JP2019219368A (ja) プローブカード
WO2009044975A1 (en) Probe card
JP2023507915A (ja) 自動検査装置のプローブカードアセンブリ
JP2019090775A (ja) プローブヘッド
JP2008205282A (ja) プローブカード
KR20020096295A (ko) 반도체 칩의 전기적 검사용 프로브 카드

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5024861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees